WO2015100912A1 - 阵列基板及其制作方法、修复方法、显示装置 - Google Patents

阵列基板及其制作方法、修复方法、显示装置 Download PDF

Info

Publication number
WO2015100912A1
WO2015100912A1 PCT/CN2014/077470 CN2014077470W WO2015100912A1 WO 2015100912 A1 WO2015100912 A1 WO 2015100912A1 CN 2014077470 W CN2014077470 W CN 2014077470W WO 2015100912 A1 WO2015100912 A1 WO 2015100912A1
Authority
WO
WIPO (PCT)
Prior art keywords
data line
repair
line
array substrate
pixel
Prior art date
Application number
PCT/CN2014/077470
Other languages
English (en)
French (fr)
Inventor
金在光
尹傛俊
Original Assignee
京东方科技集团股份有限公司
合肥京东方光电科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司, 合肥京东方光电科技有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US14/426,003 priority Critical patent/US9502438B2/en
Publication of WO2015100912A1 publication Critical patent/WO2015100912A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the repair line is located in a non-display area of the pixel unit.
  • FIG. 3 is a schematic view showing the repair of the array substrate of FIG. 2;
  • FIG. 5 is a flow chart of a method of fabricating a conventional array substrate
  • Embodiment 1
  • the repair line 1 is disconnected from the first data line D 1 and the second data line D2. Since the array substrate usually includes an insulating layer, the repair line 1 and the first data line D1 and the second data line D2 are respectively disposed on both sides of the insulating layer, so that the repair line 1 and the first data line D1 can be well ensured. And isolation of the second data line D2.
  • the repair line prepared by this method and the pixel electrode are located on the same layer of the array substrate, and the material of the repair line is the same as that of the pixel electrode, for example, both are transparent electrode films.
  • the layout may be such that the repair line 1 is perpendicular to the first data line D1 and the second data line D2.
  • the repair line is located in the non-display area of the pixel unit. For example, in order to make the repairing and splicing firm, the two ends of the repairing line 2 are left with a certain margin, so that both ends of the repairing wire 2 exceed the area where the first data line D1 and the second data line D2 are located.

Abstract

一种阵列基板、阵列基板的制作方法及修复方法，阵列基板，包括：栅线（G1，G2）、第一数据线（D1）、第二数据线（D2）及由栅线（G1，G2）、第一数据线（D1）和第二数据线（D2）交叉定义的若干像素单元（3）；第一数据线（D1）用以驱动同一列像素单元中的第奇数个像素单元，第二数据线（D2）用以驱动同一列像素单元中的第偶数个像素单元，对于每一列像素单元（3），至少一行像素单元所在区域内设置有修复线（1）；修复线（1）的两端投影分别与同一列像素单元的第一数据线（D1）、第二数据线（D2）所在区域重合，且与第一数据线（D1）以及第二数据线（D2）均隔离设置。本发明所述的阵列基板、阵列基板的制作方法及修复方法，具有修复率高、修复简便以及经济效益好等优点。

Description

阵列基板及其制作方法、 修复方法、 显示装置 技术领域
本发明的实施例涉及一种阵列基板及其制作方法、 修复方法、 显示装置。 背景技术
尺寸较大的显示面板通常釆用 120Hz 的刷新频率。对于像素而言， 充电时 间仅是刷新频率的 1/2， 即 60Hz， 因此， 充电时间短， 容易发生因充电不足导 致的显示不良。
为了解决上述问题， 尺寸较大的显示面板一般釆用如图 1所示结构， 相邻 两条栅线 G1和 G2和对同一列像素电极 3充电的相邻两条数据线 D1和 D2所定 义的区域为一个像素单元， 像素单元包括像素电极 3和与其连接的薄膜晶体管 TFT。 用两条数据线 D1和 D2向同一列像素单元充电， 即给像素电极 3充电。 在 充电时， 同时开启两行像素单元的栅线 G1和 G2， 为同一列的像素单元充电的 两条数据线同时输入信号， 实现两个像素单元的同时刷新， 从而使刷新的速 率提高了一倍， 从而使刷新时间减半。
参见图 1， 例如， 栅线 Gl、 栅线 G2同时开启， 数据线 D1以及数据线 D2同 时输入信号， 则图 1中第一行第一个像素单元以及第二行第一个像素单元同时 被充电， 即一次可对两行像素单元充电， 相对于一次对一行像素单元的充电 方式， 在单个像素单元充电时间不变的基础上， 可以实现整屏的刷新时间减 半。
但是当阵列基板出现数据线断开、 数据线与栅线之间短路的现象时， 通 常釆用的处理方式是在不良处切割数据线， 再通过显示区域外的外围电路连 接到数据线断点后的部分， 来实现断点后的像素单元的充电。 这种修复方式 虽然技术成熟， 但是存在下面等问题：
修复速度慢， 通常一条数据线的修复需要花上数分钟；
修复有限， 这是因为通常在显示区域外围电路中预留的修复线有限， 例 如， 通常为 2条， 这意味着如果发生超过两条数据线断开的情况， 就会导致整 个面板的报废；
修复时， 通常需要将至少一个像素中的部分做暗， 从而修复效果不佳。 发明内容
根据本发明的至少一个实施例， 提供一种阵列基板， 包括： 栅线； 第一 数据线； 第二数据线； 由栅线、 第一数据线和第二数据线交叉定义的 NxM个 像素单元， N为像素单元总行数， M为像素单元总列数； 所述第一数据线配 置来驱动同一列像素单元中的第奇数个像素单元， 所述第二数据线配置来驱 动同一列像素单元中的第偶数个像素单元； 以及对于每一列像素单元， 至少 一行像素单元所在区域内设置有修复线； 所述修复线的两端投影分别与同一 列像素单元的第一数据线、 第二数据线所在区域重合， 且所述修复线与所述 第一数据线以及所述第二数据线均隔离设置。
在一个示例中， 所述像素单元包括像素电极； 所述修复线与所述像素电 极同步形成且位于阵列基板的同一层。
在一个示例中， 所述修复线为透明电极薄膜。
在一个示例中， 所述修复线两端分别超出第一数据线、 第二数据线所在 区域， 并且垂直所述数据线。
在一个示例中， 所述修复线位于所述像素单元的非显示区域。
在一个示例中， 所述修复线与所述栅线同步形成且位于阵列基板的同一 层。
在一个示例中， 所述修复线位于所述像素单元对应区域的中间位置。 在一个示例中， 对于第洌像素单元， 在每隔《,·行像素单元所在区域内均 设有爹复线， 0 nt < N - l , = 1, 2, ... , M。
在一个示例中， 所述 取值为 0、 1、 2、 3、 4或 5。
根据本发明的至少一个实施例， 还提供了一种阵列基板的制作方法， 包 括： 形成包含栅线、 第一数据线、 第二数据线以及所述栅线、 第一数据线和 第二数据线所定义的 NxM个像素单元的图形， 其中 N为像素单元总行数， M 为像素单元总列数； 使所述第一数据线配置来驱动同一列像素单元中的第奇 数个像素单元， 所述第二数据线配置来驱动同一列像素单元中的第偶数个像 素单元； 以及在每一列像素单元中， 至少一行像素单元所在区域内形成修复 线的图形， 使所述修复线的两端投影分别与同一列像素单元的第一数据线、 第二数据线所在区域重合， 且所述修复线与所述第一数据线以及所述第二数 据线均隔离设置。
在一个示例中， 所述制作方法还包括形成像素单元中的像素电极图形， 所述修复线的图形与所述像素电极的图形同时形成于阵列基板的同一层。 在一个示例中， 所述修复线的制作材料为透明电极薄膜。
在一个示例中， 所述修复线两端分别超出第一数据线、 第二数据线所在 区域， 且垂直所述数据线。
在一个示例中， 所述修复线位于所述像素单元的非显示区域。
在一个示例中， 所述^ ί'爹复线的图形与所述栅线的图形同时形成于所述阵 列基板的同一层。
在一个示例中， 所述修复线位于所述像素单元对应区域的中间位置。 在一个示例中， 对于第 列像素单元， 在每隔《,·行像素单元所在区域内 均设有爹复线， 0 nt < N - 1 , = 1, 2, ... , M。
在一个示例中， 所述/ ¾取值为 0、 1、 2、 3、 4或 5。
本发明的至少一个实施例还提供了一种上述阵列基板的修复方法， 包括 将断开数据线的远离驱动电路部分通过修复线和配置来驱动同一列的另一条 数据线相连。
在一个示例中， 所述修复方法包括通过镭射焊接或者气相沉积的方法将 所述修复线与所述数据线相连。
本发明的至少一个实施例还提供了一种显示装置， 包括上述任一项所述 的阵列基板。 附图说明
以下将结合附图对本发明的实施例进行更详细的说明， 以使本领域普通 技术人员更加清楚地理解本发明， 其中：
图 1为常规阵列基板的结构示意图；
图 2为本发明实施例的一种阵列基板的结构示意图；
图 3为图 2中阵列基板的修复时的示意图；
图 4为本发明实施例的另一种阵列基板的结构示意图；
图 5为一种常规的阵列基板的制作方法的流程图；
图 6为本发明实施例所述的阵列基板的制作方法的流程图之一； 图 7为本发明实施例所述的阵列基板的制作方法的流程图之二。 具体实施方式 为使本发明的实施例的目的、 技术方案和优点更加清楚， 下面将结合本 发明实施例的附图对本发明的实施例的技术方案进行清楚、 完整的描述。 显 然， 所描述的实施例仅是本发明的一部分示例性实施例， 而不是全部的实施 例。 基于所描述的本发明的示例性实施例， 本领域普通技术人员在无需创造 性劳动的前提下所获得的所有其它实施例都属于本发明的保护范围。
除非另作定义， 此处使用的技术术语或者科学术语应当为本发明所属领 域内具有一般技能的人士所理解的通常意义。 本发明专利申请说明书以及权 利要求书中使用的 "第一"、 "第二" 以及类似的词语并不表示任何顺序、 数 量或者重要性， 而只是用来区分不同的组成部分。 同样， "一个"、 "一" 或者 "该" 等类似词语也不表示数量限制， 而是表示存在至少一个。 "包括" 或者 "包含" 等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后 面列举的元件或者物件及其等同，而不排除其他元件或者物件。 "上"、 "下"、 等仅用于表示相对位置关系， 当被描述对象的绝对位置改变后， 则该相对位 置关系也可能相应地改变。
下面结合说明书附图以及实施例对本发明做进一步的说明。 实施例一：
如图 2所示， 本实施例的阵列基板包括： 栅线、 第一数据线、 第二数据线 及由栅线、 第一数据线和第二数据线交叉定义的 N行、 M列像素单元。 阵列基 板还包括第一数据线 D1以及第二数据线 D2。 所述第一数据线配置来驱动同一 列像素单元中的第奇数个像素单元， 所述第二数据线配置来驱动同一列像素 单元中的第偶数个像素单元。 对于每一列像素单元， 至少一行像素单元所在 区域内设置有修复线 1。
所述修复线 1的两端投影分别与同一列像素单元的第一数据线、 第二数据 线所在区域重合， 且与所述第一数据线 D1以及所述第二数据线 D2均隔离设 置。 即修复线 1与第一数据线 D1和第二数据线 D2不在同一层， 并且之间间隔 有绝缘层。
像素单元包括像素电极 3。 例如， 修复线 1与像素电极 3同步形成并且位于 阵列基板的同一层。 例如， 修复线 1的材质与像素电极 3的材质相同， 均为透 明电极薄膜。 例如， 为了方便图形布局， 修复线 1垂直于第一数据线 D1和第二 数据线 D2。 例如， 为了不影响像素单元显示， 修复线 1可以位于所述像素单元 的非显示区域。 例如， 为了使修复时能够悍接牢固， 修复线 1的两端分别留有 余量， 即， 修复线 1两端超出第一数据线 Dl、 第二数据线 D2所在区域一定长 度， 例如， 超出的长度等于形成修复线所用工艺的误差的绝对值。 应理解， 不同的成型工艺会对应不同的误差。
为了兼顾开口率， 而且由于一条数据线在每个像素单元对应的一段都断 裂或都与栅线短路的概率相当低， 因此， 不一定每个像素单元所在的区域都 设有修复线 1。 例如， 对于第列像素单元， 在每隔《,·行像素单元所在区域内均 设有修复线， 其中 0 rii < N - 1 , N为像素单元总行数， = 1, 2, ... , Μ, Μ 为像素总列数。 每列像素单元中间隔的 的取值可相同也可以不同。
例如， 可以为 0、 1、 2、 3、 4或 5， 当/ ¾为0时， 即为每个像素单元所在的 区域都设有修复线 1， 这样可以使数据线在对应每个像素单元出现断裂或与栅 线短路时都能进行修复。 但实际上， 数据线在对应每个像素单元均出现断裂 或与栅线短路的情况几率很低， 因此可以间隔几行像素单元设置一条修复线， 例如， 取 2、 3、 4或 5， 这样不但能进行数据线修复， 开口率也相对较高。
虽然附图显示每个像素单元所在区域均设置有修复线， 但只是示例， 本 发明不限于此。
当阵列基板良好时， 修复线 1与第一数据线 D 1以及第二数据线 D2之间均 是不相连的。 由于阵列基板通常包括绝缘层，将修复线 1与第一数据线 D1以及 第二数据线 D2分别设置于绝缘层的两侧，这样就能很好地保证在修复线 1与第 一数据线 D1以及第二数据线 D2的隔离。
当阵列基板出现不良时， 尤其是第一数据线 D1或第二数据线 D2出现断开 或第一数据线 D1与栅线 G1或栅线 G2出现短路的情况时， 能够快速地进行修 复。
当图 3中第一数据线 D1在点 A处出现断裂，显然第一数据线 D1的信号不能 传输至点 A之后 (图 3中下方）的像素单元， 此时只需将点 A之后 (图 3中下方） 的其中一条修复线的两端分别焊接（悍接点位置如图 3中圓圈所示）在第一数 据线 D1和第二数据线 D2上，使第二数据线 D2的信号传输至第一数据线 D1点 A 之后的像素单元， 即可实现修复。
当第一数据线 D1与栅线 G1或栅线 G2出现短路时，通常需要先将第一数据 线 D1切断。 当第一数据线 D1与栅线 G1或栅线 G2短路点的两端均切断， 栅线 可以正常工作， 再将数据线断点后的部分通过修复线 1与同一列像素单元的第 二数据线 D2进行连接， 使第二数据线的信号引入到切断的数据线断点后的部 分， 为断点后的该列像素单元提供信号， 例如电压信号， 从而实现修复。
修复后， 为了使该阵列基板能正常工作， 其驱动方式通常需要变为一次 打开一行像素单元的方式， 即一次只扫描一条栅线， 用未断裂或短路的数据 线为像素电极充电。 也可以选择对于数据线上的断点或短路点之前的电路， 一次打开两行像素单元， 对于数据线上的断点或短路点之后的电路， 一次打 开一行像素单元。
本实施例所述的阵列基板， 在修复时仅需集中在不良处， 具有修复简单， 修复效率高的优点。 而釆用外围电路修复的方法： 修复时需要先确定不良后， 再找到外围电路中的修复电路， 因此， 这种修复方法， 修复过程中阵列基板 位移大、 由于寻址繁瑣造成的修复时间长， 修复速率低。
本实施例所述的阵列基板中， 若每一像素单元区域内均设有修复线， 可 实现任一像素单元的修复， 从而能修复大量的不良， 减少报废率， 提高修复 率， 从而降低了生产成本， 提高了经济效益。
本实施例所述的阵列基板， 在修复时， 无需对像素区域进行切割， 也无 需做暗不良发生处的像素， 从而具有修复效果佳的优点。
本实施例的阵列基板， 在制作所述修复线 1时， 可与所述像素电极 3同步 制作完成。 例如， 通过变更制作像素电极的掩膜板实现， 故制作工艺变更少， 制作简单。
所述修复线 1为透明电极薄膜， 由于透明电极薄膜的透光性， 从而具有保 持阵列基板具有较高开口率的优点。 实施例二：
如图 4所示， 本实施例阵列基板包括第一数据线 D1以及第二数据线 D2。 所述第一数据线 Dl配置来驱动同一列像素单元中的第奇数个像素单元， 所述 第二数据线 D2配置来驱动同一列像素单元中的第偶数个像素单元， 对于每一 列像素单元， 至少一行像素单元所在区域内设置有修复线 2。
所述修复线 2的两端投影分别与同一列像素单元的第一数据线 Dl、第二数 据线 D2所在区域重合，且与所述第一数据线 D1以及所述第二数据线 D2均隔离 设置。
所述阵列基板还包括栅线（例如， 栅线 Gl、 G2 ), 为了方便制作， 所述 修复线 2与所述栅线 Gl、 G2同步形成且位于阵列基板的同一层。 例如， 通过 改变形成栅线的掩膜板实现修复线 2与所述栅线 Gl、 G2的同步形成。 为了方 便图形布局， 修复线 2垂直于第一数据线 D1和第二数据线 D2。 例如， 为了保 证修复时能够悍接牢固， 修复线 2的两端分别留有一定余量， 即， 使所述修复 线 2的两端超出第一数据线 Dl、 第二数据线 D2所在区域。
作为本实施例的进一步的改进， 所述修复线 2位于所述像素对应区域的中 间位置。 将所述修复线 2设置在像素对应区域的中间位置， 这样避免了出现修 复线与栅线距离太近而短路的缺陷， 同时又能够将不透明修复线 2对面板透光 率的影响降到最小。
为了兼顾开口率， 而且由于一条数据线在每个像素单元对应的一段都断 裂或都与栅线短路的概率相当低， 因此， 不一定每个像素单元所在的区域都 设有修复线 2。 对于第列像素单元， 在每隔《,·行像素单元所在区域内均设有修 复线， 0 Hi < N - 1 , N为像素单元总行数， i = l, 2, ... , Μ, Μ为像素总列 数。 每列像素单元中间隔的 的取值可相同也可以不同。
例如， 可以为 0、 1、 2、 3、 4或 5， 当/ ¾为0时， 为每个像素单元所在的区 域都设有修复线 2， 也即， 使数据线在对应每个像素单元出现断裂或与栅线短 路都能进行修复。 但实际上， 数据线在对应每个像素单元均出现断裂或与栅 线短路的情况几率很低， 因此可以间隔几行像素单元设置一条修复线， 例如， /¾取2、 3、 4或 5。 这样不但能进行数据线修复， 也能保持相对较高的开口率。
本实施例中， 对阵列基板修复的原理与实施例一类似， 此处不再赘述。 实施例三：
本实施例阵列基板的制作方法， 包括形成包含栅线、 第一数据线以及第 二数据线的图形。 所述第一数据线配置来驱动同一列像素单元中的第奇数个 像素单元， 所述第二数据线配置来驱动同一列像素单元中的第偶数个像素单 元。 所述制作方法还包括在每一列像素单元中， 在至少一行像素单元所在区 域内形成修复线的图形。
例如， 使所述修复线的两端投影分别与同一列像素单元的第一数据线、 第二数据线所在区域重合， 并且所述修复线与所述第一数据线以及所述第二 数据线均隔离设置。
在阵列基板的制作工艺中通常釆用构图工艺实现制作。 所述构图工艺包 括制作原料薄膜的形成， 光刻胶的涂布、 曝光及显影， 刻蚀等步骤。
如图 5所示为一种阵列基板的制作方法， 包括以下步骤：
通过构图工艺在基板上形成包含栅线的图形；
通过构图工艺在所述包含栅线的图形上方形成包含薄膜晶体管的有源层 的图形；
通过构图工艺形成包含薄膜晶体管的源极以及漏极的图形；
通过构图工艺形成包含绝缘层的图形；
通过构图工艺形成包含像素电极的图形；
通过构图工艺形成包含数据线的图形。
图 5中形成的阵列基板为釆用底栅结构的阵列基板。
本实施例中所述的阵列基板还可以釆用顶栅结构， 故制作步骤的顺序会 有所不同。
由于本实施例所制作的阵列基板中引入了修复线， 故在制作阵列基板的 时候同样包括了制作修复线的步骤。
本实施例所述阵列基板的制作方法中， 修复线的一种制作方法例如为： 形成包含修复线的图形过程中还包括形成包含像素电极的图形； 即， 将 修复线与像素电极一起制作形成。 例如， 在原有制作像素电极的过程中， 根 据修复线的分布来相应地改变掩膜板 Mask的图形结构， 再进行光刻胶曝光， 进行显影时， 保留修复线所在处的光刻胶， 再通过刻蚀工艺去除曝光的刻蚀 材料。 可见， 制作工艺简单。
因此， 相应于修复线的制作方法， 若基于图 5所示的阵列基板的制作方 法， 则本实施例的阵列基板的制作方法如图 6所示， 包括：
通过构图工艺在基板上形成包含栅线的图形；
通过构图工艺在所述包含栅线的图形上方形成包含薄膜晶体管的有源层 的图形；
通过构图工艺形成包含薄膜晶体管的源极以及漏极的图形；
通过构图工艺形成包含绝缘层的图形；
通过构图工艺形成包含像素电极和修复线的图形；
通过构图工艺形成包含数据线的图形。
釆用此方法制作的修复线与所述像素电极位于阵列基板的同一层， 且修 复线的材质与像素电极的材质相同， 例如， 均为透明电极薄膜。 为了方便图 形布局， 可以使修复线 1垂直于第一数据线 D1和第二数据线 D2。 为了不影 响像素单元显示， 修复线位于像素单元非显示区域。 例如， 为了使修复时能 够悍接牢固， 使修复线 2的两端分别留有一定余量， 使所述修复线 2两端超 出第一数据线 Dl、 第二数据线 D2所在区域。
修复线的另一种制作方法为： 形成包含修复线的图形过程中还包括形成 包含有栅线的图形； 即将栅线和修复线同步形成。 相对传统的工艺，， 通过改 变掩膜板 Mask, 可制作出所需的修复线， 同样的具有制作工艺简单的优点。 若基于图 5所示的阵列基板的制作方法， 则本实施例的阵列基板的制作方法如 图 7所示， 包括：
通过构图工艺在基板上形成包含栅线和修复线的图形；
通过构图工艺在所述包含栅线的图形上方形成包含薄膜晶体管的有源层 的图形；
通过构图工艺形成包含薄膜晶体管的源极以及漏极的图形；
通过构图工艺形成包含绝缘层的图形；
通过构图工艺形成包含像素电极的图形；
通过构图工艺形成包含数据线的图形。
釆用此方法， 所述修复线与所述栅线位于阵列基板的同一层。
从上述可知， 如果釆用第一种方法， 则修复线与像素电极可以釆用同材 质的透明电极薄膜形成。 这样不仅取材方便， 同时保证了不降低阵列基板的 开口率。
如果釆用第二种方法制作修复线， 并且若进一步地将所述修复线设置在 所述像素对应区域的中间位置， 则由于修复线与栅线同时形成， 将其设置在 亮度最佳的像素对应区域的中间位置， 不会产生局部较暗的现象。 例如， 为 了方便图形布局， 可以使修复线垂直于第一数据线和第二数据线。
为了兼顾开口率， 而且由于一条数据线在每个像素单元对应的一段都断 裂或都与栅线短路的概率相当低， 因此， 不一定每个像素单元所在的区域都 形成修复线。 例如， 对于第洌像素单元， 在每隔《,·行像素单元所在区域内均 设有修复线， 0 Hi < N - 1， N为像素单元总行数， i = l, 2, ... , Μ, Μ为像 素总列数。 每列像素单元中间隔的 的取值可相同也可以不同。
例如， 可以为 0、 1、 2、 3、 4或 5。 当 / ¾为0时， 即为每个像素单元所 在的区域都形成修复线， 可以使数据线在对应每个像素单元出现断裂或与栅 线短路都能进行修复。 但实际上， 数据线在对应每个像素单元均出现断裂或 与栅线短路的情况几率很低， 因此可以间隔几行像素单元设置一条修复线， 例如， 使《,·取 2、 3、 4或 5。 这样不但能进行数据线修复， 也会保持相对较高 的开口率。
本实施例所制作的阵列基板， 具有修复效果好、 修复简单、 修复率高等 多重优点。 实施例四：
对于实施例一至实施例二所述的阵列基板， 或实施例三所制作的阵列基 板， 下面提供一种修复快速、 修复率高的修复方法， 包括将断开的数据线的 远离驱动电路部分通过修复线和配置来驱动同一列的另一条数据线相连。 所 述驱动源通常设置在印刷电路上。
当数据线断开时， 断点后的数据线将接收不到数据线的信号。 当数据线 与栅线短路了， 同样为了保证栅线的连通， 通常将数据线与栅线短路两端进 行切割， 形成断点。 为了保证断点后的像素照常的点亮或熄灭， 在本实施例 中， 所述的修复方法包括将断点后的断开的数据线通过修复线连接到配置来 驱动同一列像素的另一条数据线， 从而将另一条数据线的信号灌入不良的数 据线中， 实现修复。
正常状态下， 修复线与所有的数据线均是隔离设置的， 数据线与修复线 之间设有绝缘层。 当出现上述断点和短路情况下， 为了实现重新连接， 可选 用镭射焊接或者气相沉积的方法将所述修复线与所述数据线相连。 也可以釆 用其它何合适的焊接或连接技术。 实施例五：
本发明的实施例还提供了一种显示装置， 包括上述实施例一或实施例二 的阵列基板。 该显示装置可以为： 液晶面板、 电子纸、 OLED 面板、 手机、 平板电脑、 电视机、 显示器、 笔记本电脑、 数码相框、 导航仪等任何具有显 示功能的产品或部件。
本发明实施例提供的阵列基板、 阵列基板的制作方法及修复方法， 在两 条数据线驱动同一列像素的阵列基板的显示区域内， 引入修复线。 在数据线 出现断开或与栅线短路的情况下， 通过切割数据线， 将修复线引入同一列像 素另一条数据线中的信号， 消除了因数据线不良带来的亮线或暗线。 具有修 复简单、 修复速率高， 修复效果好， 不良修复数据少， 基板报废率低， 经济 效益好， 以及不良处的像素无需做暗处理等优点。
以上实施方式仅用于说明本发明， 而并非对本发明的限制， 本技术领域 的普通技术人员， 在不脱离本发明的精神和范围的情况下， 还可以做出各种 变化和变型， 而这些变化和变型和所有等同的技术方案也应属于本发明的范 畴， 本发明的专利保护范围由权利要求限定。
本申请要求于 2013年 12月 31日提交的名称为"阵列基板及其制作方法、 修复方法、显示装置" 的中国专利申请 No. 201310753770.9的优先权， 其全 文以引用方式合并于本文。

Claims

权利要求书
1、 一种阵列基板， 包括： 栅线；
第一数据线；
第二数据线；
由栅线、 第一数据线和第二数据线交叉定义的 NxM个像素单元， N为像 素单元总行数， M为像素单元总列数；
所述第一数据线配置来驱动同一列像素单元中的第奇数个像素单元， 所 述第二数据线配置来驱动同一列像素单元中的第偶数个像素单元； 以及
对于每一列像素单元， 至少一行像素单元所在区域内设置的修复线； 所述修复线的两端投影分别与同一列像素单元的第一数据线、 第二数据 线所在区域重合， 且所述修复线与所述第一数据线以及所述第二数据线均隔 离设置。
2、 根据权利要求 1所述的阵列基板， 其中所述像素单元包括像素电极； 所述修复线与所述像素电极同步形成且位于阵列基板的同一层。
3、根据权利要求 1或 2所述的阵列基板，其中所述修复线为透明电极薄膜。
4、根据权利要求 1-3任一项所述的阵列基板，其中所述修复线两端分别超 出第一数据线、 第二数据线所在区域， 并且垂直所述数据线。
5、根据权利要求 1-4任一项所述的阵列基板，所述修复线位于所述像素单 元的非显示区域。
6、根据权利要求 1-5任一项所述的阵列基板，其中所述修复线与所述栅线 同步形成且位于阵列基板的同一层。
7、根据权利要求 1-6任一项所述的阵列基板，其中所述修复线位于所述像 素单元对应区域的中间位置。
8、 根据权利要求 1-7中任一项所述的阵列基板， 其中， 对于第洌像素单 元， 在每隔 行像素单元所在区域内均设有修复线， 0 rii < N - 1 , = 1, 2 ·. , Μ。
9、 根据权利要求 8所述的阵列基板， 其中所述/ ¾取值为 0、 1、 2、 3、 4 或 5。
10、 一种阵列基板的制作方法， 包括： 形成包含栅线、 第一数据线、 第 二数据线以及由所述栅线、第一数据线和第二数据线定义的 NxM个像素单元 的图形， 其中 N为像素单元总行数， M为像素单元总列数， 所述第一数据线 配置来驱动同一列像素单元中的第奇数个像素单元， 所述第二数据线配置来 驱动同一列像素单元中的第偶数个像素单元； 以及
在每一列像素单元中且至少一行像素单元所在区域内， 形成修复线的图 形， 使所述修复线的两端投影分别与同一列像素单元的第一数据线、 第二数 据线所在区域重合， 且所述修复线与所述第一数据线以及所述第二数据线均 隔离设置。
11、 根据权利要求 10所述的阵列基板的制作方法， 进一步包括形成像素 单元中的像素电极图形， 所述修复线的图形与所述像素电极的图形同时形成 于所述阵列基板的同一层。
12、 根据权利要求 10或 11所述的阵列基板的制作方法， 其中所述修复线 透明电极薄膜制成。
13、 根据权利要求 10-12任一项所述的阵列基板的制作方法， 所述修复线 两端分别超出第一数据线和第二数据线所在区域， 且垂直所述数据线。
14、 根据权利要求 10-13任一项所述的阵列基板的制作方法， 所述修复线 位于所述像素单元的非显示区域。
15、 根据权利要求 10-14任一项所述的阵列基板的制作方法， 其中， 所述 修复线的图形与所述栅线的图形同时形成于所述阵列基板的同一层。
16、 根据权利要求 10-15所述的阵列基板的制作方法， 其中， 所述修复线 位于所述像素单元对应区域的中间位置。
17、根据权利要求 10-16中任一项所述的阵列基板制作方法， 其中， 对于 第 列像素单元， 在每隔《,·行像素单元所在区域内均设有修复线， 0 《,· N - 1 , = 1, 2, ... , M。
18、根据权利要求 17所述的阵列基板的制作方法，其中所述《,·取值为 0、 1、 2、 3、 4或 5。
19、 一种如权利要求 1-9中任一项所述阵列基板的修复方法， 包括， 将断 开数据线的远离驱动电路的部分通过修复线和配置来驱动同一列的另一条数 据线相连。
20、 根据权利要求 19所述的阵列基板的修复方法， 其中通过镭射悍接或 者气相沉积的方法将所述修复线与所述数据线相连。
21、 一种显示装置， 包括如权利要求 1-9中任一项所述的阵列基板。
PCT/CN2014/077470 2013-12-31 2014-05-14 阵列基板及其制作方法、修复方法、显示装置 WO2015100912A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/426,003 US9502438B2 (en) 2013-12-31 2014-05-14 Array substrate and manufacturing and repairing method thereof, display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310753770.9A CN103745970B (zh) 2013-12-31 2013-12-31 阵列基板及其制作方法、修复方法、显示装置
CN201310753770.9 2013-12-31

Publications (1)

Publication Number Publication Date
WO2015100912A1 true WO2015100912A1 (zh) 2015-07-09

Family

ID=50502980

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/077470 WO2015100912A1 (zh) 2013-12-31 2014-05-14 阵列基板及其制作方法、修复方法、显示装置

Country Status (3)

Country Link
US (1) US9502438B2 (zh)
CN (1) CN103745970B (zh)
WO (1) WO2015100912A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745970B (zh) 2013-12-31 2017-02-01 合肥京东方光电科技有限公司 阵列基板及其制作方法、修复方法、显示装置
CN104851404B (zh) * 2015-06-04 2018-09-04 合肥鑫晟光电科技有限公司 阵列基板及其修复方法、测试方法、制作方法、显示装置
CN105068349A (zh) * 2015-09-16 2015-11-18 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN105118410B (zh) * 2015-09-17 2018-09-11 京东方科技集团股份有限公司 短路棒恢复装置及其制作方法和恢复短路棒检测的方法
CN106353942A (zh) * 2016-10-10 2017-01-25 南京中电熊猫液晶显示科技有限公司 液晶显示面板及其修复方法
CN107065369B (zh) * 2017-06-20 2020-01-24 京东方科技集团股份有限公司 一种阵列基板及其维修方法、显示装置
CN208588882U (zh) * 2018-09-11 2019-03-08 京东方科技集团股份有限公司 阵列基板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041183A (ko) * 2000-11-27 2002-06-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
CN101510035A (zh) * 2009-03-26 2009-08-19 友达光电股份有限公司 具多点反转的液晶显示器
CN201886251U (zh) * 2010-12-24 2011-06-29 京东方科技集团股份有限公司 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板
CN103745970A (zh) * 2013-12-31 2014-04-23 合肥京东方光电科技有限公司 阵列基板及其制作方法、修复方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313245B1 (ko) * 1999-08-25 2001-11-07 구본준, 론 위라하디락사 리페어 기능을 갖는 액정표시소자
US7265386B2 (en) * 2005-08-29 2007-09-04 Chunghwa Picture Tubes, Ltd. Thin film transistor array substrate and method for repairing the same
KR101348375B1 (ko) * 2005-09-07 2014-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법
CN101295083B (zh) * 2008-05-30 2012-09-19 京东方科技集团股份有限公司 平板显示器件断线修理电路及方法
CN101446724B (zh) * 2008-12-16 2010-07-07 昆山龙腾光电有限公司 液晶显示装置、阵列基板及其缺陷修补方法
TWI387825B (zh) * 2009-04-17 2013-03-01 Chunghwa Picture Tubes Ltd 具修補結構之顯示面板及修補顯示面板之方法
CN203644782U (zh) * 2013-12-31 2014-06-11 合肥京东方光电科技有限公司 阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041183A (ko) * 2000-11-27 2002-06-01 윤종용 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
CN101510035A (zh) * 2009-03-26 2009-08-19 友达光电股份有限公司 具多点反转的液晶显示器
CN201886251U (zh) * 2010-12-24 2011-06-29 京东方科技集团股份有限公司 薄膜晶体管阵列基板及已修复的薄膜晶体管阵列基板
CN103745970A (zh) * 2013-12-31 2014-04-23 合肥京东方光电科技有限公司 阵列基板及其制作方法、修复方法、显示装置

Also Published As

Publication number Publication date
CN103745970A (zh) 2014-04-23
CN103745970B (zh) 2017-02-01
US20160013211A1 (en) 2016-01-14
US9502438B2 (en) 2016-11-22

Similar Documents

Publication Publication Date Title
WO2015100912A1 (zh) 阵列基板及其制作方法、修复方法、显示装置
US9568791B2 (en) Liquid crystal display device
CN103715207B (zh) Tft阵列基板的电容及其制造方法和相关设备
TWI398712B (zh) 具通至測試線之改良式連接結構的薄膜電晶體陣列面板
US8817201B2 (en) Display panel, array substrate and manufacturing method thereof
US20160064413A1 (en) Array substrate, method for manufacturing the same and display device
CN104977740A (zh) 显示基板及其制备方法、显示装置
JP2020532755A (ja) アレイ基板、ディスプレイパネル、ディスプレイデバイス
JP2008203889A (ja) アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JPS59101693A (ja) アクティブマトリクス液晶表示装置の画像欠陥救済方法
WO2020187108A1 (zh) 显示面板及其制造方法、显示装置
JP2004212931A (ja) 表示装置用基板及びその製造方法
WO2020133651A1 (zh) 像素电极结构及其制作方法
WO2018176754A1 (zh) 阵列基板、显示面板及显示装置
JP2015108765A (ja) 表示装置
WO2020124896A1 (zh) 液晶显示面板
US20200257176A1 (en) Array substrate, manufacturing method thereof, and display device
JP2008225434A (ja) 画素電極構造および画素電極の補修方法
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
WO2016041349A1 (zh) 阵列基板及其制备方法、显示装置
WO2019085098A1 (zh) 一种阵列基板、测试方法及显示装置
JP2006276368A (ja) アレイ基板とその検査方法
US10908467B2 (en) Array substrate and repairing method thereof, display panel
JPH03242625A (ja) アクティブマトリクス型液晶表示装置
CN103633101B (zh) 一种阵列结构及其制作方法、阵列基板和显示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14426003

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14877114

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 31/10/2016)

122 Ep: pct application non-entry in european phase

Ref document number: 14877114

Country of ref document: EP

Kind code of ref document: A1