JP2004212931A - 表示装置用基板及びその製造方法 - Google Patents
表示装置用基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004212931A JP2004212931A JP2003188538A JP2003188538A JP2004212931A JP 2004212931 A JP2004212931 A JP 2004212931A JP 2003188538 A JP2003188538 A JP 2003188538A JP 2003188538 A JP2003188538 A JP 2003188538A JP 2004212931 A JP2004212931 A JP 2004212931A
- Authority
- JP
- Japan
- Prior art keywords
- mps
- pad
- gate
- data
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】本発明は基板の利用効率を最大化できる表示装置用基板を提供する。
【解決手段】本発明は各々表示領域と、表示領域の縁を囲む非表示領域と、非表示領域の縁一部を囲むパッド領域を含む多数のアレイセルと；多数のＭＰＳパッドと；少なくとも一つの隣接するアレイセルの非表示領域を通して、ＭＰＳパッドとアレイセルを一対一で対応させて連結するＭＰＳ配線を含む表示装置用基板及びこれの製造方法を提供する。
【選択図】 図３
【解決手段】本発明は各々表示領域と、表示領域の縁を囲む非表示領域と、非表示領域の縁一部を囲むパッド領域を含む多数のアレイセルと；多数のＭＰＳパッドと；少なくとも一つの隣接するアレイセルの非表示領域を通して、ＭＰＳパッドとアレイセルを一対一で対応させて連結するＭＰＳ配線を含む表示装置用基板及びこれの製造方法を提供する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は表示装置用基板に係り、さらに詳細にはＩＰＴ−ＭＰＳ（Ｉｎ Ｐｒｏｃｅｓｓ Ｔｅｓｔ Ｍｕｌｔｉ Ｐａｔｔｅｒｎ Ｓｅａｒｃｈ）検査のために多数のアレイセル（ａｒｒａｙ ｃｅｌｌ）及びＭＰＳパッドと、これらを各々一対一で対応させて連結するＭＰＳ配線を含む表示装置用基板及びその製造方法に関する。
【０００２】
【関連技術】
液晶表示装置は、核心的な部品として液晶パネルを含む。
液晶パネルは、使用者に見える画像をディスプレーする部分として、光学的異方性と分極性質を帯びる液晶層、そしてこれを間に置いて対向する第１基板及び第２基板を含む。
この時、両基板の向い合う面には各々電界生成電極が形成されて、これら二電極間の電圧差を通してその間に介在された液晶分子の配列方向を人為的に制御する。そしてこの時変化する光の透過率で様々な画像を表示する。
【０００３】
近来はスイッチング素子を用いて液晶パネルの各画素を独立的に制御するアクティブ・マトリクス方式が広く使われているが、特にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を用いたものとしてよく知られているのが、薄膜トランジスタ型液晶表示装置（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｔｙｐｅ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＴＦＴ−ＬＣＤ）である。
【０００４】
液晶パネルの製造工程は、画素及び薄膜トランジスタ形成を伴う第１基板製造工程と、カラーフィルターの形成を伴う第２基板製造工程、そして両基板間に液晶を介在する液晶セル工程を含む。
このうち、第１基板製造工程は、透明絶縁基板上に、絶縁体、半導体または導電性薄膜を形成する薄膜蒸着工程と、これをパターニングするエッチング工程を反復遂行して、一連の工程を通して各画素と薄膜トランジスタを形成する。
【０００５】
この時、工程効率の向上のために大面積の表示装置用基板を対象に第１基板製造工程を進行しながら、前記第１基板に含まれる構成要素をポジション別に区分されるようにして同時に形成することができる。そして同様に第２基板の構成要素がポジション別に区分形成された他の表示装置用基板を用意して、液晶を間に置いて両基板を相互に合着する。そして各液晶パネル別に切断する。
この時、両基板の合着前に、第１基板の異常の有無を確認する装備がＩＰＴ−ＭＰＳである。
【０００６】
したがって前記表示装置用基板は、ＩＰＳ−ＭＰＳ検査用基板ということができるが、以下、説明の便宜のために第１基板の構成要素がポジション別に多数形成された透明絶縁基板を表示装置用基板と称し、これに含まれた第１基板の構成要素のそれぞれの群、すなわち、液晶パネルの第１基板を構成するそれぞれのユニットをアレイセルという。
【０００７】
一般的な表示装置用基板は、多数のアレイセル、そしてＩＰＴ−ＭＰＳ検査のための多数のＭＰＳパッド及びＭＰＳ配線を含む。
【０００８】
図１は、一般的なＩＰＴ−ＭＰＳ検査用基板、すなわち多数のアレイセルを含む表示装置用基板の平面図であって、図２はこの中から任意のアレイセル及びこれと隣接した他のアレイセルの一部を拡大した図面である。
一般的な表示装置用基板は、ポジション別に区分される多数のアレイセル１０を含むが、各アレイセル１０は表示領域２０と、これの縁を囲む非表示領域３０と、これの縁一部を囲むパッド領域４０を含む。
【０００９】
前記表示領域２０は、液晶分子の配列変化を通して所望する画像を実際に表示する部分であって、図２に示したように多数のゲートライン２２とデータライン２６が縦横にマトリックス形態で配置され画素Ｐを定義する。そしてこれら各画素Ｐには画素電極５９が対応しており、ゲートライン２２とデータライン２６の交差点には各々ゲートライン２２と連結するゲート電極（図示せず）と、データライン２６と連結するソース電極（図示せず）と、画素電極５９と連結するドレイン電極（図示せず）を含む薄膜トランジスタＴが形成されている。
【００１０】
前記非表示領域３０は、第２基板との合着のためのシールパターン（ｓｅａｌｐａｔｔｅｒｎ）などが形成される部分であって、画素がないので表示能力を持たない。
【００１１】
前記パッド領域４０は、ゲートライン２２及びデータライン２６一側末端に各々連結する多数のゲートパッド２４及びデータパッド２８が配置される部分であって、特に非表示領域３０の一側縁を囲んで多数のゲートパッド２４を受け入れるゲートパッド領域４２と、これの隣接する非表示領域３０の縁を囲んで多数のデータパッド２８を受け入れるデータパッド領域４４に区分することができる。
【００１２】
これらゲートパッド２４とデータパッド２８は、各々外部の駆動回路と連結する接続部位を形成する。
【００１３】
また、表示装置用基板は、多数のアレイセル１０と対応するＭＰＳパッド５０、そして各アレイセル１０とＭＰＳパッド５０を一対一で対応させて連結するＭＰＳ配線６０を含むが、ＭＰＳパッド５０はＩＰＴ−ＭＰＳ検査装備と連結して電圧が印加されるインプット（ｉｎｐｕｔ）端子の役割をする。
これら多数のＭＰＳパッド５０は、通常表示装置用基板の対向する両側縁に沿って配列されることが一般的である。
前記ＭＰＳ配線６０は、このＭＰＳパッド５０と各アレイセル１０を一対一で対応させて連結する部分であって、特に各アレイセル１０のゲートパッド２４とデータパッド２８を該ＭＰＳパッド５０と連結させる。
【００１４】
この時、各ＭＰＳパッド５０は、該アレイセル１０のゲートパッド２４と連結する少なくとも一つ以上のゲートＭＰＳパッド５２、そしてデータパッド２８と連結する少なくとも一つ以上のデータＭＰＳパッド５４に区分され、ＭＰＳ配線６０も多数のゲートパッド２４をゲートＭＰＳパッド５２に連結する少なくとも一つ以上のゲートＭＰＳ配線６２、そして多数のデータパッド２８をデータＭＰＳパッド５４に連結する少なくとも一つ以上のデータＭＰＳ配線６４に区分される。
これらＭＰＳパッド５０とＭＰＳ配線６０は、アレイセル１０のゲートライン２２及び／またはデータライン２６と同一工程において同一材質で形成することができる。
【００１５】
前記のような構成の表示装置用基板を検査対象とするＩＰＴ−ＭＰＳ検査装備は、簡単にゲートＭＰＳパッド５２に第１電圧を、そしてデータＭＰＳパッド５４に第２電圧を印加して各画素電極５９に現れる電界の強度を光の信号に変換する。そしてこれを分析して各画素Ｐの異常の有無と、ゲートライン２２及びデータライン２６の断線の有無を把握する。この時、第１電圧は薄膜トランジスターＴのオン／オフ電圧に対応させ、第２電圧は液晶分子の回転程度を決定する基準電圧に対応させることができる。
【００１６】
一方、このようにＩＰＴ−ＭＰＳ検査を終えた表示装置用基板は、適切な後続工程で各アレイセル１０別に切断されるが、多数のＭＰＳパッド５０及びＭＰＳ配線６０もこの段階で除去される。
すなわち、ＭＰＳパッド５０とＭＰＳ配線６０は、ＩＴＰ−ＭＰＳ検査のためだけのものであって、その他の何らの役割も果すものではない。したがって適切な工程で除去されなければならないが、これのために別途の工程を追加する代わりに、各液晶パネル別に区分されるように切断するスクライブ（ｓｃｒｉｂｅ）工程で同時に除去できる。
【００１７】
このために、通常多数のアレイセル１０は、表示装置用基板から上下左右に一定間隔をおいて離隔されていて、それぞれのＭＰＳ配線６０はこのアレイセル１０間を通過するようにする。さらに詳細には、多数のアレイセル１０は縦横に整列されるが、それぞれのＭＰＳ配線６０を形成することができるように横方向の隣接するアレイセルとＬ１の間隔を維持する。このＬ１領域はＭＰＳ配線６０が通過する配線領域になる。
【００１８】
そして各アレイセル１０のゲートパッド領域４２及びデータパッド領域４４は、同一の方向に向けることが一般的である。
したがってスクライブ工程において表示装置用基板は、各アレイセル１０別に分離されるが、ゲートパッド領域４２及びデータパッド領域４４と露出された非表示領域３０の縁を囲むＳ−Ｓ’線に沿って各々切断されることによって、多数のＭＰＳパッド５０及びＭＰＳ配線６０が除去される。すなわち、図２に示したように、第１切断線Ｓ１−Ｓ１’はパッド領域４０の左側外廓線と対応して、第２切断線Ｓ２−Ｓ２’は非表示領域３０の右側外廓線と対応する。また、第３切断線Ｓ３−Ｓ３’は非表示領域３０の上部外廓線と対応して、第４切断線Ｓ４−Ｓ４’はパッド領域４０の下部外廓線と対応する。したがって、ＭＰＳパッド５０とＭＰＳ配線６０は切断工程を通してアレイセル１０から除去される。
【００１９】
しかし、以上の説明による一般的な表示装置用基板は、基板の空間利用率が非常に落ちる短所を有する。すなわち、前記のような構成及び方法では、完成品の液晶パネルと関係がなく中間検査過程であるＩＰＴ−ＭＰＳ検査でだけ使われるＭＰＳ配線６０のために、各アレイセル１０間の間隔をＬ１だけ離さなければならないので、結局、基板使用効率を低下させる短所がある。
【００２０】
【発明が解決しようとする課題】
本発明は前記のような問題を解決するために案出したものであって、基板の利用効率を最大化できる表示装置用基板を提供することを目的とし、特に基板の空間利用率を最大化することを目的としている。
【００２１】
【課題を解決するための手段】
本発明は前記のような目的を達成するために、各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の第１側縁及び第２側縁を囲むパッド領域を含む多数のアレイセルと；前記アレイセルの外側の部分に配置する多数のＭＰＳパッドと；少なくとも一つの隣接する前記アレイセルの非表示領域を通して前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を含むことを特徴とする。
【００２２】
本発明の表示装置用基板は、前記表示領域には縦横に配置する多数のゲートライン及びデータラインにより定義される画素が形成されていて、前記パッド領域は前記多数のゲートラインの一側末端に各々連結する多数のゲートパッドを受け入れるように前記非表示領域の第１側縁に連接するゲートパッド領域と、前記多数のデータラインの一側末端に各々連結する多数のデータパッドを受け入れるように前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されており、前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むことを特徴とする。
【００２３】
また、前記多数のアレイセルは、各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記ゲートＭＰＳ配線は少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドを連結する。更に、前記多数のアレイセルは各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのデータパッドを連結することを特徴とする。
【００２４】
本発明の表示装置用基板において、前記多数のアレイセルが横方向に相互に隣接しており、前記多数のアレイセルは、基板の上部外廓部及び下部外廓部のうち少なくとも一個所に配置し、前記各アレイセルのパッド領域は、隣接するアレイセルの非表示領域に隣接する領域を含む。
【００２５】
また本発明は、各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の縁の一部を囲むパッド領域を含む多数のアレイセルと、多数のＭＰＳパッドを含む表示装置用基板において、前記多数のアレイセルと前記多数のＭＰＳパッドを一対一で対応させて連結する表示装置用基板製造方法であって、各々少なくとも一つの隣接する前記アレイセルの非表示領域を通して、前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を形成する段階を含む表示装置用基板製造方法を提供する。この場合、前記表示領域には、縦横に配置する多数のゲートライン及びデータラインにより定義される画素が形成されていて、前記パッド領域は、前記多数のゲートラインの一側末端に各々連結する多数のゲートパッドを受け入れるように前記非表示領域の第１側縁に連接するゲートパッド領域と、前記多数のデータラインの一側末端に各々連結する多数のデータパッドを受け入れるように前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されて、前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むことを特徴とする。また前記多数のアレイセルは各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記ゲートＭＰＳ配線または前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドまたはデータパッドを連結する表示装置用基板製造方法を提供することを特徴とする。
【００２６】
本発明による表示装置用基板製造方法は、各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の第１側縁及び第２側縁を囲むパッド領域を含む多数のアレイセルを基板上に形成する段階と；前記アレイセルの外側の部分に配置する多数のＭＰＳパッドを前記基板上に形成する段階と；少なくとも一つの隣接する前記アレイセルの非表示領域を通過して前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を形成する段階と；前記ＭＰＳパッドと前記ＭＰＳ配線を利用して前記基板をテストする段階と；前記基板上に形成された多数のアレイセルをそれぞれのアレイセルに分ける段階を含むことを特徴とする。
【００２７】
本発明の表示装置用基板製造方法において、前記多数のアレイセルを分ける段階は、前記ＭＰＳパッドと前記ＭＰＳ配線を除去する第１切断線、第２切断線及び第３切断線に沿って分ける段階を含む。前記第１切断線乃至第３切断線のうち一つは前記多数のアレイセルのうち隣接する二つのアレイセルの非表示領域とパッド領域を分離し、前記第１切断線乃至第３切断線のうち他の二つの切断線は、前記多数のアレイセルのうち隣接する二つのアレイセルの非表示領域の上部外廓線及び下部外廓線と対応することを特徴とする。前記パッド領域は前記非表示領域の第１側縁に連接するゲートパッド領域と、前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されて、前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むように構成される。
【００２８】
本発明の表示装置用基板製造方法は、前記多数のアレイセルは、各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記ゲートＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドを連結することを特徴とする。前記多数のアレイセルは、各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのデータパッドを連結する。前記多数のアレイセルが横方向に相互に隣接しており、前記多数のアレイセルは基板の上部外廓部及び下部外廓部のうち少なくとも一個所に配置し、前記各アレイセルのパッド領域は、隣接するアレイセルの非表示領域に隣接する領域を含む。
【００２９】
また、本発明の表示装置用基板製造方法は、前記表示領域に縦横に配置する多数のゲートライン及びデータラインを形成する段階と；前記表示領域に交差する多数のゲートライン及びデータラインで定義する多数の画素を形成する段階と；前記ゲートパッド領域に多数のゲート配線のうちから対応するゲート配線と連結される多数のゲートパッドを形成する段階と；前記データパッド領域に多数のデータ配線のうちから対応するデータ配線と連結する多数のデータパッドを形成する段階をさらに含む。
【００３０】
本発明の表示装置用基板製造方法において、前記多数のアレイセルを分ける前に、前記基板とカラーフィルター基板を合着して液晶を二基板間に注入する段階をさらに含み、前記基板をテストする段階はアレイテスター（ａｒｒａｙ ｔｅｓｔｅｒ）を利用して実施することを特徴とする。
【００３１】
【発明の実施の形態】
以下、添付された図面を参照しながら本発明の実施例を説明する。
【００３２】
図３は、本発明による多数のアレイセルを含む表示装置用基板の平面図であって、図４は図３の一部セルに対した拡大図である。特に、図４は多数のアレイセルの中から任意に選択された一つの第１アレイセル及びこれと隣接した第２アレイセル及び第３アレイセルの一部を拡大した拡大図である。
【００３３】
特に図４において第１アレイセル及びこれの構成要素と、これと対応するＭＰＳ配線及びＭＰＳパッドの図面符号の前にはＡの区分記号を、第２アレイセルの場合にはＢの区分記号を、第３アレイセルの場合にはＣの区分記号を各々附与して説明の便宜を助けようとする。しかしこれら区分記号は各々アレイセルの配置による表示であって、これと関係がなく同一図面符号を有する要素は相互に同一な役割及び機能を遂行する同一部分である。したがって特別な言及がない限りこの区分表示は省略して、共通された図面符号だけ説明することにする。
【００３４】
図示したように、本発明による表示装置用基板は、多数のアレイセル１００、そしてこれと対応して備わるＭＰＳパッド１５０と、各アレイセル１００とＭＰＳパッド１５０を一対一で対応させて連結するＭＰＳ配線１６０を含む。
まず各アレイセル１００は、表示領域１２０と、これの縁を囲む非表示領域１３０と、これの一部縁を囲むパッド領域１４０を含む。
【００３５】
前記表示領域１２０には図４に示したように縦横に配置された多数のゲートライン１２２及びデータライン１２６がマトリックス形態に定義する多数の画素Ｐが存在する。またこれら各画素Ｐには画素電極１５９を対応させて配置してあり、ゲートライン１２２とデータライン１２６の交差点には薄膜トランジスタＴが形成される。
【００３６】
各薄膜トランジスタＴは、ゲートライン１２２に連結するゲート電極と、データライン１２６に連結するソース電極と、画素電極１５９に連結するドレイン電極を含む。各薄膜トランジスタＴはゲートライン１２２に印加される第１電圧によりオン／オフ動作をしながら、データライン１２６に印加される第２電圧を画素電極１５９に伝達するスイッチの役割をする。
【００３７】
前記非表示領域１３０は、表示装置用基板の各アレイセル１００と対応するカラーフィルターが形成された第２基板と合着のためのシールパターンなどが形成される部分であって、画素Ｐがないので画像表示能力がない。
【００３８】
前記パッド領域１４０は、ゲートライン１２２の一側末端に各々連結する多数のゲートパッド１２４、そしてデータライン１２６の一側末端に各々連結する多数のデータパッド１２８が配置される部分であって、多数のゲートパッド１２４を受け入れながら非表示領域１３０の一側縁を囲むゲートパッド領域１４２と、データパッド１２８を配置しながら非表示領域１３０の隣接した他の縁を囲むデータパッド領域１４４に区分することができる。
【００３９】
この時、ゲートパッド１２４とデータパッド１２８は、各々外部の駆動回路と連結する接続部分であって、ゲートパッド１２４を通して第１電圧が印加されてそれぞれのゲートライン１２２に伝えられ、データパッド１２８を通じて第２電圧が印加されてそれぞれのデータライン１２６に伝えられる。
そして、本発明による表示装置用基板には、多数のアレイセル１００と対応して備わるＭＰＳパッド１５０、そして各アレイセル１００とＭＰＳパッド１５０を一対一で対応させて連結させるＭＰＳ配線１６０を含む。
【００４０】
前記ＭＰＳパッド１５０は、ＩＰＴ−ＭＰＳ検査装備を通して電圧が印加されるインプット端子であって、望ましくは表示装置用基板の対向する両側縁に沿って各アレイセル１００に対応するように配列されており、特に各ＭＰＳパッド１５０は該アレイセル１００のゲートパッド１２４と連結する少なくとも一つ以上のゲートＭＰＳパッド１５２、そしてデータパッド１２８と連結する少なくとも一つ以上のデータＭＰＳパッド１５４に区分することができる。
【００４１】
前記ＭＰＳ配線１６０は、各ＭＰＳパッド１５０とアレイセル１００を一対一で対応させて連結する部分であって、さらに詳細には該アレイセル１００のゲートパッド１２４をゲートＭＰＳパッド１５２に連結させる少なくとも一つ以上のゲートＭＰＳ配線１６２、そして該データパッド１２８をデータＭＰＳパッド１５４に連結する少なくとも一つ以上のデータＭＰＳ配線１６４に区分することができる。
これらＭＰＳパッド１５０及びＭＰＳ配線１６０は、アレイセル１００のゲートライン１２２及び／またはデータライン１２６と同一工程において同一材質で形成することができる。
【００４２】
上述した構成の表示装置用基板を被検査対象とするＩＰＴ−ＭＰＳ検査装備は、ゲートＭＰＳパッド１５２に第１電圧を印加してゲートＭＰＳ配線１６２を通してゲートパッド１２４及び各ゲートライン１２２に第１電圧を伝達し、データＭＰＳパッド１５４に第２電圧を印加してデータＭＰＳ配線１６４を通してデータパッド１２８及び各データライン１２６に第２電圧を伝達する。
したがって第１電圧により各薄膜トランジスタＴがオン／オフ動作をしながら該画素電極Ｐに第２電圧を伝達して、これに各画素電極Ｐで現れる電界の強度が変化する。そしてこの電界の変化を光の信号に変換することによって、各画素Ｐの異常の有無と、ゲートライン１２２及びデータライン１２６の断線の有無を容易に確認することができる。
【００４３】
一方、以上の説明したような本発明による表示装置用基板は、その基本的な構成において一般的な場合と特別に違いが生じないが、本発明では特にアレイセル１００及びＭＰＳ配線１６０の配置が一般的な場合と相異なったことを特徴とする。
【００４４】
本発明による表示装置用基板は、該アレイセル１００とＭＰＳパッド１５０を連結するＭＰＳ配線１６０が、隣接する他のアレイセル１００の非表示領域１３０を通過するようにすることを特徴とするが、その理由はできるだけＭＰＳ配線１６０のための空間を最小化して基板利用効率を極大化するためである。
これにより、各アレイセル１００は、相互に密着されるように連接して配列することができて、ＭＰＳ配線１６０は隣接するアレイセル１００の非表示領域１３０を活用して該アレイセル１００とＭＰＳパッド１５０を連結するようになる。
【００４５】
このような本発明の特徴を満足する表示装置用基板の構成は、様々な態様をとりうるが、その一例を前述した図４を参照しながら説明する。
【００４６】
先に言及したように、以下の説明において本発明による表示装置用基板に含まれた任意のアレイセルにＡ１００の図面符号を附与して第１アレイセルと称し、これの左右に隣接するアレイセルを各々第２アレイセルＢ１００、第３アレイセルＣ１００という。そしてこれら間の容易な区別のために第１アレイセルＡ１００の構成要素と対応するＭＰＳパッド及びＭＰＳパッドを示す図面符号の前には識別符号としてＡを付け加え、第２アレイセルＢ１００の場合はＢ、第３アレイセルＣ１００の場合はＣを各々付け加えた。
これにより、第１アレイセルＡ１００、そしてこれの左右に各々隣接する第２アレイセルＢ１００及び第３アレイセルＣ１００を確認することができる。
【００４７】
本発明によるアレイセルでは、それぞれのゲートパッドとデータパッドが同一な方向に向けた状態で相互密着して配列されることが望ましいが、一例として第１アレイセルＡ１００のゲートパッドＡ１４２側を下、これと対向する側を上、そしてデータパッドＡ１４４側を左、そしてこれと対向する側を右側とすれば、第２アレイセルＢ１００の非表示領域Ｂ１３０の右側の縁と第１アレイセルＡ１００のデータパッド領域Ａ１４４の縁が相互に連接しており、第１アレイセルＡ１００の非表示領域Ａ１３０の右側の縁と第３アレイセルＣ１００のデータパッド領域Ｃ１４４の縁が相互に連接する。
そして第１アレイセルＡ１００に対応するＭＰＳパッドＡ１５０は、ゲートパッド領域Ａ１４２と向い合うように所定間隔離隔されて配列されることが望ましい。
【００４８】
したがって、第１アレイセルＡ１００を基準にして、ゲートＭＰＳ配線Ａ１６２は、該アレイセルＡ１００のゲートパッドＡ１２４とゲートＭＰＳパッドＡ１５２を容易に連結することができる。反面、第１アレイセルＡ１００のデータパッドＡ１２８とデータＭＰＳパッドＡ１５４を連結するデータＭＰＳ配線Ａ１６４は第１アレイセルＡ１００の縁に沿って回っていかねばならないが、隣接する第２アレイセルＢ１００の右側の非表示領域Ｂ１３０を通過して右側の非表示領域Ｂ１３０とオーバーラップするように形成される。
すなわち、第１アレイセルＡ１００のデータＭＰＳ配線Ａ１６４は、第２アレイセルＢ１００の右側非表示領域Ｂ１３０を通してデータパッドＡ１２８とデータＭＰＳパッドＡ１５４を連結する。
【００４９】
これは第３アレイセルＣ１００の場合にも同一であって、第３アレイセルＣ１００のデータパッドＣ１２６とデータＭＰＳパッド（図示せず）を連結するデータＭＰＳ配線Ｃ１６４は、第１アレイセルＡ１００の右側非表示領域Ａ１３０をオーバーラップする経路を有する。
【００５０】
したがって本発明による表示装置用基板は、別途のＭＰＳ配線領域（図２のＬ１）を必要としないで、隣接するアレイセルの非表示領域を活用することを特徴とする。
【００５１】
この場合、非表示領域をＭＰＳ配線が通過しても完成品である液晶パネルの駆動とは全く関係が。後続のスクライブ工程において、第１アレイセルＡ１００はゲートパッド領域Ａ１４２及びデータパッド領域Ａ１４４と、上側及び右側の非表示領域Ａ１３０の縁に沿って各々切断されることによって、該ＭＰＳパッド１５０及びＭＰＳ配線１６０は電気的に断線または除去されたためである。図４において線Ｓ−Ｓ’がこの切断線を示すものである。すなわち、左側の第１切断線Ｓ１−Ｓ１’は左側の非表示領域Ｂ１３０と隣接するアレイセルＡ１００のデータパッド領域Ａ１４４の境界線を通過しており、第２切断線Ｓ２−Ｓ２’は非表示領域１３０の上部外廓線と対応しており、第３切断線Ｓ３−Ｓ３’はパッド領域１４０の下部外廓線と対応する。したがって、ＭＰＳパッド１５０とＭＰＳ配線１６０は切断工程を通してアレイセル１００から完全に除去されるようになる。
【００５２】
したがって本発明による表示装置用基板を用いて液晶パネルを製造する場合、非表示領域Ａ１３０の右側に隣接する第３アレイセルＣ１００のＭＰＳ配線Ｃ１６４一部が存在するが、電気的にすべて断線された状態であるので液晶パネル駆動には何らの影響を与えない。
【００５３】
一方、先に説明した構成において、データパッドとゲートパッドはどの方向に向けても、同一な方式でＭＰＳ配線の連結が可能である。
【００５４】
しかし、以上の説明は、一例に過ぎなく、本発明はこれに限定されない。すなわち、本発明はゲート配線及び／またはデータ配線が、隣接する少なくとも一つ以上のアレイセルの非表示領域にオーバーラップされる経路を有することを特徴とするが、これを満足する構成はいくらでも可能なことは当業者には自明な事実である。
したがってこれら変形例は、すべて本発明の権利範囲内に属するとしなければならず、本発明の範囲は権利請求範囲を通じてだけ制限される。
【００５５】
【発明の効果】
本発明はアレイセルとＭＰＳパッドを連結するＭＰＳ配線に係り、少なくとも一つの隣接する前記アレイセルの非表示領域を通してそれぞれのＭＰＳパッドとアレイセルを一対一で対応させて連結させるＭＰＳ配線及びこれを含む表示装置用基板を提供する。
したがって、基板の利用効率を高めながらも信頼性のあるＭＰＳ検査を可能にする。
【図面の簡単な説明】
【図１】多数のアレイセルを含む一般的な表示装置用基板の平面図である。
【図２】図１の一部セルに対した拡大図である。
【図３】本発明による多数のアレイセルを含む表示装置用基板の平面図である。
【図４】図３の一部セルに対する拡大図である。
【符号の説明】
１００：アレイセル
１２０：表示領域
１３０：非表示領域
１４０：パッド領域
１４２：ゲートパッド領域
１４４：データパッド領域
１５０：ＭＰＳパッド
１６０：ＭＰＳ配線
１６２：ゲートＭＰＳ配線
１６４：データＭＰＳ配線
【発明の属する技術分野】
本発明は表示装置用基板に係り、さらに詳細にはＩＰＴ−ＭＰＳ（Ｉｎ Ｐｒｏｃｅｓｓ Ｔｅｓｔ Ｍｕｌｔｉ Ｐａｔｔｅｒｎ Ｓｅａｒｃｈ）検査のために多数のアレイセル（ａｒｒａｙ ｃｅｌｌ）及びＭＰＳパッドと、これらを各々一対一で対応させて連結するＭＰＳ配線を含む表示装置用基板及びその製造方法に関する。
【０００２】
【関連技術】
液晶表示装置は、核心的な部品として液晶パネルを含む。
液晶パネルは、使用者に見える画像をディスプレーする部分として、光学的異方性と分極性質を帯びる液晶層、そしてこれを間に置いて対向する第１基板及び第２基板を含む。
この時、両基板の向い合う面には各々電界生成電極が形成されて、これら二電極間の電圧差を通してその間に介在された液晶分子の配列方向を人為的に制御する。そしてこの時変化する光の透過率で様々な画像を表示する。
【０００３】
近来はスイッチング素子を用いて液晶パネルの各画素を独立的に制御するアクティブ・マトリクス方式が広く使われているが、特にスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を用いたものとしてよく知られているのが、薄膜トランジスタ型液晶表示装置（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ｔｙｐｅ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ：ＴＦＴ−ＬＣＤ）である。
【０００４】
液晶パネルの製造工程は、画素及び薄膜トランジスタ形成を伴う第１基板製造工程と、カラーフィルターの形成を伴う第２基板製造工程、そして両基板間に液晶を介在する液晶セル工程を含む。
このうち、第１基板製造工程は、透明絶縁基板上に、絶縁体、半導体または導電性薄膜を形成する薄膜蒸着工程と、これをパターニングするエッチング工程を反復遂行して、一連の工程を通して各画素と薄膜トランジスタを形成する。
【０００５】
この時、工程効率の向上のために大面積の表示装置用基板を対象に第１基板製造工程を進行しながら、前記第１基板に含まれる構成要素をポジション別に区分されるようにして同時に形成することができる。そして同様に第２基板の構成要素がポジション別に区分形成された他の表示装置用基板を用意して、液晶を間に置いて両基板を相互に合着する。そして各液晶パネル別に切断する。
この時、両基板の合着前に、第１基板の異常の有無を確認する装備がＩＰＴ−ＭＰＳである。
【０００６】
したがって前記表示装置用基板は、ＩＰＳ−ＭＰＳ検査用基板ということができるが、以下、説明の便宜のために第１基板の構成要素がポジション別に多数形成された透明絶縁基板を表示装置用基板と称し、これに含まれた第１基板の構成要素のそれぞれの群、すなわち、液晶パネルの第１基板を構成するそれぞれのユニットをアレイセルという。
【０００７】
一般的な表示装置用基板は、多数のアレイセル、そしてＩＰＴ−ＭＰＳ検査のための多数のＭＰＳパッド及びＭＰＳ配線を含む。
【０００８】
図１は、一般的なＩＰＴ−ＭＰＳ検査用基板、すなわち多数のアレイセルを含む表示装置用基板の平面図であって、図２はこの中から任意のアレイセル及びこれと隣接した他のアレイセルの一部を拡大した図面である。
一般的な表示装置用基板は、ポジション別に区分される多数のアレイセル１０を含むが、各アレイセル１０は表示領域２０と、これの縁を囲む非表示領域３０と、これの縁一部を囲むパッド領域４０を含む。
【０００９】
前記表示領域２０は、液晶分子の配列変化を通して所望する画像を実際に表示する部分であって、図２に示したように多数のゲートライン２２とデータライン２６が縦横にマトリックス形態で配置され画素Ｐを定義する。そしてこれら各画素Ｐには画素電極５９が対応しており、ゲートライン２２とデータライン２６の交差点には各々ゲートライン２２と連結するゲート電極（図示せず）と、データライン２６と連結するソース電極（図示せず）と、画素電極５９と連結するドレイン電極（図示せず）を含む薄膜トランジスタＴが形成されている。
【００１０】
前記非表示領域３０は、第２基板との合着のためのシールパターン（ｓｅａｌｐａｔｔｅｒｎ）などが形成される部分であって、画素がないので表示能力を持たない。
【００１１】
前記パッド領域４０は、ゲートライン２２及びデータライン２６一側末端に各々連結する多数のゲートパッド２４及びデータパッド２８が配置される部分であって、特に非表示領域３０の一側縁を囲んで多数のゲートパッド２４を受け入れるゲートパッド領域４２と、これの隣接する非表示領域３０の縁を囲んで多数のデータパッド２８を受け入れるデータパッド領域４４に区分することができる。
【００１２】
これらゲートパッド２４とデータパッド２８は、各々外部の駆動回路と連結する接続部位を形成する。
【００１３】
また、表示装置用基板は、多数のアレイセル１０と対応するＭＰＳパッド５０、そして各アレイセル１０とＭＰＳパッド５０を一対一で対応させて連結するＭＰＳ配線６０を含むが、ＭＰＳパッド５０はＩＰＴ−ＭＰＳ検査装備と連結して電圧が印加されるインプット（ｉｎｐｕｔ）端子の役割をする。
これら多数のＭＰＳパッド５０は、通常表示装置用基板の対向する両側縁に沿って配列されることが一般的である。
前記ＭＰＳ配線６０は、このＭＰＳパッド５０と各アレイセル１０を一対一で対応させて連結する部分であって、特に各アレイセル１０のゲートパッド２４とデータパッド２８を該ＭＰＳパッド５０と連結させる。
【００１４】
この時、各ＭＰＳパッド５０は、該アレイセル１０のゲートパッド２４と連結する少なくとも一つ以上のゲートＭＰＳパッド５２、そしてデータパッド２８と連結する少なくとも一つ以上のデータＭＰＳパッド５４に区分され、ＭＰＳ配線６０も多数のゲートパッド２４をゲートＭＰＳパッド５２に連結する少なくとも一つ以上のゲートＭＰＳ配線６２、そして多数のデータパッド２８をデータＭＰＳパッド５４に連結する少なくとも一つ以上のデータＭＰＳ配線６４に区分される。
これらＭＰＳパッド５０とＭＰＳ配線６０は、アレイセル１０のゲートライン２２及び／またはデータライン２６と同一工程において同一材質で形成することができる。
【００１５】
前記のような構成の表示装置用基板を検査対象とするＩＰＴ−ＭＰＳ検査装備は、簡単にゲートＭＰＳパッド５２に第１電圧を、そしてデータＭＰＳパッド５４に第２電圧を印加して各画素電極５９に現れる電界の強度を光の信号に変換する。そしてこれを分析して各画素Ｐの異常の有無と、ゲートライン２２及びデータライン２６の断線の有無を把握する。この時、第１電圧は薄膜トランジスターＴのオン／オフ電圧に対応させ、第２電圧は液晶分子の回転程度を決定する基準電圧に対応させることができる。
【００１６】
一方、このようにＩＰＴ−ＭＰＳ検査を終えた表示装置用基板は、適切な後続工程で各アレイセル１０別に切断されるが、多数のＭＰＳパッド５０及びＭＰＳ配線６０もこの段階で除去される。
すなわち、ＭＰＳパッド５０とＭＰＳ配線６０は、ＩＴＰ−ＭＰＳ検査のためだけのものであって、その他の何らの役割も果すものではない。したがって適切な工程で除去されなければならないが、これのために別途の工程を追加する代わりに、各液晶パネル別に区分されるように切断するスクライブ（ｓｃｒｉｂｅ）工程で同時に除去できる。
【００１７】
このために、通常多数のアレイセル１０は、表示装置用基板から上下左右に一定間隔をおいて離隔されていて、それぞれのＭＰＳ配線６０はこのアレイセル１０間を通過するようにする。さらに詳細には、多数のアレイセル１０は縦横に整列されるが、それぞれのＭＰＳ配線６０を形成することができるように横方向の隣接するアレイセルとＬ１の間隔を維持する。このＬ１領域はＭＰＳ配線６０が通過する配線領域になる。
【００１８】
そして各アレイセル１０のゲートパッド領域４２及びデータパッド領域４４は、同一の方向に向けることが一般的である。
したがってスクライブ工程において表示装置用基板は、各アレイセル１０別に分離されるが、ゲートパッド領域４２及びデータパッド領域４４と露出された非表示領域３０の縁を囲むＳ−Ｓ’線に沿って各々切断されることによって、多数のＭＰＳパッド５０及びＭＰＳ配線６０が除去される。すなわち、図２に示したように、第１切断線Ｓ１−Ｓ１’はパッド領域４０の左側外廓線と対応して、第２切断線Ｓ２−Ｓ２’は非表示領域３０の右側外廓線と対応する。また、第３切断線Ｓ３−Ｓ３’は非表示領域３０の上部外廓線と対応して、第４切断線Ｓ４−Ｓ４’はパッド領域４０の下部外廓線と対応する。したがって、ＭＰＳパッド５０とＭＰＳ配線６０は切断工程を通してアレイセル１０から除去される。
【００１９】
しかし、以上の説明による一般的な表示装置用基板は、基板の空間利用率が非常に落ちる短所を有する。すなわち、前記のような構成及び方法では、完成品の液晶パネルと関係がなく中間検査過程であるＩＰＴ−ＭＰＳ検査でだけ使われるＭＰＳ配線６０のために、各アレイセル１０間の間隔をＬ１だけ離さなければならないので、結局、基板使用効率を低下させる短所がある。
【００２０】
【発明が解決しようとする課題】
本発明は前記のような問題を解決するために案出したものであって、基板の利用効率を最大化できる表示装置用基板を提供することを目的とし、特に基板の空間利用率を最大化することを目的としている。
【００２１】
【課題を解決するための手段】
本発明は前記のような目的を達成するために、各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の第１側縁及び第２側縁を囲むパッド領域を含む多数のアレイセルと；前記アレイセルの外側の部分に配置する多数のＭＰＳパッドと；少なくとも一つの隣接する前記アレイセルの非表示領域を通して前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を含むことを特徴とする。
【００２２】
本発明の表示装置用基板は、前記表示領域には縦横に配置する多数のゲートライン及びデータラインにより定義される画素が形成されていて、前記パッド領域は前記多数のゲートラインの一側末端に各々連結する多数のゲートパッドを受け入れるように前記非表示領域の第１側縁に連接するゲートパッド領域と、前記多数のデータラインの一側末端に各々連結する多数のデータパッドを受け入れるように前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されており、前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むことを特徴とする。
【００２３】
また、前記多数のアレイセルは、各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記ゲートＭＰＳ配線は少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドを連結する。更に、前記多数のアレイセルは各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのデータパッドを連結することを特徴とする。
【００２４】
本発明の表示装置用基板において、前記多数のアレイセルが横方向に相互に隣接しており、前記多数のアレイセルは、基板の上部外廓部及び下部外廓部のうち少なくとも一個所に配置し、前記各アレイセルのパッド領域は、隣接するアレイセルの非表示領域に隣接する領域を含む。
【００２５】
また本発明は、各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の縁の一部を囲むパッド領域を含む多数のアレイセルと、多数のＭＰＳパッドを含む表示装置用基板において、前記多数のアレイセルと前記多数のＭＰＳパッドを一対一で対応させて連結する表示装置用基板製造方法であって、各々少なくとも一つの隣接する前記アレイセルの非表示領域を通して、前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を形成する段階を含む表示装置用基板製造方法を提供する。この場合、前記表示領域には、縦横に配置する多数のゲートライン及びデータラインにより定義される画素が形成されていて、前記パッド領域は、前記多数のゲートラインの一側末端に各々連結する多数のゲートパッドを受け入れるように前記非表示領域の第１側縁に連接するゲートパッド領域と、前記多数のデータラインの一側末端に各々連結する多数のデータパッドを受け入れるように前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されて、前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むことを特徴とする。また前記多数のアレイセルは各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記ゲートＭＰＳ配線または前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドまたはデータパッドを連結する表示装置用基板製造方法を提供することを特徴とする。
【００２６】
本発明による表示装置用基板製造方法は、各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の第１側縁及び第２側縁を囲むパッド領域を含む多数のアレイセルを基板上に形成する段階と；前記アレイセルの外側の部分に配置する多数のＭＰＳパッドを前記基板上に形成する段階と；少なくとも一つの隣接する前記アレイセルの非表示領域を通過して前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を形成する段階と；前記ＭＰＳパッドと前記ＭＰＳ配線を利用して前記基板をテストする段階と；前記基板上に形成された多数のアレイセルをそれぞれのアレイセルに分ける段階を含むことを特徴とする。
【００２７】
本発明の表示装置用基板製造方法において、前記多数のアレイセルを分ける段階は、前記ＭＰＳパッドと前記ＭＰＳ配線を除去する第１切断線、第２切断線及び第３切断線に沿って分ける段階を含む。前記第１切断線乃至第３切断線のうち一つは前記多数のアレイセルのうち隣接する二つのアレイセルの非表示領域とパッド領域を分離し、前記第１切断線乃至第３切断線のうち他の二つの切断線は、前記多数のアレイセルのうち隣接する二つのアレイセルの非表示領域の上部外廓線及び下部外廓線と対応することを特徴とする。前記パッド領域は前記非表示領域の第１側縁に連接するゲートパッド領域と、前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されて、前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むように構成される。
【００２８】
本発明の表示装置用基板製造方法は、前記多数のアレイセルは、各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記ゲートＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドを連結することを特徴とする。前記多数のアレイセルは、各々連接して縦横に配列されていて、前記多数のＭＰＳパッドは前記基板の対向する両側隅に配列されており、前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのデータパッドを連結する。前記多数のアレイセルが横方向に相互に隣接しており、前記多数のアレイセルは基板の上部外廓部及び下部外廓部のうち少なくとも一個所に配置し、前記各アレイセルのパッド領域は、隣接するアレイセルの非表示領域に隣接する領域を含む。
【００２９】
また、本発明の表示装置用基板製造方法は、前記表示領域に縦横に配置する多数のゲートライン及びデータラインを形成する段階と；前記表示領域に交差する多数のゲートライン及びデータラインで定義する多数の画素を形成する段階と；前記ゲートパッド領域に多数のゲート配線のうちから対応するゲート配線と連結される多数のゲートパッドを形成する段階と；前記データパッド領域に多数のデータ配線のうちから対応するデータ配線と連結する多数のデータパッドを形成する段階をさらに含む。
【００３０】
本発明の表示装置用基板製造方法において、前記多数のアレイセルを分ける前に、前記基板とカラーフィルター基板を合着して液晶を二基板間に注入する段階をさらに含み、前記基板をテストする段階はアレイテスター（ａｒｒａｙ ｔｅｓｔｅｒ）を利用して実施することを特徴とする。
【００３１】
【発明の実施の形態】
以下、添付された図面を参照しながら本発明の実施例を説明する。
【００３２】
図３は、本発明による多数のアレイセルを含む表示装置用基板の平面図であって、図４は図３の一部セルに対した拡大図である。特に、図４は多数のアレイセルの中から任意に選択された一つの第１アレイセル及びこれと隣接した第２アレイセル及び第３アレイセルの一部を拡大した拡大図である。
【００３３】
特に図４において第１アレイセル及びこれの構成要素と、これと対応するＭＰＳ配線及びＭＰＳパッドの図面符号の前にはＡの区分記号を、第２アレイセルの場合にはＢの区分記号を、第３アレイセルの場合にはＣの区分記号を各々附与して説明の便宜を助けようとする。しかしこれら区分記号は各々アレイセルの配置による表示であって、これと関係がなく同一図面符号を有する要素は相互に同一な役割及び機能を遂行する同一部分である。したがって特別な言及がない限りこの区分表示は省略して、共通された図面符号だけ説明することにする。
【００３４】
図示したように、本発明による表示装置用基板は、多数のアレイセル１００、そしてこれと対応して備わるＭＰＳパッド１５０と、各アレイセル１００とＭＰＳパッド１５０を一対一で対応させて連結するＭＰＳ配線１６０を含む。
まず各アレイセル１００は、表示領域１２０と、これの縁を囲む非表示領域１３０と、これの一部縁を囲むパッド領域１４０を含む。
【００３５】
前記表示領域１２０には図４に示したように縦横に配置された多数のゲートライン１２２及びデータライン１２６がマトリックス形態に定義する多数の画素Ｐが存在する。またこれら各画素Ｐには画素電極１５９を対応させて配置してあり、ゲートライン１２２とデータライン１２６の交差点には薄膜トランジスタＴが形成される。
【００３６】
各薄膜トランジスタＴは、ゲートライン１２２に連結するゲート電極と、データライン１２６に連結するソース電極と、画素電極１５９に連結するドレイン電極を含む。各薄膜トランジスタＴはゲートライン１２２に印加される第１電圧によりオン／オフ動作をしながら、データライン１２６に印加される第２電圧を画素電極１５９に伝達するスイッチの役割をする。
【００３７】
前記非表示領域１３０は、表示装置用基板の各アレイセル１００と対応するカラーフィルターが形成された第２基板と合着のためのシールパターンなどが形成される部分であって、画素Ｐがないので画像表示能力がない。
【００３８】
前記パッド領域１４０は、ゲートライン１２２の一側末端に各々連結する多数のゲートパッド１２４、そしてデータライン１２６の一側末端に各々連結する多数のデータパッド１２８が配置される部分であって、多数のゲートパッド１２４を受け入れながら非表示領域１３０の一側縁を囲むゲートパッド領域１４２と、データパッド１２８を配置しながら非表示領域１３０の隣接した他の縁を囲むデータパッド領域１４４に区分することができる。
【００３９】
この時、ゲートパッド１２４とデータパッド１２８は、各々外部の駆動回路と連結する接続部分であって、ゲートパッド１２４を通して第１電圧が印加されてそれぞれのゲートライン１２２に伝えられ、データパッド１２８を通じて第２電圧が印加されてそれぞれのデータライン１２６に伝えられる。
そして、本発明による表示装置用基板には、多数のアレイセル１００と対応して備わるＭＰＳパッド１５０、そして各アレイセル１００とＭＰＳパッド１５０を一対一で対応させて連結させるＭＰＳ配線１６０を含む。
【００４０】
前記ＭＰＳパッド１５０は、ＩＰＴ−ＭＰＳ検査装備を通して電圧が印加されるインプット端子であって、望ましくは表示装置用基板の対向する両側縁に沿って各アレイセル１００に対応するように配列されており、特に各ＭＰＳパッド１５０は該アレイセル１００のゲートパッド１２４と連結する少なくとも一つ以上のゲートＭＰＳパッド１５２、そしてデータパッド１２８と連結する少なくとも一つ以上のデータＭＰＳパッド１５４に区分することができる。
【００４１】
前記ＭＰＳ配線１６０は、各ＭＰＳパッド１５０とアレイセル１００を一対一で対応させて連結する部分であって、さらに詳細には該アレイセル１００のゲートパッド１２４をゲートＭＰＳパッド１５２に連結させる少なくとも一つ以上のゲートＭＰＳ配線１６２、そして該データパッド１２８をデータＭＰＳパッド１５４に連結する少なくとも一つ以上のデータＭＰＳ配線１６４に区分することができる。
これらＭＰＳパッド１５０及びＭＰＳ配線１６０は、アレイセル１００のゲートライン１２２及び／またはデータライン１２６と同一工程において同一材質で形成することができる。
【００４２】
上述した構成の表示装置用基板を被検査対象とするＩＰＴ−ＭＰＳ検査装備は、ゲートＭＰＳパッド１５２に第１電圧を印加してゲートＭＰＳ配線１６２を通してゲートパッド１２４及び各ゲートライン１２２に第１電圧を伝達し、データＭＰＳパッド１５４に第２電圧を印加してデータＭＰＳ配線１６４を通してデータパッド１２８及び各データライン１２６に第２電圧を伝達する。
したがって第１電圧により各薄膜トランジスタＴがオン／オフ動作をしながら該画素電極Ｐに第２電圧を伝達して、これに各画素電極Ｐで現れる電界の強度が変化する。そしてこの電界の変化を光の信号に変換することによって、各画素Ｐの異常の有無と、ゲートライン１２２及びデータライン１２６の断線の有無を容易に確認することができる。
【００４３】
一方、以上の説明したような本発明による表示装置用基板は、その基本的な構成において一般的な場合と特別に違いが生じないが、本発明では特にアレイセル１００及びＭＰＳ配線１６０の配置が一般的な場合と相異なったことを特徴とする。
【００４４】
本発明による表示装置用基板は、該アレイセル１００とＭＰＳパッド１５０を連結するＭＰＳ配線１６０が、隣接する他のアレイセル１００の非表示領域１３０を通過するようにすることを特徴とするが、その理由はできるだけＭＰＳ配線１６０のための空間を最小化して基板利用効率を極大化するためである。
これにより、各アレイセル１００は、相互に密着されるように連接して配列することができて、ＭＰＳ配線１６０は隣接するアレイセル１００の非表示領域１３０を活用して該アレイセル１００とＭＰＳパッド１５０を連結するようになる。
【００４５】
このような本発明の特徴を満足する表示装置用基板の構成は、様々な態様をとりうるが、その一例を前述した図４を参照しながら説明する。
【００４６】
先に言及したように、以下の説明において本発明による表示装置用基板に含まれた任意のアレイセルにＡ１００の図面符号を附与して第１アレイセルと称し、これの左右に隣接するアレイセルを各々第２アレイセルＢ１００、第３アレイセルＣ１００という。そしてこれら間の容易な区別のために第１アレイセルＡ１００の構成要素と対応するＭＰＳパッド及びＭＰＳパッドを示す図面符号の前には識別符号としてＡを付け加え、第２アレイセルＢ１００の場合はＢ、第３アレイセルＣ１００の場合はＣを各々付け加えた。
これにより、第１アレイセルＡ１００、そしてこれの左右に各々隣接する第２アレイセルＢ１００及び第３アレイセルＣ１００を確認することができる。
【００４７】
本発明によるアレイセルでは、それぞれのゲートパッドとデータパッドが同一な方向に向けた状態で相互密着して配列されることが望ましいが、一例として第１アレイセルＡ１００のゲートパッドＡ１４２側を下、これと対向する側を上、そしてデータパッドＡ１４４側を左、そしてこれと対向する側を右側とすれば、第２アレイセルＢ１００の非表示領域Ｂ１３０の右側の縁と第１アレイセルＡ１００のデータパッド領域Ａ１４４の縁が相互に連接しており、第１アレイセルＡ１００の非表示領域Ａ１３０の右側の縁と第３アレイセルＣ１００のデータパッド領域Ｃ１４４の縁が相互に連接する。
そして第１アレイセルＡ１００に対応するＭＰＳパッドＡ１５０は、ゲートパッド領域Ａ１４２と向い合うように所定間隔離隔されて配列されることが望ましい。
【００４８】
したがって、第１アレイセルＡ１００を基準にして、ゲートＭＰＳ配線Ａ１６２は、該アレイセルＡ１００のゲートパッドＡ１２４とゲートＭＰＳパッドＡ１５２を容易に連結することができる。反面、第１アレイセルＡ１００のデータパッドＡ１２８とデータＭＰＳパッドＡ１５４を連結するデータＭＰＳ配線Ａ１６４は第１アレイセルＡ１００の縁に沿って回っていかねばならないが、隣接する第２アレイセルＢ１００の右側の非表示領域Ｂ１３０を通過して右側の非表示領域Ｂ１３０とオーバーラップするように形成される。
すなわち、第１アレイセルＡ１００のデータＭＰＳ配線Ａ１６４は、第２アレイセルＢ１００の右側非表示領域Ｂ１３０を通してデータパッドＡ１２８とデータＭＰＳパッドＡ１５４を連結する。
【００４９】
これは第３アレイセルＣ１００の場合にも同一であって、第３アレイセルＣ１００のデータパッドＣ１２６とデータＭＰＳパッド（図示せず）を連結するデータＭＰＳ配線Ｃ１６４は、第１アレイセルＡ１００の右側非表示領域Ａ１３０をオーバーラップする経路を有する。
【００５０】
したがって本発明による表示装置用基板は、別途のＭＰＳ配線領域（図２のＬ１）を必要としないで、隣接するアレイセルの非表示領域を活用することを特徴とする。
【００５１】
この場合、非表示領域をＭＰＳ配線が通過しても完成品である液晶パネルの駆動とは全く関係が。後続のスクライブ工程において、第１アレイセルＡ１００はゲートパッド領域Ａ１４２及びデータパッド領域Ａ１４４と、上側及び右側の非表示領域Ａ１３０の縁に沿って各々切断されることによって、該ＭＰＳパッド１５０及びＭＰＳ配線１６０は電気的に断線または除去されたためである。図４において線Ｓ−Ｓ’がこの切断線を示すものである。すなわち、左側の第１切断線Ｓ１−Ｓ１’は左側の非表示領域Ｂ１３０と隣接するアレイセルＡ１００のデータパッド領域Ａ１４４の境界線を通過しており、第２切断線Ｓ２−Ｓ２’は非表示領域１３０の上部外廓線と対応しており、第３切断線Ｓ３−Ｓ３’はパッド領域１４０の下部外廓線と対応する。したがって、ＭＰＳパッド１５０とＭＰＳ配線１６０は切断工程を通してアレイセル１００から完全に除去されるようになる。
【００５２】
したがって本発明による表示装置用基板を用いて液晶パネルを製造する場合、非表示領域Ａ１３０の右側に隣接する第３アレイセルＣ１００のＭＰＳ配線Ｃ１６４一部が存在するが、電気的にすべて断線された状態であるので液晶パネル駆動には何らの影響を与えない。
【００５３】
一方、先に説明した構成において、データパッドとゲートパッドはどの方向に向けても、同一な方式でＭＰＳ配線の連結が可能である。
【００５４】
しかし、以上の説明は、一例に過ぎなく、本発明はこれに限定されない。すなわち、本発明はゲート配線及び／またはデータ配線が、隣接する少なくとも一つ以上のアレイセルの非表示領域にオーバーラップされる経路を有することを特徴とするが、これを満足する構成はいくらでも可能なことは当業者には自明な事実である。
したがってこれら変形例は、すべて本発明の権利範囲内に属するとしなければならず、本発明の範囲は権利請求範囲を通じてだけ制限される。
【００５５】
【発明の効果】
本発明はアレイセルとＭＰＳパッドを連結するＭＰＳ配線に係り、少なくとも一つの隣接する前記アレイセルの非表示領域を通してそれぞれのＭＰＳパッドとアレイセルを一対一で対応させて連結させるＭＰＳ配線及びこれを含む表示装置用基板を提供する。
したがって、基板の利用効率を高めながらも信頼性のあるＭＰＳ検査を可能にする。
【図面の簡単な説明】
【図１】多数のアレイセルを含む一般的な表示装置用基板の平面図である。
【図２】図１の一部セルに対した拡大図である。
【図３】本発明による多数のアレイセルを含む表示装置用基板の平面図である。
【図４】図３の一部セルに対する拡大図である。
【符号の説明】
１００：アレイセル
１２０：表示領域
１３０：非表示領域
１４０：パッド領域
１４２：ゲートパッド領域
１４４：データパッド領域
１５０：ＭＰＳパッド
１６０：ＭＰＳ配線
１６２：ゲートＭＰＳ配線
１６４：データＭＰＳ配線
Claims (21)
- 各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の第１側縁及び第２側縁を囲むパッド領域を含む多数のアレイセルと；
前記アレイセルの外側の部分に配置する多数のＭＰＳパッドと；
少なくとも一つの隣接する前記アレイセルの非表示領域を通して前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線とを含むことを特徴とする 表示装置用基板。 - 前記表示領域には縦横に配置する多数のゲートライン及びデータラインにより定義される画素が形成されていて、
前記パッド領域は、前記多数のゲートラインの一側末端に各々連結する多数のゲートパッドを受け入れるように前記非表示領域の第１側縁に連接するゲートパッド領域と、前記多数のデータラインの一側末端に各々連結する多数のデータパッドを受け入れるように前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、
前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されており、
前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むように構成されたことを特徴とする請求項１に記載の表示装置用基板。 - 前記多数のアレイセルは、各々連接して縦横に配列されていて、
前記多数のＭＰＳパッドは、前記基板の対向する両側隅に配列されており、
前記ゲートＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドを連結することを特徴とする請求項２に記載の表示装置用基板。 - 前記多数のアレイセルは、各々連接して縦横に配列されていて、
前記多数のＭＰＳパッドは、前記基板の対向する両側隅に配列されており、
前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのデータパッドを連結することを特徴とする請求項２に記載の表示装置用基板。 - 前記多数のアレイセルが横方向に相互に隣接しており、前記多数のアレイセルは、基板の上部外廓部及び下部外廓部のうち少なくとも一個所に配置することを特徴とする請求項１に記載の表示装置用基板。
- 前記各アレイセルのパッド領域は、隣接するアレイセルの非表示領域に隣接する領域を含むことを特徴とする請求項６に記載の表示装置用基板。
- 各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の縁の一部を囲むパッド領域を含む多数のアレイセルと、多数のＭＰＳパッドを含む表示装置用基板において、前記多数のアレイセルと前記多数のＭＰＳパッドを一対一で対応させて連結する表示装置用基板製造方法であって、各々少なくとも一つの隣接する前記アレイセルの非表示領域を通して、前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を形成する段階を含むことを特徴とする表示装置用基板製造方法。
- 前記表示領域には、縦横に配置する多数のゲートライン及びデータラインにより定義される画素が形成されていて、
前記パッド領域は、前記多数のゲートラインの一側末端に各々連結する多数のゲートパッドを受け入れるように前記非表示領域の第１側縁に連接するゲートパッド領域と、前記多数のデータラインの一側末端に各々連結する多数のデータパッドを受け入れるように前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、
前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されて、
前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むことを特徴とする請求項７に記載の表示装置用基板製造方法。 - 前記多数のアレイセルは、各々連接して縦横に配列されていて、
前記多数のＭＰＳパッドは、前記基板の対向する両側隅に配列されており、
前記ゲートＭＰＳ配線または前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドまたはデータパッドを連結することを特徴とする請求項８に記載の表示装置用基板製造方法。 - 各々表示領域と、前記表示領域の縁を囲む非表示領域と、前記非表示領域の第１側縁及び第２側縁を囲むパッド領域を含む多数のアレイセルを基板上に形成する段階と；
前記アレイセルの外側の部分に配置する多数のＭＰＳパッドを前記基板上に形成する段階と；
少なくとも一つの隣接する前記アレイセルの非表示領域を通過して前記ＭＰＳパッドと前記アレイセルを一対一で対応させて連結するＭＰＳ配線を形成する段階と；
前記ＭＰＳパッドと前記ＭＰＳ配線を利用して前記基板をテストする段階と；
前記基板上に形成された多数のアレイセルをそれぞれのアレイセルに分ける段階とを含むことを特徴とする表示装置用基板製造方法。 - 前記多数のアレイセルを分ける段階は、前記ＭＰＳパッドと前記ＭＰＳ配線を除去する第１切断線、第２切断線及び第３切断線に沿って分ける段階を含むことを特徴とする請求項１０に記載の表示装置用基板製造方法。
- 前記第１切断線乃至第３切断線のうち一つは、前記多数のアレイセルのうち隣接する二つのアレイセルの非表示領域とパッド領域を分離することを特徴とする請求項１１に記載の表示装置用基板製造方法。
- 前記第１切断線乃至第３切断線のうち他の二つの切断線は、前記多数のアレイセルのうち隣接する二つのアレイセルの非表示領域の上部外廓線及び下部外廓線と対応することを特徴とする請求項１２に記載の表示装置用基板製造方法。
- 前記パッド領域は、前記非表示領域の第１側縁に連接するゲートパッド領域と、前記非表示領域の第１側縁と隣接した第２側縁に連接するデータパッド領域に区分され、
前記各ＭＰＳパッドは、少なくとも一つ以上のゲートＭＰＳパッド及びデータＭＰＳパッドに区分されて、
前記各ＭＰＳ配線は、前記各アレイセルのゲートパッドと前記ゲートＭＰＳパッドを連結する少なくとも一つ以上のゲートＭＰＳ配線と、前記データパッドと前記データＭＰＳパッドを連結する少なくとも一つ以上のデータＭＰＳ配線を含むように構成されたことを特徴とする請求項１０に記載の表示装置用基板製造方法。 - 前記多数のアレイセルは、各々連接して縦横に配列されていて、
前記多数のＭＰＳパッドは、前記基板の対向する両側隅に配列されており、
前記ゲートＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのゲートパッドを連結することを特徴とする請求項１４に記載の表示装置用基板製造方法。 - 前記多数のアレイセルは、各々連接して縦横に配列されていて、
前記多数のＭＰＳパッドは、前記基板の対向する両側隅に配列されており、
前記データＭＰＳ配線は、少なくとも一つ以上の隣接するアレイセルの非表示領域を通して前記該ＭＰＳパッドと前記アレイセルのデータパッドを連結することを特徴とする請求項１４に記載の表示装置用基板製造方法。 - 前記多数のアレイセルが横方向に相互に隣接しており、前記多数のアレイセルは、基板の上部外廓部及び下部外廓部のうち少なくとも一個所に配置することを特徴とする請求項１０に記載の表示装置用基板製造方法。
- 前記各アレイセルのパッド領域は、隣接するアレイセルの非表示領域に隣接する領域を含むことを特徴とする請求項１７に記載の表示装置用基板製造方法。
- 前記表示領域に縦横に配置する多数のゲートライン及びデータラインを形成する段階と；
前記表示領域に交差する多数のゲートライン及びデータラインで定義する多数の画素を形成する段階と；
前記ゲートパッド領域に多数のゲート配線のうちから対応するゲート配線と連結される多数のゲートパッドを形成する段階と；
前記データパッド領域に多数のデータ配線のうちから対応するデータ配線と連結される多数のデータパッドを形成する段階とをさらに含むことを特徴とする請求項１４に記載の表示装置用基板製造方法。 - 前記多数のアレイセルを分ける前に、前記基板とカラーフィルター基板を合着して液晶を二基板間に注入する段階をさらに含むことを特徴とする請求項７に記載の表示装置用基板製造方法。
- 前記基板をテストする段階は、アレイテスターを利用して実施することを特徴とする請求項７に記載の表示装置用基板製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0088488A KR100479525B1 (ko) | 2002-12-31 | 2002-12-31 | 다수의 어레이셀을 포함하는 액정표시장치용 기판 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004212931A true JP2004212931A (ja) | 2004-07-29 |
| JP4068518B2 JP4068518B2 (ja) | 2008-03-26 |
Family
ID=32653295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003188538A Expired - Fee Related JP4068518B2 (ja) | 2002-12-31 | 2003-06-30 | 表示装置用基板及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6825911B2 (ja) |
| JP (1) | JP4068518B2 (ja) |
| KR (1) | KR100479525B1 (ja) |
| CN (1) | CN1238751C (ja) |
| TW (1) | TWI223086B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190031399A (ko) * | 2017-09-15 | 2019-03-26 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100951357B1 (ko) * | 2003-08-19 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2006038988A (ja) * | 2004-07-23 | 2006-02-09 | Seiko Epson Corp | 電気光学装置、電子機器、および実装構造体 |
| TWI244553B (en) * | 2004-08-04 | 2005-12-01 | Chunghwa Picture Tubes Ltd | Testing method for LCD panel |
| KR100759688B1 (ko) * | 2006-04-07 | 2007-09-17 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법 |
| KR101255310B1 (ko) * | 2006-06-29 | 2013-04-15 | 엘지디스플레이 주식회사 | Ｇｉｐ 구조의 액정표시장치용 기판 및 ｇｉｐ 구조의 액정표시장치의 제조 방법 |
| KR100793558B1 (ko) * | 2006-09-18 | 2008-01-14 | 삼성에스디아이 주식회사 | 유기전계발광 표시장치 및 그의 모기판과 유기전계발광표시장치의 제조방법 |
| CN101241281B (zh) * | 2007-02-07 | 2010-09-15 | 中华映管股份有限公司 | 主动元件阵列基板 |
| KR101470591B1 (ko) * | 2008-08-04 | 2014-12-11 | 주식회사 탑 엔지니어링 | 어레이 테스트 장치 |
| KR101100943B1 (ko) | 2008-10-31 | 2011-12-29 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치의 제조방법 |
| CN101770122B (zh) * | 2008-12-31 | 2012-09-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法和测试方法 |
| TWI372278B (en) * | 2009-01-07 | 2012-09-11 | Au Optronics Corp | Flat-panel display having test architecture |
| KR101065416B1 (ko) * | 2009-04-30 | 2011-09-16 | 삼성모바일디스플레이주식회사 | 원장 검사 장치 및 그 검사 방법 |
| CN103246092B (zh) | 2013-04-28 | 2015-08-19 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102090159B1 (ko) * | 2013-11-22 | 2020-03-18 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| CN103713410A (zh) * | 2013-12-31 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102179035B1 (ko) * | 2014-03-07 | 2020-11-16 | 삼성전자주식회사 | 반도체 장치 |
| CN104880877A (zh) * | 2015-06-18 | 2015-09-02 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、测试方法 |
| US10121843B2 (en) * | 2015-09-30 | 2018-11-06 | Apple Inc. | Corrosion resistant test lines |
| CN106128343A (zh) * | 2016-06-29 | 2016-11-16 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列电学检查装置、以及阵列检查端子群的制造方法 |
| KR102553910B1 (ko) | 2016-08-31 | 2023-07-07 | 엘지디스플레이 주식회사 | 표시장치와 그의 검사방법 |
| CN106782254A (zh) * | 2017-03-10 | 2017-05-31 | 武汉华星光电技术有限公司 | 阵列基板测试电路及其制作方法 |
| CN107976825A (zh) * | 2017-12-27 | 2018-05-01 | 深圳市华星光电技术有限公司 | 一种玻璃基板 |
| CN110444117B (zh) * | 2019-07-24 | 2021-09-28 | 苏州清越光电科技股份有限公司 | 封装基板及显示面板的制备方法 |
| CN111129041B (zh) * | 2020-01-17 | 2022-12-23 | Tcl华星光电技术有限公司 | 一种阵列基板和显示面板 |
| CN112991941B (zh) * | 2021-02-01 | 2022-09-06 | 深圳英伦科技股份有限公司 | ePanel个性化尺寸的阵列基板及加工方法 |
| CN114019735B (zh) * | 2021-10-29 | 2023-03-10 | 绵阳惠科光电科技有限公司 | 显示面板和显示母板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11338376A (ja) * | 1998-03-27 | 1999-12-10 | Sharp Corp | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| JP2002090424A (ja) * | 2000-09-14 | 2002-03-27 | Toshiba Corp | マトリクスアレイ基板 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2915725B2 (ja) | 1992-07-13 | 1999-07-05 | シャープ株式会社 | アクティブマトリクス基板の検査方法、検査装置及び欠陥修正方法 |
| US5546013A (en) | 1993-03-05 | 1996-08-13 | International Business Machines Corporation | Array tester for determining contact quality and line integrity in a TFT/LCD |
| JP2912189B2 (ja) | 1995-05-24 | 1999-06-28 | 松下電器産業株式会社 | 液晶パネルの検査方法 |
| JPH0933874A (ja) | 1995-07-14 | 1997-02-07 | Sharp Corp | 液晶表示装置およびその製造方法 |
| KR100260611B1 (ko) * | 1997-04-03 | 2000-07-01 | 윤종용 | 배선을 수리하기 위한 평판 표시 장치용 기판 |
| US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
| US6677171B1 (en) * | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
| JP3956572B2 (ja) * | 2000-03-13 | 2007-08-08 | セイコーエプソン株式会社 | 液晶装置用基板の製造方法 |
| KR100715905B1 (ko) * | 2000-11-27 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 소형 액정표시장치용 액정 셀의 제조공정 |
-
2002
- 2002-12-31 KR KR10-2002-0088488A patent/KR100479525B1/ko active IP Right Grant
-
2003
- 2003-04-25 US US10/423,020 patent/US6825911B2/en not_active Expired - Lifetime
- 2003-05-14 CN CNB031237002A patent/CN1238751C/zh not_active Expired - Fee Related
- 2003-06-10 TW TW092115656A patent/TWI223086B/zh not_active IP Right Cessation
- 2003-06-30 JP JP2003188538A patent/JP4068518B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11338376A (ja) * | 1998-03-27 | 1999-12-10 | Sharp Corp | アクティブマトリクス型液晶表示パネル及びその検査方法 |
| JP2002090424A (ja) * | 2000-09-14 | 2002-03-27 | Toshiba Corp | マトリクスアレイ基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190031399A (ko) * | 2017-09-15 | 2019-03-26 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
| KR102322135B1 (ko) | 2017-09-15 | 2021-11-08 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
| KR20210134877A (ko) * | 2017-09-15 | 2021-11-11 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
| US11205768B2 (en) | 2017-09-15 | 2021-12-21 | Samsung Display Co., Ltd. | Method for manufacturing of display device |
| KR102425684B1 (ko) | 2017-09-15 | 2022-07-29 | 삼성디스플레이 주식회사 | 표시 장치 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4068518B2 (ja) | 2008-03-26 |
| US20040125307A1 (en) | 2004-07-01 |
| CN1514275A (zh) | 2004-07-21 |
| KR100479525B1 (ko) | 2005-03-31 |
| CN1238751C (zh) | 2006-01-25 |
| KR20040062161A (ko) | 2004-07-07 |
| US6825911B2 (en) | 2004-11-30 |
| TWI223086B (en) | 2004-11-01 |
| TW200411191A (en) | 2004-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4068518B2 (ja) | 表示装置用基板及びその製造方法 | |
| US9568791B2 (en) | Liquid crystal display device | |
| KR100671211B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| TWI453518B (zh) | 顯示裝置 | |
| WO2006064789A1 (ja) | 液晶表示装置および液晶表示装置の欠陥修正方法 | |
| US9136279B2 (en) | Display panel | |
| JP2004101863A (ja) | 液晶表示装置 | |
| US7649585B2 (en) | Liquid crystal display substrate and its manufacturing method | |
| TW200813540A (en) | Liquid crystal display | |
| JP2007219046A (ja) | 液晶表示パネル | |
| JP4725358B2 (ja) | カラー液晶表示パネル | |
| CN101726943B (zh) | 主动元件阵列基板、液晶显示面板及两者的检测方法 | |
| KR101174156B1 (ko) | 평판 표시장치 | |
| KR101165469B1 (ko) | 액정표시장치 | |
| CN108010475B (zh) | 一种显示面板 | |
| JP2009103872A (ja) | アクティブマトリクス基板及び液晶表示装置、並びにアクティブマトリクス基板の製造方法 | |
| KR100707009B1 (ko) | 박막 트랜지스터 액정표시소자 | |
| KR100871994B1 (ko) | 다수의 어레이셀을 포함하는 아이피티엠피에스 검사용 기판 | |
| KR20080082145A (ko) | 액정표시장치 및 리페어 방법 | |
| KR101232145B1 (ko) | 액정표시장치의 검사용 기판 | |
| KR20020001425A (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| KR20080082040A (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP2005148601A (ja) | 液晶装置の製造方法、液晶装置、電子機器 | |
| JP2000089685A (ja) | 液晶表示装置及びその製造方法 | |
| JPH1020333A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070423 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070723 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071023 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080110 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4068518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |