JP2002090424A - マトリクスアレイ基板 - Google Patents

マトリクスアレイ基板

Info

Publication number
JP2002090424A
JP2002090424A JP2000280270A JP2000280270A JP2002090424A JP 2002090424 A JP2002090424 A JP 2002090424A JP 2000280270 A JP2000280270 A JP 2000280270A JP 2000280270 A JP2000280270 A JP 2000280270A JP 2002090424 A JP2002090424 A JP 2002090424A
Authority
JP
Japan
Prior art keywords
inspection
signal line
array substrate
matrix array
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000280270A
Other languages
English (en)
Other versions
JP5053479B2 (ja
JP2002090424A5 (ja
Inventor
Hisaaki Hayashi
央晶 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000280270A priority Critical patent/JP5053479B2/ja
Publication of JP2002090424A publication Critical patent/JP2002090424A/ja
Publication of JP2002090424A5 publication Critical patent/JP2002090424A5/ja
Application granted granted Critical
Publication of JP5053479B2 publication Critical patent/JP5053479B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】 液晶表示装置用等のマトリクスアレイ基板
において、検周縁部の接続パッドの配列ピッチが50μ
m以下である場合にも、アレイ検査工程を容易かつ確実
に行なうことができるものを提供する。 【解決手段】周縁部をスクライブ除去する前のアレイ原
基板2において、信号線パッド64の列に沿って、スク
ライブ線L1より外側に2本の検査用配線31-1,-2を
設ける。内側の検査用配線31-1が奇数番目の信号線パ
ッド64-1,-3・・に接続し、外側の検査用配線31-2
が奇数番目の信号線パッド64-2,-4・・に接続する。
また、走査線接続パッド14についても全く同様に2本
の検査用配線35-1,-2を接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置に代
表される平面表示装置や、X線検出装置に代表される平
面検出器等を得るためのマトリクスアレイ基板に関す
る。
【0002】
【従来の技術】近年、液晶表示装置等の平面表示装置
は、薄型、軽量、低消費電力の特徴を生かして、パーソ
ナル・コンピュータ、ワードプロセッサあるいはTV等
の表示装置として、更に投射型の表示装置として各種分
野で利用されている。
【0003】中でも、各画素電極にスイッチ素子が電気
的に接続されて成るアクティブマトリクス型表示装置
は、隣接画素間でクロストークのない良好な表示画像を
実現できることから、盛んに研究・開発が行われてい
る。
【0004】以下に、光透過型のアクティブマトリクス
型液晶表示装置を例にとり、その構成について簡単に説
明する。
【0005】一般に、アクティブマトリクス型液晶表示
装置は、マトリクスアレイ基板(以下アレイ基板と呼
ぶ)と対向基板とが所定の間隔をなすよう近接配置さ
れ、この間隔中に、両基板の表層に設けられた配向膜を
介して液晶層が保持されて成っている。
【0006】アレイ基板においては、ガラス等の透明絶
縁基板上に、上層の金属配線パターンとして例えば複数
本の信号線と、下層の金属配線パターンとして例えば複
数本の走査線とが絶縁膜を介して格子状に配置され、格
子の各マス目に相当する領域にITO(Indium-Tin-Oxid
e)等の透明導電材料からなる画素電極が配される。そし
て、格子の各交点部分には、各画素電極を制御するスイ
ッチング素子が配されている。スイッチング素子が薄膜
トランジスタ(以下、TFTと略称する。)である場合
には、TFTのゲート電極は走査線に、ドレイン電極は
信号線にそれぞれ電気的に接続され、さらにソース電極
は画素電極に電気的に接続されている。
【0007】対向基板は、ガラス等の透明絶縁基板上に
ITO等から成る対向電極が配置され、またカラー表示
を実現するのであればカラーフィルタ層が配置されて構
成されている。
【0008】矩形状のアレイ基板は、通常、同様に矩形
状の対向基板よりも少し寸法が大きく、アレイ基板が対
向基板から一長辺側に突き出してなる長辺側の棚状周縁
部には、各信号線に画像データ信号を入力するための信
号線パッドが配列される。そして、これら信号線パッド
には、1枚の駆動回路基板から、フレキシブル配線基板
(FPC:Flexible Print Circuit)またはテープキャ
リアパッケージ(TCP:Tape Carrier Package)を介
して、画像データ信号が供給される。FPCは、ポリイ
ミドなどの可撓性絶縁フィルム上に銅線パターン等の金
属配線が形成されたものである。TCPは、さらに、駆
動ICチップをそれぞれ一つ搭載してなるものである。
長辺側の棚状周縁部に配列される信号線パッドは、通
常、複数の信号線パッド群にまとめられており、TCP
を用いる場合、各信号線パッド群にそれぞれ一つの信号
線側TCPが接続する。
【0009】一方、アレイ基板が対向基板から一短辺側
に突き出してなる短辺側の棚状周縁部には、各走査線に
スイッチング素子駆動用の走査信号を入力するための走
査線パッドが配列されている。そして、これら走査線パ
ッドには、信号線パッドの場合と同様に、駆動回路基板
からFPCまたはTCPを介して走査信号が供給され
る。短辺側の棚状周縁部に配列される走査線パッドも、
通常、一つまたは複数の走査線パッド群にまとめられて
おり、各走査線パッド群に走査線側TCPが接続する。
【0010】近年、液晶表示装置に対する市場・用途が
急拡大するとともに、一般に画像表示性能に対する要求
が高まっており、画像表示の高精細化が進みつつある。
例えばノートPC用としてはVGA(640×480画
素)やSVGA(800×600画素)のものが用いら
れていたところ、XGA(1024×768画素)のも
のが用いられつつあり、SXGA(1280×1024
画素)やUXGA(1600×1200画素)を採用す
る例も出てきている。一部にはQUXGA(3200×
2400画素)の液晶表示装置も開発されるに至ってい
る。
【0011】ところがこのような高精細(高解像度)の
液晶表示装置であると、信号線パッドや走査線パッドの
配列間隔が約50μmまたはそれ以下まで狭くなりつつ
ある。
【0012】一般に、アレイ基板または液晶表示装置の
検査のためには、棚状周縁部にある各パッドにプローブ
ピンを接触させ検査信号を入力して、電気的検査(断線
の有無や電気容量またはTFT特性についての検査)、
または点灯検査(画素表示による検査)を行なってい
た。
【0013】
【発明が解決しようとする課題】しかし、パッド配列ピ
ッチが約50μm以下である場合に、各パッドに正確に
プローブピンを接触させることは困難であった。また、
可能であるとしても、非常に高精度のプローブピンを多
数用いる必要があり、検査装置が高価なものとなるほ
か、作業負担も非常に大きいものとなる。
【0014】そこで、アレイ基板上に作り込んだ配線に
より、各信号線または各走査線に検査信号を入力するこ
とも考えられるが、これら配線は液晶表示装置の製品に
残留するものである場合、液晶表示装置の使用時には、
これら検査用配線が各信号線または各走査線を短絡させ
てしまうこととなる。
【0015】本発明は、上記問題点に鑑みなされたもの
であり、平面表示装置等を得るためのマトリクスアレイ
基板において、検査を容易かつ安価に行なうことができ
るものを提供する。
【0016】
【課題を解決するための手段】請求項1のマトリクスア
レイ基板は、略平行に配列される複数の走査線と、この
走査線に略直交して配列される複数の信号線と、これら
走査線及び信号線により画されるマトリクス状の各領域
に配置されて全体で一つの画素領域をなす画素電極と、
この画素電極ごとに設けられ、一の前記走査線と一の前
記信号線との交点近傍にあって、一方の電極端子が該画
素電極に接続し、他方の電極端子が該一の信号線に接続
する各スイッチング素子と、前記各信号線の一端または
前記各走査線の一端から前記画素領域の外へと引き出さ
れて形成され、前記画素領域の縁に沿って配列される接
続パッドとを備えたマトリクスアレイ基板であって、前
記画素領域の外側に、前記画素領域の縁に沿って延びる
検査用配線が、前記画素領域に近い側から遠い側へと複
数本配置され、前記検査用配線の近傍において、互いに
隣り合う前記信号線または互いに隣り合う前記走査線
が、それぞれ相異なる前記検査用配線に電気的に接続す
ることを特徴とする。
【0017】上記構成により、検査を容易かつ安価に行
なうことができる。特に、周縁部の接続パッドの配列ピ
ッチが50μm以下である場合にも容易かつ確実に検査
を行なうことができる。
【0018】
【発明の実施の形態】実施例のマトリクスアレイ原基板
について、図1〜3を用いて説明する。ここで、マトリ
クスアレイ原基板とは、いわゆる1面取りにおいては、
周縁部がスクライブ等により分断除去される前の状態の
アレイ基板をいう。また、いわゆる多面取りにおいて
は、個々のアレイ基板を切り出す前の状態のアレイ基板
をいう。以降、アレイ原基板ということにする。
【0019】図1は、実施例のアレイ原基板2の配線様
式を模式的に示す配線図(等価回路図)である。図2
は、各信号線パッド群の近傍の構成を示す模式的な平面
図であり、図3は、1面取りの場合のアレイ原基板2の
全体を示す模式的な平面図である。
【0020】実施例において、アレイ原基板2から作成
される平面表示装置は、画像表示領域の対角寸法が15
インチであってUXGA−TFT型のノーマリホワイト
モードの光透過型液晶表示装置である。アレイ原基板2
は、360×465mmの透明なガラス基板の上に種々
の配線や成膜のパターンが作成されたものである。図3
に示すように、実施例のアレイ原基板2は1面取りであ
り、一つのアレイ基板10を切り出すためのものであ
る。しかし、以下の説明において、多面取りであっても
全く同様である。
【0021】アレイ原基板2は、矩形状の切り出し後の
アレイ基板10に対応する領域と、この四周の除去予定
領域A3とからなり、さらに、アレイ基板10に対応す
る領域は、対向基板と重ね合わされる個所に形成される
画素領域A1と、対向基板から一長辺側及び一短辺側に
突き出す周縁接続領域A2とからなる。なお、アレイ基
板10の一長辺側及び一短辺側のみに、接続パッド等を
設けるための周縁接続領域を配置し、例えばもう一方の
長辺側に配置しないのは、アレイ基板10における画素
領域A1の比率を大きくし、基板の利用効率を高めるた
めである。
【0022】画素領域A1においては、1600×3本
の信号線61と、1200本の走査線11とが互いにほ
ぼ直交するように配列される(図2参照)。信号線61
及び走査線11が形作る格子の各マス目中にはITO(I
ndium Tin Oxide)等の透明導電材料からなる画素電極5
1が配される。信号線61及び走査線11の各交点付近
には、信号線61から画素電極51への画像データ電圧
の入力をスイッチングするスイッチング素子としての画
素電極用TFT7が、それぞれ配される。
【0023】周縁接続領域A2にあって、切りだし後の
アレイ基板10についての一長辺10aに沿った側に
は、信号線61からの引き出し配線、及びその先端に形
成される信号線パッド64が配列される。これら信号線
パッド64は、図2に示すように、所定の数mごとにま
とめられて、複数の信号線パッド群65-1,-2・・をな
している。これら信号線パッド群65は、周縁接続領域
A2に実装される各TCPの出力端子群に対応して設け
られたものである。
【0024】また、各信号線パッド群65の両端には、
それぞれ、基板内側から信号線61が接続しない二つの
ダミーパッド32-1,-2が設けられている。ダミーパッ
ドは、信号線パッド群65上にTCPまたは駆動ICチ
ップの出力端子部を実装する際に、両端における機械的
接続を確実に行なわせ、機械的衝撃やひずみによる接続
個所の剥離を確実に防止するものである。
【0025】図2中では、ダミーパッド32-1,-2の寸
法が信号線パッド64の寸法に略一致するかのように描
かれているが、通常、ダミーパッド32-1,-2は他のパ
ッドより大きく形成され、検査装置の端子を容易に接触
させることができる。
【0026】図1〜2に示すように、各信号線パッド群
65の外側には、信号線パッド64の配列方向に沿っ
て、すなわち切りだし後のアレイ基板10についての上
記一長辺10aに沿って、信号線パッド64の検査のた
めの2本の検査用配線31-1,-2が、それぞれ設けられ
ている。各信号線パッド64の外側端から検査用配線3
1へと短い接続配線33が延びており、各信号線パッド
群65内において互いに隣り合う信号線パッド64が互
いに異なる検査用配線31に接続するように配線されて
いる。例えば、図2に示すように、信号線パッド群65
の一端から数えて奇数番目(2n+1番、0≦n(整数)
≦m/2)の信号線パッド64-1,-3,・・が内側の検査
用配線31-1に接続され、偶数番目の信号線パッド64
-2,-4,・・が外側の検査用配線31-2に接続される。
【0027】内側及び外側の検査用配線31-1,-2は、
両端が接続配線34を介して、内側及び外側のダミーパ
ッド32-1,-2にそれぞれ接続している。すなわち、内
側のダミーパッド32-1は、内側の検査用配線31-1を
介して、信号線パッド群65内の奇数番目の各信号線パ
ッド64-1,-3,・・と接続しており、外側のダミーパッ
ド32-2は、内側の検査用配線31-2を介して、信号線
パッド群65内の奇数番目の各信号線パッド64-2,-4,
・・と接続している。
【0028】なお、検査用配線31-1,-2は信号線パッ
ド64及び接続配線33とは異なる金属層の配線パター
ンにより形成される。詳しくは、信号線61、信号線パ
ッド64及び接続配線33が第2金属層パターンにより
形成されるのに対し、検査用配線31-1,-2は、走査線
11及び走査線パッド14と同時に第1の金属層パター
ンにより形成される。そして、接続配線33と検査用配
線31-1,-2とは、金属層パターン間の絶縁膜を貫くコ
ンタクトホール41を介して接続される。
【0029】アレイ基板10の一短辺10bに沿った
側、すなわち走査線パッド14の個所についても、上記
の信号線パッド64付近の個所と全く同様である。
【0030】まず、周縁接続領域A2にあって、切りだ
し後のアレイ基板10の一短辺10bに沿った側につい
ても、同様に、走査線11からの引き出し配線、及びそ
の先端に形成される走査線パッド14が配列される。走
査線パッド14は、一つまたは複数の走査線パッド群1
5にまとめられており、各走査線パッド群15の両端に
も、二つのダミーパッドが設けられる。そして、各走査
線パッド14が接続配線37を介して、内側及び外側の
検査用配線35-1,-2のいずれかに接続しており、隣り
合う走査線パッド14は異なる検査用配線35に接続さ
れるように配線されている。また、走査線11、走査線
パッド14及び接続配線37が第1の金属層パターンに
より形成されるのに対して、検査用配線35-1,-2は、
信号線61等と同時に第2の金属層パターンにより形成
され、絶縁膜を貫くコンタクトホール41を介して、各
接続配線37といずれかの検査用配線35-1,-2とが接
続される。
【0031】上記のようなアレイ原基板2は、複数の成
膜、パターニング及び洗浄の工程を経て完成された際に
は、対向基板と貼り合わせる前に、断線の有無や電気容
量またはTFT特性の不良の有無等についての検査が行
なわれる。
【0032】このアレイ検査工程においては、検査パッ
ドを兼ねるダミーパッド32に検査装置の検査端子を接
続させるだけで隣り合う信号線に異なる検査用信号電位
を供給することができ、これにより、アレイ基板の各部
分の電気的特性について充分な検査を行うことができ
る。例えば、隣り合う信号線61間の短絡は、二つのダ
ミーパッド32-1,-2間の抵抗値を測定することにより
検出することができる。隣り合う走査線11についても
全く同様である。
【0033】アレイ検査工程を経た後、アレイ原基板
は、シール材を塗布した対向基板と貼り合わされて液晶
材料が注入された後、周囲の不要部分がスクライブ等に
より分断除去される。
【0034】上記実施例のようなアレイ原基板である
と、接続パッド間の間隔が50μm以下となった場合に
も、検査装置の検査端子を容易かつ確実に接触させて検
査を行なうことができる。また、精密で高価な検査プロ
ーブを省くことができるので、製造コストを低減するこ
とができる。
【0035】上記実施例においては、信号線パッド群6
5ごとに、2本の検査用配線31-1,-2、及び検査用パ
ッドを兼ねるダミーパッド32-1,-2が設けられるもの
として説明したが、信号線パッド64の全てについて、
2本の検査用共通配線、及び2個の検査用パッドを配す
る構成とすることもできる。走査線パッドの側について
も同様である。このような場合にも、上記実施例とほぼ
同様の効果が得られる。
【0036】また、上記実施例では、信号線61と検査
用配線31とが、信号線パッド64及び短い接続配線3
3を介して接続するものとして説明したが、信号線パッ
ド64を経ずに引き出された接続配線と検査用配線31
とが接続するようにすることもできる。例えば、切り出
し後のアレイ基板10のもう一方の長辺1cに沿って検
査用配線が配置され、信号線61が信号線パッド64と
は逆の側で、除去予定領域A3に引き出されて検査配線
に接続するようにすることもできる。
【0037】上記実施例においては、内側及び外側の2
本の検査用配線を並べるものとして説明したが、3本以
上の検査用配線を設け、互いに隣り合う接続パッドが異
なる検査用配線に接続されるようにすることもできる。
【0038】また、上記実施例においては、検査用配線
35,36がスクライブ等のガラス基板の分断により除
去されるものとして説明したが、検査後に、砥石やレー
ザーで除去されるものであっても良い。
【0039】さらに、上記実施例においては、検査用配
線がアレイ検査工程で用いられるものとして説明した
が、場合によっては、液晶セルに組み立てた後の点灯検
査の際に用いることもできる。この場合は、点灯検査の
後に、検査用配線が配された周縁部分を分断除去する
か、または検査用配線の個所をレーザー等により除去す
ることができる。
【0040】本実施例では、液晶表示装置用のマトリク
スアレイ基板の例について説明したが、マトリクスアレ
イ基板をしようする製品であれば、例えば、平面型X線
検出装置等に用いられるマトリクスアレイ基板であって
も良い。
【0041】
【発明の効果】液晶表示装置用等のマトリクスアレイ基
板において、検査を容易かつ安価に行なうことができ
る。特に、周縁部の接続パッドの配列ピッチが50μm
以下である場合にも容易かつ確実に検査を行なうことが
できる。
【図面の簡単な説明】
【図1】実施例の液晶表示装置におけるアレイ基板の配
線様式を模式的に示す平面図である。
【図2】各信号線パッド群の近傍の構成を示す模式的な
平面図である。
【図3】1面取りの場合のアレイ原基板2の全体を示す
模式的な平面図である。
【符号の説明】
11 走査線 14 走査線パッド 2 アレイ原基板(分断除去前のアレイ基板) 31 信号線パッド群の検査用配線 32 信号線パッド群の両端のダミーパッド 35 走査線パッド群の検査用配線 36 走査線パッド群の両端のダミーパッド 41 コンタクトホール 51 画素電極 61 信号線 64 信号線パッド 65 信号線パッド群 7 TFT A1 画素領域 A2 周縁接続領域 A3 除去予定領域 L1 スクライブ線(分断予定線)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 330 G09F 9/30 338 5G435 338 G01R 31/28 V Fターム(参考) 2G014 AA01 AB21 2G032 AA00 AK11 AK15 AL04 2H088 FA06 FA12 HA02 HA06 HA08 MA03 MA20 2H092 GA45 GA50 GA51 JB22 JB31 JB77 MA56 NA30 5C094 AA43 AA44 BA03 BA43 CA19 CA24 EA01 EA03 EA04 EA07 EB02 FB12 5G435 AA00 AA17 BB12 CC09 EE33 EE41 KK05

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】複数の画素が配列されてなる一つの画素領
    域と、これを囲む接続用外周部と、 前記画素領域にあって、略平行に配列される複数の走査
    線と、この走査線に略直交して配列される複数の信号線
    と、これら走査線及び信号線により画されるマトリクス
    状の各領域に配置される画素電極と、 この画素電極ごとに設けられ、一の前記走査線と一の前
    記信号線との交点近傍にあって、一方の電極端子が該画
    素電極に接続し、他方の電極端子が該一の信号線に接続
    する各スイッチング素子と、 前記各信号線の一端または前記各走査線の一端から前記
    接続用外周部へと引き出されて形成され、前記画素領域
    の縁に沿って配列される接続パッドとを備えたマトリク
    スアレイ基板であって、 前記画素領域の外側で前記画素領域の縁に略平行に延び
    る検査用配線が、前記画素領域からの距離を違えて複数
    本配置され、 互いに隣り合う前記信号線または互いに隣り合う前記走
    査線が、それぞれ相異なる前記検査用配線に電気的に接
    続することを特徴とするマトリクスアレイ基板。
  2. 【請求項2】前記検査用配線が、前記接続用外周部にあ
    って分断除去される周縁部に配置されることを特徴とす
    る請求項1記載のマトリクスアレイ基板。
  3. 【請求項3】前記検査用配線が、前記接続パッドを介し
    て、前記信号線または前記走査線に接続することを特徴
    とする請求項1記載の液晶表示装置。
  4. 【請求項4】前記信号線が引き出された側、または前記
    走査線が引き出された側において、前記接続パッドが複
    数個ずつまとめられて複数の接続パッド群をなし、 前記複数本の検査用配線がこれら接続パッドごとに設け
    られることを特徴とする請求項1記載のマトリクスアレ
    イ基板。
  5. 【請求項5】前記接続パッド群の両端には、前記信号線
    からの引き出し線または前記走査線からの引き出し線と
    直接に接続されないダミーパッドが設けられ、 前記検査用配線の一端または両端が、前記ダミーパッド
    に接続されることを特徴とする請求項4記載のマトリク
    スアレイ基板。
  6. 【請求項6】前記検査用配線が、前記信号線が引き出さ
    れた側、及び、前記走査線が引き出された側の両方に設
    けられ、 前記信号線及び前記走査線が、いずれも、隣り合うもの
    同士で相異なる前記検査用配線に接続されことを特徴と
    する請求項1記載のマトリクスアレイ基板。
JP2000280270A 2000-09-14 2000-09-14 マトリクスアレイ基板及びその製造方法 Expired - Fee Related JP5053479B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000280270A JP5053479B2 (ja) 2000-09-14 2000-09-14 マトリクスアレイ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000280270A JP5053479B2 (ja) 2000-09-14 2000-09-14 マトリクスアレイ基板及びその製造方法

Publications (3)

Publication Number Publication Date
JP2002090424A true JP2002090424A (ja) 2002-03-27
JP2002090424A5 JP2002090424A5 (ja) 2007-10-11
JP5053479B2 JP5053479B2 (ja) 2012-10-17

Family

ID=18765144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000280270A Expired - Fee Related JP5053479B2 (ja) 2000-09-14 2000-09-14 マトリクスアレイ基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5053479B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004212931A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 表示装置用基板及びその製造方法
JP2004310024A (ja) * 2002-11-19 2004-11-04 Samsung Electronics Co Ltd 液晶表示装置及びその検査方法
JP2004317885A (ja) * 2003-04-17 2004-11-11 Sharp Corp 表示パネル形成板及び表示パネル
JP2005062354A (ja) * 2003-08-08 2005-03-10 Seiko Epson Corp 電気光学パネル、電気光学装置、及び電子機器
JP2006038988A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 電気光学装置、電子機器、および実装構造体
KR100561150B1 (ko) * 2003-03-07 2006-03-15 미쓰비시덴키 가부시키가이샤 검사 단자를 포함한 화상 표시 장치
JP2006091239A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに検査方法
JP2006267416A (ja) * 2005-03-23 2006-10-05 Victor Co Of Japan Ltd アクティブマトリクス基板の検査方法
JP2007065309A (ja) * 2005-08-31 2007-03-15 Optrex Corp 表示素子の製造方法
CN100359395C (zh) * 2002-08-23 2008-01-02 三星电子株式会社 液晶显示器及其测试方法和制造方法
US7342579B2 (en) 2004-10-11 2008-03-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge
KR100828294B1 (ko) 2004-04-29 2008-05-07 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법
CN100388062C (zh) * 2004-08-06 2008-05-14 东芝松下显示技术有限公司 显示设备
CN100492104C (zh) * 2004-09-07 2009-05-27 三星电子株式会社 显示基片及其制造方法
KR100916914B1 (ko) 2008-04-25 2009-09-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
WO2010010750A1 (ja) * 2008-07-23 2010-01-28 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
CN102540508A (zh) * 2010-12-30 2012-07-04 上海天马微电子有限公司 液晶显示装置的线路检测结构及检测方法
WO2013011911A1 (ja) * 2011-07-19 2013-01-24 シャープ株式会社 素子基板の製造方法
JP2015155967A (ja) * 2014-02-20 2015-08-27 三菱電機株式会社 アレイ基板、アレイ基板の検査方法および表示パネルの検査方法
JP2019191403A (ja) * 2018-04-26 2019-10-31 シャープ株式会社 配線基板及び表示パネル

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394223A (ja) * 1989-09-07 1991-04-19 Sharp Corp アクティブマトリクス表示装置の製造方法
JPH05307192A (ja) * 1992-04-28 1993-11-19 Sharp Corp アクティブマトリクス基板の検査方法及び検査装置
JPH05341246A (ja) * 1992-06-11 1993-12-24 Sharp Corp マトリクス型表示素子の製造方法
JPH07294374A (ja) * 1994-04-26 1995-11-10 Sharp Corp アクティブマトリクス基板、又はアクティブマトリクス液晶パネルの欠陥検出方法、欠陥検出装置及び欠陥修正方法
JPH09138422A (ja) * 1995-11-10 1997-05-27 Nec Corp 液晶表示装置及びその検査方法
JPH10177184A (ja) * 1996-12-17 1998-06-30 Sharp Corp 液晶表示パネルの製造装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0394223A (ja) * 1989-09-07 1991-04-19 Sharp Corp アクティブマトリクス表示装置の製造方法
JPH05307192A (ja) * 1992-04-28 1993-11-19 Sharp Corp アクティブマトリクス基板の検査方法及び検査装置
JPH05341246A (ja) * 1992-06-11 1993-12-24 Sharp Corp マトリクス型表示素子の製造方法
JPH07294374A (ja) * 1994-04-26 1995-11-10 Sharp Corp アクティブマトリクス基板、又はアクティブマトリクス液晶パネルの欠陥検出方法、欠陥検出装置及び欠陥修正方法
JPH09138422A (ja) * 1995-11-10 1997-05-27 Nec Corp 液晶表示装置及びその検査方法
JPH10177184A (ja) * 1996-12-17 1998-06-30 Sharp Corp 液晶表示パネルの製造装置

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359395C (zh) * 2002-08-23 2008-01-02 三星电子株式会社 液晶显示器及其测试方法和制造方法
JP2004310024A (ja) * 2002-11-19 2004-11-04 Samsung Electronics Co Ltd 液晶表示装置及びその検査方法
JP4657598B2 (ja) * 2002-11-19 2011-03-23 三星電子株式会社 液晶表示装置及びその検査方法
US7580107B2 (en) 2002-11-19 2009-08-25 Samsung Electronics Co., Ltd. Liquid crystal display and testing method thereof
JP2004212931A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 表示装置用基板及びその製造方法
KR100561150B1 (ko) * 2003-03-07 2006-03-15 미쓰비시덴키 가부시키가이샤 검사 단자를 포함한 화상 표시 장치
JP2004317885A (ja) * 2003-04-17 2004-11-11 Sharp Corp 表示パネル形成板及び表示パネル
JP2005062354A (ja) * 2003-08-08 2005-03-10 Seiko Epson Corp 電気光学パネル、電気光学装置、及び電子機器
KR100828294B1 (ko) 2004-04-29 2008-05-07 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치 제조방법
JP2006038988A (ja) * 2004-07-23 2006-02-09 Seiko Epson Corp 電気光学装置、電子機器、および実装構造体
CN100388062C (zh) * 2004-08-06 2008-05-14 东芝松下显示技术有限公司 显示设备
CN100492104C (zh) * 2004-09-07 2009-05-27 三星电子株式会社 显示基片及其制造方法
JP2006091239A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに検査方法
US7633469B2 (en) 2004-09-22 2009-12-15 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and testing method
US7342579B2 (en) 2004-10-11 2008-03-11 Chunghwa Picture Tubes, Ltd. Thin film transistor array plate, liquid crystal display panel and method of preventing electrostatic discharge
JP2006267416A (ja) * 2005-03-23 2006-10-05 Victor Co Of Japan Ltd アクティブマトリクス基板の検査方法
JP2007065309A (ja) * 2005-08-31 2007-03-15 Optrex Corp 表示素子の製造方法
US8178865B2 (en) 2008-04-25 2012-05-15 Samsung Mobile Display Co., Ltd. Organic light emitting display device including a plurality of switching elements for testing the same
KR100916914B1 (ko) 2008-04-25 2009-09-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
EP2797069A1 (en) * 2008-07-23 2014-10-29 Sharp Kabushiki Kaisha Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
JPWO2010010750A1 (ja) * 2008-07-23 2012-01-05 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP4982609B2 (ja) * 2008-07-23 2012-07-25 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US8502227B2 (en) 2008-07-23 2013-08-06 Sharp Kabushiki Kaisha Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
WO2010010750A1 (ja) * 2008-07-23 2010-01-28 シャープ株式会社 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US9299877B2 (en) 2008-07-23 2016-03-29 Sharp Kabushiki Kaisha Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
CN102540508A (zh) * 2010-12-30 2012-07-04 上海天马微电子有限公司 液晶显示装置的线路检测结构及检测方法
CN102540508B (zh) * 2010-12-30 2015-02-04 上海天马微电子有限公司 液晶显示装置的线路检测结构及检测方法
WO2013011911A1 (ja) * 2011-07-19 2013-01-24 シャープ株式会社 素子基板の製造方法
CN103608856A (zh) * 2011-07-19 2014-02-26 夏普株式会社 元件基板的制造方法
US9276019B2 (en) 2011-07-19 2016-03-01 Sharp Kabushiki Kaisha Method of manufacturing element substrate
JP2015155967A (ja) * 2014-02-20 2015-08-27 三菱電機株式会社 アレイ基板、アレイ基板の検査方法および表示パネルの検査方法
JP2019191403A (ja) * 2018-04-26 2019-10-31 シャープ株式会社 配線基板及び表示パネル

Also Published As

Publication number Publication date
JP5053479B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
US6525705B1 (en) Liquid crystal display device having a redundant circuit
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
CN109658855B (zh) 阵列基板、显示模组及其测试方法、显示面板
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
TW202122975A (zh) 具有窄下邊框的顯示面板及電子設備
US20050072597A1 (en) Bonding pad structure for a display device and fabrication method thereof
CN111367125A (zh) 阵列基板及显示面板
KR100488888B1 (ko) 표시장치용 어레이기판
KR20040059670A (ko) 액정표시패널의 검사용 범프 구조
KR100293982B1 (ko) 액정패널
JP2000056285A (ja) 液晶表示パネルの検査用プローブ、液晶表示パネルの検査装置および検査方法
JP2002098992A (ja) 液晶表示装置
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
KR20100041429A (ko) 씨오지 타입 액정표시장치용 어레이 기판
JP4343328B2 (ja) 表示装置
KR101394920B1 (ko) 씨오지 타입 액정표시장치
EP0762137A2 (en) Liquid crystal display and testing method thereof
JP2007086110A (ja) 電気光学装置及び電子機器
JPH0643473A (ja) 液晶表示装置
WO2023116106A1 (zh) 显示基板及其测试方法和显示装置
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
KR20040058698A (ko) 액정 표시 장치
US20240178077A1 (en) Display panel and display panel motherboard
JPH10253980A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070419

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120726

R150 Certificate of patent or registration of utility model

Ref document number: 5053479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees