JP2015155967A - アレイ基板、アレイ基板の検査方法および表示パネルの検査方法 - Google Patents
アレイ基板、アレイ基板の検査方法および表示パネルの検査方法 Download PDFInfo
- Publication number
- JP2015155967A JP2015155967A JP2014030873A JP2014030873A JP2015155967A JP 2015155967 A JP2015155967 A JP 2015155967A JP 2014030873 A JP2014030873 A JP 2014030873A JP 2014030873 A JP2014030873 A JP 2014030873A JP 2015155967 A JP2015155967 A JP 2015155967A
- Authority
- JP
- Japan
- Prior art keywords
- signal lines
- inspection
- array
- array substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
<アレイ検査前のアレイ基板>
図1は、本発明の実施の形態1に係るアレイ基板1に形成した回路の一例を概念的に示す構成図である。このアレイ基板1は表示装置(例えば液晶表示装置)に用いられる。
ここでは、アレイ検査の一例として、ゲート信号線12aおよび引き出し線24aと、ソース信号線12bおよび引き出し線24bとの断線検査について説明する。なお、この検査は例えば特願2013−146082号に記載された検査方法を流用することができるので、本願では詳細な説明を省略して簡単な説明に留める。
本実施の形態では、2つ以上の信号線がアレイ検査用端子を介して互いに接続される。よってこのままでは、当該2つ以上の信号線に異なる信号を出力することができない。よって各画素を個別に動作させることができない。したがってアレイ検査が終了した後に、当該2つ以上の信号線同士の接続を遮断する必要がある。
アレイ基板1は表示素子と共に表示パネルを形成することができる。一例として、液晶表示パネルを挙げる。図3に示すように、液晶表示パネル100は、対向電極を有する周知の対向基板2と、アレイ基板1と、これらの間に封止される液晶3とを有する。アレイ基板1および対向基板2には不図示の偏光板も設けられる。対向基板2には例えば画素毎にカラーフィルタが設けられる。
図1の例示では、アレイ検査用端子30aの各々は、Y方向において隣り合うゲート信号線12aとは接続されずに、一つ飛ばしで2つのゲート信号線12aに接続される。つまり、互いに隣り合うゲート信号線12aの二者は、異なるアレイ検査用端子30aに接続される。同様に、アレイ検査用端子30bの各々は、隣り合うソース信号線12bとは接続されずに、一つ飛ばしで2つのソース信号線12bに接続される。つまり、互いに隣り合うソース信号線12bの二者は、異なるアレイ検査用端子30bに接続される。
図4は、本発明の実施の形態2に係るアレイ基板1に形成した回路の一例を概念的に示す構成図である。図4のアレイ基板1は、図1のアレイ基板1に比して、複数のアレイ検査用スイッチ素子50a,50bを備えている。
図5は、本発明の実施の形態3に係るアレイ基板1に形成した回路の一例を概念的に示す構成図である。実施の形態1および実施の形態2では、アレイ検査用端子30a,30bのみを設置する場合を示したが、ここでは、一括点灯検査用回路をも設けている。
一括点灯検査は、表示パネルの状態で行なわれる。即ち、アレイ基板1と表示素子とによって形成される表示パネルを作製した後に、行なわれる(例えば図3の液晶表示パネル100を参照)。この一括点灯検査では、表示パネルに表示される検査用表示画像を確認する。よって表示パネルが液晶表示パネル100である場合には、この液晶表示パネル100へと光を照射する照射装置が設けられる。
上述のように一括点灯検査においては、表示パネルに検査用表示画像(表示パターン)を表示し、その検査用表示画像を確認することにより、各画素が適切に動作しているかを確認する。つまりアレイ検査とは異なって、電気的な諸量を検出するのではなく、画像を光学的に認識して(たとえば目視)、各画素が適切な光を出しているかを判断するのである。したがって一括点灯検査では、画素の一つ一つを順次に動作させて画素を一つ一つ確認するのではなく、検査効率を高めるべく、複数の画素を同時に動作させて当該複数の画素に表示された検査用表示画像を一度に確認するのである。
図5の例示では、アレイ検査用スイッチ素子50a,50bと、一括点灯検査用スイッチ素子68a,68bが設けられている。よってアレイ検査を行うときには、一括点灯検査用スイッチ素子68a,68bをオフすることができる。これにより、一括点灯検査用端子60a,61a,60b〜62bによる影響を回避して、アレイ検査を実施できる。同様に、一括点灯検査を行うときには、アレイ検査用スイッチ素子50a,50bをオフすることができる。これにより、アレイ検査用端子30a,30bによる影響を回避して、一括点灯検査を行なうことができる。
Claims (12)
- 互いに並行して延在する複数の第1信号線と、
互いに並行しつつ前記複数の第1信号線と交差して延在する複数の第2信号線と、
前記第1信号線の各々と前記第2信号線の各々との交差部に設けられる画素用スイッチ素子と、
前記複数の第1信号線のうち、2つ以上の第3信号線と接続される第1アレイ検査用端子と
を備え、
前記2つ以上の第3信号線の一纏めを対象とした検査を、前記2つ以上の第3信号線に生じる電圧または電流の値を検出して行うべく、前記第1アレイ検査用端子には、前記電圧または前記電流を生じさせるための検査用信号が入力される、アレイ基板。 - 前記2つ以上の第3信号線は、前記複数の第1信号線のうち、少なくとも一つ飛ばしで設けられた信号線であり、
前記アレイ基板は、前記複数の第1信号線のうち、前記2つ以上の第3信号線とそれぞれと隣り合う2つ以上の第4信号線と接続された第2アレイ検査用端子を更に有する、請求項1に記載のアレイ基板。 - 前記2つ以上の第3信号線の各々と前記第1アレイ検査用端子との間の導通/非導通を選択するアレイ検査用スイッチ素子を更に備える、請求項1または2に記載のアレイ基板。
- 前記複数の第1信号線の各々と前記複数の第2信号線の各々とによって囲まれる複数の画素領域に設けられ、前記画素用スイッチ素子を介して電圧が印加される画素電極と、
前記複数の第1信号線のうち2つ以上の信号線と接続される第1点灯検査用端子と、
前記複数の第2信号線のうち2つ以上の信号線と接続される第2点灯検査用端子と
を備え、
前記第1点灯検査用端子および前記第2点灯検査用端子には、前記画素電極の電圧に応じて表示を変える表示素子と、前記アレイ基板とによって表示パネルを形成した状態において、検査用表示画像を表示するための第2検査用信号が入力される、請求項1から3のいずれか一つに記載のアレイ基板。 - 検査用スイッチ素子を更に備え
前記検査用スイッチ素子の各々の一端は、前記第1点灯検査用端子と、前記第1アレイ検査用端子とに接続され、前記検査用スイッチ素子の他端は、前記2つ以上の第3信号線の各々と接続される、請求項4に記載のアレイ基板。 - 前記2つ以上の第3信号線の本数は10本以下である、請求項1から5のいずれか一つに記載のアレイ基板。
- 互いに並行して延在する複数の第1信号線と、
互いに並行しつつ前記複数の第1信号線と交差して延在する複数の第2信号線と、
前記第1信号線の各々と前記第2信号線の各々との交差部に設けられる画素用スイッチ素子と、
前記複数の第1信号線のうち、2つ以上の第3信号線と接続される第1アレイ検査用端子と
を備えるアレイ基板に対して、
前記2つ以上の第3信号線に電圧または電流を生じさせるための検査用信号を前記第1アレイ検査用端子に入力し、前記2つ以上の第3信号線の一纏めを対象とする検査を、前記電圧または前記電流を検出して行う、アレイ基板の検査方法。 - 前記2つ以上の第3信号線は、前記複数の第1信号線のうち、少なくとも一つ飛ばしで設けられた信号線であり、
前記アレイ基板は、前記複数の第1信号線のうち、前記2つ以上の第3信号線とそれぞれと隣り合う2つ以上の第4信号線と接続された第2アレイ検査用端子を有しており、
前記2つ以上の第3信号線と前記2つ以上の第4信号線との間の短絡についての検査を行う、請求項7に記載のアレイ基板の検査方法。 - 前記複数の第1信号線、前記複数の第2信号線および前記第1アレイ検査用端子は、基板に設けられており、
前記検査が終了した後に、前記基板を切断して前記第1アレイ検査用端子と前記2つ以上の第3信号線との接続を遮断する、請求項7または8に記載のアレイ基板の検査方法。 - 前記検査が終了した後に、レーザーを用いて前記2つ以上の第3信号線の各々の一部を除去して、前記2つ以上の第3信号線と前記第1アレイ検査用端子との接続を遮断する、請求項7または8に記載のアレイ基板の検査方法。
- 前記アレイ基板は、前記第1アレイ検査用端子と接続される一端と、前記2つ以上の第3信号線の各々と接続される他端とを有するアレイ検査用スイッチ素子を更に備え、
前記検査を行うときに、前記アレイ検査用スイッチ素子をオンし、
前記検査が終了した後に、前記アレイ検査用スイッチ素子をオフする、請求項7または8に記載のアレイ基板の検査方法。 - 前記アレイ基板は、
前記複数の第1信号線の各々と前記複数の第2信号線の各々とによって囲まれる複数の画素領域に設けられ、前記画素用スイッチ素子を介して電圧が印加される画素電極と、
前記複数の第1信号線のうち2つ以上の信号線と接続される第1点灯検査用端子と、
前記複数の第2信号線のうち2つ以上のゲート信号線と接続される第2点灯検査用端子と
を備え、
請求項7から11のいずれか一つに記載のアレイ基板の検査方法を実行し、
前記画素電極の電圧に応じて表示を変える表示素子と、前記アレイ基板とを有する表示パネルを形成し、
前記第1点灯検査用端子および第2点灯検査用端子にそれぞれ第2検査用信号を入力して前記表示素子を駆動して、前記表示パネルに検査用表示画像を表示させ、
前記検査用表示画像が正しく表示されたか否かの点灯検査を行う、表示パネルの検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014030873A JP6370057B2 (ja) | 2014-02-20 | 2014-02-20 | アレイ基板およびアレイ基板の検査方法 |
US14/617,261 US9761162B2 (en) | 2014-02-20 | 2015-02-09 | Array substrate for display panel and method for inspecting array substrate for display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014030873A JP6370057B2 (ja) | 2014-02-20 | 2014-02-20 | アレイ基板およびアレイ基板の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015155967A true JP2015155967A (ja) | 2015-08-27 |
JP6370057B2 JP6370057B2 (ja) | 2018-08-08 |
Family
ID=53798619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014030873A Expired - Fee Related JP6370057B2 (ja) | 2014-02-20 | 2014-02-20 | アレイ基板およびアレイ基板の検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9761162B2 (ja) |
JP (1) | JP6370057B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108364597B (zh) * | 2018-02-23 | 2021-03-09 | 京东方科技集团股份有限公司 | 阵列基板及其显示异常的确定方法、显示面板和显示装置 |
CN114360439B (zh) * | 2020-09-30 | 2022-12-20 | 荣耀终端有限公司 | 一种显示装置、驱动芯片及电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11338376A (ja) * | 1998-03-27 | 1999-12-10 | Sharp Corp | アクティブマトリクス型液晶表示パネル及びその検査方法 |
JP2001147650A (ja) * | 1998-10-16 | 2001-05-29 | Seiko Epson Corp | 電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法 |
JP2001265248A (ja) * | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
JP2002090424A (ja) * | 2000-09-14 | 2002-03-27 | Toshiba Corp | マトリクスアレイ基板 |
JP2002098999A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Corp | 液晶表示装置 |
JP2005043783A (ja) * | 2003-07-25 | 2005-02-17 | Oht Inc | 液晶表示パネルの検査装置及び液晶パネルの検査方法 |
JP2007310130A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子 |
WO2010010750A1 (ja) * | 2008-07-23 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11316389A (ja) | 1998-03-03 | 1999-11-16 | Toshiba Corp | アレイ基板および液晶表示装置ならびに液晶表示装置の製造方法 |
US6677171B1 (en) * | 1998-07-14 | 2004-01-13 | Sharp Kabushiki Kaisha | Manufacturing method of collective substrate of active-matrix substrates, manufacturing method of active-matrix substrates, and inspecting method of collective substrates of active-matrix substrates |
US6940300B1 (en) * | 1998-09-23 | 2005-09-06 | International Business Machines Corporation | Integrated circuits for testing an active matrix display array |
TW200933576A (en) * | 2008-01-16 | 2009-08-01 | Au Optronics Corp | Flat display and driving method thereof |
JP6257192B2 (ja) | 2013-07-12 | 2018-01-10 | 三菱電機株式会社 | アレイ基板およびその検査方法ならびに液晶表示装置 |
-
2014
- 2014-02-20 JP JP2014030873A patent/JP6370057B2/ja not_active Expired - Fee Related
-
2015
- 2015-02-09 US US14/617,261 patent/US9761162B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11338376A (ja) * | 1998-03-27 | 1999-12-10 | Sharp Corp | アクティブマトリクス型液晶表示パネル及びその検査方法 |
JP2001147650A (ja) * | 1998-10-16 | 2001-05-29 | Seiko Epson Corp | 電気光学装置用基板およびアクティブマトリクス基板ならびに電気光学装置用基板の検査方法 |
JP2001265248A (ja) * | 2000-03-14 | 2001-09-28 | Internatl Business Mach Corp <Ibm> | アクティブ・マトリックス表示装置、及び、その検査方法 |
JP2002090424A (ja) * | 2000-09-14 | 2002-03-27 | Toshiba Corp | マトリクスアレイ基板 |
JP2002098999A (ja) * | 2000-09-26 | 2002-04-05 | Toshiba Corp | 液晶表示装置 |
JP2005043783A (ja) * | 2003-07-25 | 2005-02-17 | Oht Inc | 液晶表示パネルの検査装置及び液晶パネルの検査方法 |
JP2007310130A (ja) * | 2006-05-18 | 2007-11-29 | Toshiba Matsushita Display Technology Co Ltd | 表示素子 |
WO2010010750A1 (ja) * | 2008-07-23 | 2010-01-28 | シャープ株式会社 | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150235582A1 (en) | 2015-08-20 |
JP6370057B2 (ja) | 2018-08-08 |
US9761162B2 (en) | 2017-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6257192B2 (ja) | アレイ基板およびその検査方法ならびに液晶表示装置 | |
JP5709457B2 (ja) | 液晶表示装置および液晶表示装置の検査方法 | |
US9858877B2 (en) | Active device array substrate and method for inspecting the same | |
KR20060037365A (ko) | 검사 방법, 반도체 장치, 및 표시 장치 | |
JP5628410B2 (ja) | 欠陥検査方法、欠陥検査装置、及び基板の製造方法 | |
JP2006053555A (ja) | アレイ基板、これを有する母基板、及び液晶表示装置 | |
TWI470332B (zh) | 顯示面板及其檢測方法 | |
JP6668427B2 (ja) | 薄膜トランジスタパネルを検査する方法及び装置 | |
JP6422672B2 (ja) | 表示装置 | |
JP2004333469A (ja) | フラットパネルディスプレイの検査方法及び検査装置 | |
JP2007183165A (ja) | 配線不良検査方法及び配線不良検査装置 | |
JP4831525B2 (ja) | Tftアレイの検査方法及びtftアレイ検査装置 | |
JP6370057B2 (ja) | アレイ基板およびアレイ基板の検査方法 | |
KR20200018695A (ko) | 내장형 터치스크린 테스트 회로 | |
KR20070033699A (ko) | 박막트랜지스터 기판 및 그 검사와 수리방법 | |
JPH09152629A (ja) | 液晶表示装置のアレイ基板 | |
JP4724249B2 (ja) | 液晶表示装置及びその検査方法 | |
JP2010286617A (ja) | 液晶表示装置 | |
JP2014032322A (ja) | 液晶表示装置および配線検査方法 | |
JP7415423B2 (ja) | 電気光学装置、電子機器および電気光学装置の検査方法 | |
JP2012078127A (ja) | Tftアレイ検査装置およびtftアレイ検査方法 | |
JPWO2017168530A1 (ja) | 基板の配線経路の検査方法及び検査システム | |
JP2007304083A (ja) | 表示基板の検査方法及びこれを利用した表示基板の検査装置 | |
JP2006267787A (ja) | 表示用パネル及びその製造方法 | |
JP2008233730A (ja) | 液晶表示パネル |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6370057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |