JPH0394223A - アクティブマトリクス表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はアクティブマトリクス表示装置の製造方法に関
し、特に、製造工程中に、静電気による素子等の破壊を
防ぐことができ、かつ、隣接する配線間の電気特性を容
易に測定検査することができるアクティブマトリクス表
示装置の製造方法に関する。

（従来の技術〉 アクティブマトリクス表示装置は、少なくとも一方が透
光性を有する一対の基板を有しており、該一対の基板の
何れか一方の基板上に走査線である複数本の第一の配線
と信号線である複数本の第二の配線とが互いに交差する
ように配されている。

これらの配線間には絶縁膜が形成されており、各配線は
互いに絶縁分離されている。走査線と信号線によりマト
リクス状に形成された各々の矩形領域内には、絵素電極
が配されている。絵素電極は透明電極からなり、スイッ
チング素子を介して信号線に接続されている。スイッチ
ング素子のゲート電極は走査線に接続されており、該走
査線の電位によりスイッチング素子のオンーオフ状態が
制御される。オン状態のスイッチング素子を介して信号
線から絵素電極に信号電流が送られることにより、該絵
素電極と絵素電極に対向する対向電極との間に印加され
る電圧が変化し、これによって起こる液晶の光学的変調
が、表示パターンとして視認される。この方式は、高コ
ントラストの表示を可能とし、テレビジョンなどに実用
化されている。スイッチング素子としては、ＴＰＴ素子
、ＭＩＭ素子、ダイオード素子、バリスタ等が用いられ
る。

アクティブマトリクス表示装置を製造する方法において
は、製造工程中に発生する静電気のために装置の製造歩
留りが低化することが重要な問題になっている。この静
電気は走査線及び信号線からなる配線間に大きな電位差
を発生させることがあり、そのため、スイッチング素子
の特性や配線間絶縁膜の絶縁耐圧を劣化させるからであ
る。静電気による製造歩留りの低化を防ぐために、製造
工程中に於でのみ、絶縁性基板上の外縁部に導電性材料
による短絡線を設け、該短絡線とすべての走査線及び信
号線とを接続することが行われている。第４図は従来の
製造方法に於ける短絡線を有する液晶表示装置の平面図
である。短絡線２５は、ガラス製基板１上の外縁部に表
示部３０を囲むようにしてリング状に形成されおり、ま
た、製造工程中の走査線２及び信号線ｌ２を電気的に接
続し、それらを短絡（ショート）させるものであるため
に、ショートリングと呼ばれている。

液晶表示装置の製造工程に於て、配向膜のラビング工程
で最も強い静電気が発生すると考えられるため、ショー
トリングは配向膜のラビング工程の前には形成されてい
なければならない。このため、ショートリングは、基板
上に配向膜を堆積する前に形成される。その後、配向膜
のラビングエ程、該基板と対向基板の貼り合わせ工程、
演晶の注入工程等の各工程に於て、走査線及び信号線の
電位はショートリングによって等しく保たれるため、静
電気によるスイッチング素子や配線間絶縁膜の劣化及び
破壊が防止される。ショートリングは走査線間及び信号
線間の抵抗測定検査やスイッチング素子の特性検査等の
測定検査工程前に除去される。

（発明が解決しようとする課題） しかしながら、上述の従来技術においては、以下に述べ
る問題点があった。

測定検査工程前にショートリングを除去するため、隣接
する走査線間又は信号線間の抵抗を測定することによっ
て該配線間の絶縁性等を検査するには、走査線又は信号
線の隣接する多数の組のすべてに、測定装置のプローブ
を接触させて測定しなければならない。このため、測定
検査工程に多くの時間を要し、製造のスルーブットが低
下してしまう。液晶表示装置の高精細化に伴い、走査線
及び信号線数が増加し、このことはいっそう太きな問題
となっている。

また、測定検査工程前にショートリングを除去しなけれ
ば、全ての走査線及び信号線が短絡されているために、
上記測定検査工程を行うことができない。特に、補助蓄
積容量が設けられ、隣接する走査線の一方が該補助蓄積
容量の電極の一方を兼ねる構造（Ｃｓ　Ｏｎ　Ｇａｔｅ
構造）の液晶表示装置においては、隣接する走査線の各
々に異なる電気信号を入力することができなければ、実
際にＴＰＴ素子等のスイッチング素子を駆動させ、スイ
ノチング素子の特性や装置の表示機能等を検査すること
ができない。

本発明は上記の課題を解決するためになされたものであ
り、その目的どするところは、製造工程中に発生する静
電気による素子の破壊を防ぎ、かつ、隣接する走査線間
及び信号線間の抵抗測定検査及びスイッチング素子の特
性検査等を容易に行うことができるマトリクス表示装置
の製造方法を提供することにある。

（課題を解決するための手段） 本発明はマトリクス表示装置の製造方法であって、少な
くとも一方が透光性を有する一対の基板の間に印加電圧
に応答して光学的特性が変調される表示媒体が挿入され
ており、該一対の基板の何れか一方の基板上に走査線で
ある複数本の第一の配線と信号線である複数本の第二の
配線とが互いに交差するように配されたアクティブマト
リクス表示装置の製造方法に於て、該一方の基板上に該
第一の配線及び該第二の配線の少なくとも一方の配線を
短絡させる複数本の短絡線を、該第一の配線及び該第二
の配線のうちの任意の一本の配線に接続する短絡線と該
任意の一本の配線に隣接する配線に接続する短絡線とが
異なるものとなるようにして形成する工程と、該複数本
の短絡線のうちの少なくとも２本に異なる電気信号を入
力し、該短絡線を介して該電気信号が入力された該配線
間の電気特性を測定検査する工程と、該短絡線を除去す
る工程と、を包含しており、そのことにより上記目的が
達或される。

（実施例） 本発明を実施例について以下に説明する。本実施例では
、第３図に模式的に示すように、ガラス製基板１上の表
示部３０の外側に第一の短絡線ｌｌａ及び第二の短絡線
１１１）を形成した。第一の短絡線１１ａをゲート電極
配線２ａに接続し、第二の短絡線１ｌｂをゲート電極配
線２ｂに接続した。短絡線１１ａ，ｌｌｂｏ形成の仕方
を第２Ａ図及び第２Ｂ図を用いて説明する。

本実施例では以下に説明するように、スイッチング素子
であるＴＰＴ素子２０等を形成する工程を利用して短絡
線１１ａＳ　ｌｌｂを形威した。

第２Ａ図（ａ）及び第２Ｂ図（ａ）に示すように、まず
、透光性を有するガラス製基板１上にＴａ等の金属膜（
膜厚　４０００大）を全面に形成し、エッチングにより
該金属膜を所定の形状にパターニングすることによって
、走査線であるゲート電極配線２ａ，２ｂを交互に配列
するように形成した後、基仮全面にＳＩＮＸのゲート絶
縁膜（膜厚３０００Ａ）３、ＴＰＴ素子のチャネル部半
導体層となるａ−Ｓｌ（１）層（膜厚　１０００入）４
、及びエッチングストッパ層となるＳｉＮＸ層（膜厚　
２０００＾）５を順次堆積した。

次に、第２Ｂ図（ｂ）に示すように、ＳｉＮｘ層５を所
定の形状にバターニングし、ゲート電極配線２ａ，２ｂ
の上方にエッチングストツパ層６を形成した後、エッチ
ングストッパ層６を覆って全面に、後にコンタクト層９
となるａ−Ｓｌ（ｎ”）層（膜厚　５００大）７をプラ
ズマＣＶＤ法により堆積した。ＳＩＮｘ層５をバターニ
ングしたとき、表示部３０の外側では、第２Ａ図（ｂ）
に示すように、ゲート電極配線２ｂ上に於でゲート電極
配線２ｂと第一の短絡線１１ａとが交差する領域（図中
Ｘで示す）に、エッチングストッパ層６を残した。これ
は、Ｓ　Ｉ　Ｎｘ層５のエッチングによってゲート電極
配線２ｂ上のゲート絶縁膜３を劣化させてしまうことを
防ぎ、第一の短絡線１１ａとゲート電極配線２ｂとの間
の絶縁性を確実に行うためである。一方、後の工程でス
ルーホール１０ａを形成するゲート電極配１ｉ１２ａ上
の領域（図中Ｙで示す）にエッチングストッパ層６を形
成しなかった。この理由は、スルーホール１０ａを形成
スるためのエッチングを容易化するためである。

次に、第２Ｂ図（ｃ）に示すように、ａ−３１（ｎ′）
層７及びａ−Ｓｉ（ｉ）層４を所定の形状にバターニン
グし、ＴＰＴ素子２ｏのコンタクト層９及チャネル部半
導体層８を形成した。このとき、表示部３０の外側のゲ
ート電極配線２ｂ上では、先の工程でエッチングストッ
パ層６を残した領域Ｘ（第２Ａ図（１））参照）のみに
、コンタクト層９及びチャネル部半導体層８を残した。

この理由は、エッチングストッパ層６を残した理由と同
様である。このあと、第２Ａ図（Ｃ）に示すように、ゲ
ート絶縁膜３にゲート電極配線２ａに達する第一のスル
ーホール１０ａを形成した。このとき同時に、第二のゲ
ート電極配線２ｂに達する第二のスルーホール１０ｂを
形成したく第１図参照）。

次に、基板全面上にＴＩＳ　Ｍｏ等の金属膜（膜厚３０
００Ａ）をスッパッタリング法により堆積した後、工・
ノチングにより該金属膜をバターニングして、第一の短
絡線１　１　ａ，第二の短絡線ｌ１ｂ、信号線であるソ
ース電極配線１２、ソース電極１３及びドレイン電極１
４を形成した。このとき、ＴＰＴ素子２０のエッチング
ストッパ層６上ではコンタクト層９が同時にエソチング
により除去され、ソース電極１３の下方の部分と、ドレ
イン電極１４の下方の部分とに分割された。

上記パターニングによって、第１図に示すように、ソー
ス電極配線ｌ２をゲート電極配線２ａ，２ｂと垂直に交
差するように形或した。ソース電極配線１２はＴＦＴ素
子２０を介して、後工程で形成される絵素電極ｌ５に接
続される。一方、表示部３０の外側では、第一の短絡線
１１ａ及び第二の短絡線１ｌｂを共にゲート電極配線２
ａ１２ｂと垂直に交差するようにバターニングし、かつ
、第一の短絡線１１ａを第一のスルーホール１０ａを介
してゲート電極配線２ａに接続し、第二の短絡線１ｌｂ
を第二のスルーホール１ｏｂを介シテゲート電極配線２
　ｂ’に接続した。こうして、ある１本のゲート電極配
線に接続している短絡線と、そのゲー　ト電極配線に隣
接しているゲート電極配線に接続している短絡線とが互
いに異なるものとなるように、短絡線１１ａ，ｌｌｂを
形或した。

短絡線１１ａ，ｌｌｂ等のパターニング後、スッパソタ
リングにより基板全面に、厚さ１０００六のＩＴＯ膜１
６を堆積した。ＩＴＯ膜１６を所定の形状にバターニン
グし、絵素電極ｌ５を形成した。このとき、第一の短絡
線１１ａ１　第二の短絡線ｌｉｔ）、ソース電極配線ｌ
２、ソース電極１３、及びドレイン電極ｌ４を補強する
ため、これらの配線及び電極の上にもＩＴＯ膜１６を除
去せずに残した（第２Ａ図（ｄ）、第２Ｂ図（ｄ））。

このあと、通常の方法により、上記ガラス製基板１の全
面に配向膜を形成する工程、該配向膜のラピング工程、
対向電極が設けられた基板と該基板との貼り合わせ工程
、該基板間への液晶注入工程等を行った後、短絡線を除
去することなく、第一の短絡線ＩＩａ及び第二の短絡線
１ｌｂの各々に測定装置の測定用ブローブを接触させる
ことによって、第一の短絡線１１ａに接続されたゲート
電極配線２ａと第二の短絡線１ｌｂに接続されたゲート
電極配線２ｂとの間の抵抗測定検査やＴＰＴ素子の駆動
検査等を行った。これらの測定検査工程後、ウェット面
取り法により短絡線１１８１１ｌｂを除去した。その後
、通常の方法により、周辺回路の形成工程、液晶駆動用
ＩＣの搭載工程等を行い、アクティブマトリクス表示装
置を得た。

このように、本実施例では製造工程中に、全てのゲート
電極配線２ａを第一の短絡線１１ａによって短絡し、ま
た、全てのゲート電極配線２ｂを第二の短絡線１ｌｂに
よって短絡していたため、製造工程中に発生した静電気
の影響が綬和され、ゲート絶縁膜３の絶縁破壊及びＴＰ
Ｔ素子２０の特性劣化が防止された。このため、液晶表
示装置の製造歩留りが向上した。

また、隣接するゲート電極配線２ａ，２ｂの各々を異な
る短絡線に接続していたため、測定検査工程前に短絡線
を除去することなく、隣接するデート電極配線２ａ，２
ｂ間に異なる電位を与えることができた。このため、検
査工程の際、第一の短絡線１１ａ及び第二の短絡線１ｌ
ｂの各々に測定装置の測定用プローブを接触させ、各々
の短絡線に異なる電気信号を与えることによって、第一
の短絡線１１ａに接続された全てのゲート電極配線２ａ
と第二の短絡線１ｌｂに接続された全てのゲート電極配
線２ｂとの間の抵抗測定を一度に行うことができた。従
って、ゲート絶縁膜３の絶縁性不良やゲート電極配線２
ａ、２ｂの形状不良等によって、何れかの隣接するゲー
ト電極配線２ａ，２ｂ間にリーク電流が発生した場合、
上記抵抗測定によって容易に該不良を検出することがで
きた。

また、隣接するゲート電極配線２ａ、２ｂの一方を電極
の一つとする補助蓄積容量が設けられた構造（Ｃｓ　Ｏ
ｎ　Ｇａｔｅ構造）を有する液晶表示装置の製造方法に
おいても、上記実施例と同様にして第一及び第二の短絡
線を形或することによって、該短絡線を除去することな
く、隣接する走査線に異なる電気信号を入力して多数の
スイッチング素子を同時に駆動させることができ、液晶
表示の検査を効率的に実施することが可能である。

なお、上記短絡線とは別に、上記短絡線と同様の複数の
短絡線を、ソース電極配線１２に接続するようにして形
成すれば、その短絡線を除去することなく、隣接するソ
ース電極配線１２の各々に異なる電気信号を与えること
ができ、ソース電極記線１２間の抵抗測定検査等が可能
となる。この短絡線は、ゲート電極配線２ａ，２ｂを形
成する際に、ゲート電極となるＴａ等の金属膜を所定形
状にバターニングすることによって形成することができ
る。該短絡線とソース電極配線１２との接続は、上記実
施例と同様にしてゲート絶縁膜３に形成するスルーホー
ルを介して行う。

また、前述の実施例では短絡線を第一の短絡線と第二の
短絡線として２本形威したが、隣接する配線の各々を異
なる３本以上の短絡線の何れかに接続し、それによって
、隣接する配線間に異なる電気信号を与える測定検査を
行ってもよい。

また、従来の短絡線であるショートリング２５（第４図
参照）を、本実施例で形成した短絡線１ｌａ，ｌｌｂと
併用することも可能である。ただし、このショートリン
グ２５は、従来の方法のように測定検査工程前に除去さ
れる。

（発明の効果） このように本発明によれば、製造工程中に走査線である
第一の配線及び信号線である第二の配線の少なくとも一
方の配線を短絡線によって短絡するため、製造工程中に
発生する静電気による配線間絶縁膜の絶縁破壊及びスイ
ッチング素子の特性劣化を防止することができ、液晶表
示装置の製造歩留りを向上させることができる。

また、隣接する配線の各々を異なる短絡線に接続してい
ることによって、該配線間の抵抗測定やスイッチング素
子の特性測定等の製造工程途中に行う測定検査工程の際
、隣接する配線間に異なる電気信号を与えることができ
る。このため、短絡線を除去することなく、隣接する配
線間の抵抗測定検査を容易に行うことができる。従って
、配線間絶縁膜の絶縁性不良等によって、何れかの隣接
する配線間にリーク電流が発生した場合、容易に該不良
を検出することができる。

また、隣接する走査線の一方を電極の一つとする補助蓄
積容量が設けられた液晶表示装置を製造する方法に於て
、検査工程の際、短絡線を除去せずに隣接する走査線に
異なる電気信号を入力して多数のスイソチング素子を同
時に駆動させることができ、液晶表示装置の検査工程を
効率的に実施することができる。

４．　　　　　の　　　　な！　Ｂ 第１図は実施例で形成した短絡線等の要部を示す平面図
、第２Ａ図（ａ）〜（ｄ）は実施例を第１図のＡ−Ａ線
に沿った断面で説明するための図、第２Ｂ図（ａ）〜（
ｌは実施例を第１図のＢ〜Ｂ線に沿った断面で説明する
ための図、第３図は実施例で形威した装置を模式的に示
す平面図、第４図は従来例で形成した装置を模式的に示
す平面図である。

１・・・ガラス製基板、２、２ａ，２ｂ・・・ゲート電
極配線、３・・・ゲート絶縁膜、４・・・ａ−Ｓｌ（１
）層、５・・・ＳＩＮＸ層、６・・・エッチングストノ
バ層、７・・・ａ−Ｓ１（ｎ”）層、８・・・チャネル
部半導体層、９・・・コンタクト層、１０ａ・・・第一
のスルーホール、１０ｂ・・・第二のスルーホール、１
１ａ・・・第一ノ短絡線、ｌｌｂ・・・第二の短絡線、
１２・・・ソース電極記線、１３・・・ソース電極、１
４・・・ドレイン電極、１５・・・絵素電極、１６・・
・ＩＴＯ膜、２０・・・ＴＦＴ素子、２５・・・ショー
トリング、３０・・・表示部。

以上

Claims (1)

1. 【特許請求の範囲】 １、少なくとも一方が透光性を有する一対の基板の間に
   印加電圧に応答して光学的特性が変調される表示媒体が
   挿入されており、該一対の基板の何れか一方の基板上に
   走査線である複数本の第一の配線と信号線である複数本
   の第二の配線とが互いに交差するように配されたアクテ
   ィブマトリクス表示装置の製造方法に於て、 該一方の基板上に該第一の配線及び該第二の配線の少な
   くとも一方の配線を短絡させる複数本の短絡線を、該第
   一の配線及び該第二の配線のうちの任意の一本の配線に
   接続する短絡線と該任意の一本の配線に隣接する配線に
   接続する短絡線とが異なるものとなるようにして形成す
   る工程と、該複数本の短絡線のうちの少なくとも２本に
   異なる電気信号を入力し、該短絡線を介して該電気信号
   が入力された該配線間の電気特性を測定検査する工程と
   、 該短絡線を除去する工程と、 を包含するアクティブマトリクス表示装置の製造方法。