JP2008015367A - 表示装置 - Google Patents

Abstract

【課題】信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することを目的とする。
【解決手段】 表示装置において、アクティブエリアの検査を行うための検査部は、アクティブエリアの検査を行う際に検査信号が供給される主要部５５Ａ、及び、主要部５５Ａから離間した島状の電極部５５Ｂを有する検査用配線５５と、主要部５５Ａと信号供給配線との間に配置され電極部５５Ｂをゲート電極とする薄膜トランジスタからなるスイッチング素子６１及び６２と、検査用配線とは絶縁層を介して異なる層に配置されるとともに画素電極と同一材料によって形成され絶縁層に形成されたコンタクトホールを介して主要部５５Ａと電極部５５Ｂとを電気的に接続するジャンバー部Ｊと、を備えたことを特徴とする。
【選択図】 図４

Description

この発明は、表示装置に係り、特に、品質に関わる検査を行うための検査部を備えた表示装置に関する。

液晶表示装置などの表示装置は、マトリクス状の画素によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、アクティブエリアの外周に引き出されている。

このような表示装置においては、光透過性を有する基板として絶縁物であるガラスが用いられているため、このガラスの帯電による素子の静電破壊によって製造歩留まりの低下を招くおそれがある。このような課題に対して、特許文献１によれば、アクティブエリアに備えられたゲート電極配線を画素毎に分断し、層間絶縁膜上の信号電極配線と同一材料の導電膜によって電気的に接続する技術が提案されている。
特開２００５−１３４４４６号公報

この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することにある。

この発明の態様による表示装置は、
それぞれ画素電極を備えた複数の画素、及び、各画素に駆動信号を供給するための複数の信号供給配線を有するアクティブエリアと、
前記アクティブエリア外に配置され、前記アクティブエリアの検査を行うための検査部と、を備え、
前記検査部は、
前記アクティブエリアの検査を行う際に検査信号が供給される主要部、及び、主要部から離間した島状の電極部を有する検査用配線と、
前記主要部と前記信号供給配線との間に配置され、前記電極部をゲート電極とする薄膜トランジスタからなるスイッチング素子と、
前記検査用配線とは絶縁層を介して異なる層に配置されるとともに前記画素電極と同一材料によって形成され、前記絶縁層に形成されたコンタクトホールを介して前記主要部と前記電極部とを電気的に接続するジャンバー部と、
を備えたことを特徴とする。

この表示装置によれば、離間した主要部と電極部とをジャンパー部により電気的に接続した構造の検査用配線を適用したことにより、検査用配線の帯電が抑制され、配線間でのショートの発生を防止することが可能となる。このため、検査部におけるスイッチング素子などの静電破壊を防止することができ、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能となる。

この発明によれば、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能な検査部を備えた表示装置を提供することができる。

以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。

図１及び図２に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これら一対の基板の間に光変調層として保持された液晶層５と、によって構成されている。この液晶表示パネル１は、画像を表示する略矩形状のアクティブエリア６を備えている。このアクティブエリア６は、マトリクス状に配置された複数の画素ＰＸや、各画素ＰＸに駆動信号を供給する複数の信号供給配線などを有している。

アレイ基板３は、光透過性を有するガラスなどの絶縁基板８１を用いて構成され、アクティブエリア６に配置された信号供給配線として、例えば、画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）や、画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。これら走査線Ｙ及び信号線Ｘは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板３は、アクティブエリア６において、これらの走査線Ｙと信号線Ｘとの交差部付近において画素ＰＸ毎に配置されたスイッチング素子７、このスイッチング素子７に接続された画素電極８などを備えている。

スイッチング素子７は、薄膜トランジスタ（ＴＦＴ）などによって構成されている。このスイッチング素子７は、半導体層７ＳＣ、ゲート電極７Ｇ、ソース電極７Ｓ、及び、ドレイン電極７Ｄを有している。

半導体層７ＳＣは、絶縁基板８１を覆うアンダーコート層８２上に配置されている。この半導体層７ＳＣは、例えば多結晶シリコン薄膜によって形成されている。アンダーコート層８２は、窒化シリコン膜や酸化シリコン膜などによって形成されている。半導体層７ＳＣは、ゲート絶縁層８３によって覆われている。

ゲート電極７Ｇは、ゲート絶縁層８３上に配置されている。このゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。ゲート絶縁層８３は、例えば酸化シリコン膜によって形成されている。ゲート電極７Ｇは、第１絶縁層８４によって覆われている。

ソース電極７Ｓ及びドレイン電極７Ｄは、第１絶縁層８４上に配置されている。ソース電極７Ｓは、ゲート絶縁層８３及び第１絶縁層８４を貫通するコンタクトホール８５を介して半導体層７ＳＣのソース領域にコンタクトしているとともに、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。ドレイン電極７Ｄは、ゲート絶縁層８３及び第１絶縁層８４を貫通するコンタクトホール８６を介して半導体層７ＳＣのドレイン領域にコンタクトしている。第１絶縁層８４は、窒化シリコン膜や酸化シリコン膜などの無機系材料によって形成されている。ソース電極７Ｓ及びドレイン電極７Ｄは、第２絶縁層８７によって覆われている。この第２絶縁層８７は、窒化シリコン膜や酸化シリコン膜などの無機系材料によって形成されている。

画素電極８は、第２絶縁層８７上に配置されている。この画素電極８は、第２絶縁層８７を貫通するコンタクトホール８８を介してドレイン電極７Ｄに電気的に接続されている。この画素電極８は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する金属材料によって形成される。また、画素電極８は、対向基板４側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム（Ａｌ）などの光反射性を有する金属材料によって形成される。このような構成のアレイ基板３における少なくともアクティブエリア６の表面は、配向膜８９によって覆われている。

対向基板４は、光透過性を有するガラスなどの絶縁基板９１を用いて構成され、アクティブエリア６において、全画素ＰＸに共通の対向電極９などを備えている。この対向電極９は、ＩＴＯなどの光透過性を有する金属材料によって形成されている。このような構成の対向基板４における少なくともアクティブエリア６の表面は、配向膜９２によって覆われている。

これらのアレイ基板３及び対向基板４は、全画素ＰＸの画素電極８と対向電極９とを対向させた状態で配設され、これらの間にギャップを形成する。液晶層５は、アレイ基板３と対向基板４とのギャップに封止された液晶組成物によって形成されている。

カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。

液晶表示パネル１は、アクティブエリア６の外側に位置する外周部１０に、接続配線群２０、第１接続部３１及び第２接続部３２を備えている。第１接続部３１は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ＩＣチップ１１と接続可能である。第２接続部３２は、信号供給源として機能するフレキシブル・プリンテッド・サーキット（ＦＰＣ）と接続可能である。図１に示した例では、これら第１接続部３１及び第２接続部３２は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。駆動ＩＣチップ１１と第１接続部３１とは、例えば異方性導電膜を介して電気的及び機械的に接続される。

液晶表示パネル１の第１接続部３１に実装される駆動ＩＣチップ１１は、アクティブエリア６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘの少なくとも一部、及び、アクティブエリア６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙの少なくとも一部を有している。

接続配線群２０は、各信号供給配線とそれぞれ接続された複数の接続配線を備えている。すなわち、接続配線群２０は、信号供給配線の本数と同数あるいはそれ以上の数の接続配線Ｗを備えており、各走査線Ｙのそれぞれと接続された接続配線ＷＹ、及び、各信号線Ｘのそれぞれと接続された接続配線ＷＸを備えている。

このような構成により、走査線駆動部１１Ｙは、接続配線ＷＹを介して各走査線Ｙ（１、２、３、…）と電気的に接続されている。つまり、走査線駆動部１１Ｙから出力された駆動信号は、第１接続部３１及び各接続配線ＷＹを介して対応する各走査線Ｙ（１、２、３、…）に供給される。各行の各画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された走査信号に基づいてオン・オフ制御される。

また、信号線駆動部１１Ｘは、接続配線ＷＸを介して各信号線Ｘ（１、２、３、…）と電気的に接続されている。つまり、信号線駆動部１１Ｘから出力された駆動信号は、第１接続部３１及び各接続配線ＷＸを介して対応する各信号線Ｘ（１、２、３、…）に供給される。各列の各画素ＰＸに含まれるスイッチング素子７は、オンしたタイミングで対応する信号線Ｘから供給された映像信号を画素電極８に入力する。

アレイ基板３は、図３に示すように、接続配線群２０の配線不良、及び、アクティブエリア６における配線不良や画素ＰＸの表示品位など、アクティブエリア６での品質に関わる検査を行うための検査部４０を備えている。この検査部４０は、信号線駆動部１１Ｘに対応して設けられた信号線検査部４１、走査線駆動部１１Ｙに対応して設けられた走査線検査部４２、及び、各検査部４１、４２に検査用の信号を入力するためのパッド部４４を有している。

信号線検査部４１は、アクティブエリア６を検査する際に検査用の駆動信号が供給されるとともに接続配線群２０の接続配線ＷＸを介して各信号線Ｘに接続された信号線検査用駆動配線５１を備えている。また、信号線検査部４１は、各信号線Ｘ（１、２、…、ｎ）と信号線検査用駆動配線５１との間にスイッチング素子６１を備えている。さらに、信号線検査部４１は、アクティブエリア６を検査する際にスイッチング素子６１のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。つまり、信号線検査用駆動配線５１及び検査用制御配線５５は、信号線検査部４１において、アクティブエリア６を検査する際に検査用の信号が供給される検査用配線として機能する。

スイッチング素子６１は、薄膜トランジスタによって構成されている。各スイッチング素子６１のゲート電極６１Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチング素子６１のソース電極６１Ｓは、信号線検査用駆動配線５１に電気的に接続されている。さらに、各スイッチング素子６１のドレイン電極６１Ｄは、対応する接続配線を介して信号線Ｘに電気的に接続されている。

走査線検査部４２は、アクティブエリア６を検査する際に検査用の駆動信号が供給されるとともに接続配線群２０の接続配線ＷＹを介して各走査線Ｙに接続された走査線検査用駆動配線５２を備えている。また、走査線検査部４２は、各走査線Ｙ（１、２、…、ｍ）と走査線検査用駆動配線５２との間にスイッチング素子６２を備えている。さらに、走査線検査部４２は、アクティブエリア６を検査する際にスイッチング素子６２のオン・オフを制御する検査用の制御信号が供給される検査用制御配線５５を備えている。この検査用制御配線５５は、信号線検査部４１と共通である。つまり、走査線検査用駆動配線５２及び検査用制御配線５５は、走査線検査部４２において、アクティブエリア６を検査する際に検査用の信号が供給される検査用配線として機能する。

スイッチング素子６２は、薄膜トランジスタによって構成されている。各スイッチング素子６２のゲート電極６２Ｇは、検査用制御配線５５に電気的に接続されている。また、各スイッチング素子６２のソース電極６２Ｓは、走査線検査用駆動配線５２に電気的に接続されている。さらに、各スイッチング素子６２のドレイン電極６２Ｄは、対応する接続配線を介して走査線Ｙに電気的に接続されている。

パッド部４４は、信号線検査用駆動配線５１の一端部に検査用の駆動信号の入力を可能とする入力パッド７１、走査線検査用駆動配線５２の一端部に検査用の駆動信号の入力を可能とする入力パッド７２、及び、検査用制御配線５５の一端部に検査用の制御信号の入力を可能とする入力パッド７５を備えている。

入力パッド７１から入力される駆動信号は、検査段階において、各画素ＰＸの画素電極８に書き込まれる検査信号である。入力パッド７２から入力される駆動信号は、検査段階において、各画素ＰＸのスイッチング素子７のオン・オフを制御するための検査信号である。入力パッド７５から入力される制御信号は、検査段階において、信号線検査部４１のスイッチング素子６１、及び、走査線検査部４２のスイッチング素子６２のオン・オフを制御するための検査信号である。

接続配線群２０の接続配線ＷＸ及びＷＹは、それぞれの中途部に駆動ＩＣチップ１１との接続を可能とする接続パッドＰＤを備えている。

上述したような構成の液晶表示装置によれば、接続配線群における配線間でのショートや各配線の断線といった配線不良、さらには、アクティブエリア６における配線不良といったパネル上での配線不良を確実に検出することが可能となる。

また、信号線検査部４１、及び、走査線検査部４２は、駆動ＩＣチップ１１が配置される領域に対応して、アレイ基板３の延在部１０Ａ上に配置されている。当然のことながら、信号線検査用駆動配線５１、走査線検査用駆動配線５２、及び、検査用制御配線５５は、駆動ＩＣチップ１１が配置される領域に対応して延在部１０Ａ上に配置されている。これらの検査用配線５１、５２、５５は、駆動ＩＣチップ１１の長手方向に沿って伸びている。つまり、これらの検査用配線５１、５２、５５は、駆動ＩＣチップ１１を実装した際に駆動ＩＣチップ１１に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査用配線を配置することが可能となる。

さらに、駆動ＩＣチップ１１を接続可能な接続パッドＰＤは、アクティブエリア６と検査部４０との間に配置されている。このため、アクティブエリア６での品質に関わる検査を行うための検査信号が検査部４０を介して供給される配線経路と、アクティブエリア６に画像を表示するための駆動信号（映像信号及び走査信号）が駆動ＩＣチップ１１から供給される配線経路とが一致する。したがって、検査部４０を介した検査により良品と判定された液晶表示パネル１に、正常と判定された駆動ＩＣチップ１１を実装することにより、信頼性の高い液晶表示装置を提供することが可能となる。

上述したような構成の表示装置においては、その製造過程において帯電した電荷が比較的設置面積の大きな配線に蓄積しやすい。特に、信号線検査用駆動配線５１、走査線検査用駆動配線５２、検査用制御配線５５などの検査用配線は、アクティブエリア６内における各種信号供給配線と比較して広い線幅を有し、しかも、長い配線長を有するため、設置面積が大きく、電荷が蓄積しやすい。特に、アクティブエリア６のスイッチング素子７がそれぞれ１画素のスイッチング能力を備えていれば良いのに対して、検査部４０に配置されるスイッチング素子６１、６２は、１素子で信号供給配線に接続されている全ての画素に信号を供給する能力が要求されるため、スイッチング素子７より大型であり、電荷が蓄積しやすい。

蓄積した電荷は、配線の終端部や屈曲部に集中しやすく、隣接する他の導電層（配線や電極など）との間で静電放電を発生する原因となる。また、同一層内の隣接配線の場合だけではなく、絶縁層を介して重なる隣の導電層の配線が静電放電を発生する原因になることも少なくない。このような静電放電は、絶縁状態を維持すべき隣接する配線との間でのショートや、隣接する配線の断線、また絶縁層を介して重なる隣の導電層上の配線のショートや断線を招くおそれがある。

そこで、この実施の形態に係る表示装置においては、検査部４０は、以下のように構成されている。

すなわち、図４及び図５に示すように、検査部４０は、検査用配線として検査用制御配線５５を備えている。この検査用制御配線５５は、検査信号が供給される主要部５５Ａ、及び、主要部５５Ａから離間した島状の電極部５５Ｂを有している。このような検査用制御配線５５は、ゲート絶縁層８３上に配置され、アクティブエリア６の走査線Ｙなどとともに形成されている。

スイッチング素子６１は、主要部５５Ａと信号供給配線である信号線Ｘとの間に配置されている。スイッチング素子６２は、主要部５５Ａと信号供給配線である走査線Ｙとの間に配置されている。これらのスイッチング素子６１及び６２は、基本的に同一構造であるため、スイッチング素子６１を例により詳細な構造について説明する。

このスイッチング素子６１は、半導体層６１ＳＣを備えている。半導体層６１ＳＣは、絶縁基板８１を覆うアンダーコート層８２上に配置されている。この半導体層６１ＳＣは、例えば多結晶シリコン薄膜によって形成されている。半導体層６１ＳＣは、ゲート絶縁層８３によって覆われている。

検査用制御配線５５の電極部５５Ｂは、スイッチング素子６１のゲート電極６１Ｇ（あるいはスイッチング素子６２のゲート電極６２Ｇ）として機能する。このような電極部５５Ｂ及び主要部５５Ａを有する検査用制御配線５５は、第１絶縁層８４によって覆われている。

ソース電極６１Ｓ及びドレイン電極６１Ｄは、第１絶縁層８４上に配置されている。ソース電極６１Ｓは、ゲート絶縁層８３及び第１絶縁層８４を貫通するコンタクトホール８５を介して半導体層６１ＳＣのソース領域にコンタクトしているとともに、信号線検査用駆動配線５１に電気的に接続されている。ドレイン電極６１Ｄは、ゲート絶縁層８３及び第１絶縁層８４を貫通するコンタクトホール８６を介して半導体層６１ＳＣのドレイン領域にコンタクトしているとともに、信号線Ｘ（詳細には接続配線ＷＸを介して信号線Ｘ）に電気的に接続されている。

なお、スイッチング素子６２のソース電極６２Ｓ及びドレイン電極６２Ｄも同様に構成されており、ソース電極６２Ｓは、走査線検査用駆動配線５２に電気的に接続されており、また、ドレイン電極６２Ｄは走査線Ｙ（詳細には接続配線ＷＹを介して走査線Ｙ）に電気的に接続されている。

これらのソース電極６１Ｓ（及び６２Ｓ）及びドレイン電極６１Ｄ（及び６２Ｄ）は、第２絶縁層８７によって覆われている。

このような検査用制御配線５５においては、離間した主要部５５Ａと電極部５５Ｂとは、ジャンパー部Ｊを介して電気的に接続されている。すなわち、このジャンパー部Ｊは、検査用制御配線５５とは絶縁層（すなわち、第１絶縁層８４及び第２絶縁層８７）を介して異なる層に配置され、画素電極８と同一材料（例えば光透過性を有する金属材料や、光反射性を有する金属材料）によって形成されている。このようなジャンパー部Ｊは、絶縁層に形成されたコンタクトホールＣＨ１及びＣＨ２のそれぞれを介して主要部５５Ａと電極部５５Ｂとを電気的に接続している。コンタクトホールＣＨ１は、第１絶縁層８４及び第２絶縁層８７を主要部５５Ａまで貫通するものであり、また、コンタクトホールＣＨ２は、第１絶縁層８４及び第２絶縁層８７を電極部５５Ｂまで貫通するものである。

このような構成によれば、比較的設置面積の大きな検査用配線、特に、検査用制御配線５５の面積を小さくすることができ、検査用配線の帯電を抑制することができる。このため、隣接する配線間でのショートの発生を防止することが可能となる。したがって、検査部４０におけるスイッチング素子などの静電破壊を防止することができ、信頼性試験における不良の発生及び製造歩留まりの低下を防止することが可能となる。

上述したような構成の液晶表示装置は、以下のようにして製造される。

すなわち、絶縁基板８１上にアンダーコート層８２を形成した後、このアンダーコート層８２上にアモルファスシリコン膜を成膜する。このアモルファスシリコン膜をアニールすることにより多結晶シリコン薄膜を形成した後、この多結晶シリコン薄膜を島状にパターニングすることにより、アクティブエリア６のスイッチング素子７、検査部４０のスイッチング素子６１及び６２などの半導体層を形成する。その後、この半導体層を覆うゲート絶縁層８３を形成する。

続いて、ゲート絶縁層８３上に金属薄膜を成膜した後、この金属薄膜をパターニングすることにより、アクティブエリア６の走査線Ｙやスイッチング素子７のゲート電極７Ｇなどを形成する。このとき、検査部４０においては、主要部５５Ａ及びこの主要部５５Ａとは離間した電極部５５Ｂ（スイッチング素子６１のゲート電極６１Ｇ及びスイッチング素子６２のゲート電極６２Ｇとして機能する）を有する検査用制御配線５５なども同時に形成する。

続いて、ゲート電極７Ｇや電極部５５Ｂをマスクとして、各スイッチング素子の半導体層にイオン注入などでドーパントを注入した後、このドーパントを活性化させてソース領域及びドレイン領域を形成する。この後、走査線Ｙやゲート電極７Ｇ、さらには検査用制御配線５５などを覆う第１絶縁層８４を形成する。

続いて、ゲート絶縁層８３及び第１絶縁層８４をパターニングすることにより、スイッチング素子７、６１及び６２の半導体層のソース領域及びドレイン領域まで貫通するコンタクトホール８５及び８６をそれぞれ形成する。この後、第１絶縁層８４上に金属薄膜を形成した後、この金属薄膜をパターニングすることにより、アクティブエリア６の信号線Ｘや、コンタクトホール８５及び８６のそれぞれを介して半導体層にコンタクトした電極、すなわち、スイッチング素子７、６１及び６２のソース電極及びドレイン電極などを形成する。

続いて、信号線Ｘやソース電極及びドレイン電極などを覆う第２絶縁層８７を形成する。その後、アクティブエリア６において、第２絶縁層８７をパターニングすることにより、スイッチング素子７のドレイン電極７Ｄまで貫通するコンタクトホール８８を形成すると同時に、検査部４０において、第１絶縁層８４及び第２絶縁層８７をパターニングすることにより、検査用制御配線５５の主要部５５Ａ及び電極部５５Ｂまでそれぞれ貫通するコンタクトホールＣＨ１及びＣＨ２をそれぞれ形成する。

この後、第２絶縁層８７上に画素電極８を形成するための金属薄膜を形成した後、この金属薄膜をパターニングする。これにより、アクティブエリア６において、コンタクトホール８８を介してドレイン電極７Ｄにコンタクトした画素電極８を形成すると同時に、検査部４０において、コンタクトホールＣＨ１を介して主要部５５ＡにコンタクトするとともにコンタクトホールＣＨ２を介して電極部５５Ｂにコンタクトしたジャンパー部Ｊを形成する。さらに、少なくともアクティブエリア６において画素電極８上に配向膜８９を形成してアレイ基板３を製造する。

続いて、別工程にて製造した対向基板４をその配向膜９２がアレイ基板３の配向膜８９側に対向させて貼り合せた後、これらのアレイ基板３と対向基板４との間に液晶材料を封止して液晶層５を形成する。さらに、これらのアレイ基板３や対向基板４に様々な部材を取り付けて液晶表示装置とする。

上述したように、検査用制御配線５５の面積を小さくすることにより、製造過程での検査用制御配線の帯電を抑制することが可能となる。また、検査用制御配線５５の主要部５５Ａと電極部５５Ｂとを電気的に接続するにあたり、アクティブエリア６のスイッチング素子７と画素電極８との電気的接続を可能とするためのコンタクトホール８８を形成する工程、すなわち第２絶縁層８７のパターニング工程において、第２絶縁層８７と同様の無機系材料からなる第１絶縁層８４も同時にパターニングすることにより、コンタクトホールＣＨ１及びＣＨ２も形成可能である。また、画素電極８を形成する工程において、ジャンパー部Ｊも同時に形成可能である。このため、主要部５５Ａと電極部５５Ｂとが離間した構造の検査用制御配線５５を適用したときに、これらの主要部５５Ａと電極部５５Ｂとを電気的に接続するための別途の工程が不要であり、製造コストの増大が抑制される。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。

図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。 図２は、図１に示した液晶表示パネルにおけるアクティブエリアの断面構造を概略的に示す図である。 図３は、図１に示した液晶表示パネルにおける検査部の構成を概略的に示す図である。 図４は、図３に示した検査部において、検査用制御配線とスイッチング素子との接続構造を説明するための図である。 図５は、図４に示した検査用制御配線及びスイッチング素子をＡ−Ａ線で切断したときの断面構造を概略的に示す図である。

符号の説明

ＰＸ…画素 Ｙ…走査線 Ｘ…信号線 ＷＹ…接続配線 ＷＸ…接続配線 Ｊ…ジャンパー部 １…液晶表示パネル ＣＨ１…コンタクトホール ＣＨ２…コンタクトホール ３…アレイ基板 ４…対向基板 ５…液晶層 ６…アクティブエリア ７…スイッチング素子 ８…画素電極 ９…対向電極 １１…駆動ＩＣチップ １１Ｘ…信号線駆動部 １１Ｙ…走査線駆動部 ２０…接続配線群 ４０…検査部 ４１…信号線検査部 ４２…走査線検査部 ４４…パッド部 ５１…信号線検査用駆動配線 ５２…走査線検査用駆動配線 ５５…検査用制御配線 ５５Ａ…主要部 ５５Ｂ…電極部 ６１…スイッチング素子 ６２…スイッチング素子 ８１…絶縁基板 ８２…アンダーコート層 ８３…ゲート絶縁層 ８４…第１絶縁層 ８５…コンタクトホール ８６…コンタクトホール ８７…第２絶縁層 ８８…コンタクトホール

Claims (6)

1. それぞれ画素電極を備えた複数の画素、及び、各画素に駆動信号を供給するための複数の信号供給配線を有するアクティブエリアと、
   前記アクティブエリア外に配置され、前記アクティブエリアの検査を行うための検査部と、を備え、
   前記検査部は、
   前記アクティブエリアの検査を行う際に検査信号が供給される主要部、及び、主要部から離間した島状の電極部を有する検査用配線と、
   前記主要部と前記信号供給配線との間に配置され、前記電極部をゲート電極とする薄膜トランジスタからなるスイッチング素子と、
   前記検査用配線とは絶縁層を介して異なる層に配置されるとともに前記画素電極と同一材料によって形成され、前記絶縁層に形成されたコンタクトホールを介して前記主要部と前記電極部とを電気的に接続するジャンバー部と、
   を備えたことを特徴とする表示装置。
2. 前記絶縁層は、前記検査用配線を覆う無機系材料によって形成された第１絶縁層と、前記第１絶縁層上に配置された前記スイッチング素子のソース電極及びドレイン電極を覆う無機系材料によって形成された第２絶縁層と、からなり、前記コンタクトホールがこれらの第１絶縁層及び第２絶縁層を貫通することを特徴とする請求項１に記載の表示装置。
3. 前記検査用配線は、前記スイッチング素子のオン・オフを制御する検査用の制御信号が供給される配線であることを特徴とする請求項１に記載の表示装置。
4. 前記アクティブエリアは、アレイ基板と対向基板との間に液晶層を保持した液晶表示パネルに備えられたことを特徴とする請求項１に記載の表示装置。
5. 前記検査用配線は、前記対向基板の端部より外方に延在した前記アレイ基板の延在部上に配置されたことを特徴とする請求項４に記載の表示装置。
6. さらに、前記検査用配線が配置された領域に対応して配置された駆動ＩＣチップを備えたことを特徴とする請求項５に記載の表示装置。

Images