JP4886278B2

JP4886278B2 - 表示装置

Info

Publication number: JP4886278B2
Application number: JP2005337278A
Authority: JP
Inventors: 洋平木村
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2005-11-22
Filing date: 2005-11-22
Publication date: 2012-02-29
Anticipated expiration: 2025-11-22
Also published as: JP2007140378A

Description

この発明は、表示装置に係り、特に、アクティブエリアの外周に高密度に配置された配線を備える表示装置に関する。

液晶表示装置などの表示装置は、マトリクス状の画素（pixel）によって構成されたアクティブエリアを備えている。このアクティブエリアは、画素の行方向に沿って延在する複数の走査線、画素の列方向に沿って延在する複数の信号線、これら走査線と信号線との交差部付近に配置されたスイッチング素子、スイッチング素子に接続された画素電極などを備えている。これら各走査線及び各信号線は、アクティブエリアの外周に引き出されている。

近年では、高精細化による画素数の増加及び狭額縁化の要求に伴い、アクティブエリア及びアクティブエリアの外周において、走査線や信号線などの各種配線は、細い線幅でしかも僅かな隙間で隣接するように配置する必要がある。しかしながら、各種配線の線幅及び配線間隙間を狭めることには、パターン形成精度や製造歩留まりの制約から限界がある。つまり、配線間でのショートや各配線の断線などといった配線不良の発生を抑制しつつ、限られたスペースに高密度で配線を形成することは極めて困難である。

表示装置に備えられる各種配線の断線を検査する技術として特許文献１に記載の技術が知られている。また、これらの各種配線間でのリークを検出する技術として特許文献２に記載の技術が知られている。
特開２００１−３２４７２１号公報特開２００３−３１６２９３号公報

この発明は、上述した問題点に鑑みなされたものであって、その目的は、信頼性試験における不良・問題の発生試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することにある。

本実施形態によれば、
マトリクス状の画素によって構成され、画素の行方向に沿ってそれぞれ延在する第１乃至第４走査線を備えたアクティブエリアと、前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線のうちの前記第１走査線に接続された第１接続配線、及び、前記奇数番走査線のうちの前記第３走査線に接続された第３接続配線と、前記アクティブエリア外に配置され、前記第１接続配線及び前記第３接続配線とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線のうちの前記第２走査線に接続された第２接続配線、及び、前記偶数番走査線のうちの前記第４走査線に接続された第４接続配線と、走査線検査部と、を備え、前記走査線検査部は、前記第１接続配線及び前記第２接続配線に接続される第１検査用配線と、前記第１接続配線に隣接する前記第３接続配線及び前記第２接続配線に隣接する前記第４接続配線に接続された第２検査用配線と、前記第１接続配線及び前記第２接続配線と前記第１検査用配線との間、及び、前記第３接続配線及び前記第４接続配線と前記第２検査用配線との間にそれぞれ備えられたスイッチ素子と、前記スイッチ素子のオン・オフを制御するためのスイッチ信号が入力される共通のスイッチ信号線と、を備えたことを特徴とする表示装置が提供される。

本実施形態によれば、
マトリクス状の画素によって構成され、画素の行方向に沿ってそれぞれ延在する第１乃至第４走査線を備えたアクティブエリアと、前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線のうちの前記第１走査線に接続された第１接続配線、及び、前記奇数番走査線のうちの前記第３走査線に接続された第３接続配線と、前記アクティブエリア外に配置され、前記第１接続配線及び前記第３接続配線とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線のうちの前記第２走査線に接続された第２接続配線、及び、前記偶数番走査線のうちの前記第４走査線に接続された第４接続配線と、走査線検査部と、を備え、前記走査線検査部は、前記第１接続配線に接続された第１検査用配線と、前記第２接続配線に接続された第２検査用配線と、前記第１接続配線に隣接する前記第３接続配線に接続された第３検査用配線と、前記第２接続配線に隣接する前記第４接続配線に接続された第４検査用配線と、前記第１接続配線と前記第１検査用配線との間、前記第２接続配線と前記第２検査用配線との間、前記第３接続配線と前記第３検査用配線との間、及び、前記第４接続配線と前記第４検査用配線との間にそれぞれ備えられたスイッチ素子と、前記スイッチ素子のオン・オフを制御するためのスイッチ信号が入力される共通のスイッチ信号線と、を備えたことを特徴とする表示装置が提供される。

この発明によれば、信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線を可能とする表示装置を提供することができる。

以下、この発明の一実施の形態に係る表示装置について図面を参照して説明する。

図１に示すように、表示装置の一例としての液晶表示装置は、略矩形平板状の液晶表示パネル１を備えている。この液晶表示パネル１は、一対の基板すなわちアレイ基板３及び対向基板４と、これら一対の基板の間に光変調層として保持された液晶層５によって構成されている。この液晶表示パネル１は、画像を表示する略矩形状のアクティブエリア６を備えている。このアクティブエリア６は、マトリクス状に配置された複数の画素ＰＸや、各画素ＰＸに駆動信号を供給する複数の信号供給配線などによって構成されている。

アレイ基板３は、アクティブエリア６に配置された信号供給配線として、例えば、画素ＰＸの行方向に沿って延在する複数の走査線Ｙ（１、２、３、…、ｍ）や、画素ＰＸの列方向に沿って延在する複数の信号線Ｘ（１、２、３、…、ｎ）などを備えている。これら走査線Ｙ及び信号線Ｘは、絶縁層を介して互いに異なる層に配置されている。また、アレイ基板３は、アクティブエリア６において、これらの走査線Ｙと信号線Ｘとの交差部付近において画素ＰＸ毎にスイッチング素子７を配置し、このスイッチング素子７に接続された画素電極８などを備えている。

スイッチング素子７は、例えば、薄膜トランジスタ（ＴＦＴ）などで構成されている。このスイッチング素子７のゲート電極７Ｇは、対応する走査線Ｙに電気的に接続されている（あるいは走査線と一体に形成されている）。スイッチング素子７のソース電極７Ｓは、対応する信号線Ｘに電気的に接続されている（あるいは信号線と一体に形成されている）。スイッチング素子７のドレイン電極７Ｄは、対応する画素ＰＸの画素電極８に電気的に接続されている（あるいは画素電極と一体に形成されている）。

画素電極８は、バックライト光を選択的に透過して画像を表示する透過型の液晶表示装置においては、インジウム・ティン・オキサイド（ＩＴＯ）などの光透過性を有する金属材料によって形成される。また、画素電極８は、対向基板４側から入射する外光を選択的に反射して画像を表示する反射型の液晶表示装置においては、アルミニウム（Ａｌ）などの光反射性を有する金属材料によって形成される。

対向基板４は、アクティブエリア６において、全画素ＰＸに共通の対向電極９などを備えている。この対向電極９は、ＩＴＯなどの光透過性を有する金属材料によって形成されている。これらアレイ基板３及び対向基板４は、全画素ＰＸの画素電極８と対向電極９とを対向させた状態で配設され、これらの間に隙間を形成する。液晶層５は、アレイ基板３と対向基板４との隙間に封止された液晶組成物によって形成されている。

カラー表示タイプの液晶表示装置では、液晶表示パネル１は、複数種類の画素、例えば赤（Ｒ）を表示する赤色画素、緑（Ｇ）を表示する緑色画素、青（Ｂ）を表示する青色画素を有している。すなわち、赤色画素は、赤色の主波長の光を透過する赤色カラーフィルタを備えている。緑色画素は、緑色の主波長の光を透過する緑色カラーフィルタを備えている。青色画素は、青色の主波長の光を透過する青色カラーフィルタを備えている。これらのカラーフィルタは、アレイ基板３または対向基板４の主面に配置される。

液晶表示パネル１は、アクティブエリア６の外側に位置する外周部１０に、接続配線群２０、第１接続部３１及び第２接続部３２を備えている。第１接続部３１は、信号供給配線に駆動信号を供給する信号供給源として機能する駆動ＩＣチップ１１と接続可能である。第２接続部３２は、信号供給源として機能するフレキシブル・プリンテッド・サーキット（ＦＰＣ）と接続可能である。図１に示した例では、これら第１接続部３１及び第２接続部３２は、対向基板４の端部４Ａより外方に延在したアレイ基板３の延在部１０Ａ上に配置されている。駆動ＩＣチップ１１と第１接続部３１とは、例えば異方性導電膜を介して電気的及び機械的に接続される。

液晶表示パネル１の第１接続部３１に実装される駆動ＩＣチップ１１は、アクティブエリア６の各信号線Ｘに駆動信号（映像信号）を供給する信号線駆動部１１Ｘの少なくとも一部、及び、アクティブエリア６の各走査線Ｙに駆動信号（走査信号）を供給する走査線駆動部１１Ｙの少なくとも一部を有している。

第１接続部３１及び第２接続部３２は、信号供給配線に供給される駆動信号を入力するための複数の入力端子を備えている。特に、第１接続部３１は、図２に示すように、信号供給配線の本数と同数あるいはそれ以上の数の入力端子４０を備えている。すなわち、第１接続部３１は、駆動ＩＣチップ１１の走査線駆動部１１Ｙに対応して接続されるＹ接続部３１Ｙ、及び、信号線駆動部１１Ｘに対応して接続されるＸ接続部３１Ｘを有している。Ｙ接続部３１Ｙは、走査線Ｙの本数と同数あるいはそれ以上の数の入力端子４０Ｙを備えている。Ｘ接続部３１Ｘは、信号線Ｘの本数と同数あるいはそれ以上の数の入力端子４０Ｘを備えている。

接続配線群２０は、各信号供給配線とそれぞれ接続された複数の接続配線を備えている。すなわち、接続配線群２０は、信号供給配線の本数と同数あるいはそれ以上の数の接続配線Ｗを備えており、各走査線Ｙのそれぞれと接続された接続配線ＷＹ、及び、各信号線Ｘのそれぞれと接続された接続配線ＷＸを備えている。接続配線ＷＹのそれぞれの中途部は、Ｙ接続部３１Ｙの各入力端子４０Ｙに接続されている。接続配線ＷＸのそれぞれの中途部は、Ｘ接続部３１Ｘの各入力端子４０Ｘに接続されている。図１に示した例では、各入力端子４０Ｙと各走査線Ｙとの間の接続配線ＷＹは、外周部１０の一端側１０Ｂに配置されている。

このような構成により、走査線駆動部１１Ｙは、接続配線ＷＹを介して各走査線Ｙ（１、２、３、…）と電気的に接続されている。つまり、走査線駆動部１１Ｙから出力された駆動信号は、第１接続部３１におけるＹ接続部３１Ｙの各入力端子４０Ｙに供給され、各接続配線ＷＹを介して対応する各走査線Ｙ（１、２、３、…）に供給される。各行の各画素ＰＸに含まれるスイッチング素子７は、対応する走査線Ｙから供給された走査信号に基づいてオン・オフ制御される。

また、信号線駆動部１１Ｘは、接続配線ＷＸを介して各信号線Ｘ（１、２、３、…）と電気的に接続されている。つまり、信号線駆動部１１Ｘから出力された駆動信号は、第１接続部３１におけるＸ接続部３１Ｘの各入力端子４０Ｘに供給され、各接続配線ＷＸを介して対応する各信号線Ｘ（１、２、３、…）に供給される。各列の各画素ＰＸに含まれるスイッチング素子７は、オンしたタイミングで対応する信号線Ｘから供給された映像信号を画素電極８に入力する。

上述したような構成の表示装置においては、近年、高精細化による画素数の増加とともに狭額縁化の要求に伴い、隣接する配線間でのショートや各配線の断線を招くことなく、限られた額縁スペース（外周部１０）に高密度で配線を配置する必要性に迫られている。特に、接続配線ＷＹは、外周部１０の一端側１０Ｂにおける小スペースを利用して、各走査線Ｙとの接続のために引き回されており、高密度化への要望が大きい。

そこで、この実施の形態に係る表示装置においては、互いに隣接する接続配線は、絶縁層を介してそれぞれ異なる層に配置されている。すなわち、図３に示すように、一方向に並んで配置された第１接続配線５１、第２接続配線５２、第３接続配線５３、及び、第４接続配線５４のうち、第１接続配線５１及び第３接続配線５３は、絶縁層５０の下層に配置され、また、第２接続配線５２及び第４接続配線５４は、絶縁層５０の上層に配置されている。このような構成により、狭額縁化及び高密度配線が可能となる。

例えば、第１接続配線５１、第２接続配線５２、第３接続配線５３、及び、第４接続配線５４の線幅をそれぞれａ１、ａ２、ａ３、及び、ａ４、これらの接続配線間の隙間をｂとしたとき、同一層に配置される接続配線のピッチ、たとえば第１接続配線５１と第３接続配線５３とのピッチとして、（ａ１＋ｂ）以上（ａ１＋ａ２＋２＊ｂ）以下に設定することが可能である。同様に、第２接続配線５２と第４接続配線５４とのピッチとして、（ａ２＋ｂ）以上（ａ２＋ａ３＋２＊ｂ）以下に設定することが可能である。このように、すべての接続配線を隙間ｂで同一層に配置した場合より狭額縁化及び配線の高密度化が可能となる。

つまり、額縁スペースの縮小及び額縁上に配置される接続配線の高密度化を可能としながら、隣接する接続配線間でのショートの発生を防止するのに十分な隙間及び各接続配線の断線の発生を防止するのに十分な線幅を確保できるため、信頼性試験における不良・問題の発生及び製造歩留まりの高い表示装置を提供することができる。

特に、図１に示したようなアクティブエリア６の片側から走査信号を供給するようなレイアウトにおいては、走査線Ｙに接続される接続配線ＷＹの高密度化が可能となり、外周部１０の一端側１０Ｂにおける額縁サイズを縮小することが可能となる。また、アクティブエリア６の両側から走査信号を供給するようなレイアウトにおいては、外周部１０の両端側における額縁サイズを縮小することが可能となる。

また、これらの２つの異なる層に互いに配置された第１乃至第４接続配線は、それぞれアクティブエリア６内の各種配線または電極などの金属材料をパターニングする工程で同時に形成可能である。例えば、第１接続配線５１及び第３接続配線５３は走査線Ｙと同一工程で形成し、第２接続配線５２及び第４接続配線５４は信号線Ｘと同一工程で形成可能である。つまり、このような多層構造の接続配線群を形成するにあたり、別途の工程が増えることがなく、製造歩留まりの悪化を招くことはない。

要するに、互いに隣接する第１接続配線５１及び第２接続配線５２は、これらをパターニングする際の解像度限界よりも小さな隙間をもって配置可能である。つまり、第１接続配線５１及び第２接続配線５２は、平面的に見たときに（すなわちアレイ基板の面内において）、重なることなく配置される。しかしながら、例え額縁サイズの小さい領域にこれらの接続配線を配置するために、平面的に見たときにこれらの接続配線が重なるように見えたとしても、これらの接続配線の間には絶縁層５０が介在しているため、これらの接続配線間でのショートの発生を防止することができる。

次に、接続配線の構造例について説明する。なお、ここでは、一例として、信号供給配線は走査線Ｙであり、信号供給源は外周部１０に実装される駆動ＩＣチップ１１の走査線駆動部１１Ｙであり、Ｙ接続部３１Ｙの入力端子４０Ｙのそれぞれと各走査線Ｙとが接続配線ＷＹによって接続されている場合について説明する。

図４に示すように、アクティブエリア６においては、奇数行目の画素をオン・オフさせるための駆動信号が供給される奇数番走査線Ｙ（１、３、…）、偶数行目の画素をオン・オフさせるための駆動信号が供給される偶数番走査線Ｙ（２、４、…）が配置されている。外周部１０においては、入力端子４０Ｙ（１、２、３、…）、及び、各走査線Ｙと対応する入力端子４０Ｙとを接続する接続配線ＷＹ（１、２、３、…）からなる接続配線群２０が配置されている。この接続配線群２０は、奇数番走査線にそれぞれ接続された複数の接続配線からなる第１配線群２１、偶数番走査線にそれぞれ接続された複数の接続配線からなる第２配線群２２を含んでいる。

図４に示した例では、第１配線群２１の接続配線ＷＹ（１、３、…）は、走査線Ｙと同一層に配置されている。また、第２配線群２２の接続配線ＷＹ（２、４、…）は、走査線Ｙとは異なる層例えば図示しない信号線Ｘと同一層に配置されている。なお、アクティブエリア６における全ての走査線Ｙは、当然のことながら同一層に配置されている。

ここでは、接続配線ＷＹ（２、４、…）は、接続配線ＷＹ（１、３、…）より上層に配置され、これらの層間に絶縁層が介在している。すなわち、接続配線ＷＹ１は図３に示した第１接続配線５１に相当し、接続配線ＷＹ２は第２接続配線５２に相当し、接続配線ＷＹ３は第３接続配線５３に相当し、接続配線ＷＹ４は第４接続配線５４に相当する。つまり、偶数番の接続配線ＷＹ（２、４、…）は、隣り合う奇数番の接続配線ＷＹ（１、３、…）とは互いに異なる層に配置されている。

第１配線群２１を構成する第１接続配線５１及び第３接続配線５３は、同一層に配置された対応する走査線Ｙとは第１不連続な配線の接続部Ｊ１を介して電気的に接続されている。ここでは、第１接続配線５１について、第１不連続な配線の接続部Ｊ１との接続構造について説明する。

すなわち、図５に示すように、第１接続配線５１は、走査線Ｙと同一層に配置されており、第１絶縁層６１によって覆われている。第１不連続な配線の接続部Ｊ１は、第１絶縁層６１を覆う第２絶縁層６２上に配置されている。この第１不連続な配線の接続部Ｊ１は、第１絶縁層６１及び第２絶縁層６２を第１接続配線５１まで貫通するコンタクトホールＨ１を介して第１接続配線５１と電気的に接続されているとともに、第１絶縁層６１及び第２絶縁層６２を走査線Ｙまで貫通するコンタクトホールＨ１を介して走査線Ｙと電気的に接続されている。

第２配線群２２を構成する第２接続配線５２及び第４接続配線５４は、異なる層に配置された対応する走査線Ｙとは第２不連続な配線の接続部Ｊ２を介して電気的に接続されている。ここでは、第２接続配線５２について、第２不連続な配線の接続部Ｊ２との接続構造について説明する。

すなわち、図６に示すように、第２接続配線５２は、走査線Ｙを覆う第１絶縁層６１上に配置されている。第２不連続な配線の接続部Ｊ２は、第２接続配線５２を覆う第２絶縁層６２上に配置されている。この第２不連続な配線の接続部Ｊ２は、第２絶縁層６２を第２接続配線５２まで貫通するコンタクトホールＨ２を介して第２接続配線５２と電気的に接続されているとともに、第１絶縁層６１及び第２絶縁層６２を走査線Ｙまで貫通するコンタクトホールＨ１を介して走査線Ｙと電気的に接続されている。

これらの第１不連続な配線の接続部Ｊ１及び第２不連続な配線の接続部Ｊ２は、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極８と同一材料によって形成可能である。このため、第１不連続な配線の接続部Ｊ１及び第２不連続な配線の接続部Ｊ２を形成するために別途の工程が増えることはない。

第１入力電極７１は、第１接続配線５１とは異なる層に配置され且つ第３不連続な配線の接続部Ｊ３を介して第１接続配線５１に接続されている。同様に、第３入力電極７３は、第３接続配線５１とは異なる層に配置され且つ第３不連続な配線の接続部Ｊ３を介して第３接続配線５３に接続されている。

第２入力電極７２は、第２接続配線５２とは同一層に配置され且つ第４不連続な配線の接続部Ｊ４を介して第２接続配線５２に接続されている。同様に、第４入力電極７４は、第４接続配線５４とは同一層に配置され且つ第４不連続な配線の接続部Ｊ４を介して第４接続配線５４に接続されている。

これらの第１乃至第４入力電極は、同一金属材料を用いて同一工程で形成可能であり、ここでは、第２接続配線５２や第４接続配線５４などと同時に形成される。つまり、これらの第１乃至第４入力電極は、すべて同一層に配置されている。

また、これらの第３不連続な配線の接続部Ｊ３及び第４不連続な配線の接続部Ｊ４は、アクティブエリア６内における金属パターンの形成工程で同時に形成可能であり、例えば、画素電極８と同一材料によって形成可能である。このため、第３不連続な配線の接続部Ｊ３及び第４不連続な配線の接続部Ｊ４を形成するために別途の工程が増えることはない。

すなわち、図７に示すように、第１接続配線５１と第１入力電極７１とを接続する第３不連続な配線の接続部Ｊ３は、第１絶縁層６１及び第２絶縁層６２を第１接続配線５１まで貫通するコンタクトホールＨ１を介して第１接続配線５１と電気的に接続されているとともに第２絶縁層６２を第１入力電極７１まで貫通するコンタクトホールＨ２を介して第１入力電極７１と電気的に接続されている。

また、第２接続配線５２と第２入力電極７２とを接続する第４不連続な配線の接続部Ｊ４は、第２絶縁層６２を第２接続配線５２まで貫通するコンタクトホールＨ２を介して第２接続配線５２と電気的に接続されているとともに第２絶縁層６２を第２入力電極７２まで貫通するコンタクトホールＨ２を介して第２入力電極７２と電気的に接続されている。

これらの第３不連続な配線の接続部Ｊ３及び第４不連続な配線の接続部Ｊ４は、駆動ＩＣチップ１１の出力端子１１Ａと接続される入力端子としても機能する。すなわち、第１入力電極７１及び第３不連続な配線の接続部Ｊ３は、第１接続配線５１と駆動ＩＣチップ１１の出力端子１１Ａとを接続する第１入力端子４０Ｙ１としても機能する。同様に、第２入力電極７２及び第４不連続な配線の接続部Ｊ４は、第２接続配線５２と駆動ＩＣチップ１１の出力端子１１Ａとを接続する第２入力端子４０Ｙ２としても機能し、第３入力電極７３及び第３不連続な配線の接続部Ｊ３は、第３接続配線５３と駆動ＩＣチップ１１の出力端子１１Ａとを接続する第３入力端子４０Ｙ３としても機能し、さらに、第４入力電極７４及び第４不連続な配線の接続部Ｊ４は、第４接続配線５４と駆動ＩＣチップ１１の出力端子１１Ａとを接続する第４入力端子４０Ｙ４としても機能する。

上述したように、外周部に配置される複数の接続配線のうち、互いに隣接する接続配線は、それぞれ異なる層に配置されている。これにより、外周部に配置される接続配線間でのショートの発生を抑制可能な配線間の隙間を確保するとともに各接続配線の断線の発生を抑制可能な配線幅を確保する一方で、外周部の縮小化が可能となるとともに接続配線の高密度化が可能となる。したがって、信頼性試験における不良・問題の発生及び製造歩留まりの低下を招くことなく、狭額縁化及び高密度配線化を可能とすることができる。

また、互いに隣接する接続配線は、それぞれ異なる層に配置されている一方で、入力端子から走査線までの間に同数の不連続な配線の接続部を介している。図４に示した例では、全ての接続配線は、２つの不連続な配線の接続部を介している。このため、比較的高抵抗な材料で不連続な配線の接続部を形成したとしても、不連続な配線の接続部を介することによる配線抵抗を隣接する接続配線間で略同等に揃えることが可能となる。したがって、各接続配線から供給される駆動信号による表示品位への影響を抑制することができる。

さらに、第１不連続な配線の接続部Ｊ１及び第４不連続な配線の接続部Ｊ４は、互いに同一層に配置された配線同士、あるいは、同一層に配置された配線と入力端子とを接続するものであり、ダミー不連続な配線の接続部として機能している。すなわち、それぞれの接続配線は、入力端子から走査線までの間で配線長が異なる場合がある。この場合、ダミー不連続な配線の接続部の抵抗値を調整することにより、接続配線間での抵抗差をよりゼロに近づけることが可能となる。また、このようなダミー不連続な配線の接続部を設けることにより、入力端子及び走査線を配置する層を揃えることも可能である。つまり、ダミー不連続な配線の接続部は、層置換機能も有している。したがって、図示しないが、全ての入力端子及び全ての走査線を同一層に配置することも可能である。

ところで、アレイ基板３は、外周部１０における接続配線群２０を構成する各接続配線の断線や接続配線間のショートといった各種配線不良、及び、アクティブエリア６における各種配線不良を検査するための検査部を備えている。

《第１構成例》
すなわち、図８Ａに示した第１構成例においては、検査部１４０は、信号線駆動部１１Ｘに対応して設けられた信号線検査部１４１、走査線駆動部１１Ｙに対応して設けられた走査線検査部１４２、及び、各検査部１４１、１４２に各種信号を入力するためのパッド部１４４を有している。

信号線検査部１４１は、各信号線Ｘに接続された信号線検査用配線１５１を備えている。ここでは、信号線検査用配線１５１は、赤色画素に接続された信号線に検査信号を供給するための赤色検査用配線１５１Ｒ、緑色画素に接続された信号線に検査信号を供給するための緑色検査用配線１５１Ｇ、及び、青色画素に接続された信号線に検査信号を供給するための青色検査用配線１５１Ｂを有している。

また、信号線検査部１４１は、各信号線Ｘ（１、２、…、ｎ）と信号線検査用配線１５１(Ｒ、Ｇ、Ｂ)との間にスイッチ素子１６１を備えている。これらのスイッチ素子１６１は、例えば、薄膜トランジスタによって構成されている。すなわち、各スイッチ素子１６１のゲート電極１６１Ｇは、共通のスイッチ信号線１５４に電気的に接続されている。また、各スイッチ素子１６１のソース電極１６１Ｓは、対応する信号線検査用配線１５１（Ｒ、Ｇ、Ｂ）に電気的に接続されている。さらに、各スイッチ素子１６１のドレイン電極１６１Ｄは、対応する信号線Ｘに電気的に接続されている。

走査線検査部１４２は、第１配線群２１の第１接続配線５１（ここでは、配線ＷＹ１、ＷＹ５、ＷＹ９…が対応する）に接続された第１検査用配線１５２Ａと、第１配線群２１において第１接続配線５１に隣接する第３接続配線５３（ここでは、配線ＷＹ３、ＷＹ７、ＷＹ１１…が対応する）に接続された第２検査用配線１５２Ｂを備えている。

この第１構成例においては、第２配線群２２の第２接続配線５２（ここでは、配線ＷＹ２、ＷＹ６、ＷＹ１０…が対応する）も、第１接続配線５１と同様に第１検査用配線１５２Ａに接続されている。また、第２配線群２２において第２接続配線５２に隣接する第４接続配線５４（ここでは、ＷＹ４、ＷＹ８、ＷＹ１２…が対応する）も、第３接続配線５３と同様に第２検査用配線１５２Ｂに接続されている。

また、走査線検査部１４２は、第１接続配線５１及び第２接続配線５２と第１検査用配線１５２Ａとの間、及び、第３接続配線５３及び第４接続配線５４と第２検査用配線１５２Ｂとの間に同様のスイッチ素子１６２を備えている。これらのスイッチ素子１６２は、例えば、薄膜トランジスタによって構成されている。

すなわち、各スイッチ素子１６２のゲート電極１６２Ｇは、共通のスイッチ信号線１５４に電気的に接続されている。また、各スイッチ素子１６２のソース電極１６２Ｓは、対応する第１検査用配線１５２Ａまたは第２検査用配線１５２Ｂに電気的に接続されている。さらに、各スイッチ素子１６２のドレイン電極１６２Ｄは、対応する第１乃至第４接続配線のいずれかに電気的に接続されている。

パッド部１４４は、信号線検査用配線１５１（Ｒ、Ｇ、Ｂ）のそれぞれの一端部に駆動信号の入力を可能とする入力パッド１７１（Ｒ、Ｇ、Ｂ）、第１検査用配線１５２Ａ及び第２検査用配線１５２Ｂのそれぞれの一端部に駆動信号の入力を可能とする入力パッド１７２Ａ及び１７２Ｂ、スイッチ信号線１５４の一端部に駆動信号の入力を可能とする入力パッド１７４を備えている。

入力パッド１７１(Ｒ、Ｇ、Ｂ)から入力される駆動信号は、検査段階において各画素ＰＸの画素電極８に書き込まれる検査用映像信号である。入力パッド１７２Ａ及び１７２Ｂから入力される駆動信号は、検査段階において各画素ＰＸのスイッチング素子７のオン・オフを制御するための検査信号である。入力パッド１７４から入力される駆動信号は、検査段階において各検査部のスイッチ素子１６１及び６２のオン・オフを制御するためのスイッチ信号である。

次に、上述したような構成の液晶表示装置において、液晶表示パネル上での配線不良を検出するための検査方法について説明する。なお、この検査方法は、液晶表示パネル１を形成した後の工程であって、駆動ＩＣチップ１１を液晶表示パネル１に実装する前の工程として行われるものである。

まず、所定のタイミングにおいて、入力パッド１７４を介してスイッチ信号線１５４に対してスイッチ信号を入力する。このようなスイッチ信号の入力により、信号線検査部１４１の各スイッチ素子１６１、及び、走査線検査部１４２の各スイッチ素子１６２は、適時オン状態となる。

続いて、スイッチ素子１６２がオンしたのに基づいて、入力パッド１７２Ａを介して第１接続配線５１及び第２接続配線５２に接続された第１検査用配線１５２Ａに対して第１検査信号を入力し、また、入力パッド１７２Ｂを介して第３接続配線５３及び第４接続配線５４に接続された第２検査用配線１５２Ｂに対して第２検査信号を入力する。なお、これらの検査信号は、いずれも異なる信号であっても良いし、同一信号であっても良い。また、２種類の検査信号は、設定電圧が同一であって逆位相の検査信号であっても良い。

これにより、奇数番走査線のそれぞれに第１配線群２１を介して第１検査信号または第２検査信号が供給される。また、偶数番走査線のそれぞれに第２配線群２２を介して第１検査信号または第２検査信号が供給される。このような第１検査信号及び第２検査信号の入力により、アクティブエリア６内に接続された各スイッチング素子７は、適時オン状態となる。

続いて、入力パッド１７１（Ｒ、Ｇ、Ｂ）を介して信号線検査用配線１５１（Ｒ、Ｇ、Ｂ）に対して各信号線Ｘに検査用映像信号を入力する。これにより、液晶表示パネル１のアクティブエリア６における各画素ＰＸに検査用映像信号が書き込まれる。このような検査用映像信号の書き込みによって、液晶表示パネル１における画素ＰＸの点灯状態を観察することにより、液晶表示パネル１上の各種配線の配線不良を検査する。

例えば、第１配線群２１の第１接続配線５１に対して第１検査用配線１５２Ａから第１検査信号を入力するとともに、各信号線Ｘに検査用映像信号を入力する。その一方で、第１配線群２１の第３接続配線５３に対して第２検査用配線１５２Ｂから第１検査信号とは逆位相の第２検査信号を入力する。このとき、第１配線群２１において隣接する第１接続配線５１と第３接続配線５３との間でショートが発生していた場合、例えば接続配線ＷＹ１と接続配線ＷＹ３との間でショートが発生していた場合、接続配線ＷＹ１に接続された走査線Ｙ１のみならず、接続配線ＷＹ３に接続された走査線Ｙ３にも第１検査信号及び第２検査信号が供給される。これら２つの検査信号は、逆位相であるため、打ち消しあう。このため、走査線Ｙ１に接続された画素ＰＸのスイッチング素子７、及び、走査線Ｙ３に接続された画素ＰＸのスイッチング素子７には、所定レベルの電圧が供給されず、オフとなる。

このように、スイッチング素子７がオフの状態において、検査用映像信号が供給されても、液晶表示パネル１において、対応する画素ＰＸが点灯することはない。このため、液晶表示パネル１における画素ＰＸの点灯状態を観察することにより、第１配線群２１における隣接する第１接続配線５１と第３接続配線５３との間のショートが検査可能となる。

同様に、第２配線群２２における隣接する第２接続配線５２と第４接続配線５４とのショートが検出可能となる。

上述したような第１構成例によれば、第１配線群を構成する第１接続配線に対して第１検査信号を入力するとともに、第１接続配線と同一層において第１接続配線に隣接する第３接続配線に対して第１検査信号とは異なる第２検査信号を入力することが可能となる。また、第２配線群を構成する第２接続配線に対して第１検査信号を入力するとともに、第２接続配線と同一層において第２接続配線に隣接する第４接続配線に対して第１検査信号とは異なる第２検査信号を入力することが可能となる。

以上の説明では、配線間のショートの検出について説明したが、各配線において断線が生じていた場合には、所定の信号が画素に供給されず、本来点灯すべきところが点灯しなくなる。このため、断線の検出も可能である。

このような検査信号の入力に基づき、第１配線群での配線不良、及び、第２配線群での配線不良を確実に検出することが可能となる。また、同時に、アクティブエリアにおける奇数番走査線と偶数番走査線との間のショートや走査線及び信号線の断線などの配線不良も確実に検出することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。

また、信号線検査部１４１、及び、走査線検査部１４２は、駆動ＩＣチップ１１が配置される領域に対応して、アレイ基板３の延在部１０Ａ上に配置されている。当然のことながら、第１検査用配線１５２Ａ及び第２検査用配線１５２Ｂは、延在部１０Ａ上に配置されている。これらの検査用配線１５２Ａ、１５２Ｂは、駆動ＩＣチップ１１の長手方向に沿って伸びている。つまり、検査用配線１５２Ａ、１５２Ｂは、駆動ＩＣチップ１１を実装した際に駆動ＩＣチップ１１に重なる。要するに、外形寸法を拡大することなく、アレイ基板上に検査用配線を配置することが可能となる。

《第２構成例》
次に、検査部１４０の第２構成例について説明する。なお、第１構成例と同一の構成要素については同一の参照符号を付して詳細な説明を省略する。

すなわち、図８Ｂに示した第２構成例においては、走査線検査部１４２は、第１配線群２１の第１接続配線５１（ここでは、配線ＷＹ１、ＷＹ５、ＷＹ９…が対応する）に接続された第１検査用配線１５２Ａと、第２配線群２２の第２接続配線５２（ここでは、配線Ｗ２、Ｗ６、Ｗ１０…が対応する）に接続された第２検査用配線１５２Ｂと、第１配線群２１において第１接続配線５１に隣接する第３接続配線５３（ここでは、配線ＷＹ３、ＷＹ７、ＷＹ１１…が対応する）に接続された第３検査用配線１５２Ｃと、第２配線群２２において第２接続配線５２に隣接する第４接続配線５４（ここでは、Ｗ４、Ｗ８、Ｗ１２…が対応する）に接続された第４検査用配線１５２Ｄを備えている。

第１接続配線５１と第１検査用配線１５２Ａとの間、第２接続配線５２と第２検査用配線１５２Ｂとの間、第３接続配線５３と第３検査用配線１５２Ｃとの間、及び、第４接続配線５４と第４検査用配線１５２Ｄとの間に同様のスイッチ素子１６２を備えている。

パッド部１４４は、入力パッド１７１（Ｒ、Ｇ、Ｂ）、及び、入力パッド１７４の他に、第１乃至第４検査用配線１５２Ａ乃至１５２Ｄのそれぞれの一端部に駆動信号の入力を可能とする入力パッド１７２Ａ、１７２Ｂ、１７２Ｃ、及び、１７２Ｄを備えている。

続いて、スイッチ素子１６２がオンしたのに基づいて、入力パッド１７２Ａを介して第１接続配線５１に接続された第１検査用配線１５２Ａに対して第１検査信号を入力し、入力パッド１７２Ｂを介して第２接続配線５２に接続された第２検査用配線１５２Ｂに対して第２検査信号を入力し、入力パッド１７２Ｃを介して第３接続配線５３に接続された第３検査用配線１５２Ｃに対して第３検査信号を入力し、入力パッド１７２Ｄを介して第４接続配線５４に接続された第４検査用配線１５２Ｄに対して第４検査信号を入力する。なお、これらの検査信号は、いずれも異なる信号であっても良いし、同一信号であっても良い。

これにより、奇数番走査線のそれぞれに第１配線群２１を介して第１検査信号または第３検査信号が供給される。また、偶数番走査線のそれぞれに第２配線群２２を介して第２検査信号または第４検査信号が供給される。このような第１乃至第４検査信号の入力により、アクティブエリア６内に接続された各スイッチング素子７は、適時オン状態となる。

例えば、第１配線群２１の第１接続配線５１から対応する奇数番走査線に信号入力可能なタイミングにおいて、第１検査用配線１５２Ａから第１検査信号を入力するとともに、各信号線Ｘに検査用映像信号を入力する。このとき、第１配線群２１において隣接する第１接続配線５１と第３接続配線５３との間でショートが発生していた場合、例えば接続配線ＷＹ１と接続配線ＷＹ３との間でショートが発生していた場合、接続配線ＷＹ１に接続された走査線Ｙ１のみならず、接続配線ＷＹ３に接続された走査線Ｙ３にも第１検査信号が供給される。このため、走査線Ｙ１に接続された画素ＰＸのスイッチング素子７のみならず、走査線Ｙ３に接続された画素ＰＸのスイッチング素子７も同時にオンしてしまう。したがって、本来、走査線Ｙ１、Ｙ５、Ｙ９…に接続された画素ＰＸのスイッチング素子７がオンした状態となるべきところ、接続配線ＷＹ１と接続配線ＷＹ３との間のショートにより、走査線Ｙ１、Ｙ３、Ｙ５、Ｙ９…に接続された画素ＰＸのスイッチング素子７がオンした状態となる。

このように、各スイッチング素子７がオンした状態において、検査用映像信号が供給されると、液晶表示パネル１において、対応する画素ＰＸが点灯する。このため、液晶表示パネル１における画素ＰＸの点灯状態を観察することにより、第１配線群２１における第１接続配線５１と第３接続配線５３との間のショートが検査可能となる。

同様に、第１配線群２１の第３接続配線５３から対応する奇数番走査線に信号入力可能なタイミングにおいて、第３検査用配線１５２Ｃから第３検査信号を入力するとともに、各信号線Ｘに検査信号を入力する。これにより、第１配線群２１における第１接続配線５１と第３接続配線５３との間のショートが検査可能となる。

また、第２配線群２２の第２接続配線５２から対応する偶数番走査線に信号入力可能なタイミングにおいて、第２検査用配線１５３Ｂから第２検査信号を入力するとともに、各信号線Ｘに検査用映像信号を入力する。このとき、第２配線群２２において隣接する第２接続配線５２と第４接続配線５４との間でショートが発生していた場合、例えば接続配線ＷＹ２と接続配線ＷＹ４との間でショートが発生していた場合、接続配線ＷＹ２に接続された走査線Ｙ２のみならず、接続配線ＷＹ４に接続された走査線Ｙ４にも第２検査信号が供給される。このため、走査線Ｙ２に接続された画素ＰＸのスイッチング素子７のみならず、走査線Ｙ４に接続された画素ＰＸのスイッチング素子７も同時にオンしてしまう。したがって、本来、走査線Ｙ２、Ｙ６、Ｙ１０…に接続された画素ＰＸのスイッチング素子７がオンした状態となるべきところ、接続配線ＷＹ２と接続配線ＷＹ４との間のショートにより、走査線Ｙ２、Ｙ４、Ｙ６、Ｙ１０…に接続された画素ＰＸのスイッチング素子７がオンした状態となる。これにより、第２配線群２２における第２接続配線５２と第４接続配線５４との間のショートが検査可能となる。

同様に、第２配線群２２の第４接続配線５４から対応する偶数番走査線に信号入力可能なタイミングにおいて、第４検査用配線１５２Ｄから第４検査信号を入力するとともに、各信号線Ｘに検査信号を入力する。これにより、第２配線群２２における第２接続配線５２と第４接続配線５４との間のショートが検査可能となる。

加えて、これら第１配線群２１及び第２配線群２２におけるショートの検査と同時に、アクティブエリア６における奇数番走査線と偶数番走査線との間のショートを検査することも可能である。すなわち、奇数番走査線と偶数番走査線との間でショートが発生していた場合、例えば走査線Ｙ１と走査線Ｙ２との間でショートが発生していた場合、第１配線群２１の第１接続配線５１と第２接続配線５２との間のショートを検査する工程において、第１接続配線５１から対応する奇数番走査線に第１検査信号を入力すると、走査線Ｙ１及び走査線Ｙ２に第１検査信号が供給される。このため、走査線Ｙ１に接続された画素ＰＸのスイッチング素子７のみならず、走査線Ｙ２に接続された画素ＰＸのスイッチング素子７も同時にオンしてしまう。したがって、本来、走査線Ｙ１、Ｙ５、Ｙ９…に接続された画素ＰＸのスイッチング素子７がオンした状態となるべきところ、走査線Ｙ１と走査線Ｙ２との間のショートにより、走査線Ｙ１、Ｙ２、Ｙ５、Ｙ９…に接続された画素ＰＸのスイッチング素子７がオンした状態となる。

このように、各スイッチング素子７がオンした状態において、各信号線Ｘに検査用映像信号が供給されると、液晶表示パネル１において、対応する画素ＰＸが点灯する。このため、液晶表示パネル１における画素ＰＸの点灯状態を観察することにより、隣接する走査線間のショートが検査可能となる。なお、同様の手法により、異なる層でありながら隣接する接続配線間（例えば、第１接続配線と第２接続配線との間など）のショートを検査することも可能である。

上述したような第２構成例によれば、第１配線群を構成する第１接続配線に対して第１検査信号を入力するとともに、第１接続配線と同一層において第１接続配線に隣接する第３接続配線に対して第１検査信号とは異なる第３検査信号を入力することが可能となる。また、第２配線群を構成する第２接続配線に対して第２検査信号を入力するとともに、第２接続配線と同一層において第２接続配線に隣接する第４接続配線に対して第２検査信号とは異なる第４検査信号を入力することが可能となる。

このような検査信号の入力に基づき、第１配線群での配線不良、及び、第２配線群での配線不良を確実に検出することが可能となる。また、アクティブエリアにおける奇数番走査線と偶数番走査線との間のショートや走査線及び信号線の断線などの配線不良も確実に検出することが可能となる。したがって、配線不良の液晶表示パネルの後工程への流出を未然に防ぐことが可能となり、製造歩留まりの低下を抑制することが可能となる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

例えば、この発明の表示装置は、上述した液晶表示装置に限定されるものではなく、自己発光素子を表示素子とする有機エレクトロルミネッセンス表示装置など他の表示装置であっても良い。

また、上述した実施の形態では、信号供給配線は、走査線である場合について説明したが、信号線であっても良いし、アレイ基板の外周部に配置される他の配線を含んでも良い。また、信号供給源は、アレイ基板に実装された駆動ＩＣチップであったが、駆動ＩＣチップ１１を液晶表示パネル１上に直接実装することのないような構成、例えば第２接続部３２に接続されたフレキシブル・プリンテッド・サーキット（ＦＰＣ）などに信号供給源を備えたような構成の場合、第２接続部が上述した各実施形態で説明したような構造を有しても良い。

さらに、上述した実施の形態では、偶数番の接続配線ＷＹ（２、４、…）が走査線Ｙと異なる層に配置され、奇数番の接続配線ＷＹ（１、３、…）が走査線Ｙと同一層に配置され場合について説明したが、偶数番の接続配線ＷＹ（２、４、…）が走査線Ｙと同一層に配置され、奇数番の接続配線ＷＹ（１、３、…）が走査線Ｙとは異なる層に配置された構成であっても良い。

図１は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。図２は、図１に示した液晶表示パネルにおける第１接続部の構成例を概略的に示す図である。図３は、隣接する接続配線の配置例を説明するための図である。図４は、走査線、接続配線、及び、入力端子の構造例を概略的に示す図である。図５は、図４に示した走査線と接続配線とを接続する不連続な配線の接続部をＡ−Ａ線で切断したときの構造を概略的に示す断面図である。図６は、図４に示した走査線と接続配線とを接続する不連続な配線の接続部をＢ−Ｂ線で切断したときの構造を概略的に示す断面図である。図７は、図４に示した入力端子に駆動ＩＣチップを接続したときに接続配線及び入力端子をＣ−Ｃ線で切断したときの構造を概略的に示す断面図である。図８Ａは、図１に示した液晶表示パネルの検査部の第１構成例を示す図である。図８Ｂは、図１に示した液晶表示パネルの検査部の第２構成例を示す図である。

符号の説明

１…液晶表示パネル３…アレイ基板４…対向基板５…液晶層６…アクティブエリア７…スイッチング素子８…画素電極９…対向電極１０…外周部１０Ａ…延在部１０Ｂ…一端側１１…駆動ＩＣチップ２０…接続配線群２１…第１配線群２２…第２配線群５０…絶縁層５１…第１接続配線５２…第２接続配線５３…第３接続配線５４…第４接続配線６１…絶縁層６２…絶縁層７１…入力電極７２…入力電極７３…入力電極７４…入力電極
１４０…検査部１４１…信号線検査部１４２…走査線検査部１４４…パッド部１５１（Ｒ、Ｇ、Ｂ）…信号線検査用配線１５２Ａ…第１検査用配線１５２Ｂ…第２検査用配線１５２Ｃ…第３検査用配線１５２Ｄ…第４検査用配線１５４…スイッチ信号線１６１…スイッチ素子１６２…スイッチ素子

Claims

マトリクス状の画素によって構成され、画素の行方向に沿ってそれぞれ延在する第１乃至第４走査線を備えたアクティブエリアと、
前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線のうちの前記第１走査線に接続された第１接続配線、及び、前記奇数番走査線のうちの前記第３走査線に接続された第３接続配線と、
前記アクティブエリア外に配置され、前記第１接続配線及び前記第３接続配線とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線のうちの前記第２走査線に接続された第２接続配線、及び、前記偶数番走査線のうちの前記第４走査線に接続された第４接続配線と、
走査線検査部と、を備え、
前記走査線検査部は、
前記第１接続配線及び前記第２接続配線に接続される第１検査用配線と、
前記第１接続配線に隣接する前記第３接続配線及び前記第２接続配線に隣接する前記第４接続配線に接続された第２検査用配線と、
前記第１接続配線及び前記第２接続配線と前記第１検査用配線との間、及び、前記第３接続配線及び前記第４接続配線と前記第２検査用配線との間にそれぞれ備えられたスイッチ素子と、
前記スイッチ素子のオン・オフを制御するためのスイッチ信号が入力される共通のスイッチ信号線と、
を備えたことを特徴とする表示装置。
マトリクス状の画素によって構成され、画素の行方向に沿ってそれぞれ延在する第１乃至第４走査線を備えたアクティブエリアと、
前記アクティブエリア外に配置され、奇数行目の前記画素をオン・オフさせるための駆動信号が供給される奇数番走査線のうちの前記第１走査線に接続された第１接続配線、及び、前記奇数番走査線のうちの前記第３走査線に接続された第３接続配線と、
前記アクティブエリア外に配置され、前記第１接続配線及び前記第３接続配線とは絶縁層を介して異なる層に配置され、偶数行目の前記画素をオン・オフさせるための駆動信号が供給される偶数番走査線のうちの前記第２走査線に接続された第２接続配線、及び、前記偶数番走査線のうちの前記第４走査線に接続された第４接続配線と、
走査線検査部と、を備え、
前記走査線検査部は、
前記第１接続配線に接続された第１検査用配線と、
前記第２接続配線に接続された第２検査用配線と、
前記第１接続配線に隣接する前記第３接続配線に接続された第３検査用配線と、
前記第２接続配線に隣接する前記第４接続配線に接続された第４検査用配線と、
前記第１接続配線と前記第１検査用配線との間、前記第２接続配線と前記第２検査用配線との間、前記第３接続配線と前記第３検査用配線との間、及び、前記第４接続配線と前記第４検査用配線との間にそれぞれ備えられたスイッチ素子と、
前記スイッチ素子のオン・オフを制御するためのスイッチ信号が入力される共通のスイッチ信号線と、
を備えたことを特徴とする表示装置。
前記アクティブエリア外にあって前記第１乃至第４接続配線とそれぞれ接続されるとともに前記第１乃至第４走査線のそれぞれに供給される駆動信号を入力するための第１乃至第４入力端子を備え、
前記第１入力端子から前記第１走査線までの間の前記第１接続配線、前記第２入力端子から前記第２走査線までの間の前記第２接続配線、前記第３入力端子から前記第３走査線までの間の前記第３接続配線、及び、前記第４入力端子から前記第４走査線までの間の前記第４接続配線は、同数の不連続な配線の接続部を介することを特徴とする請求項１または２に記載の表示装置。