JP2005266529A - 表示装置の製造方法及び表示装置 - Google Patents

Abstract

【課題】検査用ＴＦＴによる信号遅延を抑止すると共に、容易に不良を検出することが可能な表示装置の検査方法を提供する。
【解決手段】表示領域２４と表示領域２４の周りに設けられた非表示領域とを有するアクティブマトリクス基板３０を備えた液晶表示装置５０の製造方法であって、基板上の表示領域２４に表示用ＴＦＴ１を形成すると共に、非表示領域に検査用ＴＦＴ１８及び２２を形成するＴＦＴ形成工程と、検査用ＴＦＴ１８及び２２に励起エネルギーを供給しながら、検査用ＴＦＴ１８及び２２を介して表示用ＴＦＴ１に検査信号を供給することにより、表示領域２４の検査を行う検査工程と、を備えている。
【選択図】図１

Description

本発明は、表示装置の製造方法及び表示装置に関するものである。特に、液晶表示装置の検査方法に係るものである。

近年、液晶表示装置は、薄型で且つ低消費電力であるという特徴を有するため、液晶テレビや携帯電話等の各種電子機器に用いられている。

この液晶表示装置は、複数の画素電極がマトリクス状に配設されたアクティブマトリクス基板と、共通電極を有する対向基板と、それら両基板間に挟持されるように設けられた液晶層と、を備える液晶表示パネルにより構成されている。

そして、液晶表示装置は、画像の最小単位である画素を構成する画素電極に、所定の電荷を書き込むことによって、画素電極と共通電極との間の液晶層に所定の電圧を印加して、その印加電圧の大きさに応じて液晶層の光学的変調を起こすことを利用して、画像の表示を行うものである。

ところで、液晶表示装置の製造においては、製造工程毎に、各基板に対して工程内の検査を行っている。これによって、欠陥を有する基板が後工程に流れて、材料や作業等の無駄が発生しないようにしている。

例えば、液晶表示パネルが完成して、ドライバＩＣチップ等の実装部品を取り付ける前の段階には、点灯検査が行われる。

特許文献１には、一般的な液晶表示パネルの検査方法が開示されている。この液晶パネルの点灯検査の方法について、図面を用いて以下に説明する。

図６は、液晶表示パネル５０ａの平面模式図である。

この液晶表示パネル５０ａは、アクティブマトリクス基板３０ａ及び対向基板４０ａと、それらの両基板間に挟持された液晶層と、を備えている。

このアクティブマトリクス基板３０ａは、その中央部分に表示領域２４を有している。そして、その表示領域２４には、相互に並行に延びるように設けられた複数のゲート線２と、それらのゲート線２と直交する方向に相互に並行に延びるように設けられた複数のソース線３と、ゲート線２及びソース線３の各交差部分に設けられた薄膜トランジスタ（ＴＦＴ）と、各ＴＦＴに対応して一対のゲート線２及びソース線３で囲われる領域に設けられ、画素を構成する画素電極と、が配設されている。

また、表示領域２４の外側の領域、つまり、非表示領域のうち、液晶表示パネル５０ａ（アクティブマトリクス基板３０ａ）の右辺部分には、ソース線３に沿って相互に並行に延びるように、奇数番目のゲート線２が接続された検査用ゲート信号入力線（奇数）１９と、偶数番目のゲート線２が接続された検査用ゲート信号入力線（偶数）２０とが設けられている。そして、アクティブマトリクス基板３０ａの右下部分には、検査用ゲート信号入力線（奇数）１９の末端の検査入力端子１９ａ、及び検査用ゲート信号入力線（偶数）２０の末端の検査入力端子２０ａがそれぞれ設けられている。

さらに、アクティブマトリクス基板３０ａの上辺部分には、ゲート線２に沿って相互に並行に延びるように、赤色表示に係わるソース線３が接続された検査用ソース信号入力線（赤）１４と、緑色表示に係わるソース線３が接続された検査用ソース信号入力線（緑）１５と、青色表示に係わるソース線３が接続された検査用ソース信号入力線（青）１６と、が設けられている。そして、アクティブマトリクス基板３０ａの右上部分には、検査用ソース信号入力線（赤）１４の末端の検査入力端子１４ａと、検査用ソース信号入力線（緑）１５の末端の検査入力端子１５ａと、検査用ソース信号入力線（青）１６の末端の検査入力端子１６ａと、がそれぞれ設けられている。

また、アクティブマトリクス基板３０ａの左下部分には、対向基板４０ａの共通電極に共通電極信号入力用導電部２５を介して接続された検査入力端子２５ａが設けられている。

さらに、アクティブマトリクス基板３０ａの左辺部分には、各ゲート線２に接続されようにゲートドライバ実装領域１２ａが、同じく下辺部分には、各ソース線３に接続されようにソースドライバ実装領域１３ａが、それぞれ構成されている。

この液晶表示パネル５０ａの検査に際しては、まず、対向基板４０ａの共通電極に接続された検査入力端子２５ａに一定の共通電極検査信号を入力しながら、ゲート線２に接続された検査入力端子１９ａ又は１９ｂに所定のゲート検査信号を入力してゲート線２に接続されたＴＦＴをオン状態にする。そして、ソース線３に接続された検査入力端子１４ａ、１５ａ及び１６ａのうちのいずれかに所定のソース検査信号を入力してＴＦＴを介して特定の画素電極に所定の電荷を書き込む。

このとき、画素電極と共通電極との間で構成される液晶容量には所定の電圧が印加され、その画素電極で構成された画素が点灯状態になる。このように、検査入力端子１９ａ及び１９ｂにゲート検査信号を、検査入力端子１４ａ、１５ａ及び１６ａにソース検査信号を、選択的に入力して適宜画素を点灯させることによって液晶表示パネル５０１ａの点灯検査が行われる。

そして、このような検査を行った後に、この液晶表示パネル５０ａをダイシングやレーザ切断等の手段によって分断線Ｌに沿って分断し、検査用信号入力線（１４、１５、１６、１９及び２０）及びその検査入力端子（１４ａ、１５ａ、１６ａ、１９ａ及び２０ａ）が設けられた右辺部分及び上辺部分を切り離す。

ところが、この方法によると、分断にかかる工程が必要であるという問題の他に、分断によって生じる配線パターンの破片やガラス屑等によって新たな不良が発生する恐れがある。特に、分断時に静電気が発生し、その静電気によりＴＦＴが静電破壊される可能性もある。

そこで、切断にかかる工程数の増加を回避する手段の一例として、検査信号を供給する配線を電気的に完全に導通しておくのではなく、その導通させたい部分にＴＦＴ等の検査用スイッチング素子を配置しておき、検査の際には、必要に応じてこの検査用スイッチング素子を導通させる信号を供給する方法が特許文献２及び３に提案されている。

特許文献２には、検査用スイッチング素子を液晶表示パネルの非表示領域に形成しておき、その検査用スイッチング素子を介して次々と信号を供給し、各画素を充電させた後、さらに、その検査用スイッチング素子を介して信号を次々と読み出して画面内の欠陥情報を電気的に検出する方法が開示されている。

この方法では、対向基板を貼り付ける前の工程という早期の段階で欠陥を検出できるので、不良発生による工程の無駄を省けるというメリットがある。しかしながら、この方法で点欠陥を検出する場合には、極めて微弱な電気信号を精度よく読み出す必要があるため、読み出しアンプの設計、回路シーケンス、及び画素のＴＦＴの時定数と読み出し時間とのバランスの最適化等という困難な問題があるだけでなく、特に、表示ムラや低輝点を検出する場合には、電気的に検出された結果と実際に表示して検出された結果との整合が取れないという恐れがある。

そこで、同じく検査用のスイッチング素子を介して信号を供給して、従来どおりの点灯検査を可能にした技術が特許文献３に開示されている。

図７は、特許文献３に開示された液晶表示パネル５０ｂの平面模式図である。なお、図６に示すものと実質的に同じ機能を有する構成要素を共通の符号で示し、その説明は省略する。

この液晶表示パネル５０ｂ（アクティブマトリクス基板３０ｂ）では、検査用配線として、図６の構成の他に、ゲート線検査用制御信号線２１及びソース線検査用制御信号線１７が、表示領域２４の外周領域においてソース線３及びゲート線２に沿って、それぞれ設けられている。そして、アクティブマトリクス基板３０ｂの右下部分には、ゲート線検査用制御信号線２１の末端の検査入力端子２１ａが、アクティブマトリクス基板３０ｂの左上部分には、ソース線検査用制御信号線１７の末端の検査入力端子１７ａが、それぞれ設けられている。さらに、ゲート線２及びソース線３の末端には、検査用ＴＦＴ２２及び１８が、それぞれ設けられている。

ゲート線２の末端に設けられたゲート線検査用ＴＦＴ２２は、そのゲート電極がゲート線検査用制御信号線２１に、そのソース電極がゲート線２に、そのドレイン電極が検査用ゲート信号入力線（奇数）１９又は検査用ゲート信号入力線（偶数）２０に、それぞれ接続されている。

ソース線３の末端に設けられたソース線検査用ＴＦＴ１８は、そのゲート電極がソース線検査用制御信号線１７に、そのソース電極がソース線３に、そのドレイン電極が検査用ソース信号入力線（赤）１４、検査用ソース信号入力線（緑）１５及び検査用ソース信号入力線（青）１６のうちの何れかに、それぞれ接続されている。

この液晶表示パネル５０ｂの検査に際しては、共通電極に接続された検査入力端子２５ａと、ゲート線検査用制御信号線２１に接続された検査入力端子２１ａと、ソース線検査用制御信号線１７に接続された検査入力端子１７ａと、検査用ゲート信号入力線（奇数）１９に接続された検査入力端子１９ａと、検査用ゲート信号入力線（偶数）２０に接続された検査入力端子２０ａと、検査用ソース信号入力線（赤）１４に接続された検査入力端子１４ａと、検査用ソース信号入力線（緑）１５に接続された検査入力端子１５ａと、検査用ソース信号入力線（青）１６に接続された検査入力端子１６ａと、に検査信号を選択的に入力することにより、適宜画素を点灯させる。
特開平７−５４８１号公報 特開平３−１４２４９９号公報 特開平１１−３３８３７６号公報

しかしながら、特許文献３に開示された点灯検査では、検査用ＴＦＴ１８及び２２のスイッチング特性に関する問題点が考えられる。

具体的には、検査用ＴＦＴ１８及び２２を介して検査信号を入力する場合、精度良く点灯検査を行うために、検査用ＴＦＴ１８及び２２には、オン・オフ特性が良好なスイッチング特性が求められる。ところが、液晶表示パネルにおいては、通常、表示領域にある表示用ＴＦＴと、非表示領域にある検査用ＴＦＴ１８及び２２とが同時に形成されるため、検査用ＴＦＴ１８及び２２のスイッチング特性には制約がある。

例えば、検査用ＴＦＴ１８及び２２に起因する信号遅延によって、液晶表示パネル５０ｂの点灯検査の時には検出されなかった欠陥が、実際に、ドライバ実装領域１２ａ及び１３ａにドライバＩＣチップ等の実装部品を取り付けて、ある程度、液晶表示装置として組み上がった後に、画素欠陥、表示ムラ等の不良として検出される場合がある。

そのような場合には、液晶表示パネル５０ｂの下辺の配置するゲート信号実駆動入力端子１２ｂ、ソース信号実駆動入力端子１３ｂ及び共通電極信号実駆動入力端子２５ｂに、検査信号を入力する導電性ゴムを押し当て、その入力端子を介して直接信号入力を行って、簡易的な再検査も必要となる。

この再検査は、検査用ＴＦＴ１８及び２２に起因する信号遅延は無視できるが、隣接するゲート線２及びソース線のリーク欠陥の検出が不可能である、単色表示検査を行うことが不可能である、導電性ゴムを押し当てるので接触抵抗差がある等の問題があり、十分な点灯検査は困難である。

特に、近年、液晶表示パネルの額縁領域（非表示領域）の狭小化によって、検査用ＴＦＴのサイズが制約されるという面や、また、液晶表示パネルの高精細化によって、ゲート線の線幅が狭くなり、その電気抵抗が増大してゲート信号の遅延が起こり易いという面からも、検査用ＴＦＴのスイッチング特性の問題が重要視されてきている。

一方、検査用ＴＦＴのスイッチング特性を向上させるために、検査用ＴＦＴを、表示用のＴＦＴを形成する工程とは、別の工程で形成することも考えられるが、アクティブマトリクス基板の作製の工程数が大幅に増加し、製造コストのアップにつながるため、非現実的である。

本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、検査用ＴＦＴによる信号遅延を抑止すると共に、容易に不良を検出することが可能な表示装置の検査方法を提供することにある。

本発明は、検査用薄膜トランジスタに励起エネルギーを供給しながら表示装置の検査を行うようにしたものである。

具体的に、本発明の表示装置の製造方法は、表示領域と該表示領域の周りに設けられた非表示領域とを有するアクティブマトリクス基板を備えた表示装置の製造方法であって、基板上の上記表示領域に表示用薄膜トランジスタを形成すると共に、上記非表示領域に検査用薄膜トランジスタを形成するＴＦＴ形成工程と、上記検査用薄膜トランジスタに励起エネルギーを供給しながら、該検査用薄膜トランジスタを介して上記表示用薄膜トランジスタに検査信号を供給することにより、該表示領域の検査を行う検査工程と、を備えていることを特徴とする。

上記の製造方法によれば、検査用薄膜トランジスタに励起エネルギーを供給しながら、表示領域の検査することになる。そのため、検査工程では、検査用薄膜トランジスタを構成する半導体膜中にキャリアが発生して、その半導体膜は電流が流れやすい状態になり、検査用薄膜トランジスタのオン電流が増加（オン抵抗が低下）する。これにより、表示用薄膜トランジスタに対して検査用薄膜トランジスタを介して検査信号を供給するようにしても、検査工程においては、検査用薄膜トランジスタのオン抵抗が、表示用薄膜トランジスタよりも低くなるので、検査用薄膜トランジスタによる信号遅延が抑止され、容易に不良を検出することが可能になる。

本発明の表示装置の製造方法は、上記励起エネルギーが、光エネルギーであってもよい。

上記の製造方法によれば、励起エネルギーが、光エネルギーであるので、検査用薄膜トランジスタに光を照射することにより、検査用薄膜トランジスタによる信号遅延が抑止される。

本発明の表示装置の製造方法は、上記励起エネルギーが、熱エネルギーであってもよい。

上記の製造方法によれば、励起エネルギーが、熱エネルギーであるので、検査用薄膜トランジスタを加熱することにより、検査用薄膜トランジスタによる信号遅延が抑止される。

本発明の表示装置の製造方法は、上記励起エネルギーが、光エネルギー及び熱エネルギーであってもよい。

上記の製造方法によれば、励起エネルギーが、光エネルギー及び熱エネルギーであるので、検査用薄膜トランジスタに光を照射すると共に、検査用薄膜トランジスタを加熱することにより、一層効果的に検査用薄膜トランジスタによる信号遅延が抑止される。

本発明の表示装置の製造方法は、上記検査工程の後に、上記検査用薄膜トランジスタを覆うように遮光手段を形成する遮光手段形成工程を、備えていてもよい。

上記の製造方法によれば、検査工程の後に、検査用薄膜トランジスタを覆うように遮光手段を形成するので、検査用薄膜トランジスタに対して、光によるリーク電流の発生を抑制することができる。

本発明の表示装置の製造方法は、上記遮光手段が、上記アクティブマトリクス基板の非表示領域に実装される実装部品によって構成されていてもよい。

上記の製造方法によれば、検査用薄膜トランジスタを、アクティブマトリクス基板の非表示領域に実装される実装部品で遮光することになるので、例えば、検査用薄膜トランジスタを覆う遮光膜を形成する工程を別途設ける必要がない。

本発明の表示装置は、表示領域と該表示領域の周りに設けられた非表示領域とを有するアクティブマトリクス基板を備えた表示装置であって、上記表示領域に複数設けられ、ゲート線及びソース線に接続された表示用薄膜トランジスタと、上記非表示領域に複数設けられ、上記ゲート線又はソース線を介して上記表示用薄膜トランジスタに接続された検査用薄膜トランジスタと、を備え、上記非表示領域には、上記検査用薄膜トランジスタに対向する部分位置に開口部を有するブラックマトリクスと、該ブラックマトリクスの開口部を覆う遮光手段と、が設けられていることを特徴とする。

上記の構成によれば、検査用薄膜トランジスタが、ブラックマトリクスで覆われていないので、例えば、表示装置を検査する場合には、容易に、検査用薄膜トランジスタのみに励起エネルギーを供給することができる。そのため、検査用薄膜トランジスタの半導体膜中にキャリアが発生して、その半導体膜は電流が流れやすい状態になり、検査用薄膜トランジスタのオン電流が増加（オン抵抗が低下）する。これにより、表示用薄膜トランジスタに対して検査用薄膜トランジスタを介して検査信号を供給するようにしても、表示装置の検査の際には、検査用薄膜トランジスタのオン抵抗が、表示用薄膜トランジスタよりも低くなるので、検査用薄膜トランジスタによる信号遅延が抑止され、容易に不良を検出することが可能になる。

さらに、例えば、検査終了した後には、ブラックマトリクスの開口部を覆う遮光手段によって、検査用薄膜トランジスタを遮光することができる。そのため、検査用薄膜トランジスタに対して、光によるリーク電流の発生を抑制することができる。

本発明の表示装置は、上記遮光手段が、上記アクティブマトリクス基板の非表示領域に実装される実装部品であってもよい。

上記の製造方法によれば、検査用薄膜トランジスタを、アクティブマトリクス基板の非表示領域に実装される実装部品で遮光されているので、例えば、別途、検査用薄膜トランジスタを覆う遮光膜を形成する必要がない。

本発明の表示装置の製造方法は、検査用ＴＦＴに励起エネルギーを供給しながら、表示領域の検査することになる。そのため、検査工程では、検査用ＴＦＴの半導体膜中にキャリアが発生して、その半導体膜は電流が流れやすい状態になり、検査用ＴＦＴのオン電流が増加する。これにより、表示用ＴＦＴに対して検査用ＴＦＴを介して検査信号を供給するようにしても、検査工程においては、検査用ＴＦＴのオン抵抗が、表示用ＴＦＴよりも低くなるので、検査用ＴＦＴによる信号遅延が抑止され、容易に不良を検出することが可能になる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の実施形態では、表示装置として、液晶表示装置を例示する。但し、本発明は、以下の実施形態に限定されるものではなく、他の構成であってもよい。

以下に、本発明の実施形態に係る液晶表示装置について説明する。

図１は、本発明の実施形態に係る液晶表示装置５０の平面模式図であり、図４は、液晶表示装置５０を構成するアクティブマトリクス基板３０の１つの画素を示す平面模式図であり、図５は、図４中のＡ−Ａ’断面におけるアクティブマトリクス基板３０の断面模式図である。

この液晶表示装置５０は、アクティブマトリクス基板３０及び対向基板４０と、それらの両基板間に挟持された液晶層と、を備えている。

液晶表示装置５０は、その中央部分に設けられた表示領域２４と、その表示領域２４の周りに設けられた非表示領域と、で構成されている。また、非表示領域のうち、対向基板４０と重なっている領域は、額縁領域を構成している。

アクティブマトリクス基板３０の表示領域２４には、相互に並行に延びるように設けられた複数のゲート線２と、それらのゲート線２と直交する方向に相互に並行に延びるように設けられた複数のソース線３と、ゲート線２及びソース線３の各交差部分に設けられた表示用ＴＦＴ１と、各表示用ＴＦＴ１に対応して一対のゲート線２及びソース線３で囲われる領域に設けられ、画素を構成する画素電極５と、が配設されている。

また、上記非表示領域のうち額縁領域には、アクティブマトリクス基板３０の右辺部分に、ソース線３に沿って相互に並行に延びるように、奇数番目のゲート線２が接続された検査用ゲート信号入力線（奇数）１９と、偶数番目のゲート線２が接続された検査用ゲート信号入力線（偶数）２０と、ゲート線検査用制御信号線２１と、がそれぞれ設けられ、そして、各ゲート線２に接続されたゲート線検査用ＴＦＴ２２が複数設けられている。

同じく上記非表示領域のうち額縁領域には、アクティブマトリクス基板３０の上辺部分に、ゲート線２に沿って相互に並行に延びるように、赤色表示に係わるソース線３が接続された検査用ソース信号入力線（赤）１４と、緑色表示に係わるソース線３が接続された検査用ソース信号入力線（緑）１５と、青色表示に係わるソース線３が接続された検査用ソース信号入力線（青）１６と、ソース線検査用制御信号線１７と、がそれぞれ設けられ、そして、各ソース線３に接続されたソース線検査用ＴＦＴ１８が複数設けられている。

同じく上記非表示領域のうち額縁領域には、アクティブマトリクス基板３０の下辺部分に、対向基板４０上の共通電極に接続された共通電極信号入力用導電部２５が設けられている。

さらに、非表示領域のうち額縁領域の外側の領域には、アクティブマトリクス基板３０の右下部分に、検査用ゲート信号入力線（奇数）１９の末端の検査入力端子１９ａ、検査用ゲート信号入力線（偶数）２０の末端の検査入力端子２０ａ、及びゲート線検査用制御信号線２１の末端の検査入力端子２１ａがそれぞれ設けられている。

同じく額縁領域の外側の領域には、アクティブマトリクス基板３０の右上部分に、検査用ソース信号入力線（赤）１４の末端の検査入力端子１４ａと、検査用ソース信号入力線（緑）１５の末端の検査入力端子１５ａと、検査用ソース信号入力線（青）１６の末端の検査入力端子１６ａと、ソース線検査用制御信号線１７の末端の検査入力端子１７ａと、がそれぞれ設けられている。

同じく額縁領域の外側の領域には、アクティブマトリクス基板３０の左辺部分に、ゲート線２に接続されたゲートドライバ１２ａが設けられている。

同じく額縁領域の外側の領域には、アクティブマトリクス基板３０の下辺部分に、ソース線３に接続されたソースドライバ１３ａと、ソースドライバ１３ａに接続されたソース信号実駆動入力端子１３ｂと、ゲートドライバ１２ａに接続されたゲート信号実駆動入力端子１２ｂと、共通電極信号入力用導電部２５に接続された検査入力端子２５ａと、その検査入力端子２５ａに接続された共通電極信号実駆動入力端子２５ｂと、がそれぞれ設けられている。

ゲート信号実駆動入力端子１２ｂ、ソース信号実駆動入力端子１３ｂ及び共通電極信号実駆動入力端子２５ｂは、後述する点灯検査が完了して、ゲートドライバ１２ａ及びソースドライバ１３ａを実装した後に、実駆動時に使用される入力端子である。

また、アクティブマトリクス基板３０は、絶縁性基板７上に、ゲート絶縁膜８及び層間絶縁膜１１が順に積層された積層構造となっている。

絶縁性基板７とゲート絶縁膜８との間の層間には、ゲート線２、各表示用ＴＦＴ１に対応してゲート線２からソース線２の延びる方向に突出したゲート電極２ａ、容量線４、ゲート線検査用制御信号線２１、ソース線検査用制御信号線１７、検査用ゲート信号入力線（奇数）１９及び検査用ゲート信号入力線（偶数）２０が設けられている。

ゲート絶縁膜８と層間絶縁膜１１との間の層間には、表示用ＴＦＴ１を構成する半導体層９、ソース線３、ドレイン引出電極６、検査用ソース信号入力線（赤）１４、検査用ソース信号入力線（緑）１５及び検査用ソース信号入力線（青）１６が設けられている。

半導体層９の上層には、各表示用ＴＦＴ１に対応して、ソース電極１０ａと、ソース電極１０ａと対峙するようにドレイン電極１０ｂとが設けられ、ソース電極１０ａの上層にはソース線３が、ドレイン電極１０ｂの上層にはドレイン引出電極６が、それぞれ配置している。

層間絶縁膜１１の上層には、ドレイン引出電極６にコンタクトホール５ａを介して接続された画素電極５が設けられている。

ここで、ゲート線検査用ＴＦＴ２２は、表示用ＴＦＴ１と実質的に同じ構成であり、そのゲート電極がゲート線検査用制御信号線２１に、そのソース電極がゲート絶縁膜８に形成されたコンタクトホール（不図示）を介して検査用ゲート信号入力線（奇数）１９又は検査用ゲート信号入力線（偶数）２０に、そのドレイン電極がゲート絶縁膜８に形成されたコンタクトホール（不図示）を介して各ゲート線２に、それぞれ接続されている。

また、ソース線検査用ＴＦＴ１８は、表示用ＴＦＴ１と実質的に同じ構成であり、そのゲート電極がソース線検査用制御信号線１７に、そのソース電極が検査用ソース信号入力線（赤）１４、検査用ソース信号入力線（緑）１５及び検査用ソース信号入力線（青）１６のうちの何れかに、そのドレイン電極が各ソース線３に、それぞれ接続されている。

ドレイン引出電極６は、容量線４が配設している領域まで延設され、容量線４と対向する部分が補助容量電極となっている。そして、その補助容量電極は、ゲート絶縁膜８を介して容量線４と共に補助容量を構成している。

対向基板４０は、表示領域２４のほぼ全面に設けられた共通電極と、カラーフィルタ層と、を有する。

カラーフィルタ層には、各画素に対応して、赤、緑及び青のうちの１色の着色層が設けられ、各画素間、表示用ＴＦＴ１上、及び非表示領域には遮光膜としてブラックマトリクスが設けられている。ここで、非表示領域のブラックマトリクスは、検査用ＴＦＴ１８及び２２に対応する位置に開口部２３を有することにより、検査用ＴＦＴ１８及び２２の上層には層間絶縁膜１１のような光透過性の膜のみが存在して、遮光性の膜は存在しないことになる。

液晶層は、電気光学特性を有するネマチック液晶材料で構成されている。

このような構成の液晶表示装置５０は、各画素電極５毎に１つの画素が構成されており、各画素において、ゲートドライバ１２ａからのゲート信号がゲート線２を介して表示用ＴＦＴ１のゲート電極２ａに送られて、表示用ＴＦＴ１がオン状態になったときに、ソースドライバ１３ａからのソース信号がソース線３を介して表示用ＴＦＴ１のソース電極１０ａ及びドレイン電極１０ｂに送られて、画素電極５に電荷が書き込まれ、画素電極５と共通電極との間で電位差が生じることになり、液晶層からなる液晶容量、及び補助容量に所定の電圧が印加されるように構成されている。そして、液晶表示装置５０では、その印加電圧の大きさに応じて液晶分子の配向状態が変わることを利用して、外部から入射する光の透過率を調整することにより、画像が表示される。

次に、本発明の液晶表示装置５０の製造方法について説明する。なお、以下の製造方法は代表例であり、これに限定されるものではない。

＜アクティブマトリクス基板作製工程（ＴＦＴ形成工程）＞
図５に示す表示用ＴＦＴ１周辺の断面模式図に基づいて、アクティブマトリクス基板の作製工程を説明する。

まず、ガラス基板等の絶縁性基板７上の基板全体に、アルミニウム等からなる金属膜（厚さ２００ｎｍ程度）をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process、以下、「ＰＥＰ技術」と称する）によりパターン形成して、表示領域２４内に、ゲート線２、ゲート電極２ａ及び容量線４を、非表示領域に、ゲート線検査用制御信号線２１、ソース線検査用制御信号線１７、検査用ゲート信号入力線（奇数）１９、検査用ゲート信号入力線（偶数）２０、それらの検査入力端子２１ａ、１７ａ、１９ａ及び２０ａ、並びに、各検査用ソース信号入力線の検査入力端子１４ａ、１５ａ及び１６ａを形成する。

次いで、ゲート線２等が形成された基板全体に、ＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜（厚さ４００ｎｍ程度）等を成膜し、ゲート絶縁膜８を形成する。

次いで、ゲート絶縁膜８が形成された基板全体に、ＣＶＤ法により真性アモルファスシリコン膜（厚さ５００Å程度）を成膜し、その後、ＰＥＰ技術によりゲート電極２ａ上に島状にパターン形成して半導体膜９を形成する。

次いで、ゲート絶縁膜８の検査入力端子２１ａ、１７ａ、１９ａ、２０ａ、１４ａ、１５ａ、１６ａ及びその他端子に対応する部分をエッチング除去し、コンタクトホール（不図示）を形成する。

次いで、半導体膜９が形成された基板全体に、リンがドープされたｎ＋アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、その後、ＰＥＰ技術によりパターン形成して、ソース電極１０ａ及びドレイン電極１０ｂを形成する。これにより、表示領域２４に表示用ＴＦＴ１が、額縁領域に検査用ＴＦＴ１８及び２２がそれぞれ形成される。

ここで、半導体膜９は、上記のようにアモルファスシリコン膜から形成させてもよいが、直接、ポリシリコン膜を成膜させてもよく、また、アモルファスシリコン膜及びポリシリコン膜にレーザーアニール処理を行って結晶性を向上させてもよい。

次いで、ソース電極１０ａ及びドレイン電極１０ｂが形成されたゲート絶縁膜８上の基板全体に、アルミニウム等からなる金属膜（厚さ２００ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、表示領域２４に、ソース線３、ドレイン引出電極６、非表示領域に、検査用ソース信号入力線（赤）１４、検査用ソース信号入力線（緑）１５及び検査用ソース信号入力線（青）１６を形成する。

次いで、ソース線３等が形成された基板全体に、ＣＶＤ法により窒化シリコン膜（厚さ３００ｎｍ程度）等を成膜し、さらにスピン塗布法を用いて感光性アクリル樹脂（厚さ３μｍ程度）等を成膜して、層間絶縁膜１１を形成する。

次いで、層間絶縁膜１１のドレイン引出電極６に対応する部分をエッチング除去して、コンタクトホール５ａを形成する。

次いで、層間絶縁膜１１上の基板全体に、ＩＴＯ（Indium Tin Oxide）膜からなる透明導電膜（厚さ１００ｎｍ程度）をスパッタリング法により成膜し、その後、ＰＥＰ技術によりパターン形成して、画素電極５を形成する。

次いで、画素電極５上の基板全体に、ポリイミド樹脂を厚さ１００ｎｍ程度で塗布し、て、ラビング法により、その表面に配向処理を施し配向膜を形成する。

以上のようにして、アクティブマトリクス基板３０が作製される。

＜対向基板作製工程＞
まず、ガラス基板等の絶縁性基板上に、顔料分散法等を用いて、カラーフィルタ層（厚さ３μｍ程度）を形成する。

次いで、カラーフィルタ層の上に、印刷法により、アクティブマトリクス層（厚さ１．５μｍ程度）を形成する。

次いで、アクティブマトリクス層上に、スパッタリング法により、ＩＴＯ膜（厚さ１００ｎｍ程度）を成膜した後、ＰＥＰ技術等によりパターン形成して、共通電極を形成する。

次いで、共通電極を覆うように基板全面に、印刷法により、ポリイミド系樹脂を厚さ１００ｎｍ程度で塗布し、ラビング法により、その表面に配向処理を施し配向膜を形成する。

以上のようにして、対向基板４０が作製される。

＜液晶表示パネル作製工程＞
まず、アクティブマトリクス基板３０及び対向基板４０のうちの一方にスクリーン印刷により、熱硬化性エポキシ樹脂等からなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層の厚さに相当する直径を持ち、プラスチック又はシリカからなる球状のスペーサーを散布する。

次いで、アクティブマトリクス基板３０と対向基板４０とを貼り合わせ、シール材料を硬化させて、空の液晶表示パネルを作製する。

次いで、空の液晶表示パネルに、減圧法により液晶材料を注入した後、液晶注入口にＵＶ硬化樹脂を塗布し、ＵＶ照射により、液晶材料を封止する。

以上のようにして、液晶表示パネルが作製される。

＜検査工程＞
図２は、液晶表示パネルを検査するための検査信号のタイミングチャートを示す模式図である。

検査工程では、液晶表示パネルの対向基板４０側から、額縁領域にある検査用ＴＦＴ１８及び２２に向けて、光を照射しながら、以下の検査信号を入力する。

額縁領域では、検査用ＴＦＴ１８及び２２の上層に遮光性の膜が設けられてないので、検査用ＴＦＴ１８及び２２を構成する半導体膜に光が照射される。そのため、検査用ＴＦＴ１８及び２２の半導体膜中にキャリアが発生して、その半導体膜は電流が流れやすい状態になる。そして、検査用ＴＦＴ１８及び２２のオン電流が増加して、オン抵抗が低下する。

図２（ａ）に示すように、検査入力端子２１ａを介してゲート線検査用制御信号線２１に直流で＋２０Ｖの電位の制御検査信号を入力すると共に、図２（ｂ）に示すように、検査入力端子１７ａを介してソース線検査用制御信号線１７に直流で＋２０Ｖの電位の制御検査信号を入力する。これにより、検査用ＴＦＴ１８及び２２をオン状態にする。

同時に、図２（ｄ）に示すように、検査入力端子１９ａを介して検査用ゲート信号入力線（奇数）１９に、バイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５００μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力すると共に、図２（ｅ）に示すように、検査入力端子２０ａを介して検査用ゲート信号入力線（偶数）２０に、上記ゲート検査信号と同様な信号であって５００μｓｅｃずれたゲート検査信号を入力する。このとき、奇数番目のゲート線２に接続された表示用ＴＦＴ１と、偶数番目のゲート線２に接続された表示用ＴＦＴ１とが５００μｓｅｃずれて交互にオン状態になる。

ここで、上記ゲート検査信号のパルス幅は、ゲート線２の抵抗、検査用ゲート信号入力線（奇数）１９の抵抗、検査用ゲート信号入力線（偶数）２０の抵抗、（本発明により低抵抗化しているが）検査用ＴＦＴ１８及び２２の抵抗、並びに、各配線の容量による信号遅延を考慮して、５００μｓｅｃと長く設定している。これにより、表示用ＴＦＴ１に十分な電圧を印加することができる。なお、ゲート線本数が２４０本の場合、実駆動時のパルス幅は、５０μｓｅｃである。

同時に、図２（ｃ）に示すように、各検査入力端子１４ａ、１５ａ及び１６ａを介して検査用ソース信号入力線（赤）１４、検査用ソース信号入力線（緑）１５及び検査用ソース信号入力線（青）１６に、１６．７ｍｓｅｃごとに極性が反転する±３．５Ｖの電位のソース検査信号を入力する。これにより、各表示用ＴＦＴ１のソース電極１０ａ及びドレイン電極１０ｂを介して、画素電極５に±３．５Ｖに対応した電荷が書き込まれる。

同時に、図２（ｆ）に示すように、検査入力端子２５ａを介して共通電極に直流で−１Ｖの電位の共通電極検査信号を入力する。

これにより、液晶容量に所定の電圧が印加され、表示領域２４中の全画素が点灯して、ノーマリーホワイト（電圧無印加時に白表示）の場合には、画面全体は白表示から黒表示になる。このとき、例えば、ドレイン電極１０ｂと画素電極５との間で配線が断線していれば、画素電極５に所定の電荷を書き込むことができず、その画素は非点灯（輝点）になり、不良画素として検知される。この後、検知された不良画素の個数が一定数以下の場合には、公知の欠陥修正技術を用いて、その不良画素を修正する。

本実施形態では、検査用ＴＦＴ１８及び２２に励起エネルギーとして光エネルギーを供給しながら、表示領域２４の検査することになる。そのため、検査用ＴＦＴ１８及び２２の半導体膜中にキャリアが発生して、その半導体膜は電流が流れやすい状態になり、検査用ＴＦＴ１８及び２２のオン抵抗が低下する。これにより、表示用ＴＦＴ１に対して検査用ＴＦＴ１８及び２２を介して検査信号を供給するようにしても、検査用ＴＦＴ１８及び２２のオン抵抗が、表示用ＴＦＴ１よりも低くなるので、検査用ＴＦＴ１８及び２２による信号遅延が抑止され、容易に不良を検出することが可能になる。

また、励起エネルギーとして光エネルギーの代わりに、熱エネルギーを供給してもよい。具体的には、局所的に加熱可能なヒータ等を用いて検査用ＴＦＴ１８及び２２を加熱する。この熱エネルギーを用いる場合には、検査用ＴＦＴ１８及び２２の上層、又は、対向基板の非表示領域にブラックマトリクス等の遮光性の膜があってもよい。

さらに、光エネルギーと熱エネルギーとを同時に供給してもよい。これによれば、検査用ＴＦＴ１８及び２２のオン抵抗が一層低下して、より効果的に検査用ＴＦＴによる信号遅延を抑止することができる。

＜遮光手段形成工程＞
まず、検査工程において、良品と判定された液晶表示パネルに対して、ゲートドライバ１２ａ及びソースドライバ１２ｂ等の実装部品を取り付ける。

このとき、ブラックマトリクスの開口部２３に実装部品を取り付けて、その実装部品を検査用ＴＦＴ１８及び２２を覆う遮光手段とすることにより、検査用ＴＦＴ１８及び２２に対して、光によるリーク電流の発生を抑制することができる。これにより、アクティブマトリクス基板３０の非表示領域に実装される実装部品で遮光されているので、例えば、検査用ＴＦＴ１８及び２２を覆う遮光膜を形成する工程を別途設ける必要がない。

ここで、検査用ＴＦＴ１８及び２２は、実駆動時には、画像表示に何ら寄与するものではない。しかしながら、画像表示のためには、各ゲート線２及びソース線３がそれぞれ電気的に独立して機能する必要があるので、間接的にそれらに接続された検査用ＴＦＴ１８及び２２は、むしろ有害なものである。そのため、上記のように、検査用ＴＦＴ１８及び２２を遮光する必要がある。

また、上記のように検査用ＴＦＴ１８及び２２を実装部品で遮光するだけでなく、遮光性のテープ等を貼り付けることによって遮光してもよい。

次いで、ゲートドライバ１２ａ及びソースドライバ１３ａを駆動するために必要な信号を供給するためのＦＰＣ（Flexible Printed Circuit）を取り付ける。

以上のようにして、本発明の液晶表示装置５０が製造される。

次に、具体的に行った実験について説明する。

本発明の実施例として、上記の実施形態と同一の方法で、液晶表示パネルを作製した。

具体的には、半導体膜を構成する真性アモルファスシリコン膜の膜厚が５００Åで、ＴＦＴのチャネル長（ソース電極とドレイン電極との間の半導体膜の長さ）が４μｍで、及びその半導体膜の幅が１０μｍであるＴＦＴ（表示用ＴＦＴ及び検査用ＴＦＴ）を形成して液晶表示パネルを作製した。

このように作製した液晶表示パネルの検査用ＴＦＴに、ハロゲンランプを用いて５０００ｌｘ（ルクス）までの光を照射しながら、そのときの検査用ＴＦＴのオン電流及びオン抵抗を測定した。

図３（ａ）は、光の照度と検査用ＴＦＴのオン電流との関係を示すグラフであり、図３（ｂ）は、光の照度と検査用ＴＦＴのオン抵抗との関係を示すグラフである。この例では、検査用ＴＦＴのゲート電極及びソース電極には、それぞれ＋１０Ｖの電位の信号を入力した。

図３（ａ）及び（ｂ）に示すように、光の照度の増加に伴って、オン電流が大きくなり、オン抵抗が小さくなった。例えば、光の照度が３５００ｌｘの場合には、オン電流が約１．２倍に、オン抵抗が約０．８４倍になった。

また、上記光の照射と同時に、検査用ＴＦＴを８５℃に加熱して、そのときのオン抵抗を測定した。その結果を表１に示す。ここで、表１中の数値は、２５℃で光の照射を行わなかったとき（０ｌｘ）のオン抵抗を１とした相対値である。

表１のように、検査用ＴＦＴを８５℃に加熱した場合では、同条件の２５℃の場合と比較して、オン抵抗はかなりの割合で小さくなった。例えば、５００ｌｘ／８５℃では、０ｌｘ／２５℃よりも４７％のオン抵抗となった。これにより、光エネルギーと熱エネルギーとを同時に供給することにより、検査用ＴＦＴのオン抵抗が一層低下することが確認された。

さらに、上記オン抵抗が４７％となった結果に基づいて、７インチのＶＧＡ表示の液晶表示装置におけるゲート検査信号の時定数τを算出すると、その時定数τは、約１７％低減されるという結果となった。具体的には、検査用ＴＦＴの抵抗を３２０ｋΩ、走査線の本数を４８２本、ゲート線１本当たりの容量を２００ｐＦ、検査配線の抵抗を０．７ｋΩとして、「τ＝（検査用ＴＦＴの抵抗／ゲート線の本数／２＋検査配線の抵抗）×ゲート線の容量×ゲート線の本数／２」という関係式に代入して時定数τを算出した。

以上のように本発明によれば、検査用ＴＦＴに励起エネルギーを供給しながら、表示領域の検査することになる。そのため、検査工程では、検査用ＴＦＴの半導体膜中にキャリアが発生して、その半導体膜は電流が流れやすい状態になり、検査用ＴＦＴのオン電流が増加すると共にオン抵抗が低下する。これにより、表示用ＴＦＴに対して検査用ＴＦＴを介して検査信号を供給するようにしても、励起エネルギーの供給により検査工程においては、検査用ＴＦＴのオン抵抗が、表示用ＴＦＴよりも低くなるので、検査用ＴＦＴによる信号遅延が抑止され、容易に不良を検出することが可能になる。

また、容易に液晶表示パネルの不良を検出することが可能なため、画素欠陥及び表示むらの誤判定を少なくなり、精度のよい検査が可能となる。さらに、検査用ＴＦＴのオン抵抗が小さくなるので、検査用ＴＦＴを小さく形成して、額縁領域の縮小化も可能となる。

以上説明したように、本発明は、検査用ＴＦＴによる信号遅延が抑止されるので、検査用ＴＦＴを有する液晶表示パネルの検査方法について有用である。

本発明の実施形態に係る液晶表示装置５０を示す平面模式図である。 本発明の実施形態に係る液晶表示装置５０を検査するための検査信号のタイミングチャートを示す模式図である。 本発明の実施例で作製した液晶表示パネルの検査用ＴＦＴの特性を示すグラフであり、（ａ）は光の照度と検査用ＴＦＴのオン電流との関係を示すグラフであり、（ｂ）は、光の照度と検査用ＴＦＴのオン抵抗との関係を示すグラフである。 本発明の実施形態に係る液晶表示装置５０を構成するアクティブマトリクス基板３０の１つの画素を示す平面模式図である。 図４中のＡ−Ａ’断面におけるアクティブマトリクス基板３０の断面模式図である。 従来の液晶表示パネル５０ａを示す平面模式図である。 従来の液晶表示パネル５０ｂを示す平面模式図である。

符号の説明

１ 表示用ＴＦＴ
２ ゲート線
２ａ ゲート電極
３ ソース線
４ 容量線
５ 画素電極
５ａ コンタクトホール
６ ドレイン引出電極
７ 絶縁性基板
８ ゲート絶縁膜
９ 半導体層
１０ａ ソース電極
１０ｂ ゲート電極
１１ 層間絶縁膜
１２ａ ゲートドライバ（実装領域）
１２ｂ ゲート信号実駆動入力端子
１３ａ ソースドライバ（実装領域）
１３ｂ ソース信号実駆動入力端子
１４ 検査用ソース信号入力線（赤）
１５ 検査用ソース信号入力線（緑）
１６ 検査用ソース信号入力線（青）
１７ ソース線検査用制御信号線
１８ ソース線検査用ＴＦＴ
１９ 検査用ゲート信号入力線（奇数）
２０ 検査用ゲート信号入力線（偶数）
２１ ゲート線検査用制御信号線
１４ａ，１５ａ，１６ａ，１７ａ，１９ａ，２０ａ，２１ａ，２５ａ 検査入力端子
２２ ゲート線検査用ＴＦＴ
２３ 開口部
２４ 表示領域
２５ 共通電極信号入力用導電部
２５ｂ 共通電極信号実駆動入力端子
３０，３０ａ，３０ｂ アクティブマトリクス基板
４０，４０ａ，４０ｂ 対向基板
５０ 液晶表示装置
５０ａ，５０ｂ 液晶表示パネル

Claims (8)

1. 表示領域と該表示領域の周りに設けられた非表示領域とを有するアクティブマトリクス基板を備えた表示装置の製造方法であって、
   基板上の上記表示領域に表示用薄膜トランジスタを形成すると共に、上記非表示領域に検査用薄膜トランジスタを形成するＴＦＴ形成工程と、
   上記検査用薄膜トランジスタに励起エネルギーを供給しながら、該検査用薄膜トランジスタを介して上記表示用薄膜トランジスタに検査信号を供給することにより、該表示領域の検査を行う検査工程と、
   を備えていることを特徴とする表示装置の製造方法。
2. 請求項１に記載された表示装置の製造方法において、
   上記励起エネルギーは、光エネルギーであることを特徴とする表示装置の製造方法。
3. 請求項１に記載された表示装置の製造方法において、
   上記励起エネルギーは、熱エネルギーであることを特徴とする表示装置の製造方法。
4. 請求項１に記載された表示装置の製造方法において、
   上記励起エネルギーは、光エネルギー及び熱エネルギーであることを特徴とする表示装置の製造方法。
5. 請求項１に記載された表示装置の製造方法において、
   上記検査工程の後に、上記検査用薄膜トランジスタを覆うように遮光手段を形成する遮光手段形成工程を、備えていることを特徴とする表示装置の製造方法。
6. 請求項５に記載された表示装置の製造方法において、
   上記遮光手段は、上記アクティブマトリクス基板の非表示領域に実装する実装部品によって構成されていることを特徴とする表示装置の製造方法。
7. 表示領域と該表示領域の周りに設けられた非表示領域とを有するアクティブマトリクス基板を備えた表示装置であって、
   上記表示領域に複数設けられ、ゲート線及びソース線に接続された表示用薄膜トランジスタと、
   上記非表示領域に複数設けられ、上記ゲート線又はソース線を介して上記表示用薄膜トランジスタに接続された検査用薄膜トランジスタと、を備え、
   上記非表示領域には、上記検査用薄膜トランジスタに対向する部分位置に開口部を有するブラックマトリクスと、該ブラックマトリクスの開口部を覆う遮光手段と、が設けられていることを特徴とする表示装置。
8. 請求項７に記載された表示装置において、
   上記遮光手段は、上記アクティブマトリクス基板の非表示領域に実装される実装部品であることを特徴とする表示装置。
   

Images