JP2002328627A - 表示装置の検査方法 - Google Patents

表示装置の検査方法

Info

Publication number
JP2002328627A
JP2002328627A JP2001133126A JP2001133126A JP2002328627A JP 2002328627 A JP2002328627 A JP 2002328627A JP 2001133126 A JP2001133126 A JP 2001133126A JP 2001133126 A JP2001133126 A JP 2001133126A JP 2002328627 A JP2002328627 A JP 2002328627A
Authority
JP
Japan
Prior art keywords
short
line
scanning
wiring
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001133126A
Other languages
English (en)
Inventor
Kazuhiro Tanaka
千浩 田中
Motohiro Uejima
基弘 上島
Tadashi Tsuyuki
正 露木
Kenichi Honda
賢一 本田
Hideki Kaneko
英樹 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001133126A priority Critical patent/JP2002328627A/ja
Publication of JP2002328627A publication Critical patent/JP2002328627A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 走査線およびデータ線の交差に対応して設け
られる画素の欠陥等を、容易に発見する。 【解決手段】 奇数行目、偶数行目の走査線214の各
々をそれぞれ短絡する短絡配線216、218と、すべ
てのデータ線314を短絡する短絡配線318とを予め
形成しておき、これらの短絡配線の各々を介し、画素に
対して駆動電圧を印加して、当該画素の点灯を検査し、
この後、正常であれば、直線390に沿って配線を切断
して、駆動用のドライバやFPC基板を実装する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、走査線およびデー
タ線の交差に対応して設けられる画素の欠陥を、容易に
発見することが可能な表示装置の検査方法に関する。
【0002】
【従来の技術】一般に、液晶などの電気光学物質の電気
光学的な変化により表示を行う表示装置は、駆動方式に
よってパッシブマトリクス型とアクティブマトリクス型
とに大別することができるが、いずれの型においても、
行方向に延在して形成される走査線(コモン配線)と、
列方向に延在して形成されるデータ線(セグメント配線
との交差部分に対応して画素が形成される点においては
共通である。
【0003】このような表示装置において、点灯しない
ような欠陥画素が存在すると、その欠陥画素は容易にユ
ーザに視認される。また、階調特性が、画素にわたって
不均一であると、画面全体として見た場合に表示ムラと
して視認される。一方、このような表示装置を欠陥なく
製造することは、物理的に不可能である。したがって、
製造時において欠陥のある表示装置を、いかにして排除
するかが品質管理の上で、重要なポイントとなる。
【0004】ここで、欠陥の有無を検査する従来の方法
は、例えば次のようなものがあった。 (1) 異方性導電ゴムにおける一方の面を走査線の入力端
に押し当てる一方、当該導電性ゴムにおける他方の面に
共通な電極を押し当てて、該電極に印加された信号を、
すべての走査線に対し一括して供給する。同様に、異方
性導電ゴムにおける一方の面をデータ線の入力端に押し
当てる一方、当該導電性ゴムにおける他方の面に共通な
電極を押し当てて、該電極に印加された信号を、すべて
のデータ線に対し一括して供給する。 (2) 走査線の入力端にプローブを接触させる一方、デー
タ線の入力端にもプローブを接触させるとともに、これ
らのプローブを介して、実際の駆動と同一(または近似
した)駆動信号を、走査線またはデータ線毎に印加す
る。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うな検査方法では、次のような問題があった。すなわ
ち、(1)の方法では、異方性導電ゴムの押圧力が一様で
ないと、異方性導電ゴムの抵抗が部分的に異なってしま
う。このため、走査線(またはデータ線)に同一信号を
印加しようとしても、走査線(またはデータ線)毎に印
加される電圧が異なってしまうので、画素に印加される
電圧実効値が互いに異なってしまう。正常であれば、画
素の階調は、すべてにわたって同一となるはずである
が、その前提となるべき画素への電圧実効値がすでに異
なっているので、欠陥が存在しなくても、同一階調には
ならない。したがって、欠陥の有無、特に画素の不均一
性を検査することが著しく困難になる。また、(2)の方
法では、プローブの配列ピッチに物理的限界があるの
で、近年のように狭ピッチ化・高精細化された表示装置
の検査に対処できない。さらに、プローブの接触によっ
て走査線やデータ線の入力端を傷める可能性もある。
【0006】本発明は、上記問題に鑑みてなされたもの
で、その目的とするところは、非点灯の欠陥画素や、階
調特性の不均一性を容易に発見することが可能な表示装
置の検査方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る表示装置の検査方法は、走査線とデー
タ線との交差に対応して画素が配列する表示装置の検査
方法であって、少なくとも2本以上の走査線を短絡する
第1の短絡配線と、少なくとも2本以上のデータ線を短
絡する第2の短絡配線とを形成する行程と、前記第1お
よび第2の短絡配線の各々を介し、画素に対して駆動電
圧を印加して、当該画素の点灯を検査する行程と、短絡
した走査線から第1の短絡配線を電気的に切断するとと
もに、短絡したデータ線から第2の短絡配線を電気的に
切断する行程とを備える方法を特徴としている。この方
法によれば、検査時において、短絡された走査線は、同
電位となり、共通の電圧が印加され、同様に、短絡され
たデータ線に同電位となり、共通の電圧が印加される。
このため、走査線の各々に対し、個別に電圧を印加する
必要がなく、同様に、データ線の各々に対し、個別に電
圧を印加する必要がない。さらに、短絡された走査線
と、短絡されたデータ線との交差に対応する画素同士
は、正常であれば同一濃度(階調)となるはずであるの
で、非点灯画素や、不均一性に起因する欠陥を容易に発
見することができる。くわえて、電圧が印加される部分
は、第1および第2の短絡配線であり、これらの配線
は、検査後、走査線やデータ線から切り離されるので、
走査線やデータ線を傷めることがない。
【0008】ここで、この方法において、短絡した走査
線(またはデータ線)から第1の短絡配線(第2の短絡
配線)を電気的に切断方法としては、レーザ光の照射に
より行う態様が考えられる。また、この方法では、前記
第1の短絡配線の切断方向と、前記第2の短絡配線の切
断方向とが、略同一直線上にある態様が好ましい。この
態様によれば、走査線から第1の短絡配線を切断する行
程と、データ線から第2の短絡配線を切断する行程と
を、切断ツールの直線的な移動で済ますことが可能とな
る。
【0009】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
【0010】<表示装置の構成>はじめに、本発明の実
施形態に係る検査方法が適用される表示装置の電気的構
成について説明する。図1は、この表示装置の電気的な
構成を示すブロック図である。この図に示されるよう
に、表示装置100には、複数m本の走査線(コモン配
線)214が行(X)方向に延在に形成される一方、複
数3n本のデータ線(セグメント配線)314が列
(Y)方向に延在して形成されるとともに、走査線21
4とデータ線314との各交差に対応して画素110が
形成されている。この画素110は、R(赤)、G
(緑)、B(青)のいずれかの一色に対応するものであ
り、X方向に相隣接するRGBの3つの画素110によ
って1つのドット120が構成されている。
【0011】ここで、画素110は、液晶容量162
と、二端子型スイッチング素子の一例であるTFD(Th
in Film Diode:薄膜ダイオード)320との直列接続
からなる。このうち、液晶容量162は、後述するよう
に、対向電極として機能する走査線214と画素電極と
の間に、電気光学物質の一例たる液晶を挟持した構成と
なっている。また、TFD320は、本実施形態では、
一端がデータ線314に接続される一方、他端が画素電
極に接続されて、走査線214とデータ線314との電
位差にしたがってオンオフが制御される。なお、この表
示装置にあっては、説明の便宜上、走査線214の総数
をm本とし、データ線314の総数を3n本として、ド
ット120がm行n列(画素110でいえば、m行3n
列)に配列するマトリクス型表示装置として説明する
が、本発明の適用をこれに限定する趣旨ではない。
【0012】次に、Yドライバ251、253は、一般
には走査線駆動回路と呼ばれるものである。このうち、
Yドライバ251は、図1において上から数えて奇数
(1、3、5、…、m−1)本目の走査線214の駆動
を担当し、Yドライバ253は、上から数えて偶数
(2、4、6、…、m)本目の走査線214の駆動を担
当すしている。すなわち、Yドライバ251、253に
よって、1行目、2行目、3行目、…、m行目の走査線
214が1垂直走査期間において順次排他的に1本ずつ
選択されるとともに、選択された走査線214には、選
択電圧の走査信号が供給される一方、他の非選択の走査
線214には、非選択電圧の走査信号が供給される構成
となっている。なお、説明の便宜上、走査信号は、一般
的にj(iは、1≦j≦mを満たす整数)行目の走査線
214に供給されるものを、Yjと表記している。
【0013】また、Xドライバ350は、一般にはデー
タ線駆動回路と呼ばれるものであり、Yドライバ25
1、253のいずれかにより選択された走査線214に
位置する3n個の画素110に対し、表示内容に応じた
データ信号X1B、X1G、X1R、X2B、X2G、
X2R、…、XnB、XnG、XnRを、それぞれ対応
するデータ線314を介して供給するものである。な
お、データ信号は、一般的にi(iは、1≦i≦nを満
たす整数)列目のドット120において、B、G、Rの
画素110で兼用されるデータ線314に供給されるも
のを、それぞれXiB、XiG、XiRと表記してい
る。
【0014】次に、表示装置100の機械的な構成につ
いて説明する。図2は、この表示装置100の外観構成
を示す斜視図である。なお、この図では、表示装置10
0における配線レイアウトを判りやすくするために、観
察者に視認される観察側を図において裏側として示す一
方、観察者が通常視認することのない背面側を図におい
て表側として示している。また、図3は、この表示装置
100を図2におけるX方向に沿って破断した場合の構
成について、観察側を上側として示す部分断面図であ
る。このため、図2と図3とは、互いに上下関係が逆と
なる点に留意されたい。
【0015】これらの図に示されるように、表示装置1
00は、観察側に位置する基板300と、その背面側に
位置して、観察側の基板300よりも一回り小さい基板
200とが、スペーサを兼ねる導電性粒子114が適切
な割合で分散されたシール材110によって、一定の間
隙を保って貼り合わせられるとともに、この間隙に例え
ばTN(Twisted Nematic)型の液晶160が封入され
た構成となっている。ここで、シール材110は、基板
200の内周縁に沿って形成されるが、液晶160を封
入するために、その一部が開口している。このため、液
晶160の封入後に、その開口部分が封止材112によ
って封止されている。
【0016】さて、背面側の基板200にあって、観察
側の基板300との対向面には、m本の走査線214が
X方向に延在して形成される一方、観察側の基板300
にあって背面側の基板200との対向面には、3n本の
データ線314がY(列)方向に延在して形成されてい
る。基板200に形成された走査線214のうち、奇数
行目の走査線214は、シール材110の形成領域のう
ち、図2において左側まで延設される一方、偶数行目の
走査線214は、シール材110の形成領域のうち、図
において右側まで延設されている。また、基板300に
は、走査線214と一対一に対応して配線372が設け
られるとともに、シール材110の形成領域において、
対応する走査線214の一端と対向するように形成され
ている。
【0017】ここで、導電性粒子114は、走査線21
4の一端と配線372の一端とが対向する部分に、少な
くとも1個以上介在するような割合にてシール材110
中に分散される。このため、基板200に形成された走
査線214は、導電性粒子114を介して、基板300
に形成された配線372に接続される構成となる。な
お、この配線372は、後述するTFD320の第2金
属膜と同一層、および、画素電極348と同一層をパタ
ーニングした積層構造となって、その配線抵抗が低く抑
えられている。このような配線372のうち、奇数行目
の走査線214に接続される配線372は、シール材1
00の形成領域外において90度屈曲した後、Y方向に
沿って張出領域302まで延設される。そして、当該配
線372は、張出領域302において、Yドライバ25
1の出力側バンプに接合される。同様に、偶数行目の走
査線214に接続される配線372は、シール材100
の形成領域外において90度屈曲した後、Y方向に沿っ
て張出領域302まで延設されて、Yドライバ253の
出力側バンプに接合される。
【0018】一方、データ線314は、シール材100
の形成領域外においてピッチが狭められて、張出領域3
02まで延設される。そして、当該データ線314は、
張出領域302において、Xドライバ350の出力側バ
ンプに接合される。また、張出領域302には、FPC
(Flexible Circuit Board)基板150が接合されて、
外部回路(図示省略)から、Yドライバ251、253
およびXドライバ350の入力側バンプにクロック信号
や制御信号等を供給する構成となっている。そして、基
板300の張出領域302においては配線384が形成
されて、その一端は、Yドライバ251、253または
Xドライバ350の入力側バンプに接続される一方、そ
の他端は、FPC基板150の配線と接続される。
【0019】なお、図2においては、説明の理解を優先
させたため便宜的に走査線214の本数mを「8」と
し、データ線314の本数3nを「18」とした場合を
示している。また、張出領域302には、検査用の端子
217、219、319が設けられているが、これらの
端子については後述することにする。
【0020】<内部構成>次に、表示装置100におけ
る表示領域の内部構成について説明する。図3に示され
るように、まず、観察側の基板300の外面には、位相
差板133および偏光板131が貼り付けられる。な
お、これらの位相差板133および偏光板131につい
ては、簡略化のため図2では省略されている。また、基
板300の内面には、クロム等からなるデータ線314
がY方向(図3では紙面垂直方向)に延在して形成され
ている。さらに、データ線314の近傍には、ITO
(Indium Tin Oxide)等の透明導電材料からなる矩形状
の画素電極348が形成されている。なお、データ線3
14や画素電極348等の詳細構成については、さらに
後述することにする。ここで、画素電極348の表面に
は、ポリイミド等からなる配向膜308が形成されてい
る。なお、この配向膜308には、背面側の基板200
と貼り合わせる前に、所定の方向にラビング処理が施さ
れる。なお、配向膜308は、表示領域外では不要であ
るから、シール材110の形成領域近傍およびその外側
では設けられていない。
【0021】続いて、背面側の基板200について説明
する。基板200の外面には、位相差板123および偏
光板121が貼り付けられる。なお、これらの位相差板
123および偏光板121についても、図2では省略さ
れている。一方、基板200の内面には、起伏が形成さ
れた散乱樹脂層203が形成されている。この散乱樹脂
層203は、例えば基板200の表面上において点状に
パターニングしたフォトレジストを熱処理し、当該フォ
トレジストの端部を軟化させる等によって、形成したも
のである。
【0022】次に、散乱樹脂層203の起伏面には、ア
ルミニウムや銀等の反射性金属からなる反射膜204が
形成されている。したがって、散乱樹脂層203の起伏
を反映して、反射膜204の表面も起伏となるので、観
察側から入射した光は、反射膜204によって反射する
際に、適度に散乱することとなる。なお、表示装置10
0を反射型のみならず透過型としても機能させるため
に、反射膜204には、光を透過させるための開口部2
09が設けられている。なお、このような開口部209
を設けずに、例えばアルミニウム等の光反射性を有する
金属の膜厚を比較的薄く(20nm〜50nm)して形
成することにより、背面側からの入射光の一部を透過さ
せる構成としても良い。
【0023】さらに、反射膜204の表面には、画素電
極348と走査線214との対向領域に対応して、赤色
のカラーフィルタ205R、緑色のカラーフィルタ20
5G、および、青色のカラーフィルタ205Bが、それ
ぞれ所定の配列で設けられている。なお、カラーフィル
タ205R、205G、205Bの配列は、本実施形態
では、データ系の表示に好適なストライプ配列となって
いる。
【0024】次に、各色のカラーフィルタ205R、2
05G、205Bの表面には、絶縁材からなる平坦化膜
207が設けられて、当該カラーフィルタの段差や反射
膜204等の起伏を平坦化している。そして、平坦化膜
207により平坦化された面に、ITO等の透明導電材
料からなる走査線214がX方向(図3では紙面左右方
向)に、観察側の基板300に形成された画素電極34
8と対向するように形成されている。そして、走査線2
14の表面には、ポリイミド等からなる配向膜208が
形成されている。なお、この配向膜208には、観察側
の基板300と貼り合わせる前に、所定の方向にラビン
グ処理が施される。また、各色のカラーフィルタ205
R、205G、205B、平坦化膜207および配向膜
208は、表示領域外では不要であるから、シール材1
10の領域近傍およびその外側では設けられていない。
【0025】<画素構成>続いて、表示装置100にお
ける画素の構成について、TFD320を中心にして説
明する。図4(a)は、表示装置100におけるドット
の1個分(画素の3個分)のレイアウトを示す平面図で
あり、図4(b)は、図4(a)におけるA−A’線に
沿って示す断面図である。なお、図4(a)は、背面側
から観察側を見た場合の構成を示しているので、図4
(a)では手前側が、図4(b)では上側が、それぞれ
背面側となる。これらの図に示されるように、矩形状の
画素電極348は、マトリクス状に配列し、このうち、
同一列に属する画素電極348が、1本のデータ線31
4にそれぞれTFD320を介して共通接続されてい
る。また、同一行の画素電極348は、上述したよう
に、それぞれ1本の(破線で示される)走査線214と
対向している。
【0026】次に、TFD320は、第1のTFD32
0aおよび第2のTFD320bからなり、タンタルタ
ングステンなどからなり、島状の第1金属膜322と、
この第1金属膜3322の表面を陽極酸化することによ
って形成された絶縁膜323と、この表面に形成されて
相互に離間した第2金属膜316、336とを有する。
このうち、第1金属膜316、336は、クロム等の同
一導電膜をパターニングしたものであり、前者の第2金
属膜316は、データ線314からT字状に分岐したも
のが用いられる一方、後者の第2金属膜336は、IT
O等の画素電極348に接続するために用いられる。
【0027】ここで、TFD320のうち、第1のTF
D320aは、データ線314の側からみると順番に、
第2金属膜316/絶縁膜323/第1金属膜322と
なって、金属/絶縁体/金属の構造を採るため、その電
流−電圧特性は正負双方向にわたって非線形となる。一
方、第2のTFD320bは、データ線314の側から
みると順番に、第1金属膜322/絶縁膜323/第2
金属膜336となって、第1のTFD320aとは逆向
きの構造を採る。このため、第2のTFD320bの電
流−電圧特性は、第1のTFD320aの電流−電圧特
性を、原点を中心に点対称化したものとなる。結局、T
FD320は、2つのTFDを互いに逆向きに直列接続
した形となるため、1つの素子を用いる場合と比べる
と、電流−電圧の非線形特性が正負双方向にわたって対
称化されることになる。
【0028】なお、データ線314の下層は、断面的に
みれば、第1金属膜312、絶縁膜313となってい
る。この理由は、そもそも第1金属膜322が第1の金
属膜312から枝別れしたものであって、絶縁膜31
3、323が同一プロセスにおける陽極酸化によって形
成された後、第1の金属膜322(絶縁膜323)が島
状に切り離されたものであるからである。また、図5
(b)においては、基板300の表面に、第1金属膜3
12、322が直接形成されているが、実際には、下地
膜などを介して形成される場合が多い。このように下地
膜を介して第1金属膜が形成される理由は、第2金属膜
の堆積後における熱処理により、第1金属膜が剥離しな
いようにするため、および、第1金属膜に不純物が拡散
しないようにするためである。さらに、TFD320は
ダイオード素子としての一例であり、他に、酸化亜鉛
(ZnO)バリスタや、絶縁膜323を窒素欠損状態のSiN
xに置換したMSI(Metal Semi-Insulator)などを用
いた素子や、これらのいずれかの素子を、単体または逆
向きに、並列もしくは直列接続したものなどが適用可能
である。
【0029】このような構成において、データ線314
に印加されているデータ信号にかかわらず、TFD32
0がオンする選択電圧が走査信号として走査線214に
印加されると、当該走査線214および当該データ線3
14の交差に対応するTFD320がオンして、オンし
たTFD320に接続された液晶容量162に、当該選
択電圧および当該データ電圧の差に応じた電荷が蓄積さ
れる。電荷蓄積後、走査線214に非選択電圧を印加し
て、当該TFD320をオフさせても、液晶容量162
における電荷の蓄積は維持される。ここで、液晶容量に
蓄積される電荷量に応じて、液晶の配向状態が変化する
ので、偏光版131(図3参照)を通過して観察者に視
認される光量も、透過型、反射型のいずれにおいても、
蓄積された電荷量に応じて変化する。したがって、選択
電圧が印加されたときのデータ信号の電圧によって、液
晶容量162における電荷の蓄積量を画素毎に制御する
ことで、所定の階調表示が可能になる。
【0030】<張出領域>続いて、観察側の基板300
のうち、Yドライバ251、253や、Xドライバ35
0が実装されるとともに、FPC基板150が接合され
る張出領域302について説明する。ここで、図5は、
張出領域のうち、Xドライバ350およびFPC基板1
50が接合される部分を、図1においてY方向に沿って
破断した場合の構成を示す部分断面図である。
【0031】Xドライバ350における実装面周縁に設
けられる電極には、それぞれ例えば金(Au)などからな
るバンプ350aまたは350bが形成されているが、
このようなXドライバ350は、観察側の基板300に
おける張出領域302に対して次のようにして実装され
る。まず、図5に示される上下関係を逆さまとして、第
1に、基板300にあってXドライバ350が実装され
るべき領域に、エポキシ等の接着材130に導電性粒子
134を均一に分散させたシート状の異方性導電膜を載
置し、第2に、電極形成面を下側にしたXドライバ35
0と基板300とによって異方性導電膜を挟持し、第3
に、Xドライバ350を位置決めした後に、当該異方性
導電膜を介して基板300に加圧・加熱し、第4に、冷
却後、加圧状態を解放する。
【0032】これにより、Xドライバ350のうち、デ
ータ信号を供給する出力側バンプ350aはデータ線3
14に、また、FPC基板150からの信号を入力する
入力側バンプ350bは配線384に、それぞれ接着材
130中の導電性粒子134を介して電気的に接続され
ることとなる。この際、接着材130は、Xドライバ3
50の接着のみならず、電極形成面を、湿気や、汚染、
応力などから保護する封止材を兼ねることになる。
【0033】同様にYドライバ251、253の実装に
も異方性導電膜が用いられる。また、FPC基板150
の接合にも同様に異方性導電膜が用いられる。これによ
り、FPC基板150において、ポリイミドのような基
材152に形成された配線154は、基板300に形成
された配線384に対し、接着材140中の導電性粒子
144を介して電気的に接続されることとなる。なお、
Xドライバ350における実装面にあっては、短絡配線
319と、この短絡配線319およびデータ線314の
他端の間が切断された痕跡とが認められるが、この点に
ついては後述することにする。
【0034】<検査方法>次に、このように構成される
液晶装置の検査について説明する。図6は、表示装置1
00を検査する段階の構成、詳細には、Yドライバ25
1、253や、Xドライバ350が実装される前の段階
であって、FPC基板150が接合される前の段階の構
成を示す斜視図である。この図に示されるように、検査
段階における表示装置100にあっては、奇数行目の走
査線214に一対一に対応する配線372の他端が、短
絡配線216に接続されて短絡状態となっている。同様
に、偶数行目の走査線214に一対一に対応する配線3
72の他端は、短絡配線218に接続されて短絡状態と
なっている。さらに、すべてのデータ線314の他端に
ついても、短絡配線318に接続されて短絡状態にあ
る。
【0035】なお、短絡配線216、218、318
は、配線372、データ線314とは同時に形成される
ものであり(または、これらを構成する配線層の一部を
含み、当該配線層のパターニングよって形成されるもの
であり)、それぞれ端子217、219、319から引
き回されている。また、検査後においては、後述するよ
うに短絡配線216、218はそれぞれ配線372から
電気的に切り離され、同様に、短絡配線318は、デー
タ線314から電気的に切り離される。
【0036】図7は、このような短絡配線216、21
8、318によって短絡状態にある表示装置100の等
価回路を示す図である。この図に示されるように、奇数
行目の走査線214は、短絡配線216によって互いに
等しく同電位となる。同様に、偶数行目の走査線214
も、短絡配線218によって互いに等しく同電位とな
る。さらに、すべてのデータ線314も、短絡配線31
8によって互いに等しく同電位となる。
【0037】次に、プローブや異方性導電ゴムなどによ
り端子217には信号Vcom1を、端子219には信号V
com2を、また、端子319には信号Vsegを、それぞれ
印加する。これらのうち、信号Vcom1は、Yドライバ2
51から出力される走査信号のうち、任意の1本の走査
線214に供給される走査信号と同一の電圧波形を有す
るものである。同様に、信号Vcom2は、Yドライバ25
3から出力される走査信号のうち、任意の1本の走査線
214に供給される走査信号と同一の電圧波形を有する
ものである。さらに、信号Vsegは、Xドライバ350
から出力されるデータ信号のうち、任意の1本のデータ
線314に供給されるデータ信号と同一の電圧波形を有
するものである。
【0038】具体的には、信号Vcom1、Vcom2、Vseg
として、例えば図8に示されるような電圧波形を有する
信号が用いられる。すなわち、この図に示される信号V
com1は、着目した走査線214が選択される1水平走査
期間(1H)の後半期間において、選択電圧+VS(ま
たは−VS)となった後、1垂直走査期間(1F)が経
過するまで非選択電圧+VD/2(または−VD/2)
を維持し、再び当該走査線214が選択されると、その
後半期間において、今度は選択電圧−VS(または+V
S)となった後、非選択電圧−VD/2(または+VD
/2)を維持するというものである。また、信号Vcom2
は、信号Vcom1に選択電圧となってから1水平走査期間
(1H)経過後に、選択電圧となるものであり、かつ、
その選択電圧は、信号Vcom1の選択電圧とは逆極性とな
るものである。
【0039】一方、信号Vsegは、本来のデータ信号の
観点から言えば、次のような規則にしたがって、電圧±
VD/2のいずれとなる2値的な信号である。すなわ
ち、信号Vsegは、データ線314に共通接続される画
素のうち、選択された走査線214の交差に対応する画
素の表示内容に着目して、ノーマリーホワイトモードに
あって最低階調(黒色)表示とするのであれば、当該走
査線214に選択電圧が印加される後半期間の全域にわ
たって、当該選択電圧とは逆極性の電圧となる一方、そ
の前半期間の全域にわたって、当該選択電圧とは同一極
性の電圧となるものである。また、信号Vsegは、画素
を最高階調(白色)表示とするのであれば、当該走査線
214に選択電圧が印加される後半期間の全域にわたっ
て、当該選択電圧とは同一極性の電圧となる一方、その
前半期間の全域にわたって、当該選択電圧とは逆極性の
電圧となるものである。さらに、信号Vsegは、画素を
中間階調(灰色)表示とするのであれば、当該走査線2
14に選択電圧が印加される後半期間のうち、階調に応
じた期間(階調が大なるにつれて、長くなる期間)だ
け、当該選択電圧とは逆極性の電圧となり、残余の期間
では、該選択電圧とは同一極性の電圧となる一方、1水
平走査期間を通してみた場合に電圧+VD/2となる期
間と電圧−VD/2となる期間とが互い50%ずつとな
るように、前半期間では、当該後半期間での印加を予め
相殺する電圧となる。なお、このような信号を供給する
のは、いかなるパターンを表示させたとしても、データ
信号として電圧−VD/2が印加される期間と電圧+V
D/2が印加される期間とを互いに等しくすることによ
り、いわゆるクロストークの発生を防止するためである
が、この点については、本発明の趣旨から逸脱するの
で、これ以上の説明は省略することにする。また、実際
の検査では、信号Vsegとしては、黒色から灰色、さら
には、白色というように時間的に徐々に変化させたもの
を用いるのが望ましい。
【0040】このような信号Vcom1、Vcom2、Vseg
が、それぞれ端子217、219、319を介して印加
された場合、1垂直走査期間(1F)でみると、正常で
あれば、すべての画素110の液晶容量162に印加さ
れる電圧実効値が互いに等しくなるので、すべての画素
は、同一階調となるはずである。ただし、走査線214
や、データ線314、配線372、さらにTFD320
等に断線が発生していると、その欠陥に係る画素は、非
点灯状態になるので、当該欠陥を容易に発見することが
できる。また、走査線214や、データ線314、配線
372の抵抗が不均一であったり、TFD320の素子
特性が画素毎にばらついていたりすると、当該欠陥部分
の画素の階調が他とは異なるので、そのような欠陥を容
易に発見することができる。
【0041】次に、こうした検査により、正常と判断さ
れた表示装置100では、各走査線214、各データ線
314をそれぞれ電気的に分離する必要があるが、この
ような分離する方策としては種々の方法が考えられる。
例えば、レーザ光を用いて溶断する方法が考えられる。
詳細には、図10に示されるように、レーザ光をX方向
に沿ってスキャンして、データ線314の他端のうち、
Xドライバ350の出力側バンプ350aと接合される
べき部分と、短絡配線319が形成されている部分との
間を溶断させる。Yドライバ251、253が実装され
るべき領域における配線372の他端と短絡配線21
6、216との分離ついても同様である。また、カッタ
ーなどにより物理的に切断しても良い。
【0042】ここで、走査線214に対応する配線37
2の他端、および、データ線314の他端は、いずれも
張出領域302において引き出されて最終的にY方向に
延在している。したがって、図6における直線390に
沿ってレーザ光を移動させれば、単なる1回のスキャン
によって、各走査線214、各データ線314をそれぞ
れ電気的に分離することができる(分離後の構成につい
ては図9参照)。
【0043】そして、各走査線214、各データ線31
4をそれぞれ電気的に分離した後に、上述した異方性導
電膜を用いて、Yドライバ251、253およびXドラ
イバ350を実装するとともに、FPC基板150を接
合して図2に示されるような表示装置100となる。
【0044】このような検査によれば、端子217に供
給される信号Vcom1は、短絡配線216によって奇数行
目の走査線214に共通に供給され、同様に、端子21
9に供給される信号Vcom2は、短絡配線218によって
偶数行目の走査線214に共通に供給される。さらに、
端子319に供給される信号Vsegは、短絡配線318
によってすべてのデータ線314に共通に供給される。
したがって、端子に異方性導電ゴムを用いて供給する場
合にその押圧力が不均一であっても、各走査線214
(または各データ線314)に供給される信号は互いに
同一となるので、その影響を排除することができる。ま
た、端子217、219、319は、検査時以外には用
いられない。このため、これらの端子にプローブを接触
させて信号を供給しても、Yドライバ251、253や
Xドライバ350の実装時またはFPC基板150の接
合時に悪影響を与えることはない。さらに、信号供給す
るポイントは、本実施形態では、端子217、219、
319の3点だけであるので、配線ピッチの狭小化が問
題になることは少ない。
【0045】なお、この検査では、できるだけ製品出荷
時に近い状態にして、表示の不具合を発見する、という
観点から、端子217には、Yドライバ251から実際
に供給される信号と同じ信号Vcom1を供給し、端子21
9には、Yドライバ253から実際に供給される信号と
同じ信号Vcom2を供給し、さらに、端子319には、X
ドライバ350から実際に供給される信号と同じ信号V
segを供給する構成とした。しかしながら、このような
信号を供給しなくても、例えば単なるパルス波形や、正
弦波形などの信号を供給する構成としても検査は可能で
ある。また、端子217、219の各々に対して、異な
る信号Vcom1、Vcom2を供給するのではなく、同一の信
号を供給しても良いのはもちろんである。
【0046】さらに、本実施形態では、走査線214
を、シール材110の導電性粒子114を介して、走査
線214を配線372に接続して張出領域302まで引
き出した構成の表示装置を検査対象としたが、走査線2
14とデータ線314とは互いに相対的な概念であるの
で、走査線を基板300に形成し、データ線を基板20
0に形成した表示装置の検査も可能である。同様にTF
D320の一端をデータ線ではなく走査線に接続する一
方、データ線を対向電極とした構成の表示装置を、検査
対象とすることできる。さらに、実施形態では、画素の
スイッチングをTFD320により行う表示装置をその
対象としたが、画素のスイッチングをTFTにより行う
表示装置を検査対象としても良いし、スイッチング素子
を用いないパッシブマトリクス型の表示装置を検査対象
としても良い。くわえて、液晶装置に限られず、有機E
L装置や、蛍光表示管、プラズマ・ディスプレイ・パネ
ル、ディジタルミラーデバイスなど種々のものに適用可
能である。すなわち、本発明では、走査線(コモン配
線)およびデータ線(セグメント配線)との交差に対応
して画素が設けられる表示装置をすべて検査対象とする
ものである。
【0047】
【発明の効果】以上説明したように本発明によれば、非
点灯の欠陥画素や、階調特性の不均一性を容易に発見す
ることが可能になる。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る検査方法が適用され
る表示装置の電気的構成を示すブロック図である。
【図2】 同表示装置の構成を示す斜視図である。
【図3】 同表示装置をX方向に破断した場合の構成を
示す部分断面図である。
【図4】 (a)は、同表示装置における画素の構成を
示す平面図であり、(b)は、(a)におけるA−A’
線で破断した部分断面図である。
【図5】 同表示装置をY方向に破断した場合の構成を
示す部分断面図である。
【図6】 検査時における液晶表示パネルの構成を示す
斜視図である。
【図7】 表示装置を検査する構成を示す図である。
【図8】 検査時における印加電圧の一例を示す波形図
である。
【図9】 検査後における液晶表示パネルの構成を示す
斜視図である。
【図10】 (a)、(b)および(c)の各々は、そ
れぞれ検査時、切断時および実装直前におけるドライバ
実装領域の配線構成を示す平面図である。
【符号の説明】
100…表示装置 110…画素 160…液晶 162…液晶容量 200、300…基板 214…走査線 216、218、318…短絡配線 217、219、319…端子 251、253…Yドライバ 314…データ線 302…張出領域 320…TFD 350…Xドライバ 372、384…配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 露木 正 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 本田 賢一 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 (72)発明者 金子 英樹 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 2H088 FA13 FA15 HA02 HA08 MA20 2H092 JA01 JB22 JB31 JB77 MA30 MA47 MA56 NA30 PA06 5C094 AA42 AA43 BA03 BA43 CA19 DA14 DA15 DB01 DB04 EA03 EA04 EA07 EB02 5G435 AA17 BB12 EE33 EE41 HH12 KK05

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 走査線とデータ線との交差に対応して画
    素が配列する表示装置の検査方法であって、 少なくとも2本以上の走査線を短絡する第1の短絡配線
    と、少なくとも2本以上のデータ線を短絡する第2の短
    絡配線とを形成する行程と、 前記第1および第2の短絡配線の各々を介し、画素に対
    して駆動電圧を印加して、当該画素の点灯を検査する行
    程と、 短絡した走査線から第1の短絡配線を電気的に切断する
    とともに、短絡したデータ線から第2の短絡配線を電気
    的に切断する行程とを備えることを特徴とする表示装置
    の検査方法。
  2. 【請求項2】 前記切断を、レーザ光の照射により行う
    ことを特徴とする請求項1に記載の表示装置の検査方
    法。
  3. 【請求項3】 前記第1の短絡配線の切断方向と、前記
    第2の短絡配線の切断方向とは、略同一直線上にあるこ
    とを特徴とする請求項1に記載の表示装置の検査方法。
JP2001133126A 2001-04-27 2001-04-27 表示装置の検査方法 Pending JP2002328627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001133126A JP2002328627A (ja) 2001-04-27 2001-04-27 表示装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001133126A JP2002328627A (ja) 2001-04-27 2001-04-27 表示装置の検査方法

Publications (1)

Publication Number Publication Date
JP2002328627A true JP2002328627A (ja) 2002-11-15

Family

ID=18981040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001133126A Pending JP2002328627A (ja) 2001-04-27 2001-04-27 表示装置の検査方法

Country Status (1)

Country Link
JP (1) JP2002328627A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006047851A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006047850A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006105795A (ja) * 2004-10-06 2006-04-20 Hioki Ee Corp 絶縁検査方法および絶縁検査装置
US7091667B2 (en) 2003-09-30 2006-08-15 International Business Machines Corporation Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel
JP2007140378A (ja) * 2005-11-22 2007-06-07 Toshiba Matsushita Display Technology Co Ltd 表示装置
CN100439978C (zh) * 2003-03-07 2008-12-03 友达光电股份有限公司 液晶显示面板的测试方法及其设备
US7851986B2 (en) * 2006-04-28 2010-12-14 Lg Display Co., Ltd. Light emitting display module incorporating a plurality of panels and method for manufacturing the same
JP2012177927A (ja) * 2008-07-23 2012-09-13 Sharp Corp アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
CN103399422A (zh) * 2013-07-31 2013-11-20 合肥京东方光电科技有限公司 信号线和修复线短路检测方法
JP2021185568A (ja) * 2002-12-19 2021-12-09 株式会社半導体エネルギー研究所 表示装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021185568A (ja) * 2002-12-19 2021-12-09 株式会社半導体エネルギー研究所 表示装置
CN100439978C (zh) * 2003-03-07 2008-12-03 友达光电股份有限公司 液晶显示面板的测试方法及其设备
US7091667B2 (en) 2003-09-30 2006-08-15 International Business Machines Corporation Thin film transistor array, display panel, method for inspecting the thin film transistor array, and method for manufacturing active matrix organic light emitting diode panel
JP2006047850A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006047851A (ja) * 2004-08-06 2006-02-16 Toshiba Matsushita Display Technology Co Ltd 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP4630598B2 (ja) * 2004-08-06 2011-02-09 東芝モバイルディスプレイ株式会社 表示装置、表示装置の検査方法、及び、表示装置の検査装置
JP2006105795A (ja) * 2004-10-06 2006-04-20 Hioki Ee Corp 絶縁検査方法および絶縁検査装置
JP2007140378A (ja) * 2005-11-22 2007-06-07 Toshiba Matsushita Display Technology Co Ltd 表示装置
US7851986B2 (en) * 2006-04-28 2010-12-14 Lg Display Co., Ltd. Light emitting display module incorporating a plurality of panels and method for manufacturing the same
US8157605B2 (en) 2006-04-28 2012-04-17 Lg Display Co., Ltd. Method for manufacturing display device module
JP2012177927A (ja) * 2008-07-23 2012-09-13 Sharp Corp アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
CN103399422A (zh) * 2013-07-31 2013-11-20 合肥京东方光电科技有限公司 信号线和修复线短路检测方法
WO2015014065A1 (zh) * 2013-07-31 2015-02-05 合肥京东方光电科技有限公司 检测信号线和修复线的短路的方法

Similar Documents

Publication Publication Date Title
US5335102A (en) Liquid crystal display element and method for treating defective pixels therein
US20060061381A1 (en) Multiple testing bars for testing liquid crystal display and method thereof
KR20110008725A (ko) 씨오지 타입 액정표시장치 이의 검사방법
WO2000020918A1 (fr) Dispositif a cristaux liquides et appareil electronique
JP2010102237A (ja) 表示装置
JP2002333639A (ja) 液晶表示装置
JP2005338762A (ja) 液晶装置及び電子機器
JP2002328627A (ja) 表示装置の検査方法
JP3310615B2 (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JPH10301141A (ja) 液晶表示素子及びその製造方法
CN100501542C (zh) 液晶装置和电子设备
JP3119357B2 (ja) 液晶表示装置
JP2002098999A (ja) 液晶表示装置
JP3636192B2 (ja) 液晶装置及び電子機器
JP2004258365A (ja) 電気光学装置、およびそれを用いた電子機器
JPH1070276A (ja) 順スタガード型薄膜トランジスタ
JPH0820646B2 (ja) アクティブマトリクス型表示装置
JP2001183614A (ja) 表示素子およびその検査方法
EP2398007A1 (en) Display device and method for manufacturing same, and active matrix substrate
JP2007133067A (ja) 電気光学装置の製造方法
JP2011013626A (ja) 表示装置の製造方法
JP2005010504A (ja) 電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法
JP2007047277A (ja) 液晶表示装置
JP2001083504A (ja) 反射型又は半透過反射型の電気光学装置、これを用いた電子機器並びにその製造方法
JP2005266111A (ja) 電気光学装置の製造方法、電気光学装置及び電子機器