JP2005010504A - 電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法 - Google Patents
電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法 Download PDFInfo
- Publication number
- JP2005010504A JP2005010504A JP2003175015A JP2003175015A JP2005010504A JP 2005010504 A JP2005010504 A JP 2005010504A JP 2003175015 A JP2003175015 A JP 2003175015A JP 2003175015 A JP2003175015 A JP 2003175015A JP 2005010504 A JP2005010504 A JP 2005010504A
- Authority
- JP
- Japan
- Prior art keywords
- short
- electro
- optical device
- circuit wiring
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】静電気対策が十分な表示装置を提供する。
【解決手段】走査線２１４とデータ線３１４との交差に対応して画素１１０が配列された電気光学装置１００となる領域を複数備えた電気光学装置用マザー基板であって、前記各々の領域は、複数の前記走査線及び複数の前記データ線のいずれか一方のみを短絡させるために用いられる短絡配線３１８をそれぞれ備え、隣接する前記領域に対応する前記各短絡配線は電気的に接続されてなる。前記隣接する領域の前記短絡配線を接続する接続短絡配線は、前記短絡配線と前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方との接続が切断される仮想ラインを通過するように形成される。
【選択図】 図７
【解決手段】走査線２１４とデータ線３１４との交差に対応して画素１１０が配列された電気光学装置１００となる領域を複数備えた電気光学装置用マザー基板であって、前記各々の領域は、複数の前記走査線及び複数の前記データ線のいずれか一方のみを短絡させるために用いられる短絡配線３１８をそれぞれ備え、隣接する前記領域に対応する前記各短絡配線は電気的に接続されてなる。前記隣接する領域の前記短絡配線を接続する接続短絡配線は、前記短絡配線と前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方との接続が切断される仮想ラインを通過するように形成される。
【選択図】 図７
Description
【０００１】
【発明の属する技術分野】
この発明は、電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法に関する。
【０００２】
【従来の技術】
一般に、液晶などの電気光学物質の電気光学的な変化により表示を行う表示装置は、駆動方式によってパッシブマトリクス型とアクティブマトリクス型とに大別することができるが、いずれの型においても、行方向に延在して形成される走査線（コモン配線）と、列方向に延在して形成されるデータ線（セグメント配線との交差部分に対応して画素が形成される点においては共通である。
【０００３】
このような表示装置において、点灯しないような欠陥画素が存在すると、その欠陥画素は容易にユーザに視認される。また、階調特性が、画素にわたって不均一であると、画面全体として見た場合に表示ムラとして視認される。一方、このような表示装置を欠陥なく製造することは、物理的に不可能である。したがって、製造時において欠陥のある表示装置を、いかにして排除するかが品質管理の上で、重要なポイントとなる。
【０００４】
ここで、欠陥の有無を検査する方法として、特開２００２−３２８６２７号公報には、次の方法が記載されている。
【０００５】
図２１及び図２２に示すように、複数の走査線２１４は、それぞれ配線３７２を介して第１の短絡配線２１６，２１８によって短絡される。複数のデータ線３１４は、第２の短絡配線３１８によって短絡される。
【０００６】
次いで、第１及び第２の短絡配線２１６，２１８，３１８の各々に接続された端子２１７，２１９，３１９を介して、画素１１０に対して所定の駆動電圧（信号Ｖｃｏｍ１，Ｖｃｏｍ２，Ｖｓｅｇ）を印加して、当該画素１１０の点灯を検査する。走査線２１４やデータ線３１４等に断線が発生していると、その欠陥に係る画素１１０は、非点灯状態になるので当該欠陥を容易に発見できる。
【０００７】
その後、図２３及び図２４に示すように、短絡された走査線２１４から第１の短絡配線２１６，２１８を電気的に切断するとともに、短絡されたデータ線３１４から第２の短絡配線３１８を電気的に切断する。その切断は、レーザ光の照射により行う。
【０００８】
この場合、配線３７２の端部及びデータ線３１４の端部は、いずれも張出領域３２０において引き出されて最終的にＹ方向に延在している。したがって、図２１における直線３９０に沿ってレーザ光を移動させれば、単なる１回のスキャンによって各走査線２１４、各データ線３１４をそれぞれ電気的に分離することができる。
【０００９】
【特許文献１】
特開２００２−３２８６２７号公報
【００１０】
【発明が解決しようとする課題】
データ線３１４には、画素１１０を構成するＴＦＤ及び画素電極等の素子が直接的に接続されていることから、データ線３１４に静電気が入ると、これらの素子が破壊され、欠陥画素となることがある。データ線３１４の静電気対策が十分に施されることが望まれる。
【００１１】
同様に、走査線２１４に対する静電気対策が十分に行われることが望まれる。走査線２１４には、直接的にではなく、スペーサを兼ねる導電性粒子を介して画素１１０に接続されていることから、静電気が入った場合の上記素子に与える悪影響はデータ線３１４に比べて低いと考えられていたが、最近では走査線２１４に対する静電気対策もまた十分に行われることが望まれている。
【００１２】
そこで、データ線３１４及び走査線２１４の静電気対策として、データ線群３１４及び走査線群２１４を基板内で全て短絡させて同電位に保持する方法が考えられる。一般に、画素１１０の点灯検査時には、データ線群３１４と走査線群２１４とにそれぞれ別々の信号Ｖｃｏｍ１，Ｖｃｏｍ２，Ｖｓｅｇを供給すべく、データ線群３１４と走査線群２１４とが電気的に分離されている必要がある。
【００１３】
よって、上記方法では、点灯検査を行う前に、データ線群３１４と走査線群２１４とを電気的に分離させて、データ線群３１４と走査線群２１４とが同電位に保持されていない状態にすることになる。量産工程では、その状態の直後に、パッケージに実装されるため、外部からの静電気がデータ線３１４又は走査線２１４に入ることが有効に防止される。
【００１４】
これに対し、研究開発が行われている場所では、点灯検査後にも各種試験を行う等の理由から、直ぐには実装されずに、データ線３１４又は走査線２１４が露出した状態のまま保管されることが多く、その場合には静電気が入り易い状態におかれることになる。以上のように、点灯検査後に直ぐに実装が行われない場合においても、点灯検査後の静電気対策が十分な方法が望まれる。
【００１５】
本発明の目的は、静電気対策が十分な電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
本発明の他の目的は、短絡配線と走査線又はデータ線とを電気的に切断する前に検査を行うことができる電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
本発明の更に他の目的は、パネルごとにカットされた後であっても静電気対策が十分な電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
本発明の更に他の目的は、短絡配線と走査線又はデータ線とが電気的に切断された後であっても静電気対策が十分な電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の電気光学装置用マザー基板は、走査線とデータ線との交差に対応して画素が配列された電気光学装置となる領域を複数備えた電気光学装置用マザー基板であって、前記各々の領域は、複数の前記走査線及び複数の前記データ線のいずれか一方のみを短絡させるために用いられる短絡配線をそれぞれ備え、隣接する前記領域に対応する前記各短絡配線は電気的に接続されてなる。
【００１７】
本発明の電気光学装置用マザー基板において、前記隣接する領域の前記短絡配線を接続する接続短絡配線は、前記短絡配線と前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方との接続が切断される仮想ラインを通過するように形成される。
【００１８】
本発明の電気光学装置用マザー基板において、前記接続短絡配線が前記仮想ラインを通過する回数は、３回以上である。
【００１９】
本発明の電気光学装置用マザー基板は、第１の基板及び第２の基板を有し、複数の前記走査線及び複数の前記データ線のいずれか他方は、その一方が設けられてなる前記第１の基板と対向する前記第２の基板に設けられ、且つ、前記第１の基板に設けられてなる電極と導通部材によって電気的に接続されてなり、前記接続短絡配線は、前記導通部材を囲うように配置されてなることを特徴とする。
【００２０】
本発明の電気光学装置用マザー基板において、前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方には、スイッチング素子が電気的に接続されている。
【００２１】
本発明の電気光学装置用マザー基板において、更に、前記複数の走査線及びデータ線のいずれか他方のみを短絡させるために用いられる第１短絡配線を備えている。
【００２２】
本発明の電気光学装置は、本発明の電気光学装置用マザー基板がスクライブされて形成されてなるものである。
【００２３】
本発明の電子機器は、本発明の電気光学装置を備えている。
【００２４】
本発明の電気光学装置の製造方法は、走査線とデータ線との交差に対応して画素が配列された電気光学装置となる領域を複数備えた電気光学装置用マザー基板から形成される電気光学装置の製造方法であって、（ａ） 第１の前記領域の、複数の前記走査線、複数の前記データ線及び前記画素を構成する素子を形成するステップと、（ｂ） 前記第１の領域に隣接する第２の前記領域の、複数の前記走査線、複数の前記データ線及びスイッチング素子を形成するステップと、（ｃ） 前記第１の領域の前記複数の走査線及び前記複数のデータ線のいずれか一方のみを短絡させるために用いられる短絡配線を形成するステップと、（ｄ） 前記第２の領域の前記複数の走査線及び前記複数のデータ線のいずれか一方のみを短絡させるために用いられる短絡配線を、該第２の領域と隣接する前記第１の領域の前記短絡配線と電気的に接続されるように形成するステップと、（ｅ） 前記第１の領域と前記第２の領域とに分けるステップと、（ｆ） 前記第１の領域と前記第２の領域の少なくとも一方の前記短絡配線に前記画素の点灯を検査するための電圧を印加するステップと、（ｇ） 前記一方の領域の前記短絡配線と前記短絡配線に接続された前記複数の走査線及び前記複数のデータ線のいずれか一方とを電気的に切断するステップとを備えている。
【００２５】
本発明の電気光学装置の製造方法において、前記（ｃ）及び（ｄ）は、同一工程で行われ、前記第１及び第２の領域の前記短絡配線並びに前記第１及び第２の領域の前記短絡配線同士を電気的に接続するための特定短絡配線は、前記短絡配線によって短絡される前記複数の走査線及び前記複数のデータ線のいずれか一方と同一工程で形成される。
【００２６】
本発明の電子機器の製造方法は、本発明の電気光学装置の製造方法で製造された表示装置に実装部品を実装して電子機器を製造するステップを備えている。
【００２７】
本発明では、ＳＥＧ（データ線）側とＣＯＭ（走査線）側を別々にショートさせ、静電気対策を行う。
ＳＥＧ側のショートラインは上下導通電極を囲むように引き回し、レーザカット領域を跨いだ所で隣接するパネルと接続する。基板内での同電位が実現される。
【００２８】
上記構成により、十分な静電気対策が可能である。また、レーザカット前の点灯検査が可能である（レーザカット後も可能である）。さらに、パネル端面に剥き出しになっているＣｒラインがパネル内の静電気ラインと切り離される。よって、パネル単体でも十分な静電気対策が可能である。
【００２９】
ここで、この方法において、短絡した走査線（またはデータ線）から第１の短絡配線（第２の短絡配線）を電気的に切断する方法としては、レーザ光の照射により行う態様が考えられる。また、この方法では、前記第１の短絡配線の切断方向と、前記第２の短絡配線の切断方向とが、略同一直線上にある態様が好ましい。この態様によれば、走査線から第１の短絡配線を切断する行程と、データ線から第２の短絡配線を切断する行程とを、切断ツールの直線的な移動で済ますことが可能となる。
【００３０】
【発明の実施の形態】
以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。なお、本発明に係る表示装置としては、例えば液晶表示装置が挙げられる。
【００３１】
（実施の形態１）
＜表示装置の構成＞
はじめに、本発明の実施形態に係る検査方法が適用される表示装置の電気的構成について説明する。
【００３２】
図１は、この表示装置の電気的な構成を示すブロック図である。図１に示されるように、表示装置１００には、複数ｍ本の走査線（コモン配線）２１４が行（Ｘ）方向に延在に形成される一方、複数３ｎ本のデータ線（セグメント配線）３１４が列（Ｙ）方向に延在して形成されるとともに、走査線２１４とデータ線３１４との各交差に対応して画素１１０が形成されている。この画素１１０は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの一色に対応するものであり、Ｘ方向に相隣接するＲＧＢの３つの画素１１０によって１つのドット１２０が構成されている。
【００３３】
画素１１０は、液晶容量１６２と、二端子型スイッチング素子の一例であるＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：薄膜ダイオード）３２０との直列接続からなる。
液晶容量１６２は、後述するように、対向電極として機能する走査線２１４と画素電極との間に、電気光学物質の一例たる液晶を挟持した構成となっている。
ＴＦＤ３２０は、本実施形態では、一端がデータ線３１４に接続される一方、他端が画素電極に接続されて、走査線２１４とデータ線３１４との電位差にしたがってオンオフが制御される。
【００３４】
なお、この表示装置にあっては、説明の便宜上、走査線２１４の総数をｍ本とし、データ線３１４の総数を３ｎ本として、ドット１２０がｍ行ｎ列（画素１１０でいえば、ｍ行３ｎ列）に配列するマトリクス型表示装置として説明するが、本発明の適用をこれに限定する趣旨ではない。
【００３５】
次に、Ｙドライバ２５１、２５３は、一般には走査線駆動回路と呼ばれるものである。Ｙドライバ２５１は、 図１において上から数えて奇数（１、３、５、…、ｍ−１）本目の走査線２１４の駆動を担当し、Ｙドライバ２５３は、上から数えて偶数（２、４、６、…、ｍ）本目の走査線２１４の駆動を担当している。
すなわち、Ｙドライバ２５１、２５３によって、１行目、２行目、３行目、…、ｍ行目の走査線２１４が１垂直走査期間において順次排他的に１本ずつ選択されるとともに、選択された走査線２１４には、選択電圧の走査信号が供給される一方、他の非選択の走査線２１４には、非選択電圧の走査信号が供給される構成となっている。
なお、説明の便宜上、走査信号は、一般的にｊ（ｉは、１≦ｊ≦ｍを満たす整数）行目の走査線２１４に供給されるものを、Ｙｊと表記している。
【００３６】
また、Ｘドライバ３５０は、一般にはデータ線駆動回路と呼ばれるものであり、Ｙドライバ２５１、２５３のいずれかにより選択された走査線２１４に位置する３ｎ個の画素１１０に対し、表示内容に応じたデータ信号Ｘ１Ｂ、Ｘ１Ｇ、Ｘ１Ｒ、Ｘ２Ｂ、Ｘ２Ｇ、Ｘ２Ｒ、…、ＸｎＢ、ＸｎＧ、ＸｎＲを、それぞれ対応するデータ線３１４を介して供給するものである。
なお、データ信号は、一般的にｉ（ｉは、１≦ｉ≦ｎを満たす整数）列目のドット１２０において、Ｂ、Ｇ、Ｒの画素１１０で兼用されるデータ線３１４に供給されるものを、それぞれＸｉＢ、ＸｉＧ、ＸｉＲと表記している。
【００３７】
次に、表示装置１００の機械的な構成について説明する。
図２は、この表示装置１００の外観構成を示す斜視図である。なお、この図では、表示装置１００における配線レイアウトを判りやすくするために、観察者に視認される観察側を図において裏側として示す一方、観察者が通常視認することのない背面側を図において表側として示している。
図３は、この表示装置１００を図２におけるＸ方向に沿って破断した場合の構成を示す部分断面図である。
【００３８】
図２及び図３に示されるように、表示装置１００は、観察側に位置する基板３００と、その背面側に位置して、観察側の基板３００よりも一回り小さい基板２００とが、スペーサを兼ねる導電性粒子１１４が適切な割合で分散されたシール材１１０ａによって、一定の間隙を保って貼り合わせられるとともに、この間隙に例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶１６０が封入されている。
【００３９】
シール材１１０ａは、基板２００の内周縁に沿って形成されるが、液晶１６０を封入するために、その一部が開口している。このため、液晶１６０の封入後に、その開口部分が封止材１１２によって封止されている。
【００４０】
背面側の基板２００にあって、観察側の基板３００との対向面には、ｍ本の走査線２１４がＸ方向に延在して形成されている。
観察側の基板３００にあって背面側の基板２００との対向面には、３ｎ本のデータ線３１４がＹ（列）方向に延在して形成されている。
【００４１】
基板３００には、シール材１１０ａの形成領域において、データ線群３１４の図２における左右方向の各外側に、それぞれ短絡配線４００がＹ方向に延在して形成されている。短絡配線４００は、張出領域３０２からシール材１１０ａの形成領域内において、データ線３１４と平行に延設された後、９０°外側に曲がって走査線２１４に沿ってシール材１１０ａの形成領域外に出て、基板３００の端面側まで延設されている。短絡配線４００のうち基板３００の端面側の一端部４００ａは、隣接する基板３００上の短絡配線４００と接続されている。
【００４２】
基板２００に形成された走査線２１４のうち、奇数行目の走査線２１４は、シール材１１０ａの形成領域のうち、図２において左側まで延設される一方、偶数行目の走査線２１４は、シール材１１０ａの形成領域のうち、図において右側まで延設されている。
【００４３】
基板３００には、走査線２１４と一対一に対応して配線３７２が設けられるとともに、シール材１１０ａの形成領域において、対応する走査線２１４の一端と対向するように形成されている。
【００４４】
導電性粒子１１４は、走査線２１４の一端と配線３７２の一端とが対向する部分に、少なくとも１個以上介在するような割合にてシール材１１０ａ中に分散される。このため、基板２００に形成された走査線２１４は、導電性粒子１１４を介して、基板３００に形成された配線３７２に接続される。
【００４５】
なお、配線３７２は、後述するＴＦＤ３２０の第２金属膜と同一層、および、画素電極３４８と同一層をパターニングした積層構造となって、その配線抵抗が低く抑えられている。
【００４６】
配線３７２のうち、奇数行目の走査線２１４に接続される配線３７２は、シール材１１０ａの形成領域外において９０度屈曲した後、Ｙ方向に沿って張出領域３０２まで延設される。そして、当該配線３７２は、張出領域３０２において、Ｙドライバ２５１の出力側バンプに接合される。
同様に、偶数行目の走査線２１４に接続される配線３７２は、シール材１１０ａの形成領域外において９０度屈曲した後、Ｙ方向に沿って張出領域３０２まで延設されて、Ｙドライバ２５３の出力側バンプに接合される。
【００４７】
上記のように、基板２００上の走査線２１４は、導電性粒子１１４を介して基板３００上に形成された配線３７２と接続されている。配線３７２は、Ｘ方向に延びた部分３７２ａから点３７２ｂにて９０°曲がってＹ方向に沿って張出領域３０２方向にまで延びている。配線３７２のうち、その９０°曲がった部分３７２ｂが上下基板２００，３００を導通させる上下導通電極に対応する。
【００４８】
一方、データ線３１４は、シール材１１０ａの形成領域外においてピッチが狭められて、張出領域３０２まで延設される。そして、当該データ線３１４は、張出領域３０２において、Ｘドライバ３５０の出力側バンプに接合される。
【００４９】
また、張出領域３０２には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）基板１５０が接合されて、外部回路（図示省略）から、Ｙドライバ２５１、２５３およびＸドライバ３５０の入力側バンプにクロック信号や制御信号等を供給する構成となっている。
【００５０】
基板３００の張出領域３０２においては配線３８４が形成されて、その一端は、Ｙドライバ２５１、２５３またはＸドライバ３５０の入力側バンプに接続される一方、その他端は、ＦＰＣ基板１５０の配線と接続される。
【００５１】
なお、図２においては、説明の理解を優先させたため便宜的に走査線２１４の本数ｍを「８」とし、データ線３１４の本数３ｎを「１８」とした場合を示している。また、張出領域３０２には、検査用の端子２１７、２１９、３１９が設けられているが、これらの端子については後述する。
【００５２】
＜内部構成＞
次に、表示装置１００における表示領域の内部構成について説明する。
【００５３】
まず、観察側の基板３００について説明する。
図３に示されるように、基板３００の外面には、位相差板１３３および偏光板１３１が貼り付けられる。なお、これらの位相差板１３３および偏光板１３１については、簡略化のため図２では省略されている。
【００５４】
基板３００の内面には、クロム等からなるデータ線３１４がＹ方向（図３では紙面垂直方向）に延在して形成されている。短絡配線４００も、データ線３１４と同じクロム等から成り、データ線３１４と同じ工程で同時に形成される。同様に、配線３７２も、データ線３１４と同じクロム等から成り、データ線３１４と同じ工程で同時に形成される。また更に、後述する短絡配線２１６、２１８、３１８についても同様に、データ線３１４と同じクロム等から成り、データ線３１４と同じ工程で同時に形成される。
【００５５】
データ線３１４の近傍には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電材料からなる矩形状の画素電極３４８が形成されている。
なお、データ線３１４や画素電極３４８等の詳細構成については、さらに後述することにする。
【００５６】
画素電極３４８の表面には、ポリイミド等からなる配向膜３０８が形成されている。なお、配向膜３０８には、背面側の基板２００と貼り合わせる前に、所定の方向にラビング処理が施される。なお、配向膜３０８は、表示領域外では不要であるから、シール材１１０ａの形成領域近傍およびその外側では設けられていない。
【００５７】
次に、背面側の基板２００について説明する。
【００５８】
基板２００の外面には、位相差板１２３および偏光板１２１が貼り付けられる。なお、これらの位相差板１２３および偏光板１２１についても、図２では省略されている。
【００５９】
基板２００の内面には、起伏が形成された散乱樹脂層２０３が形成されている。散乱樹脂層２０３は、例えば基板２００の表面上において点状にパターニングしたフォトレジストを熱処理し、当該フォトレジストの端部を軟化させる等によって、形成したものである。
【００６０】
次に、散乱樹脂層２０３の起伏面には、アルミニウムや銀等の反射性金属からなる反射膜２０４が形成されている。したがって、散乱樹脂層２０３の起伏を反映して、反射膜２０４の表面も起伏となるので、観察側から入射した光は、反射膜２０４によって反射する際に、適度に散乱することとなる。
【００６１】
表示装置１００を反射型のみならず透過型としても機能させるために、反射膜２０４には、光を透過させるための開口部２０９が設けられている。
なお、このような開口部２０９を設けずに、例えばアルミニウム等の光反射性を有する金属の膜厚を比較的薄く（２０ｎｍ〜５０ｎｍ）して形成することにより、背面側からの入射光の一部を透過させる構成としてもよい。
【００６２】
反射膜２０４の表面には、画素電極３４８と走査線２１４との対向領域に対応して、赤色のカラーフィルタ２０５Ｒ、緑色のカラーフィルタ２０５Ｇ、および、青色のカラーフィルタ２０５Ｂが、それぞれ所定の配列で設けられている。
なお、カラーフィルタ２０５Ｒ、２０５Ｇ、２０５Ｂの配列は、本実施形態では、データ系の表示に好適なストライプ配列となっている。
【００６３】
次に、各色のカラーフィルタ２０５Ｒ、２０５Ｇ、２０５Ｂの表面には、絶縁材からなる平坦化膜２０７が設けられて、当該カラーフィルタの段差や反射膜２０４等の起伏を平坦化している。
【００６４】
平坦化膜２０７により平坦化された面に、ＩＴＯ等の透明導電材料からなる走査線２１４がＸ方向（図３では紙面左右方向）に、観察側の基板３００に形成された画素電極３４８と対向するように形成されている。
【００６５】
走査線２１４の表面には、ポリイミド等からなる配向膜２０８が形成されている。配向膜２０８には、観察側の基板３００と貼り合わせる前に、所定の方向にラビング処理が施される。また、各色のカラーフィルタ２０５Ｒ、２０５Ｇ、２０５Ｂ、平坦化膜２０７および配向膜２０８は、表示領域外では不要であるから、シール材１１０ａの領域近傍およびその外側では設けられていない。
【００６６】
＜画素構成＞
続いて、表示装置１００における画素の構成について、ＴＦＤ３２０を中心にして説明する。
【００６７】
図４（ａ）は、表示装置１００におけるドットの１個分（画素の３個分）のレイアウトを示す平面図であり、図４（ｂ）は、図４（ａ）におけるＡ−Ａ’線に沿って示す断面図である。なお、図４（ａ）は、背面側から観察側を見た場合の構成を示しているので、図４（ａ）では手前側が、図４（ｂ）では上側が、それぞれ背面側となる。
【００６８】
これらの図に示されるように、矩形状の画素電極３４８は、マトリクス状に配列し、このうち、同一列に属する画素電極３４８が、１本のデータ線３１４にそれぞれＴＦＤ３２０を介して共通接続されている。また、同一行の画素電極３４８は、上述したように、それぞれ１本の（破線で示される）走査線２１４と対向している。
【００６９】
次に、ＴＦＤ３２０は、第１のＴＦＤ３２０ａおよび第２のＴＦＤ３２０ｂを備え、タンタルタングステンなどからなる島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成された絶縁膜３２３と、この絶縁膜３２３の表面に形成されて相互に離間した第２金属膜３１６、３３６とを有する。
【００７０】
第２金属膜３１６、３３６は、クロム等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、データ線３１４からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、ＩＴＯ等の画素電極３４８に接続するために用いられる。
【００７１】
ＴＦＤ３２０のうち、第１のＴＦＤ３２０ａは、データ線３１４の側からみると順番に、第２金属膜３１６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。
一方、第２のＴＦＤ３２０ｂは、データ線３１４の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３３６となって、第１のＴＦＤ３２０ａとは逆向きの構造を採る。このため、第２のＴＦＤ３２０ｂの電流−電圧特性は、第１のＴＦＤ３２０ａの電流−電圧特性を、原点を中心に点対称化したものとなる。
結局、ＴＦＤ３２０は、２つのＴＦＤを互いに逆向きに直列接続した形となるため、１つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００７２】
データ線３１４の下層は、断面的にみれば、第１金属膜３１２、絶縁膜３１３となっている。この理由は、そもそも第１金属膜３２２が第１の金属膜３１２から枝別れしたものであって、絶縁膜３１３、３２３が同一プロセスにおける陽極酸化によって形成された後、第１の金属膜３２２（絶縁膜３２３）が島状に切り離されたものであるからである。
【００７３】
また、図４（ｂ）においては、基板３００の表面に、第１金属膜３１２、３２２が直接形成されているが、実際には、下地膜などを介して形成される場合が多い。このように下地膜を介して第１金属膜が形成される理由は、第２金属膜の堆積後における熱処理により、第１金属膜が剥離しないようにするため、および、第１金属膜に不純物が拡散しないようにするためである。
【００７４】
ＴＦＤ３２０はダイオード素子としての一例であり、他に、酸化亜鉛（ＺｎＯ）バリスタや、絶縁膜３２３を窒素欠損状態のＳｉＮｘに置換したＭＳＩ（Ｍｅｔａｌ Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ）などを用いた素子や、これらのいずれかの素子を、単体または逆向きに、並列もしくは直列接続したものなどが適用可能である。
【００７５】
このような構成において、データ線３１４に印加されているデータ信号にかかわらず、ＴＦＤ３２０がオンする選択電圧が走査信号として走査線２１４に印加されると、当該走査線２１４および当該データ線３１４の交差に対応するＴＦＤ３２０がオンして、オンしたＴＦＤ３２０に接続された液晶容量１６２に、当該選択電圧および当該データ電圧の差に応じた電荷が蓄積される。
【００７６】
電荷蓄積後、走査線２１４に非選択電圧を印加して、当該ＴＦＤ３２０をオフさせても、液晶容量１６２における電荷の蓄積は維持される。
ここで、液晶容量に蓄積される電荷量に応じて、液晶の配向状態が変化するので、偏光版１３１（図３参照）を通過して観察者に視認される光量も、透過型、反射型のいずれにおいても、蓄積された電荷量に応じて変化する。
したがって、選択電圧が印加されたときのデータ信号の電圧によって、液晶容量１６２における電荷の蓄積量を画素毎に制御することで、所定の階調表示が可能になる。
【００７７】
＜張出領域＞
次に、観察側の基板３００のうち、Ｙドライバ２５１、２５３や、Ｘドライバ３５０が実装されるとともに、ＦＰＣ基板１５０が接合される張出領域３０２について説明する。
【００７８】
図５は、張出領域３０２のうち、Ｘドライバ３５０およびＦＰＣ基板１５０が接合される部分を、図２においてＹ方向に沿って破断した場合の構成を示す部分断面図である。
【００７９】
Ｘドライバ３５０における実装面周縁に設けられる電極には、それぞれ例えば金（Ａｕ）などからなるバンプ３５０ａまたは３５０ｂが形成されているが、このようなＸドライバ３５０は、観察側の基板３００における張出領域３０２に対して次のようにして実装される。
【００８０】
まず第１に、基板３００にあってＸドライバ３５０が実装されるべき領域に、エポキシ等の接着材１３０に導電性粒子１３４を均一に分散させたシート状の異方性導電膜を載置し、第２に、電極形成面を下側にしたＸドライバ３５０と基板３００とによって異方性導電膜を挟持し、第３に、Ｘドライバ３５０を位置決めした後に、当該異方性導電膜を介して基板３００に加圧・加熱し、第４に、冷却後、加圧状態を解放する。
【００８１】
これにより、Ｘドライバ３５０のうち、データ信号を供給する出力側バンプ３５０ａはデータ線３１４に、また、ＦＰＣ基板１５０からの信号を入力する入力側バンプ３５０ｂは配線３８４に、それぞれ接着材１３０中の導電性粒子１３４を介して電気的に接続される。この際、接着材１３０は、Ｘドライバ３５０の接着のみならず、電極形成面を、湿気や、汚染、応力などから保護する封止材を兼ねる。
【００８２】
同様にＹドライバ２５１、２５３の実装にも異方性導電膜が用いられる。また、ＦＰＣ基板１５０の接合にも同様に異方性導電膜が用いられる。これにより、ＦＰＣ基板１５０において、ポリイミドのような基材１５２に形成された配線１５４は、基板３００に形成された配線３８４に対し、接着材１４０中の導電性粒子１４４を介して電気的に接続される。
【００８３】
なお、Ｘドライバ３５０における実装面にあっては、短絡配線３１８と、この短絡配線３１８およびデータ線３１４の他端の間が切断された痕跡とが認められるが、この点については後述することにする。
【００８４】
＜検査方法＞
次に、このように構成される液晶装置の検査について説明する。
この検査は、非点灯の欠陥画素や、階調特性の不均一性を検出する検査である。
【００８５】
図６は、表示装置１００を検査する段階の構成、詳細には、Ｙドライバ２５１、２５３や、Ｘドライバ３５０が実装される前の段階であって、ＦＰＣ基板１５０が接合される前の段階の構成を示す斜視図である。
【００８６】
この点灯検査は、各チップ毎にカット（隣接する基板３００が単一の基板３００毎にカット，ブレイク）された後に行われる。また、液晶表示パネルの製造工程のうち、特に組立工程（ラビング処理やブレイク）において、静電気（またはノイズ。以下単に静電気と称する）がデータ線３１４又は走査線２１４に入りやすいことが分かっている。
【００８７】
図６に示されるように、検査段階における表示装置１００にあっては、奇数行目の走査線２１４に一対一に対応する配線３７２の他端が、張出領域３０２において、短絡配線２１６に接続されて短絡状態となっている。
同様に、偶数行目の走査線２１４に一対一に対応する配線３７２の他端は、張出領域３０２において、短絡配線２１８に接続されて短絡状態となっている。
【００８８】
さらに、すべてのデータ線３１４の他端についても、張出領域３０２において、短絡配線３１８に接続されて短絡状態にある。
短絡配線４００の他端についても、張出領域３０２において、短絡配線３１８に接続されて短絡状態にある。これにより、短絡配線４００とデータ線３１４は同電位に保持される。
【００８９】
図７は、検査段階に先立って、隣接する図６に示す表示装置１００の基板３００同士がカットブレーク（チップごとに分割）される前の状態を示す平面図である。
図８は、図７に示す状態の複数の表示装置１００がウェハー上に並んだ状態を示している。
【００９０】
図７及び図８に示すように、短絡配線４００の一端部４００ａは、隣接する基板３００の短絡配線４００の一端部４００ａと接続されている。すなわち、図８に示すように、ウェハー上に図８における左右方向に並んだ複数の基板３００の全ての短絡配線４００は、各一端部４００ａを介して導通（接続）した状態にある。これにより、ウェハー上の左右方向に並んだ複数の基板３００の短絡配線４００は、同電位に保持され、かつ、その電位と同電位に、ウェハー上の左右方向に並んだ複数の基板３００のデータ線３１４の電位が保持される。
【００９１】
図２１に示した従来例では、データ線群３１４は、その基板３００内で短絡配線３１８で接続されているのみであり、隣接する基板３００のデータ線３１４とは電気的に分離していた。これに対し、本実施形態では、複数の基板３００のデータ線３１４が短絡配線４００を介して互いに接続（一体として形成）され、同電位に保持されるため、外部からの静電気の影響がデータ線３１４に及ぶことが有効に抑制される。
【００９２】
なお、短絡配線２１６、２１８、３１８、４００は、配線３７２、データ線３１４と同時にクロム等により形成されるものであり（または、これらを構成する配線層の一部を含み、当該配線層のパターニングよって形成されるものであり）、それぞれ端子２１７、２１９、３１９から引き回されている。
【００９３】
また、検査後においては、後述するように短絡配線２１６、２１８はそれぞれ配線３７２から電気的に切り離され、同様に、短絡配線３１８、４００は、データ線３１４から電気的に切り離される。
【００９４】
図９は、このような短絡配線２１６、２１８、３１８、４００によって短絡状態にある表示装置１００の等価回路を示す図である。図９に示されるように、奇数行目の走査線２１４は、短絡配線２１６によって互いに等しく同電位となる。同様に、偶数行目の走査線２１４も、短絡配線２１８によって互いに等しく同電位となる。
【００９５】
ある表示装置１００の内のすべてのデータ線３１４は、短絡配線３１８によって互いに等しく同電位となる。さらに、ある表示装置１００の内のすべてのデータ線３１４は、短絡配線４００によって、その表示装置１００に隣接する表示装置１００の内のすべてのデータ線３１４と互いに等しく同電位となる。
【００９６】
次に、プローブや異方性導電ゴムなどにより端子２１７には信号Ｖｃｏｍ１を、端子２１９には信号Ｖｃｏｍ２を、また、端子３１９には信号Ｖｓｅｇを、それぞれ印加する。これらのうち、信号Ｖｃｏｍ１は、Ｙドライバ２５１から出力される走査信号のうち、任意の１本の走査線２１４に供給される走査信号と同一の電圧波形を有するものである。同様に、信号Ｖｃｏｍ２は、Ｙドライバ２５３から出力される走査信号のうち、任意の１本の走査線２１４に供給される走査信号と同一の電圧波形を有するものである。さらに、信号Ｖｓｅｇは、Ｘドライバ３５０から出力されるデータ信号のうち、任意の１本のデータ線３１４に供給されるデータ信号と同一の電圧波形を有するものである。
【００９７】
具体的には、信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｓｅｇとして、例えば図１０に示されるような電圧波形を有する信号が用いられる。
すなわち、図１０に示される信号Ｖｃｏｍ１は、着目した走査線２１４が選択される１水平走査期間（１Ｈ）の後半期間において、選択電圧＋ＶＳ（または−ＶＳ）となった後、１垂直走査期間（１Ｆ）が経過するまで非選択電圧＋ＶＤ／２（または−ＶＤ／２）を維持し、再び当該走査線２１４が選択されると、その後半期間において、今度は選択電圧−ＶＳ（または＋ＶＳ）となった後、非選択電圧−ＶＤ／２（または＋ＶＤ／２）を維持するというものである。
また、信号Ｖｃｏｍ２は、信号Ｖｃｏｍ１に選択電圧となってから１水平走査期間（１Ｈ）経過後に、選択電圧となるものであり、かつ、その選択電圧は、信号Ｖｃｏｍ１の選択電圧とは逆極性となるものである。
【００９８】
一方、信号Ｖｓｅｇは、本来のデータ信号の観点から言えば、次のような規則にしたがって、電圧±ＶＤ／２のいずれとなる２値的な信号である。
すなわち、信号Ｖｓｅｇは、データ線３１４に共通接続される画素のうち、選択された走査線２１４の交差に対応する画素の表示内容に着目して、ノーマリーホワイトモードにあって最低階調（黒色）表示とするのであれば、当該走査線２１４に選択電圧が印加される後半期間の全域にわたって、当該選択電圧とは逆極性の電圧となる一方、その前半期間の全域にわたって、当該選択電圧とは同一極性の電圧となるものである。
【００９９】
また、信号Ｖｓｅｇは、画素を最高階調（白色）表示とするのであれば、当該走査線２１４に選択電圧が印加される後半期間の全域にわたって、当該選択電圧とは同一極性の電圧となる一方、その前半期間の全域にわたって、当該選択電圧とは逆極性の電圧となるものである。
【０１００】
さらに、信号Ｖｓｅｇは、画素を中間階調（灰色）表示とするのであれば、当該走査線２１４に選択電圧が印加される後半期間のうち、階調に応じた期間（階調が大きくなるにつれて、長くなる期間）だけ、当該選択電圧とは逆極性の電圧となり、残余の期間では、該選択電圧とは同一極性の電圧となる一方、１水平走査期間を通してみた場合に電圧＋ＶＤ／２となる期間と電圧−ＶＤ／２となる期間とが互い５０％ずつとなるように、前半期間では、当該後半期間での印加を予め相殺する電圧となる。
【０１０１】
なお、このような信号を供給するのは、いかなるパターンを表示させたとしても、データ信号として電圧−ＶＤ／２が印加される期間と電圧＋ＶＤ／２が印加される期間とを互いに等しくすることにより、いわゆるクロストークの発生を防止するためであるが、この点については、本発明の趣旨から逸脱するので、これ以上の説明は省略することにする。
また、実際の検査では、信号Ｖｓｅｇとしては、黒色から灰色、さらには、白色というように時間的に徐々に変化させたものを用いるのが望ましい。
【０１０２】
このような信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｓｅｇが、それぞれ端子２１７、２１９、３１９を介して印加された場合、１垂直走査期間（１Ｆ）でみると、正常であれば、すべての画素１１０の液晶容量１６２に印加される電圧実効値が互いに等しくなるので、すべての画素は、同一階調となるはずである。
【０１０３】
ただし、走査線２１４や、データ線３１４、配線３７２、さらにＴＦＤ３２０等に断線が発生していると、その欠陥に係る画素は、非点灯状態になるので、当該欠陥を容易に発見することができる。また、走査線２１４や、データ線３１４、配線３７２の抵抗が不均一であったり、ＴＦＤ３２０の素子特性が画素毎にばらついていたりすると、当該欠陥部分の画素の階調が他とは異なるので、そのような欠陥を容易に発見することができる。
【０１０４】
次に、こうした検査により、正常と判断された表示装置１００では、各走査線２１４、各データ線３１４をそれぞれ電気的に分離する必要があるが、このような分離する方策としては種々の方法が考えられる。
【０１０５】
例えば、レーザ光を用いて溶断する方法が考えられる。詳細には、図１１に示されるように、レーザ光をＸ方向に沿ってスキャンして、データ線３１４の他端のうち、Ｘドライバ３５０の出力側バンプ３５０ａと接合されるべき部分と、短絡配線３１９が形成されている部分との間を溶断させるとともに、そのスキャン方向の延長線上の位置にて短絡配線４００を溶断させる。これにより、互いに隣接する表示装置１００のデータ線３１４が電気的に分離される。
【０１０６】
なお、この場合、データ線３１４のみが溶断されて、短絡配線４００については溶断されなかったとしても、各データ線３１４は、隣接する表示装置１００のデータ線３１４と電気的に分離されるが、短絡配線４００についても溶断した方が好ましい。
【０１０７】
Ｙドライバ２５１、２５３が実装されるべき領域における配線３７２の他端と短絡配線２１６、２１８との分離についても同様である。また、カッターなどにより物理的に切断してもよい。
【０１０８】
ここで、走査線２１４に対応する配線３７２の他端、および、データ線３１４の他端は、いずれも張出領域３０２において引き出されて最終的にＹ方向に延在している。したがって、図６における直線３９０に沿ってレーザ光を移動させれば、単なる１回のスキャンによって、各走査線２１４、各データ線３１４をそれぞれ電気的に分離することができ、かつ、隣接する表示装置１００のデータ線３１４同士間も電気的に分離することができる（分離後の構成については図１２参照）。
【０１０９】
以上のように、各走査線２１４、各データ線３１４をそれぞれ電気的に分離した後に、上述した異方性導電膜を用いて、Ｙドライバ２５１、２５３およびＸドライバ３５０を実装するとともに、ＦＰＣ基板１５０を接合して図２に示されるような表示装置１００となる。この表示装置１００は、携帯電話やＰＤＡ等の電子機器へ取り付けられる。
【０１１０】
本実施形態では、走査線２１４を短絡させる短絡配線２１６，２１８と、データ線３１４を短絡させる短絡配線３１８とが短絡されておらず、走査線２１４とデータ線３１４とが別々に短絡されているので、レーザカット前に点灯検査（欠陥の有無の検査）を行うことが可能である。レーザカット後にも、異方性導電ゴムを用いて点灯検査を行うことが可能である。
【０１１１】
このような検査によれば、端子２１７に供給される信号Ｖｃｏｍ１は、短絡配線２１６によって奇数行目の走査線２１４に共通に供給され、同様に、端子２１９に供給される信号Ｖｃｏｍ２は、短絡配線２１８によって偶数行目の走査線２１４に共通に供給される。さらに、端子３１９に供給される信号Ｖｓｅｇは、短絡配線３１８及び短絡配線４００によって、短絡配線４００によって接続された表示装置１００のすべてのデータ線３１４に共通に供給される。すなわち、短絡配線４００によって接続された複数の表示装置１００のデータ線３１４に共通の信号Ｖｓｅｇが供給される。
【０１１２】
したがって、端子に異方性導電ゴムを用いて信号を供給する場合にその押圧力が不均一であっても、各走査線２１４（または各データ線３１４）に供給される信号は互いに同一となるので、その押圧力の不均一の影響を排除することができる。
【０１１３】
また、端子２１７、２１９、３１９は、検査時以外には用いられない。このため、これらの端子２１７、２１９、３１９にプローブを接触させて信号を供給しても、Ｙドライバ２５１、２５３やＸドライバ３５０の実装時またはＦＰＣ基板１５０の接合時に悪影響を与えることはない。
【０１１４】
さらに、信号供給するポイントは、本実施形態では、端子２１７、２１９、３１９の３点だけであるので、配線ピッチの狭小化が問題になることは少ない。
【０１１５】
なお、この検査では、できるだけ製品出荷時に近い状態にして、表示の不具合を発見する、という観点から、端子２１７には、Ｙドライバ２５１から実際に供給される信号と同じ信号Ｖｃｏｍ１を供給し、端子２１９には、Ｙドライバ２５３から実際に供給される信号と同じ信号Ｖｃｏｍ２を供給し、さらに、端子３１９には、Ｘドライバ３５０から実際に供給される信号と同じ信号Ｖｓｅｇを供給する構成とした。しかしながら、このような信号を供給しなくても、例えば単なるパルス波形や、正弦波形などの信号を供給する構成としても検査は可能である。また、端子２１７、２１９の各々に対して、異なる信号Ｖｃｏｍ１、Ｖｃｏｍ２を供給するのではなく、同一の信号を供給してもよいのはもちろんである。
【０１１６】
さらに、本実施形態では、走査線２１４を、シール材１１０ａの導電性粒子１１４を介して、走査線２１４を配線３７２に接続して張出領域３０２まで引き出した構成の表示装置を検査対象としたが、走査線２１４とデータ線３１４とは互いに相対的な概念であるので、走査線を基板３００に形成し、データ線を基板２００に形成した表示装置の検査も可能である。
【０１１７】
同様にＴＦＤ３２０の一端をデータ線ではなく走査線に接続する一方、データ線を対向電極とした構成の表示装置を、検査対象とすることができる。
さらに、実施形態では、画素のスイッチングをＴＦＤ３２０により行う表示装置をその対象としたが、画素のスイッチングをＴＦＴにより行う表示装置を検査対象としてもよいし、スイッチング素子を用いないパッシブマトリクス型の表示装置を検査対象としてもよい。
【０１１８】
加えて、液晶装置に限られず、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。すなわち、本発明では、走査線（コモン配線）およびデータ線（セグメント配線）との交差に対応して画素が設けられる表示装置をすべて検査対象とするものである。
【０１１９】
（第２実施形態）
次に、図１３、図１４及び図１５を参照して、第２実施形態について説明する。
【０１２０】
第２実施形態は、短絡配線４００の引き回し方が第１実施形態と異なる。その相違点以外は、第１実施形態と共通であるため、その共通部分の説明は省略する。
【０１２１】
図１３、図１４及び図１５に示すように、短絡配線４００の一端部４００ｃは、短絡配線４００によって上下導通電極３７２ｂが囲まれ、かつレーザーカットライン３９０よりも図中下側に位置するように構成されている。短絡配線４００の一端部４００ｃは、隣接する基板３００の短絡配線４００の一端部４００ｃと接続されて、同電位に保持される点は第１実施形態と同様である。
【０１２２】
第１実施形態において、図６及び図７に示すように、レーザーにより直線３９０の位置にて短絡配線４００が溶断された後の状態について考える。チップ単位にブレークされている状態では、短絡配線４００の一端部４００ａは、基板３００の端面に剥き出しの（露出した）状態となる。したがって、外部からの静電気が一端部４００ａから基板３００の内部に入り易い状態となる。
【０１２３】
図７に示すように、レーザーにより直線３９０の位置にて短絡配線４００が溶断された後の状態であっても、一端部４００ａから短絡配線４００の溶断位置（直線３９０と短絡配線４００との交点）までの間には、符号４００ｄで示す部分が存在する。この部分４００ｄは、データ線３１４や走査線２１４の直ぐ近くをデータ線３１４に沿って、データ線３１４の長さと概ね同じ長さ分だけ存在する。よって、基板３００の端面に臨む一端部４００ａから静電気が入ると、その部分４００ｄを通るときに、その近くのデータ線３１４又は走査線２１４に静電気が入る（移る）可能性が相対的に高い。
【０１２４】
また、一端部４００ａの位置がそもそも、データ線３１４や走査線２１４に近いために、一端部４００ａからデータ線３１４や走査線２１４に静電気が入る（移る）可能性が相対的に高い。
以上のことから、図６及び図７の構成では、画素欠陥が生じる可能性が相対的に高い。
【０１２５】
これに対して、第２実施形態では、図１３に示すように、短絡配線４００の一端部４００ｃがレーザカットライン３９０よりも図中下側にあり、レーザーカット後は、データ線３１４や走査線２１４とは電気的に分離されるレーザーカット領域３００ａに位置している。
【０１２６】
ここで、図１３において、上記と同様に、レーザーにより直線３９０の位置にて短絡配線４００が溶断された後の状態について考える。チップ単位にブレークされている状態では、短絡配線４００の一端部４００ｃは、一端部４００ａと同様に、基板３００の端面に剥き出しの（露出した）状態となる。したがって、一端部４００ａと同様に、外部からの静電気が一端部４００ｃから基板３００の内部に入り易い状態となる。
【０１２７】
一端部４００ｃから短絡配線４００の溶断位置（直線３９０と短絡配線４００との交点）までの間には、符号４００ｅで示す部分が存在する。この部分４００ｅは、レーザーカット領域３００ａに位置しているため、直線３９０の位置よりも図中上側のその他の短絡配線４００の部分４００ｆとは導通していない。よって、基板３００の端面に臨む一端部４００ｃから静電気が入ったとしても、その部分４００ｃの静電気は、直線３９０を跨いだ領域のデータ線３１４又は走査線２１４には入らない（移らない）可能性が相対的に高い。よって、画素欠陥が生じる可能性が相対的に低い。
【０１２８】
短絡配線４００のうち、データ線３１４や走査線２１４の直ぐ近くをデータ線３１４に沿って、データ線３１４の長さと概ね同じ長さ分だけ存在する部分４００ｆの端部４００ｇは、チップ単位にブレークされた状態での基板３００の端面に対し、剥き出しの（臨んだ）状態ではない。よって、静電気が端部４００ｇからデータ線３１４や走査線２１４に入る可能性は相対的に低い。
【０１２９】
更に、上下導通電極３７２ｂと基板３００の端面との間には、短絡配線４００の上記部分４００ｆが存在する。上記部分４００ｆが存在することにより、基板３００の端面から上下導通電極３７２ｂに静電気が入ることが有効に抑制される。
【０１３０】
また、短絡配線４００のうち、レーザーカットライン３９０よりも上側の逆Ｕ字型の部分４００ｈによって、上下導通電極３７２ｂが囲まれるため、外部からの静電気に対してシールドする作用が生じ、静電気が入ることが有効に抑制される。逆Ｕ字型の部分４００ｈの開放側には、張り出し領域が存在し、基板３００の下側端面から十分に離間しているため、下側端面側からの静電気が入る可能性は相対的に低い。
【０１３１】
（第３実施形態）
次に、図１６を参照して、第３実施形態について説明する。
【０１３２】
第３実施形態において、第２実施形態との相違点は、短絡配線４００がレーザカット領域３００ａにおいて、Ｙ方向に沿って往復する部分４００ｉを更に有している点である。すなわち、短絡配線４００の引き回し方法のみが異なっている。その点以外は、第２実施形態と共通であるため、共通部分についての説明は省略する。なお、図１６は、図１３よりも省略された図になっているが、短絡配線４００の上記引き回し方法が異なるのみであり、それ以外の構成は同様である。
【０１３３】
上記の往復部分４００ｉが存在することにより、直線３９０の位置にてレーザカットされた後は、基板３００の端面に臨む短絡配線４００の一端部４００ｊと、レーザーカット領域３００ａを除く領域での端部４００ｋとの間には、導通していない箇所が２ヶ所存在することになる。更に、上記の往復部分４００ｉが往復している分だけ一端部４００ｊから端部４００ｋまでの距離が長くなる。これらにより、一端部４００ｊから入った静電気が端部４００ｋから内部に入ることが一層有効に抑制される。
【０１３４】
また、上記の往復部分４００ｉが存在することにより、直線３９０の位置にてレーザカットされた後は、一端部４００ｊと、Ｙドライバ２５１，２５３との間にも、導通していない箇所が２ヶ所存在することになる。更に、上記の往復部分４００ｉが往復している分だけ一端部４００ｊからＹドライバ２５１，２５３までの距離が長くなる。これらにより、一端部４００ｊから入った静電気がＹドライバ２５１，２５３に入ることが一層有効に抑制される。
【０１３５】
（第４実施形態）
次に、図１７を参照して、第４実施形態について説明する。
【０１３６】
第４実施形態において、第３実施形態との相違点は、短絡配線４００がＹ方向に沿って往復する部分４００ｌが、レーザカット領域３００ａ内のみならず、Ｙ方向に沿って上下導通電極３７２ｂが配置される領域にまで、すなわち、データ線３１４が延在する領域と概ね同じＹ方向の長さとなるように形成されている点である。すなわち、短絡配線４００の引き回し方法のみが異なっている。その点以外は、第３実施形態と共通であるため、共通部分についての説明は省略する。
【０１３７】
上記の往復部分４００ｌは、短絡配線４００によって第２実施形態と同様に囲まれた上下導通電極３７２ｂと、基板３００の端部との間に存在するため、基板３００の端面からの静電気に対するシールド効果が第２実施形態よりも一層高まり、基板３００の端面から上下導通電極３７２ｂに静電気が入ることが一層有効に抑制される。
【０１３８】
（第５実施形態）
次に、図１８及び図１９を参照して、第５実施形態について説明する。
【０１３９】
第１実施形態では、走査線２１４の延在方向（図中左右方向）に隣接する基板３００間において、短絡配線４００同士が走査線２１４の延在方向（図中左右方向）に接続されていた。
【０１４０】
これに対して、第５実施形態では、データ線３１４の延在方向（図中上下方向）に隣接する基板３００間において、短絡配線４０１同士がデータ線３１４の延在方向（図中上下方向）に接続される。
【０１４１】
本実施形態の基板３００に係る表示装置は、第１実施形態の表示装置と異なり、Ｙドライバ２５３が片側にしかないタイプのものである。Ｙドライバ２５３が存在しない側に液晶の注入口がある。
【０１４２】
なお、図１８は、図７よりも省略された図になっているが、液晶の注入口の位置が左側部である点と、Ｙドライバ２５３が片側にしかない点と、短絡配線４０１の引き回し方法が異なるのみであり、それ以外の構成は同様である。よって、共通部分の説明は省略する。
【０１４３】
符号３１８ａは、第１実施形態の短絡配線３１８と同様に、データ線３１４が短絡される配線である。本実施形態の短絡配線４０１は、第１実施形態の短絡配線４００と同様に、短絡配線３１８ａに接続される。短絡配線３１８ａに接続された短絡配線４０１の他端は、レーザーカットライン３９０よりも上側の位置にて分岐され、その一方の分岐線は、上方にて隣接する基板３００の短絡配線４０１と接続され、その他方の分岐線は、下方にて隣接する基板３００の短絡配線４０１と接続される。
【０１４４】
第１実施形態と同様に、データ線３１４を短絡させる短絡配線４０１が複数の基板３００に亘って接続されて同電位に保持されるため、静電気対策に有効である。
【０１４５】
（第６実施形態）
次に、図２０を参照して、第６実施形態について説明する。
【０１４６】
本実施形態と、図１８に示す第５実施形態との相違点は、注入口からの静電気に対する防止を図るため、短絡配線４０１を注入口付近まで引き回した点のみである。それ以外の点は、第５実施形態と共通であるから、共通部分の説明は省略する。
【０１４７】
本実施形態によれば、第５実施形態に比べて、静電気に対するシールド効果が高い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る検査方法が適用される表示装置の電気的構成を示すブロック図。
【図２】第１実施形態の表示装置の構成を示す斜視図。
【図３】同表示装置をＸ方向に破断した場合の構成を示す部分断面図。
【図４】（ａ）は、同表示装置における画素の構成を示す平面図、（ｂ）は、（ａ）におけるＡ−Ａ’線で破断した部分断面図。
【図５】同表示装置をＹ方向に破断した場合の構成を示す部分断面図。
【図６】第１実施形態の検査時における液晶表示パネルの構成を示す斜視図。
【図７】第１実施形態の互いに隣接する液晶表示パネルの構成を示す平面図。
【図８】第１実施形態のウェハーに並んだ複数の液晶表示パネルの構成を示す平面図。
【図９】第１実施形態の表示装置を検査する構成を示す図。
【図１０】検査時における印加電圧の一例を示す波形図。
【図１１】（ａ）、（ｂ）および（ｃ）の各々は、それぞれ検査時、切断時および実装直前におけるドライバ実装領域の配線構成を示す平面図。
【図１２】第１実施形態の検査後における液晶表示パネルの構成を示す斜視図。
【図１３】第２実施形態の互いに隣接する液晶表示パネルの構成を示す平面図。
【図１４】第２実施形態の検査時における液晶表示パネルの構成を示す斜視図。
【図１５】第２実施形態のウェハーに並んだ複数の液晶表示パネルの構成を示す平面図。
【図１６】第３実施形態の液晶表示パネルの要部構成を示す平面図。
【図１７】第４実施形態の液晶表示パネルの要部構成を示す平面図。
【図１８】第５実施形態の液晶表示パネルの要部構成を示す平面図。
【図１９】第５実施形態の互いに隣接する液晶表示パネルの要部構成を示す平面図。
【図２０】第６実施形態の液晶表示パネルの要部構成を示す平面図。
【図２１】従来の検査時における液晶表示パネルの構成を示す斜視図。
【図２２】従来の表示装置を検査する構成を示す図。
【図２３】検査後における液晶表示パネルの構成を示す斜視図。
【図２４】（ａ）、（ｂ）および（ｃ）の各々は、従来のそれぞれ検査時、切断時および実装直前におけるドライバ実装領域の配線構成を示す平面図。
【符号の説明】
１００…表示装置、１１０…画素、１６０…液晶、１６２…液晶容量、２００、３００…基板、２１４…走査線、２１６、２１８、３１８…短絡配線、２１７、２１９、３１９…端子、２５１、２５３…Ｙドライバ、３１４…データ線、３０２…張出領域、３２０…ＴＦＤ、３５０…Ｘドライバ、３７２、３８４…配線、３７２ｂ…上下導通電極、３９０…レーザーカットライン、４００…短絡配線、４００ａ…一端部、４００ｃ…一端部、４０１…短絡配線
【発明の属する技術分野】
この発明は、電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法に関する。
【０００２】
【従来の技術】
一般に、液晶などの電気光学物質の電気光学的な変化により表示を行う表示装置は、駆動方式によってパッシブマトリクス型とアクティブマトリクス型とに大別することができるが、いずれの型においても、行方向に延在して形成される走査線（コモン配線）と、列方向に延在して形成されるデータ線（セグメント配線との交差部分に対応して画素が形成される点においては共通である。
【０００３】
このような表示装置において、点灯しないような欠陥画素が存在すると、その欠陥画素は容易にユーザに視認される。また、階調特性が、画素にわたって不均一であると、画面全体として見た場合に表示ムラとして視認される。一方、このような表示装置を欠陥なく製造することは、物理的に不可能である。したがって、製造時において欠陥のある表示装置を、いかにして排除するかが品質管理の上で、重要なポイントとなる。
【０００４】
ここで、欠陥の有無を検査する方法として、特開２００２−３２８６２７号公報には、次の方法が記載されている。
【０００５】
図２１及び図２２に示すように、複数の走査線２１４は、それぞれ配線３７２を介して第１の短絡配線２１６，２１８によって短絡される。複数のデータ線３１４は、第２の短絡配線３１８によって短絡される。
【０００６】
次いで、第１及び第２の短絡配線２１６，２１８，３１８の各々に接続された端子２１７，２１９，３１９を介して、画素１１０に対して所定の駆動電圧（信号Ｖｃｏｍ１，Ｖｃｏｍ２，Ｖｓｅｇ）を印加して、当該画素１１０の点灯を検査する。走査線２１４やデータ線３１４等に断線が発生していると、その欠陥に係る画素１１０は、非点灯状態になるので当該欠陥を容易に発見できる。
【０００７】
その後、図２３及び図２４に示すように、短絡された走査線２１４から第１の短絡配線２１６，２１８を電気的に切断するとともに、短絡されたデータ線３１４から第２の短絡配線３１８を電気的に切断する。その切断は、レーザ光の照射により行う。
【０００８】
この場合、配線３７２の端部及びデータ線３１４の端部は、いずれも張出領域３２０において引き出されて最終的にＹ方向に延在している。したがって、図２１における直線３９０に沿ってレーザ光を移動させれば、単なる１回のスキャンによって各走査線２１４、各データ線３１４をそれぞれ電気的に分離することができる。
【０００９】
【特許文献１】
特開２００２−３２８６２７号公報
【００１０】
【発明が解決しようとする課題】
データ線３１４には、画素１１０を構成するＴＦＤ及び画素電極等の素子が直接的に接続されていることから、データ線３１４に静電気が入ると、これらの素子が破壊され、欠陥画素となることがある。データ線３１４の静電気対策が十分に施されることが望まれる。
【００１１】
同様に、走査線２１４に対する静電気対策が十分に行われることが望まれる。走査線２１４には、直接的にではなく、スペーサを兼ねる導電性粒子を介して画素１１０に接続されていることから、静電気が入った場合の上記素子に与える悪影響はデータ線３１４に比べて低いと考えられていたが、最近では走査線２１４に対する静電気対策もまた十分に行われることが望まれている。
【００１２】
そこで、データ線３１４及び走査線２１４の静電気対策として、データ線群３１４及び走査線群２１４を基板内で全て短絡させて同電位に保持する方法が考えられる。一般に、画素１１０の点灯検査時には、データ線群３１４と走査線群２１４とにそれぞれ別々の信号Ｖｃｏｍ１，Ｖｃｏｍ２，Ｖｓｅｇを供給すべく、データ線群３１４と走査線群２１４とが電気的に分離されている必要がある。
【００１３】
よって、上記方法では、点灯検査を行う前に、データ線群３１４と走査線群２１４とを電気的に分離させて、データ線群３１４と走査線群２１４とが同電位に保持されていない状態にすることになる。量産工程では、その状態の直後に、パッケージに実装されるため、外部からの静電気がデータ線３１４又は走査線２１４に入ることが有効に防止される。
【００１４】
これに対し、研究開発が行われている場所では、点灯検査後にも各種試験を行う等の理由から、直ぐには実装されずに、データ線３１４又は走査線２１４が露出した状態のまま保管されることが多く、その場合には静電気が入り易い状態におかれることになる。以上のように、点灯検査後に直ぐに実装が行われない場合においても、点灯検査後の静電気対策が十分な方法が望まれる。
【００１５】
本発明の目的は、静電気対策が十分な電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
本発明の他の目的は、短絡配線と走査線又はデータ線とを電気的に切断する前に検査を行うことができる電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
本発明の更に他の目的は、パネルごとにカットされた後であっても静電気対策が十分な電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
本発明の更に他の目的は、短絡配線と走査線又はデータ線とが電気的に切断された後であっても静電気対策が十分な電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明の電気光学装置用マザー基板は、走査線とデータ線との交差に対応して画素が配列された電気光学装置となる領域を複数備えた電気光学装置用マザー基板であって、前記各々の領域は、複数の前記走査線及び複数の前記データ線のいずれか一方のみを短絡させるために用いられる短絡配線をそれぞれ備え、隣接する前記領域に対応する前記各短絡配線は電気的に接続されてなる。
【００１７】
本発明の電気光学装置用マザー基板において、前記隣接する領域の前記短絡配線を接続する接続短絡配線は、前記短絡配線と前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方との接続が切断される仮想ラインを通過するように形成される。
【００１８】
本発明の電気光学装置用マザー基板において、前記接続短絡配線が前記仮想ラインを通過する回数は、３回以上である。
【００１９】
本発明の電気光学装置用マザー基板は、第１の基板及び第２の基板を有し、複数の前記走査線及び複数の前記データ線のいずれか他方は、その一方が設けられてなる前記第１の基板と対向する前記第２の基板に設けられ、且つ、前記第１の基板に設けられてなる電極と導通部材によって電気的に接続されてなり、前記接続短絡配線は、前記導通部材を囲うように配置されてなることを特徴とする。
【００２０】
本発明の電気光学装置用マザー基板において、前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方には、スイッチング素子が電気的に接続されている。
【００２１】
本発明の電気光学装置用マザー基板において、更に、前記複数の走査線及びデータ線のいずれか他方のみを短絡させるために用いられる第１短絡配線を備えている。
【００２２】
本発明の電気光学装置は、本発明の電気光学装置用マザー基板がスクライブされて形成されてなるものである。
【００２３】
本発明の電子機器は、本発明の電気光学装置を備えている。
【００２４】
本発明の電気光学装置の製造方法は、走査線とデータ線との交差に対応して画素が配列された電気光学装置となる領域を複数備えた電気光学装置用マザー基板から形成される電気光学装置の製造方法であって、（ａ） 第１の前記領域の、複数の前記走査線、複数の前記データ線及び前記画素を構成する素子を形成するステップと、（ｂ） 前記第１の領域に隣接する第２の前記領域の、複数の前記走査線、複数の前記データ線及びスイッチング素子を形成するステップと、（ｃ） 前記第１の領域の前記複数の走査線及び前記複数のデータ線のいずれか一方のみを短絡させるために用いられる短絡配線を形成するステップと、（ｄ） 前記第２の領域の前記複数の走査線及び前記複数のデータ線のいずれか一方のみを短絡させるために用いられる短絡配線を、該第２の領域と隣接する前記第１の領域の前記短絡配線と電気的に接続されるように形成するステップと、（ｅ） 前記第１の領域と前記第２の領域とに分けるステップと、（ｆ） 前記第１の領域と前記第２の領域の少なくとも一方の前記短絡配線に前記画素の点灯を検査するための電圧を印加するステップと、（ｇ） 前記一方の領域の前記短絡配線と前記短絡配線に接続された前記複数の走査線及び前記複数のデータ線のいずれか一方とを電気的に切断するステップとを備えている。
【００２５】
本発明の電気光学装置の製造方法において、前記（ｃ）及び（ｄ）は、同一工程で行われ、前記第１及び第２の領域の前記短絡配線並びに前記第１及び第２の領域の前記短絡配線同士を電気的に接続するための特定短絡配線は、前記短絡配線によって短絡される前記複数の走査線及び前記複数のデータ線のいずれか一方と同一工程で形成される。
【００２６】
本発明の電子機器の製造方法は、本発明の電気光学装置の製造方法で製造された表示装置に実装部品を実装して電子機器を製造するステップを備えている。
【００２７】
本発明では、ＳＥＧ（データ線）側とＣＯＭ（走査線）側を別々にショートさせ、静電気対策を行う。
ＳＥＧ側のショートラインは上下導通電極を囲むように引き回し、レーザカット領域を跨いだ所で隣接するパネルと接続する。基板内での同電位が実現される。
【００２８】
上記構成により、十分な静電気対策が可能である。また、レーザカット前の点灯検査が可能である（レーザカット後も可能である）。さらに、パネル端面に剥き出しになっているＣｒラインがパネル内の静電気ラインと切り離される。よって、パネル単体でも十分な静電気対策が可能である。
【００２９】
ここで、この方法において、短絡した走査線（またはデータ線）から第１の短絡配線（第２の短絡配線）を電気的に切断する方法としては、レーザ光の照射により行う態様が考えられる。また、この方法では、前記第１の短絡配線の切断方向と、前記第２の短絡配線の切断方向とが、略同一直線上にある態様が好ましい。この態様によれば、走査線から第１の短絡配線を切断する行程と、データ線から第２の短絡配線を切断する行程とを、切断ツールの直線的な移動で済ますことが可能となる。
【００３０】
【発明の実施の形態】
以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。なお、本発明に係る表示装置としては、例えば液晶表示装置が挙げられる。
【００３１】
（実施の形態１）
＜表示装置の構成＞
はじめに、本発明の実施形態に係る検査方法が適用される表示装置の電気的構成について説明する。
【００３２】
図１は、この表示装置の電気的な構成を示すブロック図である。図１に示されるように、表示装置１００には、複数ｍ本の走査線（コモン配線）２１４が行（Ｘ）方向に延在に形成される一方、複数３ｎ本のデータ線（セグメント配線）３１４が列（Ｙ）方向に延在して形成されるとともに、走査線２１４とデータ線３１４との各交差に対応して画素１１０が形成されている。この画素１１０は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの一色に対応するものであり、Ｘ方向に相隣接するＲＧＢの３つの画素１１０によって１つのドット１２０が構成されている。
【００３３】
画素１１０は、液晶容量１６２と、二端子型スイッチング素子の一例であるＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：薄膜ダイオード）３２０との直列接続からなる。
液晶容量１６２は、後述するように、対向電極として機能する走査線２１４と画素電極との間に、電気光学物質の一例たる液晶を挟持した構成となっている。
ＴＦＤ３２０は、本実施形態では、一端がデータ線３１４に接続される一方、他端が画素電極に接続されて、走査線２１４とデータ線３１４との電位差にしたがってオンオフが制御される。
【００３４】
なお、この表示装置にあっては、説明の便宜上、走査線２１４の総数をｍ本とし、データ線３１４の総数を３ｎ本として、ドット１２０がｍ行ｎ列（画素１１０でいえば、ｍ行３ｎ列）に配列するマトリクス型表示装置として説明するが、本発明の適用をこれに限定する趣旨ではない。
【００３５】
次に、Ｙドライバ２５１、２５３は、一般には走査線駆動回路と呼ばれるものである。Ｙドライバ２５１は、 図１において上から数えて奇数（１、３、５、…、ｍ−１）本目の走査線２１４の駆動を担当し、Ｙドライバ２５３は、上から数えて偶数（２、４、６、…、ｍ）本目の走査線２１４の駆動を担当している。
すなわち、Ｙドライバ２５１、２５３によって、１行目、２行目、３行目、…、ｍ行目の走査線２１４が１垂直走査期間において順次排他的に１本ずつ選択されるとともに、選択された走査線２１４には、選択電圧の走査信号が供給される一方、他の非選択の走査線２１４には、非選択電圧の走査信号が供給される構成となっている。
なお、説明の便宜上、走査信号は、一般的にｊ（ｉは、１≦ｊ≦ｍを満たす整数）行目の走査線２１４に供給されるものを、Ｙｊと表記している。
【００３６】
また、Ｘドライバ３５０は、一般にはデータ線駆動回路と呼ばれるものであり、Ｙドライバ２５１、２５３のいずれかにより選択された走査線２１４に位置する３ｎ個の画素１１０に対し、表示内容に応じたデータ信号Ｘ１Ｂ、Ｘ１Ｇ、Ｘ１Ｒ、Ｘ２Ｂ、Ｘ２Ｇ、Ｘ２Ｒ、…、ＸｎＢ、ＸｎＧ、ＸｎＲを、それぞれ対応するデータ線３１４を介して供給するものである。
なお、データ信号は、一般的にｉ（ｉは、１≦ｉ≦ｎを満たす整数）列目のドット１２０において、Ｂ、Ｇ、Ｒの画素１１０で兼用されるデータ線３１４に供給されるものを、それぞれＸｉＢ、ＸｉＧ、ＸｉＲと表記している。
【００３７】
次に、表示装置１００の機械的な構成について説明する。
図２は、この表示装置１００の外観構成を示す斜視図である。なお、この図では、表示装置１００における配線レイアウトを判りやすくするために、観察者に視認される観察側を図において裏側として示す一方、観察者が通常視認することのない背面側を図において表側として示している。
図３は、この表示装置１００を図２におけるＸ方向に沿って破断した場合の構成を示す部分断面図である。
【００３８】
図２及び図３に示されるように、表示装置１００は、観察側に位置する基板３００と、その背面側に位置して、観察側の基板３００よりも一回り小さい基板２００とが、スペーサを兼ねる導電性粒子１１４が適切な割合で分散されたシール材１１０ａによって、一定の間隙を保って貼り合わせられるとともに、この間隙に例えばＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型の液晶１６０が封入されている。
【００３９】
シール材１１０ａは、基板２００の内周縁に沿って形成されるが、液晶１６０を封入するために、その一部が開口している。このため、液晶１６０の封入後に、その開口部分が封止材１１２によって封止されている。
【００４０】
背面側の基板２００にあって、観察側の基板３００との対向面には、ｍ本の走査線２１４がＸ方向に延在して形成されている。
観察側の基板３００にあって背面側の基板２００との対向面には、３ｎ本のデータ線３１４がＹ（列）方向に延在して形成されている。
【００４１】
基板３００には、シール材１１０ａの形成領域において、データ線群３１４の図２における左右方向の各外側に、それぞれ短絡配線４００がＹ方向に延在して形成されている。短絡配線４００は、張出領域３０２からシール材１１０ａの形成領域内において、データ線３１４と平行に延設された後、９０°外側に曲がって走査線２１４に沿ってシール材１１０ａの形成領域外に出て、基板３００の端面側まで延設されている。短絡配線４００のうち基板３００の端面側の一端部４００ａは、隣接する基板３００上の短絡配線４００と接続されている。
【００４２】
基板２００に形成された走査線２１４のうち、奇数行目の走査線２１４は、シール材１１０ａの形成領域のうち、図２において左側まで延設される一方、偶数行目の走査線２１４は、シール材１１０ａの形成領域のうち、図において右側まで延設されている。
【００４３】
基板３００には、走査線２１４と一対一に対応して配線３７２が設けられるとともに、シール材１１０ａの形成領域において、対応する走査線２１４の一端と対向するように形成されている。
【００４４】
導電性粒子１１４は、走査線２１４の一端と配線３７２の一端とが対向する部分に、少なくとも１個以上介在するような割合にてシール材１１０ａ中に分散される。このため、基板２００に形成された走査線２１４は、導電性粒子１１４を介して、基板３００に形成された配線３７２に接続される。
【００４５】
なお、配線３７２は、後述するＴＦＤ３２０の第２金属膜と同一層、および、画素電極３４８と同一層をパターニングした積層構造となって、その配線抵抗が低く抑えられている。
【００４６】
配線３７２のうち、奇数行目の走査線２１４に接続される配線３７２は、シール材１１０ａの形成領域外において９０度屈曲した後、Ｙ方向に沿って張出領域３０２まで延設される。そして、当該配線３７２は、張出領域３０２において、Ｙドライバ２５１の出力側バンプに接合される。
同様に、偶数行目の走査線２１４に接続される配線３７２は、シール材１１０ａの形成領域外において９０度屈曲した後、Ｙ方向に沿って張出領域３０２まで延設されて、Ｙドライバ２５３の出力側バンプに接合される。
【００４７】
上記のように、基板２００上の走査線２１４は、導電性粒子１１４を介して基板３００上に形成された配線３７２と接続されている。配線３７２は、Ｘ方向に延びた部分３７２ａから点３７２ｂにて９０°曲がってＹ方向に沿って張出領域３０２方向にまで延びている。配線３７２のうち、その９０°曲がった部分３７２ｂが上下基板２００，３００を導通させる上下導通電極に対応する。
【００４８】
一方、データ線３１４は、シール材１１０ａの形成領域外においてピッチが狭められて、張出領域３０２まで延設される。そして、当該データ線３１４は、張出領域３０２において、Ｘドライバ３５０の出力側バンプに接合される。
【００４９】
また、張出領域３０２には、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）基板１５０が接合されて、外部回路（図示省略）から、Ｙドライバ２５１、２５３およびＸドライバ３５０の入力側バンプにクロック信号や制御信号等を供給する構成となっている。
【００５０】
基板３００の張出領域３０２においては配線３８４が形成されて、その一端は、Ｙドライバ２５１、２５３またはＸドライバ３５０の入力側バンプに接続される一方、その他端は、ＦＰＣ基板１５０の配線と接続される。
【００５１】
なお、図２においては、説明の理解を優先させたため便宜的に走査線２１４の本数ｍを「８」とし、データ線３１４の本数３ｎを「１８」とした場合を示している。また、張出領域３０２には、検査用の端子２１７、２１９、３１９が設けられているが、これらの端子については後述する。
【００５２】
＜内部構成＞
次に、表示装置１００における表示領域の内部構成について説明する。
【００５３】
まず、観察側の基板３００について説明する。
図３に示されるように、基板３００の外面には、位相差板１３３および偏光板１３１が貼り付けられる。なお、これらの位相差板１３３および偏光板１３１については、簡略化のため図２では省略されている。
【００５４】
基板３００の内面には、クロム等からなるデータ線３１４がＹ方向（図３では紙面垂直方向）に延在して形成されている。短絡配線４００も、データ線３１４と同じクロム等から成り、データ線３１４と同じ工程で同時に形成される。同様に、配線３７２も、データ線３１４と同じクロム等から成り、データ線３１４と同じ工程で同時に形成される。また更に、後述する短絡配線２１６、２１８、３１８についても同様に、データ線３１４と同じクロム等から成り、データ線３１４と同じ工程で同時に形成される。
【００５５】
データ線３１４の近傍には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電材料からなる矩形状の画素電極３４８が形成されている。
なお、データ線３１４や画素電極３４８等の詳細構成については、さらに後述することにする。
【００５６】
画素電極３４８の表面には、ポリイミド等からなる配向膜３０８が形成されている。なお、配向膜３０８には、背面側の基板２００と貼り合わせる前に、所定の方向にラビング処理が施される。なお、配向膜３０８は、表示領域外では不要であるから、シール材１１０ａの形成領域近傍およびその外側では設けられていない。
【００５７】
次に、背面側の基板２００について説明する。
【００５８】
基板２００の外面には、位相差板１２３および偏光板１２１が貼り付けられる。なお、これらの位相差板１２３および偏光板１２１についても、図２では省略されている。
【００５９】
基板２００の内面には、起伏が形成された散乱樹脂層２０３が形成されている。散乱樹脂層２０３は、例えば基板２００の表面上において点状にパターニングしたフォトレジストを熱処理し、当該フォトレジストの端部を軟化させる等によって、形成したものである。
【００６０】
次に、散乱樹脂層２０３の起伏面には、アルミニウムや銀等の反射性金属からなる反射膜２０４が形成されている。したがって、散乱樹脂層２０３の起伏を反映して、反射膜２０４の表面も起伏となるので、観察側から入射した光は、反射膜２０４によって反射する際に、適度に散乱することとなる。
【００６１】
表示装置１００を反射型のみならず透過型としても機能させるために、反射膜２０４には、光を透過させるための開口部２０９が設けられている。
なお、このような開口部２０９を設けずに、例えばアルミニウム等の光反射性を有する金属の膜厚を比較的薄く（２０ｎｍ〜５０ｎｍ）して形成することにより、背面側からの入射光の一部を透過させる構成としてもよい。
【００６２】
反射膜２０４の表面には、画素電極３４８と走査線２１４との対向領域に対応して、赤色のカラーフィルタ２０５Ｒ、緑色のカラーフィルタ２０５Ｇ、および、青色のカラーフィルタ２０５Ｂが、それぞれ所定の配列で設けられている。
なお、カラーフィルタ２０５Ｒ、２０５Ｇ、２０５Ｂの配列は、本実施形態では、データ系の表示に好適なストライプ配列となっている。
【００６３】
次に、各色のカラーフィルタ２０５Ｒ、２０５Ｇ、２０５Ｂの表面には、絶縁材からなる平坦化膜２０７が設けられて、当該カラーフィルタの段差や反射膜２０４等の起伏を平坦化している。
【００６４】
平坦化膜２０７により平坦化された面に、ＩＴＯ等の透明導電材料からなる走査線２１４がＸ方向（図３では紙面左右方向）に、観察側の基板３００に形成された画素電極３４８と対向するように形成されている。
【００６５】
走査線２１４の表面には、ポリイミド等からなる配向膜２０８が形成されている。配向膜２０８には、観察側の基板３００と貼り合わせる前に、所定の方向にラビング処理が施される。また、各色のカラーフィルタ２０５Ｒ、２０５Ｇ、２０５Ｂ、平坦化膜２０７および配向膜２０８は、表示領域外では不要であるから、シール材１１０ａの領域近傍およびその外側では設けられていない。
【００６６】
＜画素構成＞
続いて、表示装置１００における画素の構成について、ＴＦＤ３２０を中心にして説明する。
【００６７】
図４（ａ）は、表示装置１００におけるドットの１個分（画素の３個分）のレイアウトを示す平面図であり、図４（ｂ）は、図４（ａ）におけるＡ−Ａ’線に沿って示す断面図である。なお、図４（ａ）は、背面側から観察側を見た場合の構成を示しているので、図４（ａ）では手前側が、図４（ｂ）では上側が、それぞれ背面側となる。
【００６８】
これらの図に示されるように、矩形状の画素電極３４８は、マトリクス状に配列し、このうち、同一列に属する画素電極３４８が、１本のデータ線３１４にそれぞれＴＦＤ３２０を介して共通接続されている。また、同一行の画素電極３４８は、上述したように、それぞれ１本の（破線で示される）走査線２１４と対向している。
【００６９】
次に、ＴＦＤ３２０は、第１のＴＦＤ３２０ａおよび第２のＴＦＤ３２０ｂを備え、タンタルタングステンなどからなる島状の第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成された絶縁膜３２３と、この絶縁膜３２３の表面に形成されて相互に離間した第２金属膜３１６、３３６とを有する。
【００７０】
第２金属膜３１６、３３６は、クロム等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、データ線３１４からＴ字状に分岐したものが用いられる一方、後者の第２金属膜３３６は、ＩＴＯ等の画素電極３４８に接続するために用いられる。
【００７１】
ＴＦＤ３２０のうち、第１のＴＦＤ３２０ａは、データ線３１４の側からみると順番に、第２金属膜３１６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。
一方、第２のＴＦＤ３２０ｂは、データ線３１４の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３３６となって、第１のＴＦＤ３２０ａとは逆向きの構造を採る。このため、第２のＴＦＤ３２０ｂの電流−電圧特性は、第１のＴＦＤ３２０ａの電流−電圧特性を、原点を中心に点対称化したものとなる。
結局、ＴＦＤ３２０は、２つのＴＦＤを互いに逆向きに直列接続した形となるため、１つの素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００７２】
データ線３１４の下層は、断面的にみれば、第１金属膜３１２、絶縁膜３１３となっている。この理由は、そもそも第１金属膜３２２が第１の金属膜３１２から枝別れしたものであって、絶縁膜３１３、３２３が同一プロセスにおける陽極酸化によって形成された後、第１の金属膜３２２（絶縁膜３２３）が島状に切り離されたものであるからである。
【００７３】
また、図４（ｂ）においては、基板３００の表面に、第１金属膜３１２、３２２が直接形成されているが、実際には、下地膜などを介して形成される場合が多い。このように下地膜を介して第１金属膜が形成される理由は、第２金属膜の堆積後における熱処理により、第１金属膜が剥離しないようにするため、および、第１金属膜に不純物が拡散しないようにするためである。
【００７４】
ＴＦＤ３２０はダイオード素子としての一例であり、他に、酸化亜鉛（ＺｎＯ）バリスタや、絶縁膜３２３を窒素欠損状態のＳｉＮｘに置換したＭＳＩ（Ｍｅｔａｌ Ｓｅｍｉ−Ｉｎｓｕｌａｔｏｒ）などを用いた素子や、これらのいずれかの素子を、単体または逆向きに、並列もしくは直列接続したものなどが適用可能である。
【００７５】
このような構成において、データ線３１４に印加されているデータ信号にかかわらず、ＴＦＤ３２０がオンする選択電圧が走査信号として走査線２１４に印加されると、当該走査線２１４および当該データ線３１４の交差に対応するＴＦＤ３２０がオンして、オンしたＴＦＤ３２０に接続された液晶容量１６２に、当該選択電圧および当該データ電圧の差に応じた電荷が蓄積される。
【００７６】
電荷蓄積後、走査線２１４に非選択電圧を印加して、当該ＴＦＤ３２０をオフさせても、液晶容量１６２における電荷の蓄積は維持される。
ここで、液晶容量に蓄積される電荷量に応じて、液晶の配向状態が変化するので、偏光版１３１（図３参照）を通過して観察者に視認される光量も、透過型、反射型のいずれにおいても、蓄積された電荷量に応じて変化する。
したがって、選択電圧が印加されたときのデータ信号の電圧によって、液晶容量１６２における電荷の蓄積量を画素毎に制御することで、所定の階調表示が可能になる。
【００７７】
＜張出領域＞
次に、観察側の基板３００のうち、Ｙドライバ２５１、２５３や、Ｘドライバ３５０が実装されるとともに、ＦＰＣ基板１５０が接合される張出領域３０２について説明する。
【００７８】
図５は、張出領域３０２のうち、Ｘドライバ３５０およびＦＰＣ基板１５０が接合される部分を、図２においてＹ方向に沿って破断した場合の構成を示す部分断面図である。
【００７９】
Ｘドライバ３５０における実装面周縁に設けられる電極には、それぞれ例えば金（Ａｕ）などからなるバンプ３５０ａまたは３５０ｂが形成されているが、このようなＸドライバ３５０は、観察側の基板３００における張出領域３０２に対して次のようにして実装される。
【００８０】
まず第１に、基板３００にあってＸドライバ３５０が実装されるべき領域に、エポキシ等の接着材１３０に導電性粒子１３４を均一に分散させたシート状の異方性導電膜を載置し、第２に、電極形成面を下側にしたＸドライバ３５０と基板３００とによって異方性導電膜を挟持し、第３に、Ｘドライバ３５０を位置決めした後に、当該異方性導電膜を介して基板３００に加圧・加熱し、第４に、冷却後、加圧状態を解放する。
【００８１】
これにより、Ｘドライバ３５０のうち、データ信号を供給する出力側バンプ３５０ａはデータ線３１４に、また、ＦＰＣ基板１５０からの信号を入力する入力側バンプ３５０ｂは配線３８４に、それぞれ接着材１３０中の導電性粒子１３４を介して電気的に接続される。この際、接着材１３０は、Ｘドライバ３５０の接着のみならず、電極形成面を、湿気や、汚染、応力などから保護する封止材を兼ねる。
【００８２】
同様にＹドライバ２５１、２５３の実装にも異方性導電膜が用いられる。また、ＦＰＣ基板１５０の接合にも同様に異方性導電膜が用いられる。これにより、ＦＰＣ基板１５０において、ポリイミドのような基材１５２に形成された配線１５４は、基板３００に形成された配線３８４に対し、接着材１４０中の導電性粒子１４４を介して電気的に接続される。
【００８３】
なお、Ｘドライバ３５０における実装面にあっては、短絡配線３１８と、この短絡配線３１８およびデータ線３１４の他端の間が切断された痕跡とが認められるが、この点については後述することにする。
【００８４】
＜検査方法＞
次に、このように構成される液晶装置の検査について説明する。
この検査は、非点灯の欠陥画素や、階調特性の不均一性を検出する検査である。
【００８５】
図６は、表示装置１００を検査する段階の構成、詳細には、Ｙドライバ２５１、２５３や、Ｘドライバ３５０が実装される前の段階であって、ＦＰＣ基板１５０が接合される前の段階の構成を示す斜視図である。
【００８６】
この点灯検査は、各チップ毎にカット（隣接する基板３００が単一の基板３００毎にカット，ブレイク）された後に行われる。また、液晶表示パネルの製造工程のうち、特に組立工程（ラビング処理やブレイク）において、静電気（またはノイズ。以下単に静電気と称する）がデータ線３１４又は走査線２１４に入りやすいことが分かっている。
【００８７】
図６に示されるように、検査段階における表示装置１００にあっては、奇数行目の走査線２１４に一対一に対応する配線３７２の他端が、張出領域３０２において、短絡配線２１６に接続されて短絡状態となっている。
同様に、偶数行目の走査線２１４に一対一に対応する配線３７２の他端は、張出領域３０２において、短絡配線２１８に接続されて短絡状態となっている。
【００８８】
さらに、すべてのデータ線３１４の他端についても、張出領域３０２において、短絡配線３１８に接続されて短絡状態にある。
短絡配線４００の他端についても、張出領域３０２において、短絡配線３１８に接続されて短絡状態にある。これにより、短絡配線４００とデータ線３１４は同電位に保持される。
【００８９】
図７は、検査段階に先立って、隣接する図６に示す表示装置１００の基板３００同士がカットブレーク（チップごとに分割）される前の状態を示す平面図である。
図８は、図７に示す状態の複数の表示装置１００がウェハー上に並んだ状態を示している。
【００９０】
図７及び図８に示すように、短絡配線４００の一端部４００ａは、隣接する基板３００の短絡配線４００の一端部４００ａと接続されている。すなわち、図８に示すように、ウェハー上に図８における左右方向に並んだ複数の基板３００の全ての短絡配線４００は、各一端部４００ａを介して導通（接続）した状態にある。これにより、ウェハー上の左右方向に並んだ複数の基板３００の短絡配線４００は、同電位に保持され、かつ、その電位と同電位に、ウェハー上の左右方向に並んだ複数の基板３００のデータ線３１４の電位が保持される。
【００９１】
図２１に示した従来例では、データ線群３１４は、その基板３００内で短絡配線３１８で接続されているのみであり、隣接する基板３００のデータ線３１４とは電気的に分離していた。これに対し、本実施形態では、複数の基板３００のデータ線３１４が短絡配線４００を介して互いに接続（一体として形成）され、同電位に保持されるため、外部からの静電気の影響がデータ線３１４に及ぶことが有効に抑制される。
【００９２】
なお、短絡配線２１６、２１８、３１８、４００は、配線３７２、データ線３１４と同時にクロム等により形成されるものであり（または、これらを構成する配線層の一部を含み、当該配線層のパターニングよって形成されるものであり）、それぞれ端子２１７、２１９、３１９から引き回されている。
【００９３】
また、検査後においては、後述するように短絡配線２１６、２１８はそれぞれ配線３７２から電気的に切り離され、同様に、短絡配線３１８、４００は、データ線３１４から電気的に切り離される。
【００９４】
図９は、このような短絡配線２１６、２１８、３１８、４００によって短絡状態にある表示装置１００の等価回路を示す図である。図９に示されるように、奇数行目の走査線２１４は、短絡配線２１６によって互いに等しく同電位となる。同様に、偶数行目の走査線２１４も、短絡配線２１８によって互いに等しく同電位となる。
【００９５】
ある表示装置１００の内のすべてのデータ線３１４は、短絡配線３１８によって互いに等しく同電位となる。さらに、ある表示装置１００の内のすべてのデータ線３１４は、短絡配線４００によって、その表示装置１００に隣接する表示装置１００の内のすべてのデータ線３１４と互いに等しく同電位となる。
【００９６】
次に、プローブや異方性導電ゴムなどにより端子２１７には信号Ｖｃｏｍ１を、端子２１９には信号Ｖｃｏｍ２を、また、端子３１９には信号Ｖｓｅｇを、それぞれ印加する。これらのうち、信号Ｖｃｏｍ１は、Ｙドライバ２５１から出力される走査信号のうち、任意の１本の走査線２１４に供給される走査信号と同一の電圧波形を有するものである。同様に、信号Ｖｃｏｍ２は、Ｙドライバ２５３から出力される走査信号のうち、任意の１本の走査線２１４に供給される走査信号と同一の電圧波形を有するものである。さらに、信号Ｖｓｅｇは、Ｘドライバ３５０から出力されるデータ信号のうち、任意の１本のデータ線３１４に供給されるデータ信号と同一の電圧波形を有するものである。
【００９７】
具体的には、信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｓｅｇとして、例えば図１０に示されるような電圧波形を有する信号が用いられる。
すなわち、図１０に示される信号Ｖｃｏｍ１は、着目した走査線２１４が選択される１水平走査期間（１Ｈ）の後半期間において、選択電圧＋ＶＳ（または−ＶＳ）となった後、１垂直走査期間（１Ｆ）が経過するまで非選択電圧＋ＶＤ／２（または−ＶＤ／２）を維持し、再び当該走査線２１４が選択されると、その後半期間において、今度は選択電圧−ＶＳ（または＋ＶＳ）となった後、非選択電圧−ＶＤ／２（または＋ＶＤ／２）を維持するというものである。
また、信号Ｖｃｏｍ２は、信号Ｖｃｏｍ１に選択電圧となってから１水平走査期間（１Ｈ）経過後に、選択電圧となるものであり、かつ、その選択電圧は、信号Ｖｃｏｍ１の選択電圧とは逆極性となるものである。
【００９８】
一方、信号Ｖｓｅｇは、本来のデータ信号の観点から言えば、次のような規則にしたがって、電圧±ＶＤ／２のいずれとなる２値的な信号である。
すなわち、信号Ｖｓｅｇは、データ線３１４に共通接続される画素のうち、選択された走査線２１４の交差に対応する画素の表示内容に着目して、ノーマリーホワイトモードにあって最低階調（黒色）表示とするのであれば、当該走査線２１４に選択電圧が印加される後半期間の全域にわたって、当該選択電圧とは逆極性の電圧となる一方、その前半期間の全域にわたって、当該選択電圧とは同一極性の電圧となるものである。
【００９９】
また、信号Ｖｓｅｇは、画素を最高階調（白色）表示とするのであれば、当該走査線２１４に選択電圧が印加される後半期間の全域にわたって、当該選択電圧とは同一極性の電圧となる一方、その前半期間の全域にわたって、当該選択電圧とは逆極性の電圧となるものである。
【０１００】
さらに、信号Ｖｓｅｇは、画素を中間階調（灰色）表示とするのであれば、当該走査線２１４に選択電圧が印加される後半期間のうち、階調に応じた期間（階調が大きくなるにつれて、長くなる期間）だけ、当該選択電圧とは逆極性の電圧となり、残余の期間では、該選択電圧とは同一極性の電圧となる一方、１水平走査期間を通してみた場合に電圧＋ＶＤ／２となる期間と電圧−ＶＤ／２となる期間とが互い５０％ずつとなるように、前半期間では、当該後半期間での印加を予め相殺する電圧となる。
【０１０１】
なお、このような信号を供給するのは、いかなるパターンを表示させたとしても、データ信号として電圧−ＶＤ／２が印加される期間と電圧＋ＶＤ／２が印加される期間とを互いに等しくすることにより、いわゆるクロストークの発生を防止するためであるが、この点については、本発明の趣旨から逸脱するので、これ以上の説明は省略することにする。
また、実際の検査では、信号Ｖｓｅｇとしては、黒色から灰色、さらには、白色というように時間的に徐々に変化させたものを用いるのが望ましい。
【０１０２】
このような信号Ｖｃｏｍ１、Ｖｃｏｍ２、Ｖｓｅｇが、それぞれ端子２１７、２１９、３１９を介して印加された場合、１垂直走査期間（１Ｆ）でみると、正常であれば、すべての画素１１０の液晶容量１６２に印加される電圧実効値が互いに等しくなるので、すべての画素は、同一階調となるはずである。
【０１０３】
ただし、走査線２１４や、データ線３１４、配線３７２、さらにＴＦＤ３２０等に断線が発生していると、その欠陥に係る画素は、非点灯状態になるので、当該欠陥を容易に発見することができる。また、走査線２１４や、データ線３１４、配線３７２の抵抗が不均一であったり、ＴＦＤ３２０の素子特性が画素毎にばらついていたりすると、当該欠陥部分の画素の階調が他とは異なるので、そのような欠陥を容易に発見することができる。
【０１０４】
次に、こうした検査により、正常と判断された表示装置１００では、各走査線２１４、各データ線３１４をそれぞれ電気的に分離する必要があるが、このような分離する方策としては種々の方法が考えられる。
【０１０５】
例えば、レーザ光を用いて溶断する方法が考えられる。詳細には、図１１に示されるように、レーザ光をＸ方向に沿ってスキャンして、データ線３１４の他端のうち、Ｘドライバ３５０の出力側バンプ３５０ａと接合されるべき部分と、短絡配線３１９が形成されている部分との間を溶断させるとともに、そのスキャン方向の延長線上の位置にて短絡配線４００を溶断させる。これにより、互いに隣接する表示装置１００のデータ線３１４が電気的に分離される。
【０１０６】
なお、この場合、データ線３１４のみが溶断されて、短絡配線４００については溶断されなかったとしても、各データ線３１４は、隣接する表示装置１００のデータ線３１４と電気的に分離されるが、短絡配線４００についても溶断した方が好ましい。
【０１０７】
Ｙドライバ２５１、２５３が実装されるべき領域における配線３７２の他端と短絡配線２１６、２１８との分離についても同様である。また、カッターなどにより物理的に切断してもよい。
【０１０８】
ここで、走査線２１４に対応する配線３７２の他端、および、データ線３１４の他端は、いずれも張出領域３０２において引き出されて最終的にＹ方向に延在している。したがって、図６における直線３９０に沿ってレーザ光を移動させれば、単なる１回のスキャンによって、各走査線２１４、各データ線３１４をそれぞれ電気的に分離することができ、かつ、隣接する表示装置１００のデータ線３１４同士間も電気的に分離することができる（分離後の構成については図１２参照）。
【０１０９】
以上のように、各走査線２１４、各データ線３１４をそれぞれ電気的に分離した後に、上述した異方性導電膜を用いて、Ｙドライバ２５１、２５３およびＸドライバ３５０を実装するとともに、ＦＰＣ基板１５０を接合して図２に示されるような表示装置１００となる。この表示装置１００は、携帯電話やＰＤＡ等の電子機器へ取り付けられる。
【０１１０】
本実施形態では、走査線２１４を短絡させる短絡配線２１６，２１８と、データ線３１４を短絡させる短絡配線３１８とが短絡されておらず、走査線２１４とデータ線３１４とが別々に短絡されているので、レーザカット前に点灯検査（欠陥の有無の検査）を行うことが可能である。レーザカット後にも、異方性導電ゴムを用いて点灯検査を行うことが可能である。
【０１１１】
このような検査によれば、端子２１７に供給される信号Ｖｃｏｍ１は、短絡配線２１６によって奇数行目の走査線２１４に共通に供給され、同様に、端子２１９に供給される信号Ｖｃｏｍ２は、短絡配線２１８によって偶数行目の走査線２１４に共通に供給される。さらに、端子３１９に供給される信号Ｖｓｅｇは、短絡配線３１８及び短絡配線４００によって、短絡配線４００によって接続された表示装置１００のすべてのデータ線３１４に共通に供給される。すなわち、短絡配線４００によって接続された複数の表示装置１００のデータ線３１４に共通の信号Ｖｓｅｇが供給される。
【０１１２】
したがって、端子に異方性導電ゴムを用いて信号を供給する場合にその押圧力が不均一であっても、各走査線２１４（または各データ線３１４）に供給される信号は互いに同一となるので、その押圧力の不均一の影響を排除することができる。
【０１１３】
また、端子２１７、２１９、３１９は、検査時以外には用いられない。このため、これらの端子２１７、２１９、３１９にプローブを接触させて信号を供給しても、Ｙドライバ２５１、２５３やＸドライバ３５０の実装時またはＦＰＣ基板１５０の接合時に悪影響を与えることはない。
【０１１４】
さらに、信号供給するポイントは、本実施形態では、端子２１７、２１９、３１９の３点だけであるので、配線ピッチの狭小化が問題になることは少ない。
【０１１５】
なお、この検査では、できるだけ製品出荷時に近い状態にして、表示の不具合を発見する、という観点から、端子２１７には、Ｙドライバ２５１から実際に供給される信号と同じ信号Ｖｃｏｍ１を供給し、端子２１９には、Ｙドライバ２５３から実際に供給される信号と同じ信号Ｖｃｏｍ２を供給し、さらに、端子３１９には、Ｘドライバ３５０から実際に供給される信号と同じ信号Ｖｓｅｇを供給する構成とした。しかしながら、このような信号を供給しなくても、例えば単なるパルス波形や、正弦波形などの信号を供給する構成としても検査は可能である。また、端子２１７、２１９の各々に対して、異なる信号Ｖｃｏｍ１、Ｖｃｏｍ２を供給するのではなく、同一の信号を供給してもよいのはもちろんである。
【０１１６】
さらに、本実施形態では、走査線２１４を、シール材１１０ａの導電性粒子１１４を介して、走査線２１４を配線３７２に接続して張出領域３０２まで引き出した構成の表示装置を検査対象としたが、走査線２１４とデータ線３１４とは互いに相対的な概念であるので、走査線を基板３００に形成し、データ線を基板２００に形成した表示装置の検査も可能である。
【０１１７】
同様にＴＦＤ３２０の一端をデータ線ではなく走査線に接続する一方、データ線を対向電極とした構成の表示装置を、検査対象とすることができる。
さらに、実施形態では、画素のスイッチングをＴＦＤ３２０により行う表示装置をその対象としたが、画素のスイッチングをＴＦＴにより行う表示装置を検査対象としてもよいし、スイッチング素子を用いないパッシブマトリクス型の表示装置を検査対象としてもよい。
【０１１８】
加えて、液晶装置に限られず、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。すなわち、本発明では、走査線（コモン配線）およびデータ線（セグメント配線）との交差に対応して画素が設けられる表示装置をすべて検査対象とするものである。
【０１１９】
（第２実施形態）
次に、図１３、図１４及び図１５を参照して、第２実施形態について説明する。
【０１２０】
第２実施形態は、短絡配線４００の引き回し方が第１実施形態と異なる。その相違点以外は、第１実施形態と共通であるため、その共通部分の説明は省略する。
【０１２１】
図１３、図１４及び図１５に示すように、短絡配線４００の一端部４００ｃは、短絡配線４００によって上下導通電極３７２ｂが囲まれ、かつレーザーカットライン３９０よりも図中下側に位置するように構成されている。短絡配線４００の一端部４００ｃは、隣接する基板３００の短絡配線４００の一端部４００ｃと接続されて、同電位に保持される点は第１実施形態と同様である。
【０１２２】
第１実施形態において、図６及び図７に示すように、レーザーにより直線３９０の位置にて短絡配線４００が溶断された後の状態について考える。チップ単位にブレークされている状態では、短絡配線４００の一端部４００ａは、基板３００の端面に剥き出しの（露出した）状態となる。したがって、外部からの静電気が一端部４００ａから基板３００の内部に入り易い状態となる。
【０１２３】
図７に示すように、レーザーにより直線３９０の位置にて短絡配線４００が溶断された後の状態であっても、一端部４００ａから短絡配線４００の溶断位置（直線３９０と短絡配線４００との交点）までの間には、符号４００ｄで示す部分が存在する。この部分４００ｄは、データ線３１４や走査線２１４の直ぐ近くをデータ線３１４に沿って、データ線３１４の長さと概ね同じ長さ分だけ存在する。よって、基板３００の端面に臨む一端部４００ａから静電気が入ると、その部分４００ｄを通るときに、その近くのデータ線３１４又は走査線２１４に静電気が入る（移る）可能性が相対的に高い。
【０１２４】
また、一端部４００ａの位置がそもそも、データ線３１４や走査線２１４に近いために、一端部４００ａからデータ線３１４や走査線２１４に静電気が入る（移る）可能性が相対的に高い。
以上のことから、図６及び図７の構成では、画素欠陥が生じる可能性が相対的に高い。
【０１２５】
これに対して、第２実施形態では、図１３に示すように、短絡配線４００の一端部４００ｃがレーザカットライン３９０よりも図中下側にあり、レーザーカット後は、データ線３１４や走査線２１４とは電気的に分離されるレーザーカット領域３００ａに位置している。
【０１２６】
ここで、図１３において、上記と同様に、レーザーにより直線３９０の位置にて短絡配線４００が溶断された後の状態について考える。チップ単位にブレークされている状態では、短絡配線４００の一端部４００ｃは、一端部４００ａと同様に、基板３００の端面に剥き出しの（露出した）状態となる。したがって、一端部４００ａと同様に、外部からの静電気が一端部４００ｃから基板３００の内部に入り易い状態となる。
【０１２７】
一端部４００ｃから短絡配線４００の溶断位置（直線３９０と短絡配線４００との交点）までの間には、符号４００ｅで示す部分が存在する。この部分４００ｅは、レーザーカット領域３００ａに位置しているため、直線３９０の位置よりも図中上側のその他の短絡配線４００の部分４００ｆとは導通していない。よって、基板３００の端面に臨む一端部４００ｃから静電気が入ったとしても、その部分４００ｃの静電気は、直線３９０を跨いだ領域のデータ線３１４又は走査線２１４には入らない（移らない）可能性が相対的に高い。よって、画素欠陥が生じる可能性が相対的に低い。
【０１２８】
短絡配線４００のうち、データ線３１４や走査線２１４の直ぐ近くをデータ線３１４に沿って、データ線３１４の長さと概ね同じ長さ分だけ存在する部分４００ｆの端部４００ｇは、チップ単位にブレークされた状態での基板３００の端面に対し、剥き出しの（臨んだ）状態ではない。よって、静電気が端部４００ｇからデータ線３１４や走査線２１４に入る可能性は相対的に低い。
【０１２９】
更に、上下導通電極３７２ｂと基板３００の端面との間には、短絡配線４００の上記部分４００ｆが存在する。上記部分４００ｆが存在することにより、基板３００の端面から上下導通電極３７２ｂに静電気が入ることが有効に抑制される。
【０１３０】
また、短絡配線４００のうち、レーザーカットライン３９０よりも上側の逆Ｕ字型の部分４００ｈによって、上下導通電極３７２ｂが囲まれるため、外部からの静電気に対してシールドする作用が生じ、静電気が入ることが有効に抑制される。逆Ｕ字型の部分４００ｈの開放側には、張り出し領域が存在し、基板３００の下側端面から十分に離間しているため、下側端面側からの静電気が入る可能性は相対的に低い。
【０１３１】
（第３実施形態）
次に、図１６を参照して、第３実施形態について説明する。
【０１３２】
第３実施形態において、第２実施形態との相違点は、短絡配線４００がレーザカット領域３００ａにおいて、Ｙ方向に沿って往復する部分４００ｉを更に有している点である。すなわち、短絡配線４００の引き回し方法のみが異なっている。その点以外は、第２実施形態と共通であるため、共通部分についての説明は省略する。なお、図１６は、図１３よりも省略された図になっているが、短絡配線４００の上記引き回し方法が異なるのみであり、それ以外の構成は同様である。
【０１３３】
上記の往復部分４００ｉが存在することにより、直線３９０の位置にてレーザカットされた後は、基板３００の端面に臨む短絡配線４００の一端部４００ｊと、レーザーカット領域３００ａを除く領域での端部４００ｋとの間には、導通していない箇所が２ヶ所存在することになる。更に、上記の往復部分４００ｉが往復している分だけ一端部４００ｊから端部４００ｋまでの距離が長くなる。これらにより、一端部４００ｊから入った静電気が端部４００ｋから内部に入ることが一層有効に抑制される。
【０１３４】
また、上記の往復部分４００ｉが存在することにより、直線３９０の位置にてレーザカットされた後は、一端部４００ｊと、Ｙドライバ２５１，２５３との間にも、導通していない箇所が２ヶ所存在することになる。更に、上記の往復部分４００ｉが往復している分だけ一端部４００ｊからＹドライバ２５１，２５３までの距離が長くなる。これらにより、一端部４００ｊから入った静電気がＹドライバ２５１，２５３に入ることが一層有効に抑制される。
【０１３５】
（第４実施形態）
次に、図１７を参照して、第４実施形態について説明する。
【０１３６】
第４実施形態において、第３実施形態との相違点は、短絡配線４００がＹ方向に沿って往復する部分４００ｌが、レーザカット領域３００ａ内のみならず、Ｙ方向に沿って上下導通電極３７２ｂが配置される領域にまで、すなわち、データ線３１４が延在する領域と概ね同じＹ方向の長さとなるように形成されている点である。すなわち、短絡配線４００の引き回し方法のみが異なっている。その点以外は、第３実施形態と共通であるため、共通部分についての説明は省略する。
【０１３７】
上記の往復部分４００ｌは、短絡配線４００によって第２実施形態と同様に囲まれた上下導通電極３７２ｂと、基板３００の端部との間に存在するため、基板３００の端面からの静電気に対するシールド効果が第２実施形態よりも一層高まり、基板３００の端面から上下導通電極３７２ｂに静電気が入ることが一層有効に抑制される。
【０１３８】
（第５実施形態）
次に、図１８及び図１９を参照して、第５実施形態について説明する。
【０１３９】
第１実施形態では、走査線２１４の延在方向（図中左右方向）に隣接する基板３００間において、短絡配線４００同士が走査線２１４の延在方向（図中左右方向）に接続されていた。
【０１４０】
これに対して、第５実施形態では、データ線３１４の延在方向（図中上下方向）に隣接する基板３００間において、短絡配線４０１同士がデータ線３１４の延在方向（図中上下方向）に接続される。
【０１４１】
本実施形態の基板３００に係る表示装置は、第１実施形態の表示装置と異なり、Ｙドライバ２５３が片側にしかないタイプのものである。Ｙドライバ２５３が存在しない側に液晶の注入口がある。
【０１４２】
なお、図１８は、図７よりも省略された図になっているが、液晶の注入口の位置が左側部である点と、Ｙドライバ２５３が片側にしかない点と、短絡配線４０１の引き回し方法が異なるのみであり、それ以外の構成は同様である。よって、共通部分の説明は省略する。
【０１４３】
符号３１８ａは、第１実施形態の短絡配線３１８と同様に、データ線３１４が短絡される配線である。本実施形態の短絡配線４０１は、第１実施形態の短絡配線４００と同様に、短絡配線３１８ａに接続される。短絡配線３１８ａに接続された短絡配線４０１の他端は、レーザーカットライン３９０よりも上側の位置にて分岐され、その一方の分岐線は、上方にて隣接する基板３００の短絡配線４０１と接続され、その他方の分岐線は、下方にて隣接する基板３００の短絡配線４０１と接続される。
【０１４４】
第１実施形態と同様に、データ線３１４を短絡させる短絡配線４０１が複数の基板３００に亘って接続されて同電位に保持されるため、静電気対策に有効である。
【０１４５】
（第６実施形態）
次に、図２０を参照して、第６実施形態について説明する。
【０１４６】
本実施形態と、図１８に示す第５実施形態との相違点は、注入口からの静電気に対する防止を図るため、短絡配線４０１を注入口付近まで引き回した点のみである。それ以外の点は、第５実施形態と共通であるから、共通部分の説明は省略する。
【０１４７】
本実施形態によれば、第５実施形態に比べて、静電気に対するシールド効果が高い。
【図面の簡単な説明】
【図１】本発明の実施形態に係る検査方法が適用される表示装置の電気的構成を示すブロック図。
【図２】第１実施形態の表示装置の構成を示す斜視図。
【図３】同表示装置をＸ方向に破断した場合の構成を示す部分断面図。
【図４】（ａ）は、同表示装置における画素の構成を示す平面図、（ｂ）は、（ａ）におけるＡ−Ａ’線で破断した部分断面図。
【図５】同表示装置をＹ方向に破断した場合の構成を示す部分断面図。
【図６】第１実施形態の検査時における液晶表示パネルの構成を示す斜視図。
【図７】第１実施形態の互いに隣接する液晶表示パネルの構成を示す平面図。
【図８】第１実施形態のウェハーに並んだ複数の液晶表示パネルの構成を示す平面図。
【図９】第１実施形態の表示装置を検査する構成を示す図。
【図１０】検査時における印加電圧の一例を示す波形図。
【図１１】（ａ）、（ｂ）および（ｃ）の各々は、それぞれ検査時、切断時および実装直前におけるドライバ実装領域の配線構成を示す平面図。
【図１２】第１実施形態の検査後における液晶表示パネルの構成を示す斜視図。
【図１３】第２実施形態の互いに隣接する液晶表示パネルの構成を示す平面図。
【図１４】第２実施形態の検査時における液晶表示パネルの構成を示す斜視図。
【図１５】第２実施形態のウェハーに並んだ複数の液晶表示パネルの構成を示す平面図。
【図１６】第３実施形態の液晶表示パネルの要部構成を示す平面図。
【図１７】第４実施形態の液晶表示パネルの要部構成を示す平面図。
【図１８】第５実施形態の液晶表示パネルの要部構成を示す平面図。
【図１９】第５実施形態の互いに隣接する液晶表示パネルの要部構成を示す平面図。
【図２０】第６実施形態の液晶表示パネルの要部構成を示す平面図。
【図２１】従来の検査時における液晶表示パネルの構成を示す斜視図。
【図２２】従来の表示装置を検査する構成を示す図。
【図２３】検査後における液晶表示パネルの構成を示す斜視図。
【図２４】（ａ）、（ｂ）および（ｃ）の各々は、従来のそれぞれ検査時、切断時および実装直前におけるドライバ実装領域の配線構成を示す平面図。
【符号の説明】
１００…表示装置、１１０…画素、１６０…液晶、１６２…液晶容量、２００、３００…基板、２１４…走査線、２１６、２１８、３１８…短絡配線、２１７、２１９、３１９…端子、２５１、２５３…Ｙドライバ、３１４…データ線、３０２…張出領域、３２０…ＴＦＤ、３５０…Ｘドライバ、３７２、３８４…配線、３７２ｂ…上下導通電極、３９０…レーザーカットライン、４００…短絡配線、４００ａ…一端部、４００ｃ…一端部、４０１…短絡配線
Claims (11)
- 走査線とデータ線との交差に対応して画素が配列された電気光学装置となる領域を複数備えた電気光学装置用マザー基板であって、
前記各々の領域は、複数の前記走査線及び複数の前記データ線のいずれか一方のみを短絡させるために用いられる短絡配線をそれぞれ備え、
隣接する前記領域に対応する前記各短絡配線は電気的に接続されてなる
電気光学装置用マザー基板。 - 請求項１に記載の電気光学装置用マザー基板において、
前記隣接する領域の前記短絡配線を接続する接続短絡配線は、前記短絡配線と前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方との接続が切断される仮想ラインを通過するように形成される
電気光学装置用マザー基板。 - 請求項２に記載の電気光学装置用マザー基板において、
前記接続短絡配線が前記仮想ラインを通過する回数は、３回以上である
電気光学装置用マザー基板。 - 請求項２に記載の電気光学装置用マザー基板は、第１の基板及び第２の基板を有し、
複数の前記走査線及び複数の前記データ線のいずれか他方は、その一方が設けられてなる前記第１の基板と対向する前記第２の基板に設けられ、且つ、前記第１の基板に設けられてなる電極と導通部材によって電気的に接続されてなり、
前記接続短絡配線は、前記導通部材を囲うように配置されてなることを特徴とする
電気光学装置用マザー基板。 - 請求項１から４のいずれか１項に記載の電気光学装置用マザー基板において、
前記短絡配線によって短絡される前記複数の走査線及びデータ線のいずれか一方には、スイッチング素子が電気的に接続されている
電気光学装置用マザー基板。 - 請求項１から５のいずれか１項に記載の電気光学装置用マザー基板において、
更に、
前記複数の走査線及びデータ線のいずれか他方のみを短絡させるために用いられる第１短絡配線を備えた
電気光学装置用マザー基板。 - 請求項１から６のいずれか１項に記載の電気光学装置用マザー基板がスクライブされて形成されてなる電気光学装置。
- 請求項７に記載の電気光学装置を備えた電子機器。
- 走査線とデータ線との交差に対応して画素が配列された電気光学装置となる領域を複数備えた電気光学装置用マザー基板から形成される電気光学装置の製造方法であって、
（ａ） 第１の前記領域の、複数の前記走査線、複数の前記データ線及び前記画素を構成する素子を形成するステップと、
（ｂ） 前記第１の領域に隣接する第２の前記領域の、複数の前記走査線、複数の前記データ線及びスイッチング素子を形成するステップと、
（ｃ） 前記第１の領域の前記複数の走査線及び前記複数のデータ線のいずれか一方のみを短絡させるために用いられる短絡配線を形成するステップと、
（ｄ） 前記第２の領域の前記複数の走査線及び前記複数のデータ線のいずれか一方のみを短絡させるために用いられる短絡配線を、該第２の領域と隣接する前記第１の領域の前記短絡配線と電気的に接続されるように形成するステップと、
（ｅ） 前記第１の領域と前記第２の領域とに分けるステップと、
（ｆ） 前記第１の領域と前記第２の領域の少なくとも一方の前記短絡配線に前記画素の点灯を検査するための電圧を印加するステップと、
（ｇ） 前記一方の領域の前記短絡配線と前記短絡配線に接続された前記複数の走査線及び前記複数のデータ線のいずれか一方とを電気的に切断するステップと
を備えた電気光学装置の製造方法。 - 請求項９に記載の電気光学装置の製造方法において、
前記（ｃ）及び（ｄ）は、同一工程で行われ、前記第１及び第２の領域の前記短絡配線並びに前記第１及び第２の領域の前記短絡配線同士を電気的に接続するための特定短絡配線は、前記短絡配線によって短絡される前記複数の走査線及び前記複数のデータ線のいずれか一方と同一工程で形成される
電気光学装置の製造方法。 - 請求項９または１０に記載の電気光学装置の製造方法で製造された表示装置に実装部品を実装して電子機器を製造するステップを備えた電子機器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175015A JP2005010504A (ja) | 2003-06-19 | 2003-06-19 | 電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003175015A JP2005010504A (ja) | 2003-06-19 | 2003-06-19 | 電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005010504A true JP2005010504A (ja) | 2005-01-13 |
Family
ID=34098341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003175015A Withdrawn JP2005010504A (ja) | 2003-06-19 | 2003-06-19 | 電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005010504A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111243472A (zh) * | 2020-03-06 | 2020-06-05 | 昆山国显光电有限公司 | 显示面板母板以及显示面板的走线异常检测方法 |
-
2003
- 2003-06-19 JP JP2003175015A patent/JP2005010504A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111243472A (zh) * | 2020-03-06 | 2020-06-05 | 昆山国显光电有限公司 | 显示面板母板以及显示面板的走线异常检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4982609B2 (ja) | アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 | |
| KR101238337B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| JP2019169086A (ja) | 位置入力装置 | |
| JPH1010493A (ja) | 液晶表示装置および液晶表示基板 | |
| JP2010102237A (ja) | 表示装置 | |
| JP2008058337A (ja) | 表示装置、液晶表示装置、及び表示装置の製造方法 | |
| JP2002333639A (ja) | 液晶表示装置 | |
| JP2019184864A (ja) | 表示装置 | |
| US9405162B2 (en) | Active matrix display device with auxiliary repair line | |
| JP2002328627A (ja) | 表示装置の検査方法 | |
| KR20080059928A (ko) | 액정표시장치 및 이의 리페어 방법 | |
| JP3119357B2 (ja) | 液晶表示装置 | |
| US20030137629A1 (en) | Display device | |
| JP3335567B2 (ja) | アクティブマトリクス型液晶表示装置およびその欠陥修正方法 | |
| KR20080086119A (ko) | 액정표시장치 리페어 방법 | |
| JP3087730B2 (ja) | 液晶表示装置の製造方法 | |
| JP2004258365A (ja) | 電気光学装置、およびそれを用いた電子機器 | |
| JP2005010504A (ja) | 電気光学装置用マザー基板、電気光学装置、電子機器、電気光学装置の製造方法及び電子機器の製造方法 | |
| KR101695025B1 (ko) | 액정표시장치와 그 리페어 방법 | |
| KR20050064753A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JP2007133067A (ja) | 電気光学装置の製造方法 | |
| US20190196283A1 (en) | Substrate for display device and display device | |
| JP2007047277A (ja) | 液晶表示装置 | |
| JP2000155532A (ja) | 表示装置および液晶表示装置 | |
| JP2005266111A (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |