JP2000155532A - 表示装置および液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】表示パネルの基板端まで延びている信号線への
静電気放電を防止し、静電気による表示パネルの不良の
発生を低減する。 【解決手段】画素電極基板ＳＵＢ１と対向基板ＳＵＢ２
とを重ね合わせた構造の液晶表示パネルＰＮＬを具備
し、画素電極基板ＳＵＢ１の対向面上に設けた信号線Ｌ
がその端子Ｔの反対側の該基板ＳＵＢ１端辺まで延びて
おり、該端辺側で対向基板ＳＵＢ２を画素電極基板ＳＵ
Ｂ１より若干張り出させた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素電極を設けた
基板とその対向基板とを重ね合わせてなる表示パネルを
有する表示装置、および該２枚の基板間に液晶を封止し
てなる液晶表示装置に係り、特に、その製造工程での静
電気による不良の発生を防止する技術に関する。

【０００２】

【従来の技術】液晶表示装置、プラズマ表示装置、エレ
クトロルミネセンス表示装置等、各種表示装置のうち、
以下液晶表示装置を例に挙げて説明する。

【０００３】液晶表示装置は、薄型、軽量という特長
と、ブラウン管に匹敵する高画質という点から、パソコ
ン等の情報処理機器（ＯＡ機器）の表示端末として広く
普及し始めている。

【０００４】液晶表示装置（すなわち、液晶表示モジュ
ール）は、例えば、少なくとも一方の対向面に表示用電
極を設けた２枚のガラス等からなる透明絶縁基板を、所
定の間隙を隔てて重ね合わせ、該両基板間の周縁部に枠
状（ロの字状）に設けた液晶シール材により、両基板を
貼り合わせるとともに、シール材の一部に設けた液晶封
入口から両基板間のシール材の内側に液晶を封止し、さ
らに両基板の外側に一定の偏光のみ透過させる偏光板を
設けてなる液晶表示パネル（液晶表示素子、ＬＣＤ(リ
キッド クリスタル ディスプレイ)とも称す）と、この
液晶表示パネルの下に配置され、液晶表示パネルに背面
から光を供給し、画像を表示するための光源となるバッ
クライトと、液晶表示パネルの外周部の外側に配置さ
れ、上記電極に表示画像信号に応じた電圧を印加する駆
動用回路基板と、液晶表示パネルやバックライトを収
納、保持するプラスチックモールドケースと、前記各部
材を収納し、表示窓があけられた金属製上シールドケー
スと、金属製下シールドケース等で構成されている。

【０００５】例えばアクティブ・マトリクス方式の液晶
表示パネルでは、液晶層を介して互いに対向配置される
ガラス等からなる１対の透明絶縁基板のうち、その一方
の基板の液晶層側の主面上に、ｘ方向に延在し、ｙ方向
に並設されるゲート線群と、このゲート線群と絶縁され
てｙ方向に延在し、ｘ方向に並設されるドレイン線群と
が形成され、これら信号線で囲まれた各画素領域に、ゲ
ート線からの走査信号の供給によってオンするスイッチ
ング素子として例えば薄膜トランジスタ（ＴＦＴ）と透
明画素電極とを備えて構成されている。

【０００６】ゲート線に走査信号が供給されると、薄膜
トランジスタがオンし、このオンした薄膜トランジスタ
を介してドレイン線からの映像信号が画素電極に供給さ
れる。

【０００７】なお、ドレイン線群の各ドレイン線、およ
びゲート線群の各ゲート線は、それぞれ透明絶縁基板の
周辺にまで延在されて外部端子を構成し、該外部端子に
接続されて映像駆動回路、ゲート走査駆動回路を構成す
るそれぞれ複数個の駆動ＩＣ（半導体集積回路）を該基
板の周辺に外付けするようになっている。すなわち、こ
れらの各駆動ＩＣを搭載したテープキャリアパッケージ
（ＴＣＰ）を基板の周辺に複数枚外付けする。

【０００８】しかし、このような透明絶縁基板の周辺
に、駆動ＩＣを搭載したＴＣＰを外付けする構成では、
これらの回路によって、透明絶縁基板のゲート線群とド
レイン線群との交差領域により構成される表示領域の輪
郭と、該基板の外枠の輪郭との間の領域（通常、額縁と
称している）の占める面積が大きくなってしまい、液晶
表示モジュールの外形寸法を小さくしたいという要望に
反する。

【０００９】それゆえ、このような問題を少しでも解消
するために、つまり、液晶表示パネルの高密度化とその
外形をできる限り縮小したいとの要求から、ＴＣＰ部品
を使用せず、映像駆動ＩＣおよびゲート走査駆動ＩＣを
透明絶縁基板上に直接搭載する構成が提案された。この
ような実装方式をフリップチップ（ＦＣＡ）方式、ある
いはチップ・オン・ガラス（ＣＯＧ）方式という（以
下、ＦＣＡ方式と称する）。

【００１０】また、ＦＣＡ方式の液晶表示装置に関して
は、例えば同一出願人による特開平８−１２２８０６号
公報に記載されている。

【００１１】

【発明が解決しようとする課題】薄膜トランジスタは、
ゲート線の一部の領域をゲート電極とし、ドレイン線を
延在させた部分をドレイン電極とするＭＩＳ（メタル
インシュレイタ セミコンダクタ）型トランジスタとし
て形成されるため、製造工程中の静電気による該トラン
ジスタのしきい値電圧の変動あるいはその破壊を防止す
る目的で、静電気放電による電荷がこれらの信号線の特
定の１本または数本に集中してしまうのを防止する対策
がなされている(例えば特開平５−２７２６３号公報、
特開平９−２９７３２１号公報参照）。

【００１２】すなわち、液晶が封入される領域であって
かつ画素領域の集合で形成される表示領域の外周部に、
すべてのゲート線およびドレイン線のそれぞれにダイオ
ード等の非線形抵抗素子を介して接続される静電気保護
用の共通配線を形成する構成とし、この共通配線によっ
て配線の一部に発生した静電気を各信号線の全部に分散
させるようにしている（以下、このように構成した回路
を静電気保護回路と称する）。非線形抵抗素子として
は、一般的には、薄膜トランジスタを使用した双方向ダ
イオードが用いられる。

【００１３】例えばアクティブ・マトリクス型液晶表示
パネルでは、静電気が一部の配線に侵入した場合、ある
いは基板が帯電しているときに静電気が一部の配線へ放
電するような場合、すなわち、静電気放電が発生した場
合の保護として、上記のような静電気保護回路が有効で
ある。

【００１４】しかし、上記双方向ダイオード等の非線形
抵抗素子が製品完成後も存在する上記静電気保護回路で
は、駆動回路への影響と、スペース上の制約があるた
め、該ダイオードの抵抗を充分に小さくすることができ
ない。現状では、ダイオードの抵抗はメガオームオーダ
ーであり、静電気保護の立場からの理想は、キロオーム
オーダー以下である。したがって、放電抵抗がメガオー
ムより小さい場合には、静電気保護回路の保護効果が小
さく、該保護回路だけでは、静電気放電による不良の発
生を完全には防止できない。

【００１５】また、該保護回路では、静電気放電そのも
のを防止または抑制することはできない。

【００１６】図１４は、従来の液晶表示パネルの概略断
面図である。

【００１７】図において、ＰＮＬは液晶表示パネル、Ｓ
ＵＢ１は下部透明ガラス基板（画素電極基板、ＴＦＴ基
板）、ＳＵＢ２は上部透明ガラス基板（対向基板、カラ
ーフィルタ基板）、Ｌは信号線（ゲート線もしくはドレ
イン線）、Ｔはその端子、ＬＣは液晶、ＳＬは両基板Ｓ
ＵＢ１、ＳＵＢ２を貼り合わせるとともに両基板間に液
晶ＬＣを封止するシール材、ＥＥは信号線Ｌの露出端
部、ＣＢは各種製造装置の位置合わせピン、ガードピン
や作業者の手等の帯電物体である。

【００１８】静電気の放電が起きる箇所は、液晶表示パ
ネルＰＮＬの信号線Ｌのうち、図１４に示す端子Ｔ部
分、および該端子Ｔと反対側の露出端部ＥＥの２箇所で
ある。

【００１９】しかし、端子Ｔは、基板ＳＵＢ１端より内
側、例えば通常数ミリメートル内側にあるため、基板Ｓ
ＵＢ１端に帯電物体が接触した場合に放電しにくい。一
方、端子Ｔの反対側では、基板ＳＵＢ１端まで信号線Ｌ
があり、該基板端の露出端部ＥＥで信号線Ｌが露出して
いるため、放電しやすい。基板ＳＵＢ１端まで信号線Ｌ
が存在するのは、該信号線Ｌが静電気保護のため上記静
電気保護回路に基板切断前まで接続されており、該切断
により該静電気保護回路と信号線Ｌとの電気的接続が断
たれるからである。

【００２０】従来、貼り合わせた２枚の基板ＳＵＢ１、
ＳＵＢ２の、端子Ｔと反対側の端辺は、図１４に示すご
とく、同じ長さにそろえて製造している。現状では、製
造上のばらつきにより３０μｍ以下の範囲でいずれか一
方の基板の張り出しがある。下側の基板ＳＵＢ１が張り
出すと、信号線Ｌの露出端部ＥＥに帯電物体ＣＢが直接
接触しやすくなり、静電気放電が非常に起こりやすい状
態となる。従来、静電気で不良となった液晶表示パネル
ＰＮＬの端子Ｔと反対側の基板端を顕微鏡で観察したと
ころ、基板ＳＵＢ１が基板ＳＵＢ２より数１０μｍ張り
出していることがわかった。

【００２１】このように、従来、表示パネルの製造過程
で発生する静電気が、該表示パネルを構成する画素電極
基板端で露出している信号線に放電して、画素電極基板
上の回路を破壊するという問題があった。

【００２２】本発明の目的は、表示パネルの基板端まで
延びている信号線への静電気放電を防止し、静電気によ
る表示パネルの不良の発生を低減することができる表示
装置および液晶表示装置を提供することにある。

【００２３】

【課題を解決するための手段】前記課題を解決するため
に、本発明の表示装置は、画素電極基板と対向基板（対
向基板に画素電極が設けられている場合も勿論ある）と
を重ね合わせた構造を有する表示パネルを具備し、上記
画素電極基板の対向面上に設けた配線が該基板端辺まで
延びている表示装置において、該端辺側で上記対向基板
を上記画素電極基板より若干張り出させたことを特徴と
する。

【００２４】また、本発明の液晶表示装置は、画素電極
基板と対向基板とを所定の間隙を隔てて重ね合わせ、こ
れら両基板間に液晶を封止し、上記画素電極基板の第１
の端辺部分にドライバまたはＴＣＰを実装した液晶表示
パネルを具備し、上記画素電極基板の対向面上に設けた
配線が、上記第１の端辺と反対側の第２の端辺まで延び
ている液晶表示装置において、上記第２の端辺側で上記
対向基板を上記画素電極基板より若干張り出させたこと
を特徴とする。

【００２５】さらに、本発明は、上記対向基板を上記画
素電極基板より１００μｍ以上張り出させたことを特徴
とする。

【００２６】本発明では、端辺まで信号線が延びた画素
電極基板の該端辺側で、対向基板を画素電極基板より若
干張り出させた構成により、製造工程において、表示パ
ネルの該端辺にガードピン等の帯電物体が接触する場
合、該帯電物体は対向基板にのみ接触する。すなわち、
帯電物体と画素電極基板上の信号線とは直接には接触で
きない構造となる。したがって、帯電物体から画素電極
基板上の信号線へ静電気が放電するのを未然に防止する
ことができる。

【００２７】

【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。なお、以下で説明する
図面で、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００２８】図１は、本発明の一実施の形態の液晶表示
パネルの概略断面図である。

【００２９】図において、ＰＮＬは液晶表示パネル、Ｓ
ＵＢ１は下部透明ガラス基板（画素電極基板、ＴＦＴ基
板）、ＳＵＢ２は上部透明ガラス基板（対向基板、カラ
ーフィルタ基板）、Ｌは信号線（ゲート線もしくはドレ
イン線）、Ｔはその端子、ＬＣは液晶、ＳＬは両基板Ｓ
ＵＢ１、ＳＵＢ２を貼り合わせるとともに両基板間に液
晶ＬＣを封止するシール材、ＥＥは信号線Ｌの露出端
部、ＣＢは各種製造装置の位置合わせピン、ガードピン
や作業者の手等の帯電物体である。

【００３０】下部透明ガラス基板ＳＵＢ１の対向面上に
は、複数本の信号線Ｌがある（図３のＧＬ、ＤＬ、図９
のＧＬ等参照）。上部透明ガラス基板ＳＵＢ２は、シー
ル材ＳＬにより下部透明ガラス基板ＳＵＢ１と接合して
おり、その間には液晶ＬＣが封入封止されている。下部
透明ガラス基板ＳＵＢ１上の各信号線Ｌの一端には、駆
動ＩＣチップ（図７、８、９参照。あるいは駆動ＩＣチ
ップを実装したＴＣＰ）との接続端子Ｔが配置形成され
ている。本液晶表示パネルＰＮＬでは、端子Ｔと反対側
の信号線Ｌの他端は、基板ＳＵＢ１の端辺まで延びてお
り、該基板端の露出端部ＥＥで信号線Ｌが露出してい
る。

【００３１】前述のように、静電気の放電が起きる箇所
は、液晶表示パネルＰＮＬの信号線Ｌのうち、図１に示
す端子Ｔ部分、および該端子Ｔと反対側の露出端部ＥＥ
の２箇所である。端子Ｔは、基板ＳＵＢ１端より内側、
例えば通常数ミリメートル内側にあるため、基板ＳＵＢ
１端に帯電物体ＣＢが接触した場合に放電しにくい。一
方、端子Ｔの反対側では、基板ＳＵＢ１端まで信号線Ｌ
があり、該基板端の露出端部ＥＥで信号線Ｌが露出して
いるため、放電しやすい。

【００３２】従来は、図１４に示したように、貼り合わ
せた２枚の基板ＳＵＢ１、ＳＵＢ２の、端子Ｔと反対側
の端辺は、同じ長さにそろえている。現状では、製造上
のばらつきにより３０μｍ以下の範囲でいずれか一方の
基板の張り出しがある。下側の基板ＳＵＢ１が張り出す
と、信号線Ｌの露出端部ＥＥに帯電物体ＣＢが直接接触
しやすくなり、静電気放電が非常に起こりやすい状態と
なる。

【００３３】本実施の形態では、上部透明ガラス基板
（対向基板）ＳＵＢ２を、下部透明ガラス基板（画素電
極基板）ＳＵＢ１より若干、例えば１００μｍ張り出さ
せて製造する。したがって、図１に示すように、例えば
各種製造工程における各種製造装置の位置合わせピン、
ガードピンや作業者の手等の帯電物体ＣＢが、基板ＳＵ
Ｂ１端に接触しても、帯電物体ＣＢと信号線Ｌの露出端
部ＥＥとは、一定の間隔離れており、帯電物体ＣＢから
の信号線Ｌの露出端部ＥＥへの静電気の放電を防止する
ことができる。

【００３４】なお、帯電物体ＣＢと信号線Ｌの露出端部
ＥＥとが離れていても、帯電物体ＣＢの電位と露出端部
ＥＥの電位との差が大きい場合には、気中放電すること
がある。気中放電が始まる限界の電圧は、物体間の距離
に依存し、放電開始電圧と物体間の距離との関係は、図
２に示すようになる。この関係はパッシェンの法則と呼
ばれている。帯電物体ＣＢと露出端部ＥＥとが１００μ
ｍ離れていれば、帯電物体ＣＢと露出端部ＥＥとの電位
差が１０００Ｖまでなら気中放電しない。

【００３５】液晶表示パネルＰＮＬの製造過程で発生す
る静電気は、数１００Ｖ〜数１０００Ｖになる。一方、
静電気放電により不良が発生する帯電電圧は、本発明者
らの実験によると、約２００Ｖ以上である。

【００３６】画素電極基板ＳＵＢ１に対する対向基板Ｓ
ＵＢ２の張り出しを１００μｍ以上とすれば、帯電物体
ＣＢと露出端部ＥＥとは１００μｍ以上離れるので、パ
ッシェンの法則から、１０００Ｖ以下では放電しないこ
とになる。したがって、実質的に、静電気耐圧が１００
０Ｖまで向上することになる。これにより、静電気放電
による不良の発生を大幅に低減できる。

【００３７】画素電極基板ＳＵＢ１に対する対向基板Ｓ
ＵＢ２の張り出しをより大きくすれば、張り出しの大き
さにほぼ比例して、静電気耐圧も大きくなるので、張り
出しをより大きくしてもよい。

【００３８】このように、本実施の形態では、端辺まで
信号線Ｌが延びた画素電極基板ＳＵＢ１の該端辺側で、
対向基板ＳＵＢ２を画素電極基板ＳＵＢ１より若干張り
出させた構成により、製造工程において、液晶表示パネ
ルＰＮＬの該端辺にガードピン等の帯電物体ＣＢが接触
する場合、該帯電物体ＣＢは対向基板ＳＵＢ２にのみ接
触する。すなわち、帯電物体ＣＢと画素電極基板ＳＵＢ
１上の信号線Ｌとは直接には接触できない構造となる。
したがって、帯電物体ＣＢから画素電極基板ＳＵＢ１上
の信号線Ｌへ静電気が放電するのを未然に防止すること
ができる。

【００３９】対向基板ＳＵＢ２を画素電極基板ＳＵＢ１
より張り出させるには、例えば、両基板ＳＵＢ１、ＳＵ
Ｂ２を、シール材ＳＬを介して所定の間隔を隔てて重ね
合わせ、貼り合わせた後、両基板ＳＵＢ１、ＳＵＢ２の
切断を行うが、このとき、対向基板ＳＵＢ２が画素電極
基板ＳＵＢ１より張り出すように、両基板に設けるスク
ライブ線を若干ずらしてスクライブし、ブレークして切
断する。

【００４０】《液晶表示パネルＰＮＬのマトリクス部の
概要》図３は本発明が適用可能な縦電界アクティブ・マ
トリクスＴＣＰ方式カラー液晶表示パネルＰＮＬの一画
素とその周辺を示す平面図、図４（ａ）〜（ｃ）はマト
リクスの画素部を中央にして（図３の４ｂ−４ｂ切断線
における断面図）、両側に液晶表示パネル角付近と映像
信号端子部付近を示す断面図である。

【００４１】図３に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。

【００４２】図４に示すように、液晶層ＬＣを基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮
光用ブラックマトリクスパターンＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。

【００４３】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、ブラックマトリクスＢＭ、カラー
フィルタＦＩＬ、保護膜ＰＳＶ２、共通透明画素電極Ｉ
ＴＯ２（ＣＯＭ）および上部配向膜ＯＲＩ２が順次積層
して設けられている。

【００４４】《マトリクス周辺の概要》図５は上下のガ
ラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬの
マトリクス（ＡＲ）周辺部を誇張した要部平面を、図６
は図５のパネル左上角部に対応するシール部ＳＬ付近の
拡大平面を示す図である。また、前述のように、図４は
図３の４ｂ−４ｂ切断線における断面を中央にして、左
側に図６の４ａ−４ａ切断線における断面を、右側に映
像信号駆動回路が接続されるべき外部接続端子ＤＴＭ付
近の断面を示す図である。なお、図６においては、共通
配線５、６、非線形抵抗素子７、８等は図示省略してあ
る。

【００４５】このパネルの製造では、小さいサイズであ
ればスループット向上のため、１枚のガラス基板で複数
個分のデバイスを同時に加工してから分割し、大きいサ
イズであれば製造設備の共用のためどの品種でも標準化
された大きさのガラス基板を加工してから各品種に合っ
たサイズに小さくし、いずれの場合も一通りの工程を経
てからガラスを切断する。図５、図６は後者の例を示す
もので、図５は上下基板ＳＵＢ１、ＳＵＢ２の切断後
を、図６は切断前を表しており、ＬＮは両基板の切断前
の縁を、ＣＴ１とＣＴ２はそれぞれ基板ＳＵＢ１、ＳＵ
Ｂ２の切断すべき位置を示す。いずれの場合も、完成状
態では外部接続端子群Ｔｇ、Ｔｄ（添字略）が存在する
（図で上下辺と左辺の）部分はそれらを露出するように
上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内
側に制限されている。端子群Ｔｇ、Ｔｄはそれぞれ後述
する走査回路接続用端子ＧＴＭ、映像信号回路接続用端
子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩ
が搭載されたテープキャリアパッケージＴＣＰの単位に
複数本まとめて名付けたものである。各群のマトリクス
部から外部接続端子部に至るまでの引出配線は、両端に
近づくにつれ傾斜している。これは、パッケージＴＣＰ
の配列ピッチ及び各パッケージＴＣＰにおける接続端子
ピッチに表示パネルＰＮＬの端子ＤＴＭ、ＧＴＭを合せ
るためである。

【００４６】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００４７】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００４８】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合せ、シール材ＳＬの開口部
ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ
樹脂などで封止し、上下基板を切断することによって組
み立てられる。

【００４９】《薄膜トランジスタＴＦＴ》つぎに、図
３、図４に戻り、ＴＦＴ基板ＳＵＢ１側の構成を詳しく
説明する。

【００５０】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。

【００５１】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質シリコン（Ｓｉ）から成るｉ型半導体層ＡＳ、一
対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。な
お、ソース、ドレインは本来その間のバイアス極性によ
って決まるもので、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース、ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明では、便
宜上一方をソース、他方をドレインと固定して表現す
る。

【００５２】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層の第２導電膜ｇ２で形成されている。第
２導電膜ｇ２としては例えばスパッタで形成されたアル
ミニウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極
酸化膜ＡＯＦが設けられている。

【００５３】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。

【００５４】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００５５】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共に半導体層ＡＳに電界を与えるためのゲート絶縁膜と
して使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走
査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとし
ては例えばプラズマＣＶＤで形成された窒化シリコン膜
が選ばれ、１２００〜２７００Åの厚さに（本実施例で
は、２０００Å程度）形成される。ゲート絶縁膜ＧＩは
図６に示すように、マトリクス部ＡＲの全体を囲むよう
に形成され、周辺部は外部接続端子ＤＴＭ、ＧＴＭを露
出するよう除去されている。絶縁膜ＧＩは走査信号線Ｇ
Ｌと映像信号線ＤＬの電気的絶縁にも寄与している。

【００５６】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成され、非晶質シリコ
ンで、２００〜２２００Åの厚さに（本実施例では、２
０００Å程度の膜厚）で形成される。層ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ⁺型非晶質
シリコン半導体層であり、下側にｉ型半導体層ＡＳが存
在し、上側に導電層ｄ２（ｄ３）が存在するところのみ
に残されている。

【００５７】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。

【００５８】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００５９】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。透明画素電極ＩＴＯ１は第１導
電膜ｄ１によって構成されており、この第１導電膜ｄ１
はスパッタリングで形成された透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）からなり、１０００〜２００
０Åの厚さに（本実施例では、１４００Å程度の膜厚）
形成される。

【００６０】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ⁺型半導体層ｄ０に接触する第２導電膜ｄ２とそ
の上に形成された第３導電膜ｄ３とから構成されてい
る。

【００６１】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜は膜
厚を厚く形成するとストレスが大きくなるので、２００
０Å程度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ
⁺型半導体層ｄ０との接着性を良好にし、第３導電膜ｄ
３のＡｌがＮ⁺型半導体層ｄ０に拡散することを防止す
る（いわゆるバリア層の）目的で使用される。第２導電
膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、
Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ₂、Ｔ
ｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いてもよい。

【００６２】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬ
の抵抗値を低減したり、ゲート電極ＧＴやｉ型半導体層
ＡＳに起因する段差乗り越えを確実にする（ステップカ
バーレッジを良くする）働きがある。

【００６３】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ⁺型半導体層ｄ０が除去される。つまり、ｉ
型半導体層ＡＳ上に残っていたＮ⁺型半導体層ｄ０は第
２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフアラ
インで除去される。このとき、Ｎ⁺型半導体層ｄ０はそ
の厚さ分は全て除去されるようエッチングされるので、
ｉ型半導体層ＡＳも若干その表面部分がエッチングされ
るが、その程度はエッチング時間で制御すればよい。

【００６４】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。

【００６５】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００６６】保護膜ＰＳＶ１は図６に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ、ＧＴＭを露出するよう除去され、ま
た上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵＢ
１の外部接続端子接続用引出配線ＩＮＴに銀ペーストＡ
ＧＰで接続する部分も除去されている。保護膜ＰＳＶ１
とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保護
効果を考え厚くされ、後者はトランジスタの相互コンダ
クタンスｇｍを薄くされる。したがって、図６に示すよ
うに、保護効果の高い保護膜ＰＳＶ１は周辺部もできる
だけ広い範囲に亘って保護するようゲート絶縁膜ＧＩよ
りも大きく形成されている。

【００６７】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光又はバックライト光がｉ型半導体層Ａ
Ｓに入射しないよう遮光膜ＢＭが設けられている。図３
に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内側
が遮光膜ＢＭが形成されない開口を示している。遮光膜
ＢＭは光に対する遮蔽性が高いたとえばアルミニウム膜
やクロム膜等で形成されており、本実施例ではクロム膜
がスパッタリングで１３００Å程度の厚さに形成され
る。

【００６８】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、外部の自然光やバックライト光が当たらなくなる。
遮光膜ＢＭは各画素の周囲に格子状に形成され、この格
子で１画素の有効表示領域が仕切られている。したがっ
て、各画素の輪郭が遮光膜ＢＭによってはっきりとし、
コントラストが向上する。つまり、遮光膜ＢＭはｉ型半
導体層ＡＳに対する遮光とブラックマトリクスとの２つ
の機能をもつ。

【００６９】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図３右下部分）も遮光膜ＢＭによっ
て遮光されているので、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。

【００７０】遮光膜ＢＭは図５に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図３に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図４、図５、
図６に示すように、シール部ＳＬの外側に延長され、パ
ソコン等の実装機に起因する反射光等の漏れ光がマトリ
クス部に入り込むのを防いでいる。他方、この遮光膜Ｂ
Ｍは基板ＳＵＢ２の縁よりも約０．３〜１．０ｍｍ程内
側に留められ、基板ＳＵＢ２の切断領域を避けて形成さ
れている。

【００７１】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。

【００７２】カラーフィルタＦＩＬはつぎのように形成
することができる。まず、上部透明ガラス基板ＳＵＢ２
の表面にアクリル系樹脂等の染色基材を形成し、フォト
リソグラフィ技術で赤色フィルタ形成領域以外の染色基
材を除去する。この後、染色基材を赤色染料で染め、固
着処理を施し、赤色フィルタＲを形成する。つぎに、同
様な工程を施すことによって、緑色フィルタＧ、青色フ
ィルタＢを順次形成する。

【００７３】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。

【００７４】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加される最
小レベルの駆動電圧Ｖｄminと最大レベルの駆動電圧Ｖ
ｄmaxとの中間直流電位に設定されるが、映像信号駆動
回路で使用される集積回路の電源電圧を約半分に低減し
たい場合は、交流電圧を印加すれば良い。なお、共通透
明画素電極ＩＴＯ２の平面形状は図５、図６を参照され
たい。

【００７５】《縦電界アクティブ・マトリクスＦＣＡ方
式液晶表示装置》図７は、例えばガラスからなる透明絶
縁基板ＳＵＢ１上に駆動用ＩＣを搭載した様子を示す平
面図である。さらに、Ａ−Ａ切断線における断面図を図
８に示す。一方の透明絶縁基板ＳＵＢ２は、一点鎖線で
示すが、透明絶縁基板ＳＵＢ１の上方に位置し、シール
パターンＳＬ（図７参照）により、有効表示部（有効画
面エリア）ＡＲを含んで液晶ＬＣを封入している。透明
絶縁基板ＳＵＢ１上の電極ＣＯＭは、導電ビーズや銀ペ
ースト等を介して、透明絶縁基板ＳＵＢ２側の共通電極
パターンに電気的に接続させる配線である。配線ＤＴＭ
（あるいはＧＴＭ）は、駆動用ＩＣからの出力信号を有
効表示部ＡＲ内の配線に供給するものである。入力配線
Ｔｄは、駆動用ＩＣへ入力信号を供給するものである。
異方性導電膜ＡＣＦは、一列に並んだ複数個の駆動用Ｉ
Ｃ部分に共通して細長い形状となったものＡＣＦ２と上
記複数個の駆動用ＩＣへの入力配線パターン部分に共通
して細長い形状となったものＡＣＦ１を別々に貼り付け
る。パッシベーション膜（保護膜）ＰＳＶ１は、図７に
も示すが、電食防止のため、できる限り配線部を被覆さ
せ、露出部分は、異方性導電膜ＡＣＦ１にて覆うように
する。

【００７６】さらに、駆動用ＩＣの側面周辺は、シリコ
ーン樹脂ＳＩＬが充填され（図８参照）、保護が多重化
されている。

【００７７】《駆動用ＩＣ下の短絡配線ＳＨｃによる静
電気対策》図９は切断線ＣＴ１における切断前の、表面
加工する過程における透明絶縁基板ＳＵＢ１の全体平面
図である。

【００７８】図９において、液晶表示パネルを構成する
一方の下部透明絶縁基板ＳＵＢ１は図８に示した上部透
明絶縁基板ＳＵＢ２よりも大きな面積を有し、後の切断
工程により、図中点線で示した切断線ＣＴ１において切
断され、その外方部は放棄される。

【００７９】透明絶縁基板ＳＵＢ１の面上には、まず、
その周辺を除く中央部に、ｘ方向に延在し、ｙ方向に並
設されるゲート線（走査信号線）ＧＬからなるゲート線
群と、ｙ方向に延在し、ｘ方向に並設されるドレイン線
（映像信号線）ＤＬからなるドレイン線群とが形成され
ている。これらゲート線群の各ゲート線ＧＬおよびドレ
イン線群の各ドレイン線ＤＬは、いずれも図中点線で示
した切断部である切断線ＣＴ１を越えて延在して形成さ
れている。なお、図示はしていないが、このゲート線群
とドレイン線群とは、層間絶縁膜（ＧＩ）等を介して互
いに絶縁されている。

【００８０】また、ゲート線群とドレイン線群とが交差
している領域により、表示領域が構成され、互いに隣接
する２本のゲート線ＧＬと２本のドレイン線ＤＬとで囲
まれる領域により、画素領域が形成されている。すなわ
ち、それぞれの画素領域には、スイッチング素子として
の薄膜トランジスタ（ＴＦＴ）と画素電極とが形成さ
れ、ゲート線ＧＬに走査信号が供給されることにより、
薄膜トランジスタがオンし、このオンされた薄膜トラン
ジスタを介してドレイン線ＤＬからの映像信号が画素電
極に供給されるようになっている。

【００８１】各ドレイン線ＤＬは１本おきに互い違いの
方向に、切断線ＣＴ１を越えて延在され、それぞれ図中
ｘ方向に延在するドレイン短絡配線（コモンドレイン
線）ＳＨｄに後で詳述する短絡配線ＳＨｃおよび（ドレ
イン線駆動用ＩＣへの）入力配線Ｔｄを介して接続され
ている。なお、液晶表示パネル完成後は、もちろん短絡
を解除しなければ動作しないので、ドレイン短絡配線Ｓ
Ｈｄはそれぞれ後の工程で切断破棄される切断線ＣＴ１
の外側の透明絶縁基板ＳＵＢ１の面に形成されている。
ドレイン線ＤＬと接続されたドレイン短絡配線ＳＨｄと
ドレイン線ＤＬとの間にはドレイン線駆動用ＩＣが搭載
され（図９、図７参照）、この搭載領域には、図９に示
すように、短絡配線ＳＨｃが島状に設けられている。そ
して、ドレイン線ＤＬと、ドレイン線駆動用ＩＣへの複
数本の入力配線Ｔｄとが短絡配線ＳＨｃに接続され、駆
動用ＩＣ毎に短絡されている。このように、各ドレイン
線ＤＬや入力配線Ｔｄに発生した静電気を、短絡配線Ｓ
Ｈｃとドレイン短絡配線ＳＨｄを介して分散するように
なっている。

【００８２】一方、図９において、各ゲート線ＧＬの形
成領域のうち、切断線ＣＴ１の内側の領域で図中上側の
切断線ＣＴ１と近接する部分において、ゲート線駆動用
ＩＣの搭載領域（符号ＩＣを付した点線で１つを例示す
る）が設けられている。各ゲート線ＧＬは、その延在方
向における該搭載領域と反対側で、切断線ＣＴ１を越え
たその延在部が、図中ｙ方向に延在するゲート短絡配線
（陽極化成用共通線）ＡＯを介して接続されている。な
お、液晶表示パネル完成後は、短絡を解除しなければ動
作しないので、ゲート短絡配線ＳＨｇ、ＡＯはそれぞれ
後の工程で切断破棄される切断線ＣＴ１の外側の透明絶
縁基板ＳＵＢ１の面に形成されている。本例では、上記
ドレイン線ＤＬ側とは異なり、ゲート線ＧＬ側では、島
状の短絡配線ＳＨｃは設けていない。この理由は、ゲー
ト線駆動用ＩＣが片側だけに配置され、反対側（ゲート
線駆動用ＩＣを配置していない側）の陽極化成用共通線
ＡＯによって、ゲート線ＧＬを相互に短絡させることが
できるためである。ただし、ゲート線駆動用ＩＣを両側
に配置する場合や、ゲート短絡配線ＡＯを配置しない場
合は、ゲート線ＧＬを短絡配線ＳＨｃを介して、ゲート
短絡配線ＳＨｇにつなげる必要がある。

【００８３】また、ドレイン短絡配線ＳＨｄとゲート短
絡配線ＳＨｇ、ＡＯとは、やはり後で切断破棄される部
分の透明絶縁基板ＳＵＢ１の面上において、図９に示す
ように、コンデンサＥＳＤを介して容量接合されてい
る。このコンデンサＥＳＤは、静電気によって各画素領
域に形成されている薄膜トランジスタの破壊（特性が変
化する不良）を防止するためのものであり、したがっ
て、その容量値は薄膜トランジスタのそれよりも小さく
形成されている。

【００８４】さらに、図９の上側に位置するゲート短絡
配線ＳＨｇの両端には、２個の陽極酸化（陽極化成）用
パッドＰＡＤが隣接して形成されている。この陽極酸化
用パッドＰＡＤは、前述の《透明絶縁基板ＳＵＢ１の製
造方法》のところで説明したように、ゲート線ＧＬの表
面を陽極酸化することにより、絶縁膜（陽極酸化膜ＡＯ
Ｆ）を形成する際に、電流を供給するための電極であ
る。

【００８５】さらに、透明絶縁基板ＳＵＢ１は、形成し
たゲート線ＧＬ（またはドレイン線ＤＬ）が断線してい
るか否かの検査を行うことができるように、図示は省略
するが、その検査用端子が、駆動用ＩＣの搭載領域の近
傍における表示領域側の端部に形成されている。これに
より、ゲート短絡配線ＡＯ（またはドレイン短絡配線Ｓ
Ｈｄ）に一方の検査用プローブ（検査用針）を当接さ
せ、各ゲート線ＧＬ（またはドレイン線ＤＬ）のそれぞ
れの検査用端子に順次他方のプローブを当接させること
によって断線有無の検査ができる。

【００８６】上記のように、図９に示したごとく、ドレ
イン線ＤＬと接続されたドレイン端子ＤＴＭと、駆動用
ＩＣへの入力配線Ｔｄとが、駆動用ＩＣの下の透明絶縁
基板ＳＵＢ１面に設けた短絡配線ＳＨｃに接続され、駆
動用ＩＣ毎に短絡され、さらに、これらはドレイン短絡
配線ＳＨｄに接続され、全配線が短絡されている。これ
により、負荷を大きくすることができ、侵入した静電気
が速やかに分散され、透明絶縁基板ＳＵＢ１面上の配線
形成後から駆動用ＩＣを搭載する前までの工程におい
て、静電気による影響を抑制できる。

【００８７】なお、短絡配線ＳＨｃとドレイン端子ＤＴ
Ｍおよび駆動用ＩＣへの入力配線Ｔｄとは、駆動用ＩＣ
を基板ＳＵＢ１面上に搭載する前に、切断線Ｃ１の箇所
でレーザまたはホトエッチング等により切断する。した
がって、この切断のため、図１に示すように、切断線Ｃ
１の近傍の領域には、パッシベーション膜ＰＡＳ１（す
なわち、保護膜ＰＳＶ１）が形成されていない。

【００８８】なお、短絡配線ＳＨｃはレーザ切断におい
ても汚染の少ない透明導電膜ＩＴＯで形成したので、汚
染を抑制することができる。また、短絡配線ＳＨｃの切
断は、ホトエッチングによって行ってもよい。

【００８９】また、ホトエッチング等により除去すると
き、短絡配線ＳＨｃを全部除去してもよい。すなわち、
図９において、上側のゲート線ＧＬ側の短絡配線（ＳＨ
ｃ）は除去された状態を示している。

【００９０】《ＴＦＴ基板製造と駆動用ＩＣ搭載までの
製造フロー》つぎに、図１０を用いて、薄膜トランジス
タを形成する側の基板（以下、ＴＦＴ基板と略称する）
ＳＵＢ１の製造フローについて説明する。

【００９１】まず、ＴＦＴ基板ＳＵＢ１面上に各種薄
膜を形成する（保護膜ＰＳＶ１まで）。

【００９２】つぎに、保護膜の上に、配向膜を印刷し
た後、この配向膜にラビング処理を施す。

【００９３】つぎに、透明絶縁基板ＳＵＢ１、ＳＵＢ
２のいずれか一方の基板面の縁周囲部にシール材を印刷
し、かつ、いずれか一方の基板面に両基板の間隔を規定
する小さな球状のビーズ等からなる多数個のスペーサを
散布した後、２枚の基板ＳＵＢ１、ＳＵＢ２を重ね合せ
て組み立てる。その後、基板ＳＵＢ１の周辺部を図９の
切断線ＣＴ１において切断する。

【００９４】つぎに、シール材で囲まれた領域の両基
板ＳＵＢ１、ＳＵＢ２間に、シール材を一部設けてない
液晶封入口から液晶を封入した後、封入口を樹脂等から
なる封止材で封止する。

【００９５】つぎに、透明導電膜ＩＴＯからなる短絡
配線ＳＨｃとドレイン端子ＤＴＭおよび各駆動用ＩＣへ
の複数本の入力配線Ｔｄとを、例えばバンプ接続部ＢＰ
の内側の切断線Ｃ１の箇所においてレーザを用いて切断
し、短絡を解除する。

【００９６】つぎに、検査用プローブを用いて点灯検
査を行い、断線、短絡等の不良のものについては修理を
行う。

【００９７】点灯検査の結果、良好と判断されたもの
には異方性導電膜（図８の符号ＡＣＦ２参照）を貼り付
ける。

【００９８】最後に、透明絶縁基板ＳＵＢ１上に、異
方性導電膜を介して駆動用ＩＣを仮付けした後、加熱圧
着し、搭載する（図７、図８参照）。

【００９９】《液晶表示モジュールの全体構成》図１１
は、アクティブ・マトリクスＦＣＡ方式液晶表示モジュ
ールＭＤＬの分解斜視図である。

【０１００】ＳＨＤは金属板から成るシールドケース
（メタルフレームとも称す）、ＷＤは表示窓、ＳＰＣ１
〜４は絶縁スペーサ、ＦＰＣ１、２は折り曲げられた多
層フレキシブル回路基板（ＦＰＣ１はゲート側回路基
板、ＦＰＣ２はドレイン側回路基板）、ＰＣＢはインタ
ーフェイス回路基板、ＡＳＢはアセンブルされた駆動回
路基板付き液晶表示パネル、ＰＮＬは重ね合せた２枚の
透明絶縁基板の一方の基板上に駆動用ＩＣを搭載した液
晶表示パネル（液晶表示素子とも称す）、ＧＣ１および
ＧＣ２はゴムクッション、ＰＲＳはプリズムシート（２
枚）、ＳＰＳは拡散シート、ＧＬＢは導光板、ＲＦＳは
反射シート、ＭＣＡは一体成型により形成された下側ケ
ース（モールドケース）、ＬＰは蛍光管、ＬＰＣはラン
プケーブル、ＬＣＴはインバータ用の接続コネクタ、Ｇ
Ｂは蛍光管ＬＰを支持するゴムブッシュであり、図に示
すような上下の配置関係で各部材が積み重ねられて液晶
表示モジュールＭＤＬが組み立てられる。

【０１０１】図１２は、ＴＦＴ液晶表示パネルとその外
周部に配置された回路を示すブロック図である。ＴＦＴ
液晶表示パネル（ＴＦＴ−ＬＣＤ）の下側のみにドレイ
ンドライバ部１０３が配置され、また、８００×３×６
００画素から構成されるＸＧＡ仕様の液晶表示パネル
（ＴＦＴ−ＬＣＤ）の側面部には、ゲートドライバ部１
０４、コントローラ部１０１、電源部１０２が配置され
る。

【０１０２】ドレインドライバ部１０３は、前述したよ
うに、多層フレキシブル基板を折り曲げ実装し、十分コ
ンパクト設計ができた。

【０１０３】コントローラ部１０１および電源部１０２
は、多層プリント基板ＰＣＢに実装する。コントローラ
部１０１、電源部１０２を搭載したインターフェイス基
板ＰＣＢは、液晶素子ＰＮＬの短辺の外周部に配置され
たゲートドライバ部１０４の裏側に配置される。これ
は、情報処理装置（機器）の横幅の制約があり、可能な
限り、表示部であるモジュールＭＤＬの幅も縮小させる
必要があるためである。

【０１０４】図１２に示すように、薄膜トランジスタＴ
ＦＴは、隣接する２本のドレイン信号線Ｄと、隣接する
２本のゲート信号線Ｇとの交差領域内に配置される。

【０１０５】薄膜トランジスタＴＦＴのドレイン電極、
ゲート電極は、それぞれ、ドレイン信号線Ｄ、ゲート信
号線Ｇに接続される。

【０１０６】薄膜トランジスタＴＦＴのソース電極は画
素電極に接続され、画素電極とコモン電極との間に液晶
層が設けられるので、薄膜トランジスタＴＦＴのソース
電極との間には、液晶容量ＣLCが等価的に接続される。

【０１０７】薄膜トランジスタＴＦＴは、ゲート電極に
正のバイアス電圧を印加すると導通し、ゲート電極に負
のバイアス電圧を印加すると不導通になる。

【０１０８】また、薄膜トランジスタＴＦＴのソース電
極と前ラインのゲート信号線との間には、保持容量Ｃａ
ｄｄが接続される。

【０１０９】なお、ソース電極、ドレイン電極は本来そ
の間のバイアス極性によって決まるもので、この液晶表
示装置の回路ではその極性は動作中反転するので、ソー
ス電極、ドレイン電極は動作中入れ替わると理解された
い。しかし、以下の説明では、便宜上一方をソース電
極、他方をドレイン電極と固定して表現する。

【０１１０】なお、図９のＦＣＡ方式液晶表示基板と、
図１１、図１２の図とは一致していない。

【０１１１】《液晶表示モジュールＭＤＬを実装した情
報処理》図１３は、それぞれ液晶表示モジュールＭＤＬ
を実装したノートブック型のパソコン、あるいはワープ
ロの斜視図である。

【０１１２】以上本発明を実施の形態に基づいて具体的
に説明したが、本発明は前記実施の形態に限定されるも
のではなく、その要旨を逸脱しない範囲において種々変
更可能であることは勿論である。例えば本発明は、単純
マトリクス方式の液晶表示装置にも、縦電界方式や横電
界方式のアクティブマトリクス方式の液晶表示装置に
も、あるいはＣＯＧ（チップオンガラス）方式の液晶表
示装置にも適用可能なことは言うまでもない。また、本
発明は、液晶表示装置に限らず、画素電極基板と対向基
板（対向基板に画素電極が設けられていても勿論よい）
とを重ね合わせた構造を有する表示パネルを具備するプ
ラズマ表示装置、エレクトロルミネセンス表示装置等、
各種表示装置に適用可能である。

【０１１３】

【発明の効果】以上説明したように、本発明によれば、
表示パネルの製造過程で発生する、静電気放電による不
良の発生を防止することができ、製造歩留りが向上す
る。

【図面の簡単な説明】

【図１】本発明の一実施の形態の液晶表示パネルの概略
断面図である。

【図２】物体間の距離と静電放電開始電圧との関係を示
す図である。

【図３】本発明が適用可能なアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示部の一画素とその
周辺を示す要部平面図である。

【図４】マトリクスの画素部を中央に、両側にパネル角
付近と映像信号端子部付近を示す断面図である。

【図５】表示パネルのマトリクス周辺部の構成を説明す
るための周辺部をやや誇張しさらに具体的に説明するた
めのパネル平面図である。

【図６】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。

【図７】液晶表示パネルの透明絶縁基板ＳＵＢ１上に駆
動用ＩＣを搭載した様子を示す平面図である。

【図８】図７のＡ−Ａ切断線における断面図である。

【図９】本発明の上記実施例を示す切断線ＣＴ１におけ
る切断前の、表面加工する過程における透明絶縁基板Ｓ
ＵＢ１の全体平面図である。

【図１０】ＴＦＴ基板ＳＵＢ１の製造フローを示す図で
ある。

【図１１】本発明が適用可能な液晶表示モジュールの分
解斜視図である。

【図１２】ＴＦＴ液晶表示モジュールの等価回路を示す
ブロック図である。

【図１３】液晶表示モジュールを実装したノートブック
型のパソコンあるいはワープロの斜視図である。

【図１４】従来の液晶表示パネルの概略断面図である。

【符号の説明】

ＰＮＬ…液晶表示パネル、ＳＵＢ１…下部透明ガラス基
板（画素電極基板、ＴＦＴ基板）、ＳＵＢ２…上部透明
ガラス基板（対向基板、カラーフィルタ基板）、Ｌ…信
号線（ゲート線もしくはドレイン線）、Ｔ…端子、ＬＣ
…液晶、ＳＬ…シール材、ＥＥ…信号線の露出端部、Ｃ
Ｂ…ガードピン等の帯電物体。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 好宏 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 廣島 實 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 中村 和也 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 岩田 敏郎 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 吉村 豊房 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内 (72)発明者 矢作 保夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 2H090 HA03 HA05 HB03X HC03 HD05 JA05 JA07 JA11 JA13 JA18 JC13 LA01 LA04 2H092 GA41 GA43 GA44 GA49 GA60 JA26 JA29 JA36 JA38 JA40 JA42 JA44 JB05 JB23 JB32 JB52 JB64 JB66 JB68 JB79 KA05 KA18 KB24 MA03 MA05 MA12 MA27 MA30 NA14 PA01 PA08 PA09 5G067 AA42 CA10 5G435 AA00 AA17 BB12 CC09 FF00 GG12 KK05

Claims (4)

【特許請求の範囲】
1. 【請求項１】画素電極基板と対向基板とを重ね合わせた
   構造を有する表示パネルを具備し、上記画素電極基板の
   対向面上に設けた配線が該基板端辺まで延びている表示
   装置において、該端辺側で上記対向基板を上記画素電極
   基板より若干張り出させたことを特徴とする表示装置。
2. 【請求項２】上記対向基板を上記画素電極基板より１０
   ０μｍ以上張り出させたことを特徴とする請求項１記載
   の表示装置。
3. 【請求項３】画素電極基板と対向基板とを所定の間隙を
   隔てて重ね合わせ、これら両基板間に液晶を封止し、上
   記画素電極基板の第１の端辺部分にドライバまたはＴＣ
   Ｐを実装した液晶表示パネルを具備し、上記画素電極基
   板の対向面上に設けた配線が、上記第１の端辺と反対側
   の第２の端辺まで延びている液晶表示装置において、上
   記第２の端辺側で上記対向基板を上記画素電極基板より
   若干張り出させたことを特徴とする液晶表示装置。
4. 【請求項４】上記対向基板を上記画素電極基板より１０
   ０μｍ以上張り出させたことを特徴とする請求項３記載
   の液晶表示装置。