JP3184853B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3184853B2 JP3184853B2 JP15329293A JP15329293A JP3184853B2 JP 3184853 B2 JP3184853 B2 JP 3184853B2 JP 15329293 A JP15329293 A JP 15329293A JP 15329293 A JP15329293 A JP 15329293A JP 3184853 B2 JP3184853 B2 JP 3184853B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- liquid crystal
- terminal
- crystal display
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置に係
り、特に、薄膜トランジスタ等を使用したアクティブ・
マトリクス方式の液晶表示装置に関する。
り、特に、薄膜トランジスタ等を使用したアクティブ・
マトリクス方式の液晶表示装置に関する。
【０００２】
【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。
【０００３】図２１は従来のアクティブ・マトリクス方
式の液晶表示装置のゲート端子部を示す断面図である。
図に示すように、下部透明ガラス基板ＳＵＢ１に酸化シ
リコン膜ＳＩＯが設けられ、紙面上部の酸化シリコン膜
ＳＩＯ上にアルミニウム膜ｇと透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）ｄ１とで構成されたゲート端
子ＧＴＭが設けられ、紙面下部の酸化シリコン膜ＳＩＯ
上に偏光板ＰＯＬ１が設けられている。
式の液晶表示装置のゲート端子部を示す断面図である。
図に示すように、下部透明ガラス基板ＳＵＢ１に酸化シ
リコン膜ＳＩＯが設けられ、紙面上部の酸化シリコン膜
ＳＩＯ上にアルミニウム膜ｇと透明導電膜（Indium-Tin
-Oxide ＩＴＯ：ネサ膜）ｄ１とで構成されたゲート端
子ＧＴＭが設けられ、紙面下部の酸化シリコン膜ＳＩＯ
上に偏光板ＰＯＬ１が設けられている。
【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。
【０００５】
【発明が解決しようとする課題】このような液晶表示装
置においては、ＡｌとＩＴＯとの界面反応により、アル
ミニウム膜ｇと透明導電膜ｄ１との間に絶縁膜であるＡ
ｌ2Ｏ3膜ができるから、アルミニウム膜ｇと透明導電膜
ｄ１との間の抵抗が大きくなるので、ゲート端子ＧＴＭ
部の抵抗が大きくなる。
置においては、ＡｌとＩＴＯとの界面反応により、アル
ミニウム膜ｇと透明導電膜ｄ１との間に絶縁膜であるＡ
ｌ2Ｏ3膜ができるから、アルミニウム膜ｇと透明導電膜
ｄ１との間の抵抗が大きくなるので、ゲート端子ＧＴＭ
部の抵抗が大きくなる。
【０００６】また、洗浄液、電食等のためにアルミニウ
ム膜ｇの側部が溶解することがあり、この場合にはゲー
ト端子ＧＴＭ部の抵抗が大きくなる。
ム膜ｇの側部が溶解することがあり、この場合にはゲー
ト端子ＧＴＭ部の抵抗が大きくなる。
【０００７】この発明は上述の課題を解決するためにな
されたもので、端子部の抵抗が大きくなることがない液
晶表示装置を提供することを目的とする。
されたもので、端子部の抵抗が大きくなることがない液
晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するた
め、この発明においては、端子を第１の金属膜と上記第
１の金属膜上の透明導電膜とで構成し、上記端子の側部
に上記透明導電膜が設けられていない接続部分を設け、
上記接続部分に上記第１の金属膜と上記透明導電膜とを
接続する接続膜を設ける。
め、この発明においては、端子を第１の金属膜と上記第
１の金属膜上の透明導電膜とで構成し、上記端子の側部
に上記透明導電膜が設けられていない接続部分を設け、
上記接続部分に上記第１の金属膜と上記透明導電膜とを
接続する接続膜を設ける。
【０００９】この場合、上記第１の金属膜をアルミニウ
ム膜とする。
ム膜とする。
【００１０】また、上記第１の金属膜をタンタル膜とす
る。
る。
【００１１】また、端子を第１の金属膜と上記第１の金
属膜上の透明導電膜とで構成し、上記端子の側部に端子
側部保護膜を設ける。
属膜上の透明導電膜とで構成し、上記端子の側部に端子
側部保護膜を設ける。
【００１２】
【作用】この液晶表示装置においては、第１の金属膜と
透明導電膜との間に絶縁膜ができたとしても、第１の金
属膜と透明導電膜とが接続膜により接続されるから、第
１の金属膜と透明導電膜との間の抵抗が大きくなること
がない。
透明導電膜との間に絶縁膜ができたとしても、第１の金
属膜と透明導電膜とが接続膜により接続されるから、第
１の金属膜と透明導電膜との間の抵抗が大きくなること
がない。
【００１３】また、端子側部保護膜により洗浄液、電食
等のために第１の金属膜の側部が溶解するのを防止する
ことができる。
等のために第１の金属膜の側部が溶解するのを防止する
ことができる。
【００１４】
【実施例】この発明、この発明の更に他の目的およびこ
の発明の更に他の特徴は図面を参照した以下の説明から
明らかとなるであろう。
の発明の更に他の特徴は図面を参照した以下の説明から
明らかとなるであろう。
【００１５】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
【００１６】《マトリクス部の概要》図２はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図３は図２の３
−３切断線における断面図、図４は図２の４−４切断線
における断面図である。
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図３は図２の３
−３切断線における断面図、図４は図２の４−４切断線
における断面図である。
【００１７】図２に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線ＤＬ
は上下方向に延在し、左右方向に複数本配置されてい
る。
【００１８】図３に示すように、液晶ＬＣ層を基準にし
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、ブ
ラックマトリクスパターンの遮光膜ＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。
て下部透明ガラス基板ＳＵＢ１側には薄膜トランジスタ
ＴＦＴおよび透明画素電極ＩＴＯ１が形成され、上部透
明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、ブ
ラックマトリクスパターンの遮光膜ＢＭが形成されてい
る。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面にはディ
ップ処理等によって形成された酸化シリコン膜ＳＩＯが
設けられている。
【００１９】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。
【００２０】《マトリクス周辺の概要》図５は透明ガラ
ス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬのマ
トリクスＡＲの周辺の要部平面を示す図、図６はその周
辺部を更に誇張した平面を示す図、図７は図５および図
６のパネル左上角部に対応するシールパターンＳＬ付近
の拡大平面を示す図である。また、図８は図３の断面を
中央にして、左側に図７の８ａ−８ａ切断線における断
面を、右側に映像信号駆動回路が接続されるべき外部接
続端子であるドレイン端子ＤＴＭ付近の断面を示す図で
ある。同様に図９は、左側に垂直走査回路が接続される
べき外部接続端子であるゲート端子ＧＴＭ付近の断面
を、右側に外部接続端子が無いところのシール部付近の
断面を示す図である。
ス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬのマ
トリクスＡＲの周辺の要部平面を示す図、図６はその周
辺部を更に誇張した平面を示す図、図７は図５および図
６のパネル左上角部に対応するシールパターンＳＬ付近
の拡大平面を示す図である。また、図８は図３の断面を
中央にして、左側に図７の８ａ−８ａ切断線における断
面を、右側に映像信号駆動回路が接続されるべき外部接
続端子であるドレイン端子ＤＴＭ付近の断面を示す図で
ある。同様に図９は、左側に垂直走査回路が接続される
べき外部接続端子であるゲート端子ＧＴＭ付近の断面
を、右側に外部接続端子が無いところのシール部付近の
断面を示す図である。
【００２１】この表示パネルの製造では、小さいサイズ
であればスループット向上のため１枚のガラス基板で複
数個分のデバイスを同時に加工してから分割し、大きい
サイズであれば製造設備の共用のためどの品種でも標準
化された大きさのガラス基板を加工してから各品種に合
ったサイズに小さくし、いずれの場合も一通りの工程を
経てからガラス基板を切断する。図５〜図７は後者の例
を示すもので、図５、図６の両図とも透明ガラス基板Ｓ
ＵＢ１、ＳＵＢ２の切断後を、図７は切断前を表してお
り、ＬＮは透明ガラス基板ＳＵＢ１、ＳＵＢ２の切断前
の縁を、ＣＴ１、ＣＴ２はそれぞれ透明ガラス基板ＳＵ
Ｂ１、ＳＵＢ２を切断すべき切断線を示す。いずれの場
合も、完成状態では外部接続端子群Ｔｇ、Ｔｄ（添字
略）が存在する（図で上下辺と左辺の）部分はそれらを
露出するように上部透明ガラス基板ＳＵＢ２の大きさが
下部透明ガラス基板ＳＵＢ１よりも内側に制限されてい
る。端子群Ｔｇ、Ｔｄはそれぞれ後述する垂直走査回路
接続用のゲート端子ＧＴＭ、映像信号駆動回路接続用の
ドレイン端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図１８、図１９）の単位に複数本まとめて名付けた
ものである。各群のマトリクスＡＲ部から外部接続端子
部に至るまでの引出配線は、両端に近づくにつれ傾斜し
ている。これは、テープキャリアパッケージＴＣＰの配
列ピッチおよび各テープキャリアパッケージＴＣＰにお
ける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、
ＧＴＭを合わせるためである。
であればスループット向上のため１枚のガラス基板で複
数個分のデバイスを同時に加工してから分割し、大きい
サイズであれば製造設備の共用のためどの品種でも標準
化された大きさのガラス基板を加工してから各品種に合
ったサイズに小さくし、いずれの場合も一通りの工程を
経てからガラス基板を切断する。図５〜図７は後者の例
を示すもので、図５、図６の両図とも透明ガラス基板Ｓ
ＵＢ１、ＳＵＢ２の切断後を、図７は切断前を表してお
り、ＬＮは透明ガラス基板ＳＵＢ１、ＳＵＢ２の切断前
の縁を、ＣＴ１、ＣＴ２はそれぞれ透明ガラス基板ＳＵ
Ｂ１、ＳＵＢ２を切断すべき切断線を示す。いずれの場
合も、完成状態では外部接続端子群Ｔｇ、Ｔｄ（添字
略）が存在する（図で上下辺と左辺の）部分はそれらを
露出するように上部透明ガラス基板ＳＵＢ２の大きさが
下部透明ガラス基板ＳＵＢ１よりも内側に制限されてい
る。端子群Ｔｇ、Ｔｄはそれぞれ後述する垂直走査回路
接続用のゲート端子ＧＴＭ、映像信号駆動回路接続用の
ドレイン端子ＤＴＭとそれらの引出配線部を集積回路チ
ップＣＨＩが搭載されたテープキャリアパッケージＴＣ
Ｐ（図１８、図１９）の単位に複数本まとめて名付けた
ものである。各群のマトリクスＡＲ部から外部接続端子
部に至るまでの引出配線は、両端に近づくにつれ傾斜し
ている。これは、テープキャリアパッケージＴＣＰの配
列ピッチおよび各テープキャリアパッケージＴＣＰにお
ける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、
ＧＴＭを合わせるためである。
【００２２】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ールパターンＳＬはたとえばエポキシ樹脂からなる。上
部透明ガラス基板ＳＵＢ２側の共通透明画素電極ＩＴＯ
２は、少なくとも一箇所において、この表示装置では表
示パネルＰＮＬの４角で銀ペースト材ＡＧＰによって下
部透明ガラス基板ＳＵＢ１側に形成されたその引出配線
ＩＮＴに接続されている。この引出配線ＩＮＴは後述す
るゲート端子ＧＴＭ、ドレイン端子ＤＴＭと同一製造工
程で形成される。
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ールパターンＳＬはたとえばエポキシ樹脂からなる。上
部透明ガラス基板ＳＵＢ２側の共通透明画素電極ＩＴＯ
２は、少なくとも一箇所において、この表示装置では表
示パネルＰＮＬの４角で銀ペースト材ＡＧＰによって下
部透明ガラス基板ＳＵＢ１側に形成されたその引出配線
ＩＮＴに接続されている。この引出配線ＩＮＴは後述す
るゲート端子ＧＴＭ、ドレイン端子ＤＴＭと同一製造工
程で形成される。
【００２３】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２のそれぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。
ＩＴＯ１、共通透明画素電極ＩＴＯ２のそれぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。
【００２４】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを上部透明ガラ
ス基板ＳＵＢ２側に形成し、上部透明ガラス基板ＳＵＢ
１と下部透明ガラス基板ＳＵＢ２とを重ね合わせ、シー
ルパターンＳＬの液晶封入口ＩＮＪから液晶ＬＣを注入
し、液晶封入口ＩＮＪをエポキシ樹脂などで封止し、透
明ガラス基板ＳＵＢ１、ＳＵＢ２を切断することによっ
て組み立てられる。
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを上部透明ガラ
ス基板ＳＵＢ２側に形成し、上部透明ガラス基板ＳＵＢ
１と下部透明ガラス基板ＳＵＢ２とを重ね合わせ、シー
ルパターンＳＬの液晶封入口ＩＮＪから液晶ＬＣを注入
し、液晶封入口ＩＮＪをエポキシ樹脂などで封止し、透
明ガラス基板ＳＵＢ１、ＳＵＢ２を切断することによっ
て組み立てられる。
【００２５】《薄膜トランジスタＴＦＴ》次に、図２、
図３に戻り、薄膜トランジスタＴＦＴが形成された下部
透明ガラス基板ＳＵＢ１側の構成を詳しく説明する。
図３に戻り、薄膜トランジスタＴＦＴが形成された下部
透明ガラス基板ＳＵＢ１側の構成を詳しく説明する。
【００２６】薄膜トランジスタＴＦＴは、ゲート電極Ｇ
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。
Ｔに正のバイアスを印加すると、ソース−ドレイン間の
チャネル抵抗が小さくなり、バイアスを零にすると、チ
ャネル抵抗は大きくなるように動作する。
【００２７】各画素には複数（２つ）の薄膜トランジス
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質Ｓｉからなるｉ型半導体層ＡＳ、一対のソース電
極ＳＤ１、ドレイン電極ＳＤ２を有する。なお、ソー
ス、ドレインは本来その間のバイアス極性によって決ま
るもので、この液晶表示装置の回路ではその極性は動作
中反転するので、ソース、ドレインは動作中入れ替わる
と理解されたい。しかし、以下の説明では、便宜上一方
をソース、他方をドレインと固定して表現する。
タＴＦＴ１、ＴＦＴ２が冗長して設けられる。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、実質的に同
一サイズ（チャネル長、チャネル幅が同じ）で構成さ
れ、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、
intrinsic、導電型決定不純物がドープされていない）
非晶質Ｓｉからなるｉ型半導体層ＡＳ、一対のソース電
極ＳＤ１、ドレイン電極ＳＤ２を有する。なお、ソー
ス、ドレインは本来その間のバイアス極性によって決ま
るもので、この液晶表示装置の回路ではその極性は動作
中反転するので、ソース、ドレインは動作中入れ替わる
と理解されたい。しかし、以下の説明では、便宜上一方
をソース、他方をドレインと固定して表現する。
【００２８】《ゲート電極ＧＴ》ゲート電極ＧＴは走査
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層のアルミニウム膜ｇで形成されている。
アルミニウム膜ｇとしてはたとえばスパッタで形成され
たＡｌ−Ｔａ膜、Ａｌ−Ｔｉ膜、Ａｌ−Ｔａ−Ｔｉ膜
（以上の膜のＴａ、Ｔｉの添加量は０．５〜２．５原子
％）、純Ａｌ膜等を用い、１０００〜５５００Å程度の
膜厚で形成する。また、ゲート電極ＧＴ上にはＡｌの陽
極酸化膜ＡＯＦが設けられている。
信号線ＧＬから垂直方向に突出する形状で構成されてい
る（Ｔ字形状に分岐されている）。ゲート電極ＧＴは薄
膜トランジスタＴＦＴ１、ＴＦＴ２のそれぞれの能動領
域を越えるよう突出している。薄膜トランジスタＴＦＴ
１、ＴＦＴ２のそれぞれのゲート電極ＧＴは、一体に
（共通のゲート電極として）構成されており、走査信号
線ＧＬに連続して形成されている。本例では、ゲート電
極ＧＴは、単層のアルミニウム膜ｇで形成されている。
アルミニウム膜ｇとしてはたとえばスパッタで形成され
たＡｌ−Ｔａ膜、Ａｌ−Ｔｉ膜、Ａｌ−Ｔａ−Ｔｉ膜
（以上の膜のＴａ、Ｔｉの添加量は０．５〜２．５原子
％）、純Ａｌ膜等を用い、１０００〜５５００Å程度の
膜厚で形成する。また、ゲート電極ＧＴ上にはＡｌの陽
極酸化膜ＡＯＦが設けられている。
【００２９】このゲート電極ＧＴはｉ型半導体層ＡＳを
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。
完全に覆うよう（下方からみて）それより大き目に形成
され、ｉ型半導体層ＡＳに外光やバックライト光が当た
らないよう工夫されている。
【００３０】《走査信号線ＧＬ》走査信号線ＧＬはアル
ミニウム膜ｇで構成されている。この走査信号線ＧＬの
アルミニウム膜ｇはゲート電極ＧＴのアルミニウム膜ｇ
と同一製造工程で形成され、かつ一体に構成されてい
る。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯ
Ｆが設けられている。
ミニウム膜ｇで構成されている。この走査信号線ＧＬの
アルミニウム膜ｇはゲート電極ＧＴのアルミニウム膜ｇ
と同一製造工程で形成され、かつ一体に構成されてい
る。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯ
Ｆが設けられている。
【００３１】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共にｉ型半導体層ＡＳに電界を与えるためのゲート絶縁
膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよ
び走査信号線ＧＬの上層に形成されており、透明画素電
極ＩＴＯ１上の絶縁膜ＧＩに接続用穴ＣＴＨが設けられ
ている。絶縁膜ＧＩとしてはたとえばプラズマＣＶＤで
形成された窒化Ｓｉ膜が選ばれ、１２００〜２７００Å
の厚さに（この表示装置では、２０００Å程度）形成さ
れる。ゲート絶縁膜ＧＩは図７に示すように、マトリク
ス部ＡＲの全体を囲むように形成され、周辺部は外部接
続用の端子ＤＴＭ、ＧＴＭを露出するよう除去されてい
る。絶縁膜ＧＩは走査信号線ＧＬと映像信号線ＤＬとの
電気的絶縁にも寄与している。
ジスタＴＦＴ１、ＴＦＴ２において、ゲート電極ＧＴと
共にｉ型半導体層ＡＳに電界を与えるためのゲート絶縁
膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよ
び走査信号線ＧＬの上層に形成されており、透明画素電
極ＩＴＯ１上の絶縁膜ＧＩに接続用穴ＣＴＨが設けられ
ている。絶縁膜ＧＩとしてはたとえばプラズマＣＶＤで
形成された窒化Ｓｉ膜が選ばれ、１２００〜２７００Å
の厚さに（この表示装置では、２０００Å程度）形成さ
れる。ゲート絶縁膜ＧＩは図７に示すように、マトリク
ス部ＡＲの全体を囲むように形成され、周辺部は外部接
続用の端子ＤＴＭ、ＧＴＭを露出するよう除去されてい
る。絶縁膜ＧＩは走査信号線ＧＬと映像信号線ＤＬとの
電気的絶縁にも寄与している。
【００３２】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成された非晶質Ｓｉ
で、２００〜２２００Åの厚さに（この表示装置では、
２０００Å程度の膜厚）で形成される。ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質ＳｉからなるＮ(＋)型半導体層であり、下側にｉ型半
導体層ＡＳが存在し、上側に導電膜ｄ２（ｄ３）が存在
するところのみに残されている。
は、本例では薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれに独立した島となるよう形成された非晶質Ｓｉ
で、２００〜２２００Åの厚さに（この表示装置では、
２０００Å程度の膜厚）で形成される。ｄ０はオーミッ
クコンタクト用のリン（Ｐ）をドープしたＮ(＋)型非晶
質ＳｉからなるＮ(＋)型半導体層であり、下側にｉ型半
導体層ＡＳが存在し、上側に導電膜ｄ２（ｄ３）が存在
するところのみに残されている。
【００３３】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。
信号線ＤＬとの交差部（クロスオーバ部）の両者間にも
設けられている。この交差部のｉ型半導体層ＡＳは交差
部における走査信号線ＧＬと映像信号線ＤＬとの短絡を
低減する。
【００３４】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。
ＴＯ１は液晶表示部の画素電極の一方を構成する。
【００３５】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すればよい。透明画素電極ＩＴＯ１は透明導
電膜（第１導電膜）ｄ１によって構成されており、１０
００〜２０００Åの厚さに（この表示装置では、１４０
０Å程度の膜厚）形成される。
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すればよい。透明画素電極ＩＴＯ１は透明導
電膜（第１導電膜）ｄ１によって構成されており、１０
００〜２０００Åの厚さに（この表示装置では、１４０
０Å程度の膜厚）形成される。
【００３６】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ(＋)型半導体層ｄ０に接触する第２導電膜ｄ２と
その上に形成された第３導電膜ｄ３とから構成されてい
る。
【００３７】第２導電膜ｄ２はスパッタで形成したＣｒ
膜を用い、５００〜１０００Åの厚さに（この表示装置
では、６００Å程度）で形成される。Ｃｒ膜は膜厚を厚
く形成するとストレスが大きくなるので、２０００Å程
度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ(＋)型
半導体層ｄ０との接着性を良好にし、第３導電膜ｄ３の
ＡｌがＮ(＋)型半導体層ｄ０に拡散することを防止する
（いわゆるバリア層の）目的で使用される。第２導電膜
ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、Ｔｉ
Ｓｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよい。
膜を用い、５００〜１０００Åの厚さに（この表示装置
では、６００Å程度）で形成される。Ｃｒ膜は膜厚を厚
く形成するとストレスが大きくなるので、２０００Å程
度の膜厚を越えない範囲で形成する。Ｃｒ膜はＮ(＋)型
半導体層ｄ０との接着性を良好にし、第３導電膜ｄ３の
ＡｌがＮ(＋)型半導体層ｄ０に拡散することを防止する
（いわゆるバリア層の）目的で使用される。第２導電膜
ｄ２として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔ
ａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉ2、Ｔｉ
Ｓｉ2、ＴａＳｉ2、ＷＳｉ2）膜を用いてもよい。
【００３８】第３導電膜ｄ３はＴａ、Ｔｉ、Ｓｉ、Ｃｕ
等を添加したＡｌ、純Ａｌのスパッタリングで３０００
〜５０００Åの厚さに（この表示装置では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。
等を添加したＡｌ、純Ａｌのスパッタリングで３０００
〜５０００Åの厚さに（この表示装置では、４０００Å
程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが
小さく、厚い膜厚に形成することが可能で、ソース電極
ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵
抗値を低減したり、ゲート電極ＧＴやｉ型半導体層ＡＳ
に起因する段差乗り越えを確実にする（ステップカバー
レッジを良くする）働きがある。
【００３９】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。
【００４０】《映像信号線ＤＬ》映像信号線ＤＬはソー
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。
ス電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜
ｄ２、第３導電膜ｄ３で構成されている。
【００４１】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化Ｓｉ膜や窒化Ｓｉ膜で形成されており、１μｍ程度の
膜厚で形成する。
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化Ｓｉ膜や窒化Ｓｉ膜で形成されており、１μｍ程度の
膜厚で形成する。
【００４２】保護膜ＰＳＶ１は図７に示すように、マト
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ、ＧＴＭを露出するよう除去され、ま
た上部透明ガラス基板ＳＵＢ２側の共通透明画素電極Ｉ
ＴＯ２（ＣＯＭ）を下部透明ガラス基板ＳＵＢ１の外部
接続端子接続用引出配線ＩＮＴに銀ペースト材ＡＧＰで
接続する部分も除去されている。保護膜ＰＳＶ１、絶縁
膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚
くされ、後者はトランジスタの相互コンダクタンスｇｍ
を考え薄くされる。したがって、図７に示すように、保
護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い
範囲に亘って保護するよう絶縁膜ＧＩよりも大きく形成
されている。
リクス部ＡＲの全体を囲むように形成され、周辺部は外
部接続端子ＤＴＭ、ＧＴＭを露出するよう除去され、ま
た上部透明ガラス基板ＳＵＢ２側の共通透明画素電極Ｉ
ＴＯ２（ＣＯＭ）を下部透明ガラス基板ＳＵＢ１の外部
接続端子接続用引出配線ＩＮＴに銀ペースト材ＡＧＰで
接続する部分も除去されている。保護膜ＰＳＶ１、絶縁
膜ＧＩの厚さ関係に関しては、前者は保護効果を考え厚
くされ、後者はトランジスタの相互コンダクタンスｇｍ
を考え薄くされる。したがって、図７に示すように、保
護効果の高い保護膜ＰＳＶ１は周辺部もできるだけ広い
範囲に亘って保護するよう絶縁膜ＧＩよりも大きく形成
されている。
【００４３】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光またはバックライト光がｉ型半導体層
ＡＳに入射しないよう遮光膜ＢＭが設けられている。図
２に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内
側が遮光膜ＢＭが形成されない開口を示している。遮光
膜ＢＭは光に対する遮蔽性が高いたとえばＡｌ膜やＣｒ
膜等で形成されており、この表示装置ではＣｒ膜がスパ
ッタリングで１３００Å程度の厚さに形成される。
２側には、外部光またはバックライト光がｉ型半導体層
ＡＳに入射しないよう遮光膜ＢＭが設けられている。図
２に示す遮光膜ＢＭの閉じた多角形の輪郭線は、その内
側が遮光膜ＢＭが形成されない開口を示している。遮光
膜ＢＭは光に対する遮蔽性が高いたとえばＡｌ膜やＣｒ
膜等で形成されており、この表示装置ではＣｒ膜がスパ
ッタリングで１３００Å程度の厚さに形成される。
【００４４】したがって、薄膜トランジスタＴＦＴ１、
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、外部の自然光やバックライト光が当たらなくなる。
遮光膜ＢＭは各画素の周囲に格子状に形成され（いわゆ
るブラックマトリクス）、この格子で１画素の有効表示
領域が仕切られている。したがって、各画素の輪郭が遮
光膜ＢＭによってはっきりとし、コントラストが向上す
る。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮
光とブラックマトリクスとの２つの機能をもつ。
ＴＦＴ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭお
よび大き目のゲート電極ＧＴによってサンドイッチにさ
れ、外部の自然光やバックライト光が当たらなくなる。
遮光膜ＢＭは各画素の周囲に格子状に形成され（いわゆ
るブラックマトリクス）、この格子で１画素の有効表示
領域が仕切られている。したがって、各画素の輪郭が遮
光膜ＢＭによってはっきりとし、コントラストが向上す
る。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対する遮
光とブラックマトリクスとの２つの機能をもつ。
【００４５】透明画素電極ＩＴＯ１のラビング方向の根
本側のエッジ部分（図２右下部分）も遮光膜ＢＭによっ
て遮光されているから、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。
本側のエッジ部分（図２右下部分）も遮光膜ＢＭによっ
て遮光されているから、上記部分にドメインが発生した
としても、ドメインが見えないので、表示特性が劣化す
ることはない。
【００４６】遮光膜ＢＭは図６に示すように周辺部にも
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図２に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６〜図９に
示すように、シールパターンＳＬの外側に延長され、パ
ソコン等の実装機に起因する反射光等の漏れ光がマトリ
クス部に入り込むのを防いでいる。他方、この遮光膜Ｂ
Ｍは上部透明ガラス基板ＳＵＢ２の縁よりも約０．３〜
１．０ｍｍ程内側に留められ、上部透明ガラス基板ＳＵ
Ｂ２の切断領域を避けて形成されている。
額縁状に形成され、そのパターンはドット状に複数の開
口を設けた図２に示すマトリクス部のパターンと連続し
て形成されている。周辺部の遮光膜ＢＭは図６〜図９に
示すように、シールパターンＳＬの外側に延長され、パ
ソコン等の実装機に起因する反射光等の漏れ光がマトリ
クス部に入り込むのを防いでいる。他方、この遮光膜Ｂ
Ｍは上部透明ガラス基板ＳＵＢ２の縁よりも約０．３〜
１．０ｍｍ程内側に留められ、上部透明ガラス基板ＳＵ
Ｂ２の切断領域を避けて形成されている。
【００４７】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。
ＦＩＬは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタＦＩＬは透
明画素電極ＩＴＯ１の全てを覆うように大き目に形成さ
れ、遮光膜ＢＭはカラーフィルタＦＩＬおよび透明画素
電極ＩＴＯ１のエッジ部分と重なるよう透明画素電極Ｉ
ＴＯ１の周縁部より内側に形成されている。
【００４８】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタＲを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタＧ、青色フィ
ルタＢを順次形成する。
【００４９】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２はたとえば
アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ
れている。
【００５０】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。この表示装
置では、コモン電圧Ｖcomは映像信号線ＤＬに印加され
る最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電
圧Ｖｄmaxとの中間直流電位に設定されるが、映像信号
駆動回路で使用される集積回路の電源電圧を約半分に低
減したい場合は、交流電圧を印加すればよい。なお、共
通透明画素電極ＩＴＯ２の平面形状は図６、図７を参照
されたい。
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。この表示装
置では、コモン電圧Ｖcomは映像信号線ＤＬに印加され
る最小レベルの駆動電圧Ｖｄminと最大レベルの駆動電
圧Ｖｄmaxとの中間直流電位に設定されるが、映像信号
駆動回路で使用される集積回路の電源電圧を約半分に低
減したい場合は、交流電圧を印加すればよい。なお、共
通透明画素電極ＩＴＯ２の平面形状は図６、図７を参照
されたい。
【００５１】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は陽極酸化膜Ａ
ＯＦで構成されている。
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１を一方の電
極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電極ＰＬ
１とする保持容量素子（静電容量素子）Ｃaddを構成す
る。この保持容量素子Ｃaddの誘電体膜は陽極酸化膜Ａ
ＯＦで構成されている。
【００５２】保持容量素子Ｃaddは走査信号線ＧＬのア
ルミニウム膜ｇの幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分のアルミニウム膜ｇ
は映像信号線ＤＬとの短絡の確率を小さくするため細く
されている。
ルミニウム膜ｇの幅を広げた部分に形成されている。な
お、映像信号線ＤＬと交差する部分のアルミニウム膜ｇ
は映像信号線ＤＬとの短絡の確率を小さくするため細く
されている。
【００５３】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。
【００５４】《ゲート端子ＧＴＭ》図１０は表示マトリ
クスの走査信号線ＧＬからその外部接続端子であるゲー
ト端子ＧＴＭまでの接続構造を示す図であり、（Ａ）は
平面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図
である。なお、同図は図７下方付近に対応し、斜め配線
の部分は便宜状一直線状で表した。
クスの走査信号線ＧＬからその外部接続端子であるゲー
ト端子ＧＴＭまでの接続構造を示す図であり、（Ａ）は
平面図、（Ｂ）は（Ａ）のＢ−Ｂ切断線における断面図
である。なお、同図は図７下方付近に対応し、斜め配線
の部分は便宜状一直線状で表した。
【００５５】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。したがって、このホトレジストは陽極酸化後除去さ
れ、図に示すパターンＡＯは完成品としては残らない
が、走査信号線ＧＬには断面図に示すように酸化膜ＡＯ
Ｆが選択的に形成されるのでその軌跡が残る。平面図に
おいて、ホトレジストの境界線ＡＯを基準にして左側は
レジストで覆い陽極酸化をしない領域、右側はレジスト
から露出され陽極酸化される領域である。陽極酸化され
たアルミニウム膜ｇは表面にその酸化物である陽極酸化
膜（Ａｌ2Ｏ3膜）ＡＯＦが形成され下方の導電部は体積
が減少する。もちろん、陽極酸化はその導電部が残るよ
うに適切な時間、電圧などを設定して行なわれる。マス
クパターンＡＯは走査信号線ＧＬに単一の直線では交差
せず、クランク状に折れ曲がって交差させている。
換えれば選択的陽極酸化のホトレジストパターンであ
る。したがって、このホトレジストは陽極酸化後除去さ
れ、図に示すパターンＡＯは完成品としては残らない
が、走査信号線ＧＬには断面図に示すように酸化膜ＡＯ
Ｆが選択的に形成されるのでその軌跡が残る。平面図に
おいて、ホトレジストの境界線ＡＯを基準にして左側は
レジストで覆い陽極酸化をしない領域、右側はレジスト
から露出され陽極酸化される領域である。陽極酸化され
たアルミニウム膜ｇは表面にその酸化物である陽極酸化
膜（Ａｌ2Ｏ3膜）ＡＯＦが形成され下方の導電部は体積
が減少する。もちろん、陽極酸化はその導電部が残るよ
うに適切な時間、電圧などを設定して行なわれる。マス
クパターンＡＯは走査信号線ＧＬに単一の直線では交差
せず、クランク状に折れ曲がって交差させている。
【００５６】図中アルミニウム膜ｇは、判り易くするた
め一部にハッチを施してあるが、陽極酸化されない領域
は櫛状にパターニングされている。これは、アルミニウ
ム膜ｇの幅が広いと表面にホイスカが発生するので、１
本１本の幅は狭くし、それらを複数本並列に束ねた構成
とすることにより、ホイスカの発生を防ぎつつ、断線の
確率や導電率の犠牲を最低限に押さえる狙いである。し
たがって、本例では櫛の根本に相当する部分もマスクパ
ターンＡＯに沿ってずらしている。
め一部にハッチを施してあるが、陽極酸化されない領域
は櫛状にパターニングされている。これは、アルミニウ
ム膜ｇの幅が広いと表面にホイスカが発生するので、１
本１本の幅は狭くし、それらを複数本並列に束ねた構成
とすることにより、ホイスカの発生を防ぎつつ、断線の
確率や導電率の犠牲を最低限に押さえる狙いである。し
たがって、本例では櫛の根本に相当する部分もマスクパ
ターンＡＯに沿ってずらしている。
【００５７】図１にも示すように、ゲート端子ＧＴＭは
アルミニウム膜ｇと、アルミニウム膜ｇ上に設けられて
アルミニウム膜ｇの表面を保護する透明（第１）導電膜
ｄ１とで構成され、透明度電膜ｄ１は透明画素電極ＩＴ
Ｏ１と同レベル（同層、同時形成）の膜である。
アルミニウム膜ｇと、アルミニウム膜ｇ上に設けられて
アルミニウム膜ｇの表面を保護する透明（第１）導電膜
ｄ１とで構成され、透明度電膜ｄ１は透明画素電極ＩＴ
Ｏ１と同レベル（同層、同時形成）の膜である。
【００５８】また、ゲート端子ＧＴＭの側部に透明導電
膜ｄ１が設けられていない接続部分が設けられ、接続部
分に第２、第３導電膜ｄ２、ｄ３からなる接続膜ＣＮＦ
が設けられ、接続膜ＣＮＦによりアルミニウム膜ｇと透
明導電膜ｄ１とが接続されているから、アルミニウム膜
ｇと透明導電膜ｄ１との間に絶縁膜であるＡｌ2Ｏ3膜が
できたとしても、アルミニウム膜ｇと透明導電膜ｄ１と
の間の抵抗が大きくなることがないので、ゲート端子Ｇ
ＴＭ部の抵抗が大きくなることがない。
膜ｄ１が設けられていない接続部分が設けられ、接続部
分に第２、第３導電膜ｄ２、ｄ３からなる接続膜ＣＮＦ
が設けられ、接続膜ＣＮＦによりアルミニウム膜ｇと透
明導電膜ｄ１とが接続されているから、アルミニウム膜
ｇと透明導電膜ｄ１との間に絶縁膜であるＡｌ2Ｏ3膜が
できたとしても、アルミニウム膜ｇと透明導電膜ｄ１と
の間の抵抗が大きくなることがないので、ゲート端子Ｇ
ＴＭ部の抵抗が大きくなることがない。
【００５９】また、ゲート端子ＧＴＭの接続膜ＣＮＦが
設けられた側部に保護膜ＰＳＶ１と同レベルの膜からな
る端子側部保護膜ＴＳＰ１が設けられ、ゲート端子ＧＴ
Ｍの他方側部に絶縁膜ＧＩと同レベルの膜と保護膜ＰＳ
Ｖ１と同レベルの膜とからなる端子側部保護膜ＴＳＰ２
が設けられているから、端子側部保護膜ＴＳＰ１、ＴＳ
Ｐ２により洗浄液、電食等のためにアルミニウム膜ｇの
側部が溶解するのを防止することができるので、ゲート
端子ＧＴＭ部の抵抗が大きくなることがない。また、第
３導電膜ｄ３のエッチング時には端子側部保護膜ＴＳＰ
２の第１層である絶縁膜ＧＩと同レベルの膜が設けられ
ているから、ゲート端子ＧＴＭの端子側部保護膜ＴＳＰ
２が設けられた側部の透明導電膜ｄ１、第２導電膜ｄ２
にピンホール等があったとしても、第３導電膜ｄ３のエ
ッチング時にアルミニウム膜ｇが損傷することがないの
で、ゲート端子ＧＴＭ部の抵抗が大きくなることがな
い。
設けられた側部に保護膜ＰＳＶ１と同レベルの膜からな
る端子側部保護膜ＴＳＰ１が設けられ、ゲート端子ＧＴ
Ｍの他方側部に絶縁膜ＧＩと同レベルの膜と保護膜ＰＳ
Ｖ１と同レベルの膜とからなる端子側部保護膜ＴＳＰ２
が設けられているから、端子側部保護膜ＴＳＰ１、ＴＳ
Ｐ２により洗浄液、電食等のためにアルミニウム膜ｇの
側部が溶解するのを防止することができるので、ゲート
端子ＧＴＭ部の抵抗が大きくなることがない。また、第
３導電膜ｄ３のエッチング時には端子側部保護膜ＴＳＰ
２の第１層である絶縁膜ＧＩと同レベルの膜が設けられ
ているから、ゲート端子ＧＴＭの端子側部保護膜ＴＳＰ
２が設けられた側部の透明導電膜ｄ１、第２導電膜ｄ２
にピンホール等があったとしても、第３導電膜ｄ３のエ
ッチング時にアルミニウム膜ｇが損傷することがないの
で、ゲート端子ＧＴＭ部の抵抗が大きくなることがな
い。
【００６０】平面図において、絶縁膜ＧＩはその境界線
よりも右側に、保護膜ＰＳＶ１もその境界線よりも右側
に形成されており、左端に位置するゲート端子ＧＴＭ部
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、走査信号線ＧＬ、ゲート端子
ＧＴＭの一つの対のみが示されているが、実際はこのよ
うな対が図７に示すように上下に複数本並べられ端子群
Ｔｇ（図６、図７）が構成され、ゲート端子ＧＴＭの左
端は、製造過程では、下部透明ガラス基板ＳＵＢ１の切
断線ＣＴ１を越えて延長され、配線ＳＨｇによって短絡
される。製造過程におけるこのような短絡配線ＳＨｇは
陽極酸化時の給電と、配向膜ＯＲＩ１のラビング時等の
静電破壊防止に役立つ。
よりも右側に、保護膜ＰＳＶ１もその境界線よりも右側
に形成されており、左端に位置するゲート端子ＧＴＭ部
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、走査信号線ＧＬ、ゲート端子
ＧＴＭの一つの対のみが示されているが、実際はこのよ
うな対が図７に示すように上下に複数本並べられ端子群
Ｔｇ（図６、図７）が構成され、ゲート端子ＧＴＭの左
端は、製造過程では、下部透明ガラス基板ＳＵＢ１の切
断線ＣＴ１を越えて延長され、配線ＳＨｇによって短絡
される。製造過程におけるこのような短絡配線ＳＨｇは
陽極酸化時の給電と、配向膜ＯＲＩ１のラビング時等の
静電破壊防止に役立つ。
【００６１】《ドレイン端子ＤＴＭ》図１１は映像信号
線ＤＬからその外部接続端子であるドレイン端子ＤＴＭ
までの接続を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面図である。なお、同
図は図７右上付近に対応し、図面の向きは便宜上変えて
あるが、右端方向が下部透明ガラス基板ＳＵＢ１の上端
部（または下端部）に該当する。
線ＤＬからその外部接続端子であるドレイン端子ＤＴＭ
までの接続を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面図である。なお、同
図は図７右上付近に対応し、図面の向きは便宜上変えて
あるが、右端方向が下部透明ガラス基板ＳＵＢ１の上端
部（または下端部）に該当する。
【００６２】ＴＳＴｄは検査端子であり、検査端子ＴＳ
Ｔｄには外部回路は接続されないが、プローブ針等を接
触できるよう配線部より幅が広げられている。同様に、
ドレイン端子ＤＴＭも外部回路との接続ができるよう配
線部より幅が広げられている。検査端子ＴＳＴｄと外部
接続用のドレイン端子ＤＴＭは上下方向に千鳥状に複数
交互に配列され、検査端子ＴＳＴｄは図に示すとおり下
部透明ガラス基板ＳＵＢ１の端部に到達することなく終
端しているが、ドレイン端子ＤＴＭは図７に示すように
端子群Ｔｄ（添字省略）を構成し、下部透明ガラス基板
ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製造過
程中は静電破壊防止のためその全てが互いに配線ＳＨｄ
によって短絡される。検査端子ＴＳＴｄが存在する映像
信号線ＤＬのマトリクスを挟んで反対側にはドレイン端
子ＤＴＭが接続され、逆にドレイン端子ＤＴＭが存在す
る映像信号線ＤＬのマトリクスを挟んで反対側には検査
端子ＴＳＴｄが接続される。
Ｔｄには外部回路は接続されないが、プローブ針等を接
触できるよう配線部より幅が広げられている。同様に、
ドレイン端子ＤＴＭも外部回路との接続ができるよう配
線部より幅が広げられている。検査端子ＴＳＴｄと外部
接続用のドレイン端子ＤＴＭは上下方向に千鳥状に複数
交互に配列され、検査端子ＴＳＴｄは図に示すとおり下
部透明ガラス基板ＳＵＢ１の端部に到達することなく終
端しているが、ドレイン端子ＤＴＭは図７に示すように
端子群Ｔｄ（添字省略）を構成し、下部透明ガラス基板
ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、製造過
程中は静電破壊防止のためその全てが互いに配線ＳＨｄ
によって短絡される。検査端子ＴＳＴｄが存在する映像
信号線ＤＬのマトリクスを挟んで反対側にはドレイン端
子ＤＴＭが接続され、逆にドレイン端子ＤＴＭが存在す
る映像信号線ＤＬのマトリクスを挟んで反対側には検査
端子ＴＳＴｄが接続される。
【００６３】ドレイン端子ＤＴＭは前述したゲート端子
ＧＴＭと同様にアルミニウム膜ｇおよび透明導電膜ｄ１
の２層で形成されており、絶縁膜ＧＩを除去した部分で
映像信号線ＤＬと接続されている。絶縁膜ＧＩの端部上
に形成された半導体層ＡＳは絶縁膜ＧＩの縁をテーパ状
にエッチングするためのものである。ドレイン端子ＤＴ
Ｍ上では外部回路との接続を行なうため保護膜ＰＳＶ１
は勿論のこと取り除かれている。ＡＯは前述した陽極酸
化マスクパターンであり、その境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
はアルミニウム膜ｇが存在しないので、このパターンは
直接は関係しない。
ＧＴＭと同様にアルミニウム膜ｇおよび透明導電膜ｄ１
の２層で形成されており、絶縁膜ＧＩを除去した部分で
映像信号線ＤＬと接続されている。絶縁膜ＧＩの端部上
に形成された半導体層ＡＳは絶縁膜ＧＩの縁をテーパ状
にエッチングするためのものである。ドレイン端子ＤＴ
Ｍ上では外部回路との接続を行なうため保護膜ＰＳＶ１
は勿論のこと取り除かれている。ＡＯは前述した陽極酸
化マスクパターンであり、その境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
はアルミニウム膜ｇが存在しないので、このパターンは
直接は関係しない。
【００６４】また、ドレイン端子ＤＴＭの側部に透明導
電膜ｄ１が設けられていない接続部分が設けられ、接続
部分に第２、第３導電膜ｄ２、ｄ３からなる接続膜ＣＮ
Ｆが設けられ、接続膜ＣＮＦによりアルミニウム膜ｇと
透明導電膜ｄ１とが接続されているから、アルミニウム
膜ｇと透明導電膜ｄ１との間に絶縁膜であるＡｌ2Ｏ3膜
ができたとしても、アルミニウム膜ｇと透明導電膜ｄ１
との間の抵抗が大きくなることがないので、ドレイン端
子ＤＴＭ部の抵抗が大きくなることがない。
電膜ｄ１が設けられていない接続部分が設けられ、接続
部分に第２、第３導電膜ｄ２、ｄ３からなる接続膜ＣＮ
Ｆが設けられ、接続膜ＣＮＦによりアルミニウム膜ｇと
透明導電膜ｄ１とが接続されているから、アルミニウム
膜ｇと透明導電膜ｄ１との間に絶縁膜であるＡｌ2Ｏ3膜
ができたとしても、アルミニウム膜ｇと透明導電膜ｄ１
との間の抵抗が大きくなることがないので、ドレイン端
子ＤＴＭ部の抵抗が大きくなることがない。
【００６５】また、ドレイン端子ＤＴＭの接続膜ＣＮＦ
が設けられた側部に保護膜ＰＳＶ１と同レベルの膜から
なる端子側部保護膜ＴＳＰ１が設けられ、ドレイン端子
ＤＴＭの他方側部に絶縁膜ＧＩと同レベルの膜と保護膜
ＰＳＶ１と同レベルの膜とからなる端子側部保護膜ＴＳ
Ｐ２が設けられているから、端子側部保護膜ＴＳＰ１、
ＴＳＰ２により洗浄液、電食等のためにアルミニウム膜
ｇの側部が溶解するのを防止することができるので、ド
レイン端子ＤＴＭ部の抵抗が大きくなることがない。ま
た、第３導電膜ｄ３のエッチング時には端子側部保護膜
ＴＳＰ２の第１層である絶縁膜ＧＩと同レベルの膜が設
けられているから、ドレイン端子ＤＴＭの端子側部保護
膜ＴＳＰ２が設けられた側部の透明導電膜ｄ１、第２導
電膜ｄ２にピンホール等があったとしても、第３導電膜
ｄ３のエッチング時にアルミニウム膜ｇが損傷すること
がないので、ドレイン端子ＤＴＭ部の抵抗が大きくなる
ことがない。
が設けられた側部に保護膜ＰＳＶ１と同レベルの膜から
なる端子側部保護膜ＴＳＰ１が設けられ、ドレイン端子
ＤＴＭの他方側部に絶縁膜ＧＩと同レベルの膜と保護膜
ＰＳＶ１と同レベルの膜とからなる端子側部保護膜ＴＳ
Ｐ２が設けられているから、端子側部保護膜ＴＳＰ１、
ＴＳＰ２により洗浄液、電食等のためにアルミニウム膜
ｇの側部が溶解するのを防止することができるので、ド
レイン端子ＤＴＭ部の抵抗が大きくなることがない。ま
た、第３導電膜ｄ３のエッチング時には端子側部保護膜
ＴＳＰ２の第１層である絶縁膜ＧＩと同レベルの膜が設
けられているから、ドレイン端子ＤＴＭの端子側部保護
膜ＴＳＰ２が設けられた側部の透明導電膜ｄ１、第２導
電膜ｄ２にピンホール等があったとしても、第３導電膜
ｄ３のエッチング時にアルミニウム膜ｇが損傷すること
がないので、ドレイン端子ＤＴＭ部の抵抗が大きくなる
ことがない。
【００６６】マトリクス部からドレイン端子ＤＴＭ部ま
での引出配線は図８の（ｃ）部にも示されるように、ド
レイン端子ＤＴＭ部と同じレベルの透明導電膜ｄ１、ア
ルミニウム膜ｇのすぐ上に映像信号線ＤＬと同じレベル
の導電膜ｄ２、ｄ３がシールパターンＳＬの途中まで積
層された構造になっているが、これは断線の確率を最小
限に押さえ、電食し易い第３導電膜（Ａｌ層）ｄ３を保
護膜ＰＳＶ１やシールパターンＳＬでできるだけ保護す
る狙いである。
での引出配線は図８の（ｃ）部にも示されるように、ド
レイン端子ＤＴＭ部と同じレベルの透明導電膜ｄ１、ア
ルミニウム膜ｇのすぐ上に映像信号線ＤＬと同じレベル
の導電膜ｄ２、ｄ３がシールパターンＳＬの途中まで積
層された構造になっているが、これは断線の確率を最小
限に押さえ、電食し易い第３導電膜（Ａｌ層）ｄ３を保
護膜ＰＳＶ１やシールパターンＳＬでできるだけ保護す
る狙いである。
【００６７】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。
部の等価回路とその周辺回路の結線図を図１２に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。
【００６８】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。
【００６９】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。
【００７０】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。
Ｖに接続されている。
【００７１】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。
【００７２】《保持容量素子Ｃaddの働き》保持容量素
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。
子Ｃaddは、薄膜トランジスタＴＦＴがスイッチングす
るとき、中点電位（画素電極電位）Ｖlcに対するゲート
電位変化ΔＶgの影響を低減するように働く。この様子
を式で表すと、次のようになる。
【００７３】 ΔＶlc＝{Ｃgs／(Ｃgs＋Ｃadd＋Ｃpix)}×ΔＶg ここで、Ｃgsは薄膜トランジスタＴＦＴのゲート電極Ｇ
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される液晶容量、
ΔＶlcはΔＶgによる画素電極電位の変化分を表わす。
この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因と
なるが、保持容量Ｃaddを大きくすればする程、その値
を小さくすることができる。また、保持容量素子Ｃadd
は放電時間を長くする作用もあり、薄膜トランジスタＴ
ＦＴがオフした後の映像情報を長く蓄積する。液晶ＬＣ
に印加される直流成分の低減は、液晶ＬＣの寿命を向上
し、液晶表示画面の切り替え時に前の画像が残るいわゆ
る焼き付きを低減することができる。
Ｔとソース電極ＳＤ１との間に形成される寄生容量、Ｃ
pixは透明画素電極ＩＴＯ１（ＰＩＸ）と共通透明画素
電極ＩＴＯ２（ＣＯＭ）との間に形成される液晶容量、
ΔＶlcはΔＶgによる画素電極電位の変化分を表わす。
この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原因と
なるが、保持容量Ｃaddを大きくすればする程、その値
を小さくすることができる。また、保持容量素子Ｃadd
は放電時間を長くする作用もあり、薄膜トランジスタＴ
ＦＴがオフした後の映像情報を長く蓄積する。液晶ＬＣ
に印加される直流成分の低減は、液晶ＬＣの寿命を向上
し、液晶表示画面の切り替え時に前の画像が残るいわゆ
る焼き付きを低減することができる。
【００７４】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、したがって寄生容量Ｃgsが大きくなり、中点
電位Ｖlcはゲート（走査）信号Ｖgの影響を受け易くな
るという逆効果が生じる。しかし、保持容量素子Ｃadd
を設けることによりこのデメリットも解消することがで
きる。
【００７５】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。
【００７６】保持容量電極線としてのみ使用される初段
の走査信号線ＧＬ（Ｙ0）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図７の例では、初段の走
査信号線は端子ＧＴ０、引出配線ＩＮＴ、端子ＤＴ０お
よび外部配線を通じて共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）に短絡される。あるいは、初段の保持容量電極線Ｙ
0は最終段の走査信号線Ｙendに接続、Ｖcom以外の直流
電位点（交流接地点）に接続するかまたは垂直走査回路
Ｖから１つ余分に走査パルスＹ0を受けるように接続し
てもよい。
の走査信号線ＧＬ（Ｙ0）は共通透明画素電極ＩＴＯ２
（Ｖcom）と同じ電位にする。図７の例では、初段の走
査信号線は端子ＧＴ０、引出配線ＩＮＴ、端子ＤＴ０お
よび外部配線を通じて共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）に短絡される。あるいは、初段の保持容量電極線Ｙ
0は最終段の走査信号線Ｙendに接続、Ｖcom以外の直流
電位点（交流接地点）に接続するかまたは垂直走査回路
Ｖから１つ余分に走査パルスＹ0を受けるように接続し
てもよい。
【００７７】《製造方法》つぎに、上述した液晶表示装
置の下部透明ガラス基板ＳＵＢ１側の製造方法について
図１３〜図１５を参照して説明する。なお同図におい
て、中央の文字は工程名の略称であり、左側は図３に示
す画素部分、右側は図１０に示すゲート端子付近の断面
形状でみた加工の流れを示す。工程Ｄを除き工程Ａ〜工
程Ｈは各写真処理に対応して区分けしたもので、各工程
のいずれの断面図も写真処理後の加工が終わりフォトレ
ジストを除去した段階を示している。なお、写真処理と
は本説明ではフォトレジストの塗布からマスクを使用し
た選択露光を経てそれを現像するまでの一連の作業を示
すものとし、繰返しの説明は避ける。以下区分けした工
程に従って、説明する。
置の下部透明ガラス基板ＳＵＢ１側の製造方法について
図１３〜図１５を参照して説明する。なお同図におい
て、中央の文字は工程名の略称であり、左側は図３に示
す画素部分、右側は図１０に示すゲート端子付近の断面
形状でみた加工の流れを示す。工程Ｄを除き工程Ａ〜工
程Ｈは各写真処理に対応して区分けしたもので、各工程
のいずれの断面図も写真処理後の加工が終わりフォトレ
ジストを除去した段階を示している。なお、写真処理と
は本説明ではフォトレジストの塗布からマスクを使用し
た選択露光を経てそれを現像するまでの一連の作業を示
すものとし、繰返しの説明は避ける。以下区分けした工
程に従って、説明する。
【００７８】工程Ａ、図１３ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。膜厚が３０００ÅのＡｌ−Ｔａ（Ｔａの添加量は
１．５原子％）からなるアルミニウム膜ｇをスパッタリ
ングにより設ける。写真処理後、リン酸と硝酸と氷酢酸
との混酸液でアルミニウム膜ｇを選択的にエッチングす
る。それによって、走査信号線ＧＬ、ゲート電極ＧＴ、
電極ＰＬ１、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭ、
ゲート端子ＧＴＭを接続する陽極酸化バスライン（図示
せず）、ドレイン端子ＤＴＭを短絡するバスライン（図
示せず）、陽極酸化バスラインに接続された陽極酸化パ
ッド（図示せず）を形成する。
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。膜厚が３０００ÅのＡｌ−Ｔａ（Ｔａの添加量は
１．５原子％）からなるアルミニウム膜ｇをスパッタリ
ングにより設ける。写真処理後、リン酸と硝酸と氷酢酸
との混酸液でアルミニウム膜ｇを選択的にエッチングす
る。それによって、走査信号線ＧＬ、ゲート電極ＧＴ、
電極ＰＬ１、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭ、
ゲート端子ＧＴＭを接続する陽極酸化バスライン（図示
せず）、ドレイン端子ＤＴＭを短絡するバスライン（図
示せず）、陽極酸化バスラインに接続された陽極酸化パ
ッド（図示せず）を形成する。
【００７９】工程Ｂ、図１３ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりｐＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に下部透明ガラス基板ＳＵＢ１
を浸漬し、化成電流密度が０.５ｍＡ／ｃｍ2になるよう
に調整する（定電流化成）。つぎに、所定のＡｌ2Ｏ3膜
厚が得られるのに必要な化成電圧１２５Ｖに達するまで
陽極酸化を行なう。その後、この状態で数１０分保持す
ることが望ましい（定電圧化成）。これは均一なＡｌ2
Ｏ3膜を得る上で大事なことである。それによって、ア
ルミニウム膜ｇが陽極酸化され、走査信号線ＧＬ、ゲー
ト電極ＧＴおよび電極ＰＬ１上に膜厚が１８００Åの陽
極酸化膜ＡＯＦが形成される。
％酒石酸をアンモニアによりｐＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に下部透明ガラス基板ＳＵＢ１
を浸漬し、化成電流密度が０.５ｍＡ／ｃｍ2になるよう
に調整する（定電流化成）。つぎに、所定のＡｌ2Ｏ3膜
厚が得られるのに必要な化成電圧１２５Ｖに達するまで
陽極酸化を行なう。その後、この状態で数１０分保持す
ることが望ましい（定電圧化成）。これは均一なＡｌ2
Ｏ3膜を得る上で大事なことである。それによって、ア
ルミニウム膜ｇが陽極酸化され、走査信号線ＧＬ、ゲー
ト電極ＧＴおよび電極ＰＬ１上に膜厚が１８００Åの陽
極酸化膜ＡＯＦが形成される。
【００８０】工程Ｃ、図１４ 膜厚が１４００Åの透明導電膜ｄ１をスパッタリングに
より設ける。写真処理後、エッチング液として塩酸と硝
酸との混酸液で透明導電膜ｄ１を選択的にエッチングす
ることにより、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭ
の最上層および透明画素電極ＩＴＯ１を形成する。
より設ける。写真処理後、エッチング液として塩酸と硝
酸との混酸液で透明導電膜ｄ１を選択的にエッチングす
ることにより、ゲート端子ＧＴＭ、ドレイン端子ＤＴＭ
の最上層および透明画素電極ＩＴＯ１を形成する。
【００８１】工程Ｄ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。
【００８２】工程Ｅ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ6、ＣＣ
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。
ｌ4を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。
【００８３】工程Ｆ、図１５ 写真処理後、ドライエッチングガスとしてＳＦ6を使用
して、窒化Ｓｉ膜を選択的にエッチングすることによ
り、絶縁膜ＧＩ、端子側部保護膜ＴＳＰ２の第１層を形
成する。
して、窒化Ｓｉ膜を選択的にエッチングすることによ
り、絶縁膜ＧＩ、端子側部保護膜ＴＳＰ２の第１層を形
成する。
【００８４】工程Ｇ、図１５ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｔａ（Ｔａの添加量は１．５原子％）からなる第３導電
膜ｄ３をスパッタリングにより設ける。写真処理後、第
３導電膜ｄ３を工程Ｂと同様な液でエッチングし、第２
導電膜ｄ２を硝酸第２セリウムアンモニウム溶液でエッ
チングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイ
ン電極ＳＤ２、接続膜ＣＮＦを形成する。つぎに、ドラ
イエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)
型非晶質Ｓｉ膜をエッチングすることにより、ソースと
ドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去す
る。
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｔａ（Ｔａの添加量は１．５原子％）からなる第３導電
膜ｄ３をスパッタリングにより設ける。写真処理後、第
３導電膜ｄ３を工程Ｂと同様な液でエッチングし、第２
導電膜ｄ２を硝酸第２セリウムアンモニウム溶液でエッ
チングし、映像信号線ＤＬ、ソース電極ＳＤ１、ドレイ
ン電極ＳＤ２、接続膜ＣＮＦを形成する。つぎに、ドラ
イエッチング装置にＣＣｌ4、ＳＦ6を導入して、Ｎ(＋)
型非晶質Ｓｉ膜をエッチングすることにより、ソースと
ドレイン間のＮ(＋)型半導体層ｄ０を選択的に除去す
る。
【００８５】工程Ｈ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ6を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１、端子側部保護膜
ＴＳＰ１、端子側部保護膜ＴＳＰ２の第２層を形成す
る。
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ6を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１、端子側部保護膜
ＴＳＰ１、端子側部保護膜ＴＳＰ２の第２層を形成す
る。
【００８６】《液晶表示モジュールの全体構成》図１６
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。
は、液晶表示モジュールＭＤＬの各構成部品を示す分解
斜視図である。
【００８７】ＳＨＤは金属板からなる枠状のシールドケ
ース（メタルフレーム）、ＬＣＷはシールドケースＳＨ
Ｄの表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散
板、ＭＦＲは中間フレーム、ＢＬはバックライト、ＢＬ
Ｓはバックライト支持体、ＬＣＡは下側ケースであり、
図に示すような上下の配置関係で各部材が積み重ねられ
てモジュールＭＤＬが組み立てられる。
ース（メタルフレーム）、ＬＣＷはシールドケースＳＨ
Ｄの表示窓、ＰＮＬは液晶表示パネル、ＳＰＢは光拡散
板、ＭＦＲは中間フレーム、ＢＬはバックライト、ＢＬ
Ｓはバックライト支持体、ＬＣＡは下側ケースであり、
図に示すような上下の配置関係で各部材が積み重ねられ
てモジュールＭＤＬが組み立てられる。
【００８８】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫとによって全体が固
定されるようになっている。
Ｄに設けられた爪ＣＬとフックＦＫとによって全体が固
定されるようになっている。
【００８９】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳならび
に各種回路部品の形状や厚みに応じた凹凸や、放熱用の
開口が設けられている。
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳならび
に各種回路部品の形状や厚みに応じた凹凸や、放熱用の
開口が設けられている。
【００９０】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるように、バッ
クライト（蛍光管）ＢＬに対応して反射山ＲＭが形成さ
れている。
体も兼ねており、効率のよい反射ができるように、バッ
クライト（蛍光管）ＢＬに対応して反射山ＲＭが形成さ
れている。
【００９１】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図１７は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖとを接続した
状態を示す上面図である。
１》図１７は、図５等に示した表示パネルＰＮＬに映像
信号駆動回路Ｈｅ、Ｈｏと垂直走査回路Ｖとを接続した
状態を示す上面図である。
【００９２】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動集積回路チップ（下側の３個は垂直走査回路Ｖ側の駆
動集積回路チップ、左右の６個ずつは映像信号駆動回路
Ｈｅ、Ｈｏ側の駆動集積回路チップ）である。ＴＣＰは
図１８、図１９で後述するように駆動集積回路チップＣ
ＨＩがテープ・オートメイティド・ボンディング法（Ｔ
ＡＢ）により実装されたテープキャリアパッケージ、Ｐ
ＣＢ１はテープキャリアパッケージＴＣＰやコンデンサ
ＣＤＳ等が実装された駆動回路基板で、駆動回路基板Ｐ
ＣＢ１は３つに分割されている。ＦＧＰはフレームグラ
ンドパッドであり、フレームグランドパッドＦＧＰはシ
ールドケースＳＨＤに切り込んで設けられたバネ状の破
片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板Ｐ
ＣＢ１と左側の駆動回路基板ＰＣＢ１とを電気的に接続
し、下側の駆動回路基板ＰＣＢ１と右側の駆動回路基板
ＰＣＢ１とを電気的に接続するフラットケーブルであ
る。フラットケーブルＦＣとしては図に示すように、複
数のリード線（りん青銅の素材にＳｎ鍍金を施したも
の）をストライプ状のポリエチレン層とポリビニルアル
コール層とでサンドイッチして支持したものを使用す
る。
動集積回路チップ（下側の３個は垂直走査回路Ｖ側の駆
動集積回路チップ、左右の６個ずつは映像信号駆動回路
Ｈｅ、Ｈｏ側の駆動集積回路チップ）である。ＴＣＰは
図１８、図１９で後述するように駆動集積回路チップＣ
ＨＩがテープ・オートメイティド・ボンディング法（Ｔ
ＡＢ）により実装されたテープキャリアパッケージ、Ｐ
ＣＢ１はテープキャリアパッケージＴＣＰやコンデンサ
ＣＤＳ等が実装された駆動回路基板で、駆動回路基板Ｐ
ＣＢ１は３つに分割されている。ＦＧＰはフレームグラ
ンドパッドであり、フレームグランドパッドＦＧＰはシ
ールドケースＳＨＤに切り込んで設けられたバネ状の破
片ＦＧが半田付けされる。ＦＣは下側の駆動回路基板Ｐ
ＣＢ１と左側の駆動回路基板ＰＣＢ１とを電気的に接続
し、下側の駆動回路基板ＰＣＢ１と右側の駆動回路基板
ＰＣＢ１とを電気的に接続するフラットケーブルであ
る。フラットケーブルＦＣとしては図に示すように、複
数のリード線（りん青銅の素材にＳｎ鍍金を施したも
の）をストライプ状のポリエチレン層とポリビニルアル
コール層とでサンドイッチして支持したものを使用す
る。
【００９３】《テープキャリアパッケージＴＣＰの接続
構造》図１８は走査信号駆動回路Ｖや映像信号駆動回路
Ｈｅ、Ｈｏを構成する、集積回路チップＣＨＩがフレキ
シブル配線基板に搭載されたテープキャリアパッケージ
ＴＣＰの断面構造を示す図であり、図１９はそれを液晶
表示パネルの、本例では映像信号回路用のドレイン端子
ＤＴＭに接続した状態を示す要部断面図である。
構造》図１８は走査信号駆動回路Ｖや映像信号駆動回路
Ｈｅ、Ｈｏを構成する、集積回路チップＣＨＩがフレキ
シブル配線基板に搭載されたテープキャリアパッケージ
ＴＣＰの断面構造を示す図であり、図１９はそれを液晶
表示パネルの、本例では映像信号回路用のドレイン端子
ＤＴＭに接続した状態を示す要部断面図である。
【００９４】同図において、ＴＴＢは集積回路チップＣ
ＨＩの入力端子・配線部であり、ＴＴＭは集積回路チッ
プＣＨＩの出力端子・配線部であり、たとえばＣｕから
なり、それぞれの内側の先端部（通称インナーリード）
には集積回路チップＣＨＩのボンディングパッドＰＡＤ
がいわゆるフェースダウンボンディング法により接続さ
れる。端子ＴＴＢ、ＴＴＭの外側の先端部（通称アウタ
ーリード）はそれぞれ半導体集積回路チップＣＨＩの入
力および出力に対応し、半田付け等によりＣＲＴ／ＴＦ
Ｔ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦに
よって液晶表示パネルＰＮＬに接続される。テープキャ
リアパッケージＴＣＰは、その先端部がパネルＰＮＬ側
のドレイン端子ＤＴＭを露出した保護膜ＰＳＶ１を覆う
ようにパネルに接続されており、したがって外部接続端
子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かテープキャリア
パッケージＴＣＰの少なくとも一方で覆われるので電食
に対して強くなる。
ＨＩの入力端子・配線部であり、ＴＴＭは集積回路チッ
プＣＨＩの出力端子・配線部であり、たとえばＣｕから
なり、それぞれの内側の先端部（通称インナーリード）
には集積回路チップＣＨＩのボンディングパッドＰＡＤ
がいわゆるフェースダウンボンディング法により接続さ
れる。端子ＴＴＢ、ＴＴＭの外側の先端部（通称アウタ
ーリード）はそれぞれ半導体集積回路チップＣＨＩの入
力および出力に対応し、半田付け等によりＣＲＴ／ＴＦ
Ｔ変換回路・電源回路ＳＵＰに、異方性導電膜ＡＣＦに
よって液晶表示パネルＰＮＬに接続される。テープキャ
リアパッケージＴＣＰは、その先端部がパネルＰＮＬ側
のドレイン端子ＤＴＭを露出した保護膜ＰＳＶ１を覆う
ようにパネルに接続されており、したがって外部接続端
子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かテープキャリア
パッケージＴＣＰの少なくとも一方で覆われるので電食
に対して強くなる。
【００９５】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の透明ガラス基板ＳＵ
Ｂ１、ＳＵＢ２の隙間は洗浄後エポキシ樹脂ＥＰＸ等に
より保護され、テープキャリアパッケージＴＣＰと上部
透明ガラス基板ＳＵＢ２との間には更にシリコーン樹脂
ＳＩＬが充填され保護が多重化されている。
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の透明ガラス基板ＳＵ
Ｂ１、ＳＵＢ２の隙間は洗浄後エポキシ樹脂ＥＰＸ等に
より保護され、テープキャリアパッケージＴＣＰと上部
透明ガラス基板ＳＵＢ２との間には更にシリコーン樹脂
ＳＩＬが充填され保護が多重化されている。
【００９６】《駆動回路基板ＰＣＢ２》中間フレームＭ
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２０に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。
ＦＲに保持・収納される液晶表示部ＬＣＤの駆動回路基
板ＰＣＢ２は、図２０に示すように、Ｌ字形をしてお
り、ＩＣ、コンデンサ、抵抗等の電子部品が搭載されて
いる。この駆動回路基板ＰＣＢ２には、１つの電圧源か
ら複数の分圧した安定化された電圧源を得るための電源
回路や、ホスト（上位演算処理装置）からのＣＲＴ（陰
極線管）用の情報をＴＦＴ液晶表示装置用の情報に変換
する回路を含む回路ＳＵＰが搭載されている。ＣＪは外
部と接続される図示しないコネクタが接続されるコネク
タ接続部である。駆動回路基板ＰＣＢ２とインバータ回
路基板ＰＣＢ３とはバックライトケーブルにより中間フ
レームＭＦＲに設けたコネクタ穴を介して電気的に接続
される。
【００９７】駆動回路基板ＰＣＢ１と駆動回路基板ＰＣ
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを１８０°折り曲げること
により駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フ
レームＭＦＲの所定の凹部に嵌合される。
Ｂ２とは折り曲げ可能なフラットケーブルＦＣにより電
気的に接続されている。組立て時、駆動回路基板ＰＣＢ
２は、フラットケーブルＦＣを１８０°折り曲げること
により駆動回路基板ＰＣＢ１の裏側に重ねられ、中間フ
レームＭＦＲの所定の凹部に嵌合される。
【００９８】なお、上述実施例においては、第１の金属
膜がアルミニウム膜の場合について説明したが、第１の
金属膜がタンタル膜の場合にもこの発明を適用すること
ができる。
膜がアルミニウム膜の場合について説明したが、第１の
金属膜がタンタル膜の場合にもこの発明を適用すること
ができる。
【００９９】
【発明の効果】以上説明したように、この発明に係る液
晶表示装置においては、第１の金属膜と透明導電膜との
間に絶縁膜ができたとしても、第１の金属膜と透明導電
膜とが接続膜により接続されるから、第１の金属膜と透
明導電膜との間の抵抗が大きくなることがないので、端
子部の抵抗が大きくなることがない。
晶表示装置においては、第１の金属膜と透明導電膜との
間に絶縁膜ができたとしても、第１の金属膜と透明導電
膜とが接続膜により接続されるから、第１の金属膜と透
明導電膜との間の抵抗が大きくなることがないので、端
子部の抵抗が大きくなることがない。
【０１００】また、この発明に係る他の液晶表示装置に
おいては、端子側部保護膜により洗浄液、電食等のため
に第１の金属膜の側部が溶解するのを防止することがで
きるから、端子部の抵抗が大きくなることがない。
おいては、端子側部保護膜により洗浄液、電食等のため
に第１の金属膜の側部が溶解するのを防止することがで
きるから、端子部の抵抗が大きくなることがない。
【０１０１】このように、この発明の効果は顕著であ
る。
る。
【図面の簡単な説明】
【図１】図１０の１−１拡大断面図である。
【図２】この発明が適用されるアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。
ス方式のカラー液晶表示装置の液晶表示部の一画素とそ
の周辺を示す要部平面図である。
【図３】図２の３−３切断線における１画素とその周辺
を示す断面図である。
を示す断面図である。
【図４】図２の４−４切断線における保持容量素子Ｃad
dの断面図である。
dの断面図である。
【図５】表示パネルのマトリクス周辺部の構成を説明す
るための平面図である。
るための平面図である。
【図６】図５の周辺部をやや誇張し、さらに具体的に説
明するためのパネル平面図である。
明するためのパネル平面図である。
【図７】上下基板の電気的接続部を含む表示パネルの角
部の拡大平面図である。
部の拡大平面図である。
【図８】マトリクスの画素部を中央に、両側にパネル角
付近と映像信号端子部付近を示す断面図である。
付近と映像信号端子部付近を示す断面図である。
【図９】左側にゲート端子があるパネル縁部分を示し、
右側に外部接続端子のないパネル縁部分を示す断面図で
ある。
右側に外部接続端子のないパネル縁部分を示す断面図で
ある。
【図１０】ゲート端子ＧＴＭと走査信号線ＧＬとの接続
部近辺を示す平面と断面の図である。
部近辺を示す平面と断面の図である。
【図１１】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。
続部付近を示す平面と断面の図である。
【図１２】アクティブ・マトリックス方式のカラー液晶
表示装置のマトリクス部とその周辺を含む回路図であ
る。
表示装置のマトリクス部とその周辺を含む回路図であ
る。
【図１３】下部透明ガラス基板ＳＵＢ１側の工程Ａ〜Ｃ
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
【図１４】下部透明ガラス基板ＳＵＢ１側の工程Ｄ〜Ｆ
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
【図１５】下部透明ガラス基板ＳＵＢ１側の工程Ｇ〜Ｉ
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
の製造工程を示す画素部とゲート端子部の断面図のフロ
ーチャートである。
【図１６】液晶表示モジュールの分解斜視図である。
【図１７】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。
状態を示す上面図である。
【図１８】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。
【図１９】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。
【図２０】周辺駆動回路基板ＰＣＢ１（上面が見える）
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。
と電源回路回路基板ＰＣＢ２（下面が見える）との接続
状態を示す上面図である。
【図２１】従来の液晶表示装置のゲート端子部を示す断
面図である。
面図である。
ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線 ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層 ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護
膜、ＢＭ…遮光膜 ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極 ｇ…アルミニウム膜、ｄ１…透明導電膜、Ｃadd…保持
容量素子 ＡＯＦ…陽極酸化膜、ＡＯ…陽極酸化マスクパターン、
ＧＴＭ…ゲート端子 ＤＴＭ…ドレイン端子、ＳＨＤ…シールドケース、ＰＮ
Ｌ…液晶表示パネル ＳＰＢ…光拡散板、ＭＦＲ…中間フレーム、ＢＬ…バッ
クライト ＢＬＳ…バックライト支持体、ＬＣＡ…下側ケース ＲＭ…バックライト光反射山、ＣＮＦ…接続膜、ＴＳＰ
…端子側部保護膜 （以上添字省略）。
像信号線 ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層 ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護
膜、ＢＭ…遮光膜 ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極 ｇ…アルミニウム膜、ｄ１…透明導電膜、Ｃadd…保持
容量素子 ＡＯＦ…陽極酸化膜、ＡＯ…陽極酸化マスクパターン、
ＧＴＭ…ゲート端子 ＤＴＭ…ドレイン端子、ＳＨＤ…シールドケース、ＰＮ
Ｌ…液晶表示パネル ＳＰＢ…光拡散板、ＭＦＲ…中間フレーム、ＢＬ…バッ
クライト ＢＬＳ…バックライト支持体、ＬＣＡ…下側ケース ＲＭ…バックライト光反射山、ＣＮＦ…接続膜、ＴＳＰ
…端子側部保護膜 （以上添字省略）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 英明 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (56)参考文献 特開 平４−253027（ＪＰ，Ａ) 特開 平３−160417（ＪＰ，Ａ) 特開 平２−242232（ＪＰ，Ａ) 特開 平３−58019（ＪＰ，Ａ) 実開 平２−149920（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1345
Claims (4)
- 【請求項１】端子を第１の金属膜と上記第１の金属膜上
の透明導電膜とで構成し、上記端子の側部に上記透明導
電膜が設けられていない接続部分を設け、上記接続部分
に上記第１の金属膜と上記透明導電膜とを接続する接続
膜を設けたことを特徴とする液晶表示装置。 - 【請求項２】上記第１の金属膜をアルミニウム膜とした
ことを特徴とする請求項１に記載の液晶表示装置。 - 【請求項３】上記第１の金属膜をタンタル膜としたこと
を特徴とする請求項１に記載の液晶表示装置。 - 【請求項４】端子を第１の金属膜と上記第１の金属膜上
の透明導電膜とで構成し、上記端子の側部に端子側部保
護膜を設けたことを特徴とする液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15329293A JP3184853B2 (ja) | 1993-06-24 | 1993-06-24 | 液晶表示装置 |
| US08/250,439 US5510918A (en) | 1993-06-24 | 1994-05-27 | Liquid crystal display device with a structure of improved terminal contact |
| KR1019940014439A KR0166602B1 (ko) | 1993-06-24 | 1994-06-23 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15329293A JP3184853B2 (ja) | 1993-06-24 | 1993-06-24 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0713183A JPH0713183A (ja) | 1995-01-17 |
| JP3184853B2 true JP3184853B2 (ja) | 2001-07-09 |
Family
ID=15559292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15329293A Expired - Fee Related JP3184853B2 (ja) | 1993-06-24 | 1993-06-24 | 液晶表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5510918A (ja) |
| JP (1) | JP3184853B2 (ja) |
| KR (1) | KR0166602B1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05341315A (ja) * | 1992-06-08 | 1993-12-24 | Hitachi Ltd | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 |
| US6437846B1 (en) * | 1993-03-15 | 2002-08-20 | Seiko Epson Corporation | Liquid crystal display device and electronic device including same |
| TW340192B (en) * | 1993-12-07 | 1998-09-11 | Sharp Kk | A display board having wiring with three-layered structure and a display device including the display board |
| JP3777201B2 (ja) * | 1994-06-23 | 2006-05-24 | 株式会社東芝 | アクティブマトリクス型表示装置及びその製造方法 |
| US5684555A (en) * | 1994-12-19 | 1997-11-04 | Kabushiki Kaisha Toshiba | Liquid crystal display panel |
| JP2900229B2 (ja) * | 1994-12-27 | 1999-06-02 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法および電気光学装置 |
| US5818562A (en) * | 1995-01-12 | 1998-10-06 | Goldstar Co., Ltd. | Liquid crystal display device |
| JP3364081B2 (ja) | 1995-02-16 | 2003-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5748179A (en) * | 1995-05-15 | 1998-05-05 | Hitachi, Ltd. | LCD device having driving circuits with multilayer external terminals |
| JP3205767B2 (ja) * | 1995-09-13 | 2001-09-04 | キヤノン株式会社 | 透過型液晶表示装置 |
| JPH0990421A (ja) * | 1995-09-27 | 1997-04-04 | Sharp Corp | 液晶表示装置およびその製造方法 |
| US6288764B1 (en) * | 1996-06-25 | 2001-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device or electronic device having liquid crystal display panel |
| US7872728B1 (en) * | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US20010043175A1 (en) * | 1996-10-22 | 2001-11-22 | Masahiro Yasukawa | Liquid crystal panel substrate, liquid crystal panel, and electronic equipment and projection type display device both using the same |
| US6344888B2 (en) * | 1996-10-22 | 2002-02-05 | Seiko Epson Corporation | Liquid crystal panel substrate liquid crystal panel and electronic device and projection display device using the same |
| JP3883641B2 (ja) * | 1997-03-27 | 2007-02-21 | 株式会社半導体エネルギー研究所 | コンタクト構造およびアクティブマトリクス型表示装置 |
| KR100280889B1 (ko) * | 1998-06-30 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치 |
| JP2000022162A (ja) * | 1998-07-06 | 2000-01-21 | Advanced Display Inc | 液晶表示装置の製法 |
| JP4298068B2 (ja) | 1998-08-18 | 2009-07-15 | セイコーエプソン株式会社 | 電気光学装置およびそれらを備えた電子機器並びに電気光学装置の製造方法 |
| BR9900253A (pt) | 1999-02-02 | 2000-08-29 | Companhia Brasileira Carbureto | Recipiente de alumìnio e aço inoxidável a formação de eletrodos de autocozimento para a utilização em baixos-fornos elétricos de redução |
| BR9900252A (pt) | 1999-02-02 | 2000-08-29 | Companhia Brasileira Carbureto | Recipiente de aço inoxidável para a formação de eletrodos de autocozimento para a utilização em baixos-fornos elétricos de redução |
| KR100301667B1 (ko) | 1999-05-21 | 2001-09-26 | 구본준, 론 위라하디락사 | 액정표시소자와 그 제조 방법 |
| JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| JP2001075118A (ja) * | 1999-09-07 | 2001-03-23 | Seiko Epson Corp | 液晶装置およびその製造方法ならびに電子機器 |
| JP2001102169A (ja) | 1999-10-01 | 2001-04-13 | Sanyo Electric Co Ltd | Ｅｌ表示装置 |
| JP2001308339A (ja) * | 2000-02-18 | 2001-11-02 | Sharp Corp | 薄膜トランジスタ |
| US6501525B2 (en) * | 2000-12-08 | 2002-12-31 | Industrial Technology Research Institute | Method for interconnecting a flat panel display having a non-transparent substrate and devices formed |
| JP2003098543A (ja) * | 2001-09-21 | 2003-04-03 | Seiko Epson Corp | 電気光学パネル、その製造方法および電子機器 |
| US20030107690A1 (en) * | 2001-12-12 | 2003-06-12 | Hirohiko Nishiki | System and method for ozone cleaning a liquid crystal display structure |
| JP3879651B2 (ja) * | 2002-10-21 | 2007-02-14 | ソニー株式会社 | 積層配線基板、タッチパネル及びこれらの製造方法 |
| US7385651B2 (en) * | 2002-12-26 | 2008-06-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| US8125601B2 (en) * | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| KR100894044B1 (ko) * | 2003-01-30 | 2009-04-20 | 삼성전자주식회사 | 액정표시장치 |
| US20060003485A1 (en) * | 2004-06-30 | 2006-01-05 | Hoffman Randy L | Devices and methods of making the same |
| JP2006250984A (ja) * | 2005-03-08 | 2006-09-21 | Sanyo Epson Imaging Devices Corp | 電気光学装置、その製造方法、及び電子機器 |
| JP4068628B2 (ja) * | 2005-05-30 | 2008-03-26 | 松下電器産業株式会社 | 配線基板、半導体装置および表示モジュール |
| JP4565573B2 (ja) * | 2006-09-07 | 2010-10-20 | 株式会社フューチャービジョン | 液晶表示パネルの製造方法 |
| TWI318010B (en) * | 2006-11-09 | 2009-12-01 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| JP2010039211A (ja) * | 2008-08-05 | 2010-02-18 | Fujitsu Ltd | 表示装置及びその製造方法 |
| TWI633605B (zh) | 2008-10-31 | 2018-08-21 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| KR102205106B1 (ko) * | 2014-08-19 | 2021-01-21 | 삼성디스플레이 주식회사 | 표시장치 및 이의 제조방법 |
| JP6127168B2 (ja) * | 2016-02-05 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61167924A (ja) * | 1985-01-22 | 1986-07-29 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH0682765B2 (ja) * | 1985-12-25 | 1994-10-19 | 株式会社日立製作所 | 液晶表示素子 |
| US5187604A (en) * | 1989-01-18 | 1993-02-16 | Hitachi, Ltd. | Multi-layer external terminals of liquid crystal displays with thin-film transistors |
| JPH0540274A (ja) * | 1990-09-13 | 1993-02-19 | Canon Inc | 液晶装置 |
| KR960014823B1 (ko) * | 1991-03-15 | 1996-10-21 | 가부시기가이샤 히다찌세이사구쇼 | 액정표시장치 |
| JPH0618912A (ja) * | 1992-07-03 | 1994-01-28 | Fujitsu Ltd | 液晶表示装置及びその製造方法 |
-
1993
- 1993-06-24 JP JP15329293A patent/JP3184853B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-27 US US08/250,439 patent/US5510918A/en not_active Expired - Fee Related
- 1994-06-23 KR KR1019940014439A patent/KR0166602B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001378A (ko) | 1995-01-03 |
| JPH0713183A (ja) | 1995-01-17 |
| KR0166602B1 (ko) | 1999-03-20 |
| US5510918A (en) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184853B2 (ja) | 液晶表示装置 | |
| JPH06347827A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05257142A (ja) | 液晶表示装置 | |
| JPH07146481A (ja) | 液晶表示基板 | |
| JPH06102534A (ja) | 薄膜トランジスタアレイ | |
| JPH06102536A (ja) | 薄膜トランジスタアレイ | |
| JP3125411B2 (ja) | 液晶表示装置 | |
| JP3272848B2 (ja) | 液晶表示素子 | |
| JPH0794744A (ja) | Ｍｉｓトランジスタ | |
| JPH06250221A (ja) | 液晶表示基板の製造方法 | |
| JPH06347825A (ja) | 液晶表示装置およびその製造方法 | |
| JPH06265922A (ja) | 液晶表示装置 | |
| JP3311838B2 (ja) | 液晶表示装置 | |
| JPH0792489A (ja) | 液晶表示装置 | |
| JPH06258667A (ja) | 液晶表示装置 | |
| JPH06268218A (ja) | 薄膜トランジスタの製造法 | |
| JPH06265919A (ja) | 液晶表示装置 | |
| JPH06308529A (ja) | 薄膜トランジスタ基板、液晶表示パネル及び液晶表示装置 | |
| JPH06242465A (ja) | 液晶表示基板 | |
| JP3313231B2 (ja) | 液晶表示装置 | |
| JPH0736052A (ja) | Ａｌ合金層を配線層として備える基板とその製造方法 | |
| JPH06258666A (ja) | 液晶表示装置 | |
| JPH0777706A (ja) | 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置 | |
| JPH07239478A (ja) | 半導体装置 | |
| JPH06265934A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |