KR100894044B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR100894044B1
KR100894044B1 KR1020030006118A KR20030006118A KR100894044B1 KR 100894044 B1 KR100894044 B1 KR 100894044B1 KR 1020030006118 A KR1020030006118 A KR 1020030006118A KR 20030006118 A KR20030006118 A KR 20030006118A KR 100894044 B1 KR100894044 B1 KR 100894044B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
color filter
crystal display
conductive
conductive pattern
Prior art date
Application number
KR1020030006118A
Other languages
English (en)
Other versions
KR20040069630A (ko
Inventor
양용호
김봉주
태승규
김현영
문지혜
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030006118A priority Critical patent/KR100894044B1/ko
Priority to US10/732,380 priority patent/US8125601B2/en
Priority to TW092135085A priority patent/TWI386705B/zh
Priority to CNB2003101242936A priority patent/CN100405138C/zh
Priority to JP2004003163A priority patent/JP4907844B2/ja
Publication of KR20040069630A publication Critical patent/KR20040069630A/ko
Application granted granted Critical
Publication of KR100894044B1 publication Critical patent/KR100894044B1/ko
Priority to US12/612,974 priority patent/US8149365B2/en
Priority to JP2010108765A priority patent/JP4908612B2/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

표시 특성을 향상시킬 수 있는 액정표시장치가 개시된다. 어레이 기판은 영상을 표시하기 위한 표시부 및 표시부를 구동하기 위한 구동부로 이루어지고, 구동부에는 제1 도전패턴 및 제1 도전패턴과 서로 다른 층에 배치되는 제2 도전패턴을 전기적으로 연결하기 위한 도전막이 구비된다. 컬러필터기판에는 공통전극 상에 구비되어 도전막과 대응하도록 배치되어 도전막과 공통전극을 절연시키고 액정층보다 낮은 유전율을 갖는 보호부재가 구비된다. 따라서, 구동부의 오동작을 방지할 수 있음으로써 액정표시장치의 표시 특성을 향상시킬 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 일반적인 액정표시장치를 나타낸 단면도이다.
도 2는 도 1에 도시된 게이트 구동부의 출력 파형도이다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치를 구체적으로 나타낸 단면도이다.
도 4는 도 3에 도시된 어레이 기판의 평면도이다.
도 5는 도 4에 도시된 게이트 구동회로의 스테이지의 구성을 구체적으로 나타낸 도면이다.
도 6은 도 3에 도시된 컬러필터기판의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 어레이 기판 110 : TFT
114 : 제1 도전패턴 115 : 제2 도전패턴
120 : 화소전극 140 : 도전막
200 : 컬러필터기판 240 : 공통전극
260 : 보호막 800 : 액정표시장치
GDA : 게이트 구동영역 DA : 표시영역
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시 특성을 향상시키기 위한 액정표시장치에 관한 것이다.
도 1은 일반적인 액정표시장치를 나타낸 단면도이고, 도 2는 도 1에 도시된 게이트 구동부의 출력 파형도이다. 단, 도 2에 도시된 그래프에서 x축은 시간을 나타내고, y축은 전압을 나타낸다.
도 1을 참조하면, 일반적인 액정표시장치(40)는 어레이 기판(10), 컬러필터기판(20) 및 상기 컬러필터기판(20)과 상기 어레이 기판(10)과의 사이에 개재된 액정층(30)으로 이루어진다. 상기 액정표시장치(40)는 외부로부터의 신호에 의하여 상기 컬러필터기판(20) 및 상기 어레이 기판(10)과의 사이에 형성된 전계에 의해서 상기 액정층(30)의 배열각을 변화시키면서 영상을 표시한다.
상기 어레이 기판(10)은 표시영역(DA)과 상기 표시영역(DA)에 인접한 주변영역(PA)으로 이루어진다. 상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 게이트 라인, 데이터 라인, 상기 게이트 라인 및 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT)(11) 및 상기 TFT(11)에 결합된 화소전극(12)으로 이루어진다.
상기 주변영역(PA)에는 상기 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로(16)가 상기 TFT 공정에 의해서 형성된다. 이와 같이, 상기 게이트 구동회로(16)를 상기 어레이 기판(10) 상에 집적시킴으로써, 상기 액정표시장치(40) 의 조립 공정 수, 부피 및 사이즈를 절감시킬 수 있다.
한편, 상기 컬러필터기판(20)에는 상기 액정층(30)을 사이에 두고 상기 화소전극(20)과 마주보는 공통전극(24)이 구비된다. 상기 표시영역(DA)에 대응하여 상기 공통전극(24) 상에는 상기 액정표시장치(40)의 셀갭을 유지시키기 위한 셀갭유지부재(25)가 구비된다.
상기 공통전극(24)은 상기 게이트 구동회로(16)와도 상기 액정층(30)을 사이에 두고 마주보기 때문에, 상기 게이트 구동회로(16)와 상기 공통전극(24)과의 사이에서는 기생 커패시턴스(C)가 생성된다.
도 2에서, 실선은 정상 파형(A1)을 나타낸 것이고 점선은 상기 기생 커패시턴스(C)에 의해서 왜곡된 파형(A2)을 나타낸 것이다. 도 2에 도시된 바와 같이, 상기 왜곡된 파형(A2)에서의 최고 전압은 상기 정상 파형(A1)에서의 최고 전압보다 약 5V 이상 낮게 나타났다.
결국, 상기 기생 커패시턴스(C)는 상기 게이트 구동회로(16)로부터 출력되는 신호를 왜곡 또는 지연시키고, 그로 인해서 상기 액정표시장치(40)의 표시특성을 저하시킨다.
또한, 상기 액정표시장치(40)의 주변영역(PA)에 외력이 가해지면, 상기 공통전극(24)과 상기 게이트 구동회로(16)가 쇼트(short)되면서 상기 게이트 구동회로(16)의 오동작을 유발한다.
따라서, 본 발명의 목적은 표시 특성을 향상시키기 위한 액정표시장치를 제 공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 영상을 표시하는 표시부 및 상기 표시부를 구동하기 위한 구동신호를 제공하기 위한 구동부로 이루어지고, 상기 구동부는 제1 도전패턴 및 상기 제1 도전패턴과 서로 다른 층에 배치되는 제2 도전패턴을 전기적으로 연결하기 위한 도전막을 구비하는 어레이 기판; 컬러필터, 상기 컬러필터 상에 구비된 공통전극 및 상기 공통전극 상에 구비되어 상기 도전막과 대응하고 상기 도전막과 상기 공통전극을 절연시키기 위한 보호부재로 이루어진 컬러필터기판; 및 상기 어레이 기판과 상기 컬러필터기판과의 사이에 개재되는 액정층를 포함한다.
이러한 액정표시장치에 따르면, 어레이 기판의 구동부에는 도전막이 구비되고, 컬러필터기판의 공통전극 상에는 상기 도전막과 대응하고 액정층보다 낮은 유전율을 갖는 보호부재가 구비되어, 상기 보호부재에 의해서 상기 도전막과 상기 공통전극이 전기적으로 절연된다. 따라서, 상기 구동부의 오동작을 방지할 수 있고, 그로 인해서 액정표시장치의 표시특성을 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 일 실시예에 따른 액정표시장치를 구체적으로 나타낸 단면도이고, 도 4는 도 3에 도시된 어레이 기판의 평면도이다.
도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(800)는 어레이 기판(100), 상기 어레이 기판(100)과 마주보는 컬러필터기판(200) 및 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이에 개재된 액정층(300)으로 이루어진다.
상기 어레이 기판(100)은 영상을 표시하는 표시영역(DA) 및 상기 표시영역(DA)에 구동신호를 제공하여 상기 표시영역(DA)을 구동하기 위한 구동영역으로 이루어진다.
상기 표시영역(DA)에는 다수의 화소가 매트릭스 형태로 구비된다. 상기 다수의 화소 각각은 제1 방향으로 연장된 데이터 라인(DL)과 상기 제1 방향과 직교하는 제2 방향으로 연장된 게이트 라인(GL)에 연결된 TFT(110) 및 상기 TFT(110)에 결합되고 투명성 도전 물질로 이루어진 화소전극(120)을 포함한다. 구체적으로, 상기 TFT(110)는 게이트 전극(111)이 상기 게이트 라인(GL)에 연결되고, 소오스 전극(112)이 상기 데이터 라인(DL)에 연결되며, 드레인 전극(113)이 상기 화소전극(120)에 연결된 구성을 갖는다. 여기서, 상기 화소전극(120)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxde; IZO)로 이루어진다.
상기 TFT(110)의 드레인 전극(113)만을 상기 화소전극(120)에 연결시키기 위하여 상기 TFT(110) 및 화소전극(120)과의 사이에는 유기 절연막(130)이 개재된다. 상기 유기 절연막(130)에는 상기 드레인 전극(113)을 노출시키기 위한 화소 콘택홀(131)이 구비된다. 따라서, 상기 화소전극(120)은 상기 화소 콘택홀(131)을 통해 상기 드레인 전극(113)과 전기적으로 연결된다.
상기 어레이 기판(100)에서 상기 TFT(110), 데이터 라인(DL) 및 게이트 라인(GL)이 구비된 영역은 비유효 디스플레이 영역으로써 영상이 표시되지 않는 영역이다. 또한, 상기 화소전극(120)이 구비된 영역은 유효 디스플레이 영역으로써 영상이 표시되는 영역이다.
상기 구동영역은 게이트 구동회로가 구비되는 게이트 구동영역(GDA) 및 데이터 구동회로가 구비되는 데이터 구동영역(DDA)으로 이루어진다. 상기 게이트 구동영역(GDA)에는 상기 게이트 구동회로가 상기 표시영역(DA)에 구비되는 상기 TFT(110)와 동일한 공정 조건 및 시간 상에서 형성된다. 따라서, 상기 게이트 구동회로는 상기 게이트 라인(GL)의 일단에 연결되어 상기 게이트 라인(GL)으로 게이트 구동신호를 출력한다. 한편, 상기 데이터 구동영역(DDA)에는 칩 형태로 구비되는 상기 데이터 구동회로가 본딩 공정에 의해서 부착된다. 따라서, 상기 게이트 라인(GL)으로 게이트 구동신호가 출력되면 상기 데이터 구동회로는 상기 데이터 라인(DL)에 영상신호를 출력한다.
도 3에 도시된 바와 같이, 상기 게이트 구동영역(GDA)에는 상기 TFT(110)의 게이트 전극(111)과 동시에 패터닝되는 제1 도전패턴(114)이 구비된다. 또한, 상기 게이트 구동영역(GDA)에는 상기 소오스 및 드레인 전극(112, 113)과 동시에 패터닝되는 제2 도전패턴(115)이 구비된다. 상기 제1 도전패턴(114)과 상기 제2 도전패턴(115)은 게이트 절연막(116)에 의해서 서로 전기적으로 절연된다.
상기 제2 도전패턴(115) 및 상기 게이트 절연막(116) 상에는 상기 유기 절연막(130)이 구비된다. 상기 유기 절연막(130)은 상기 표시영역(DA)으로부터 상기 게 이트 구동영역(GDA)까지 연장되어 형성된다. 상기 게이트 구동영역(GDA)에 형성된 상기 유기 절연막(130)에는 상기 제1 도전패턴(114)을 노출시키기 위한 제1 콘택홀(141) 및 상기 제2 도전패턴(115)을 노출시키기 위한 제2 콘택홀(143)이 형성된다. 또한, 상기 게이트 절연막(116)에는 상기 제1 콘택홀(141)에 대응하는 위치에서 상기 제1 도전패턴(114)을 노출시키기 위한 제3 콘택홀이 형성된다.
상기 제1 콘택호(141) 및 제3 콘택홀에 의해서 노출되는 상기 제1 도전패턴(114), 상기 제2 콘택홀(143)에 의해서 노출되는 상기 제2 도전패턴(115) 및 상기 유기 절연막(130) 상에는 도전막(140)이 구비된다. 상기 도전막(140)은 상기 제1 및 제2 도전패턴(114, 115)과 전기적으로 각각 연결되어, 상기 제1 도전패턴(114)과 상기 제2 도전패턴(115)을 전기적으로 연결시킨다. 여기서, 상기 도전막(140)은 ITO 또는 IZO로 이루어지기 때문에, 상기 표시영역(DA)에 구비되는 상기 화소전극(120)과 동시에 패터닝된다.
도 5는 도 3 및 도 4에 도시된 게이트 구동회로를 구체적으로 나타낸 도면이다.
도 3 및 도 5를 참조하면, 게이트 구동회로는 다수의 스테이지가 종속적으로 연결된 하나의 쉬프트 레지스터로 이루어진다. 상기 각 스테이지의 출력단자는 표시영역에 구비되는 게이트 라인(GL)에 연결된다.
상기 각 스테이지는 제1 내지 제7 NMOS 트랜지스터(NT1, NT2, NT3, NT4, NT6, NT7) 및 커패시터(C)로 이루어진다. 상기 제1 내지 제7 NMOS 트랜지스터(NT1 ~ NT7) 및 커패시터(C)는 서로 유기적으로 연결된다. 구체적으로, 상기 각 스테이 지는 상기 제1 내지 제7 NMOS 트랜지스터(NT1 ~ NT7)를 구성하는 게이트 전극 및 상기 게이트 전극으로부터 연장된 제1 배선으로 이루어진 제1 도전패턴(114)을 포함한다. 또한, 상기 각 스테이지는 상기 제1 내지 제7 NMOS 트랜지스터(NT1 ~ NT7)의 소오스 및 드레인 전극, 상기 소오스 및 드레인 전극(115a, 115b)으로부터 연장된 제2 배선으로 이루어진 제2 도전패턴(115)을 포함한다.
상기 제1 및 제2 도전패턴(114, 115)은 상기 게이트 절연막(116)을 사이에 두고 서로 절연될 뿐만 아니라, 상기 제2 도전패턴(115) 상에는 상기 유기 절연막(130)이 형성되기 때문에, 상기 각 스테이지는 상기 제1 도전패턴(114)과 상기 제2 도전패턴(115)을 전기적으로 연결하기 위한 도전막(140)을 필요로 한다.
상기 각 스테이지는 상기 제1 NMOS 트랜지스터(NT1)의 게이트 전극과 상기 제3 NMOS 트랜지스터(NT3)의 소오스 전극을 연결시키기 위한 제1 콘택영역(CON1), 상기 제2 NMOS 트랜지스터(NT2)의 게이트 전극과 상기 제7 NMOS 트랜지스터(NT7)의 드레인 전극을 연결시키기 위한 제2 콘택영역(CON2), 상기 제7 NMOS 트랜지스터(NT7)의 게이트 전극과 상기 제3 NMOS 트랜지스터(NT3)의 소오스 전극을 연결시키기 위한 제3 콘택영역(CON3), 상기 제2 NMOS 트랜지스터(NT2)의 게이트 전극과 상기 제6 NMOS 트랜지스터(NT6)의 소오스 전극을 연결시키기 위한 제4 콘택영역(CON4) 및 상기 제6 NMOS 트랜지스터(NT6)의 게이트 전극과 상기 제6 NMOS 트랜지스터(NT6)의 드레인 전극을 연결시키기 위한 제5 콘택영역(CON5)을 포함한다. 상기 도전막(140)은 상기 제1 내지 제5 콘택영역(CON1 ~ CON5)에 대응하도록 구비된다.
구체적으로, 상기 제3 콘택영역(CON3)에서 상기 제7 NMOS 트랜지스터(NT7)의 게이트 전극은 상기 제3 NMOS 트랜지스터(NT3)의 소오스 전극과 전기적으로 연결된다. 상기 소오스 및 드레인 전극 상에 구비되는 상기 유기 절연막(130)에는 상기 제7 NMOS 트랜지스터(NT7)의 게이트 전극을 노출시키기 위한 제1 콘택홀(141)이 형성되고, 상기 제3 NMOS 트랜지스터(NT3)의 소오스 전극을 노출시키기 위한 제2 콘택홀(143)이 형성된다. 상기 도전막(140)은 상기 제1 및 제2 콘택홀(141, 143)을 통해 상기 제7 NMOS 트랜지스터(NT7)의 게이트 전극과 상기 제3 NMOS 트랜지스터(NT3)의 소오스 전극에 각각 접속된다. 따라서, 상기 도전막(140)은 상기 제7 NMOS 트랜지스터(NT7)의 게이트 전극과 상기 제3 NMOS 트랜지스터(NT3)의 소오스 전극을 전기적으로 연결시킨다.
도 6은 도 3에 도시된 컬러필터기판의 평면도이다.
도 3 및 도 6을 참조하면, 상기 컬러필터기판(200)은 상기 어레이 기판(100)의 비유효 디스플레이 영역 및 게이트 구동영역(GDA)에 대응하여 구비되는 차광막(210) 및 상기 어레이 기판(200)의 유효 디스플레이 영역에 대응하여 구비되고, R.G.B 색화소로 이루어진 컬러필터(220)를 포함한다.
상기 차광막(210)은 상기 TFT(110), 데이터 라인(DL) 및 게이트 라인(GL)이 상기 액정표시장치(800)의 화면에 투영되는 것을 방지한다. 또한, 상기 차광막(210)은 상기 어레이 기판(100)의 게이트 구동영역(GDA)에 대응하도록 구비되어 상기 게이트 구동회로(160)가 상기 액정표시장치(800)의 화면에 투영되는 것을 방지한다.
상기 컬러필터(220)는 상기 R.G.B 색화소 각각이 상기 어레이 기판(100)에 구비된 상기 다수의 화소 각각에 대응하도록 상기 컬러필터기판(200) 상에 구비된다. 또한, 상기 R.G.B 색화소 각각은 상기 차광막(210)과는 중첩된다.
상기 컬러필터(220) 및 차광막(210) 상에는 상기 컬러필터(220) 및 차광막(210)을 보호하고, 상기 차광막(210)과 컬러필터(220)와의 사이에서 발생되는 단차를 감소시키기 위한 평탄화막(230)이 구비된다. 상기 평탄화막(230) 상에는 투명성 도전 물질인 ITO 또는 IZO로 이루어진 공통전극(240)이 균일한 두께로 적층된다. 여기서, 상기 공통전극은 상기 표시영역(DA) 및 상기 게이트 구동영역(GDA)에 형성된다.
상기 공통전극(240) 상에는 다수의 셀갭유지부재(250) 및 다수의 보호부재(260)가 각각 구비된다. 상기 다수의 셀갭유지부재(250)는 상기 표시영역(DA)내에 구비되어 상기 어레이 기판(100)과 상기 컬러필터기판(200)과의 사이를 이격시킨다. 따라서, 상기 다수의 셀갭유지부재(250)는 상기 액정표시장치(600)의 셀갭을 자신의 높이만큼 유지시킨다.
한편, 상기 다수의 보호부재(260)는 상기 도전막(140)이 형성된 제1 내지 제5 콘택영역(CON1 ~ CON5)에 각각 대응하도록 구비된다. 즉, 상기 다수의 보호부재(260)는 상기 제1 내지 제5 콘택영역(CON1 ~ CON5)에 형성된 상기 도전막(140)과 상기 컬러필터기판(200) 상에 구비된 상기 공통전극(240)과의 사이에 개재되어 상기 도전막(140)과 상기 공통전극(240)을 전기적으로 절연시킨다. 상기 액정표시장치(800)에 외력이 가해져서 상기 어레이 기판(100)과 상기 컬러필터기판(200)의 이 격 거리가 가까워지더라도, 상기 다수의 보호부재(260)에 의해서 상기 도전막(140)과 상기 공통전극(240)이 쇼트되는 현상이 방지된다.
또한, 상기 다수의 보호부재(260)는 상기 액정층(300)보다 낮은 유전율을 가짐으로써, 상기 도전막(140)과 상기 공통전극(240)과의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다. 여기서, 상기 다수의 보호부재(260)는 상기 다수의 셀갭유지부재(250)와 동일한 물질로 이루어지기 때문에 상기 다수의 셀갭유지부재(250)와 동시에 패터닝된다. 따라서, 상기 다수의 보호부재(260) 및 상기 다수의 셀갭유지부재(250)는 감광성 아크릴계 수지로 이루어진다.
도 3에 도시된 바와 같이, 상기 제2 콘택영역(CON2)의 제1 폭(W1)은 상기 다수의 보호부재(260) 각각이 형성된 영역의 제2 폭(W2)보다 작다. 구체적으로, 상기 제1 폭(W1)은 상기 제2 폭(W2)보다 약 0.1㎛정도 작다. 여기서, 상기 제2 폭(W2)이 상기 제1 폭(W1)보다 크게 하는 것은, 상기 다수의 보호부재(260) 각각이 형성된 영역의 면적보다 상기 제2 콘택영역(CON2)의 면적이 크다는 것을 의미한다. 이처럼, 상기 다수의 보호부재(260) 각각이 형성된 영역의 면적을 상기 제2 콘택영역(CON2)의 면적보다 크게 함으로써, 상기 도전막(140)이 상기 공통전극(240)과 마주보지 못하도록 완전하게 커버함으로써 상기 기생 커패시턴스의 생성을 억제할 수 있다.
상기 다수의 셀갭유지부재(250) 및 상기 다수의 보호부재(260)까지 형성되면, 상기 컬러필터기판(200)이 완성된다. 이후, 상기 컬러필터기판(200)과 상기 어레이 기판(100)은 상기 공통전극(240) 및 상기 화소전극(120)이 마주보고, 상기 컬 러필터기판(200)과 상기 어레이 기판(100)과의 사이에 상기 액정층(300)이 개재된 상태로 결합된다. 이로써, 상기 액정표시장치(800)가 완성된다.
이상에서는, 상기 표시영역(DA)에 ITO로 이루어진 상기 화소전극(120)만을 구비하여 자체적으로 생성된 광을 투과시킴으로써 영상을 표시하는 투과형 액정표시장치의 경우만을 제시하였다. 그러나, 상기 표시영역(DA)에 ITO로 이루어진 투명전극 및 알루미늄으로 이루어진 반사전극을 동시에 구비하는 반투과형 액정표시장치 및 반사전극만을 구비하는 반사형 액정표시장치에도 충분히 적용할 수 있다.
상기 반투과형 액정표시장치에서 상기 도전막(140)은 상기 투명전극 또는 상기 반사전극으로 이루어지거나, 상기 투명전극 및 상기 반사전극을 모두 사용하는 이중막 구조를 가질 수도 있다. 한편, 상기 반사형 액정표시장치에서 상기 도전막(140)은 상기 반사전극으로 이루어진다.
이와 같은 액정표시장치에 따르면, 어레이 기판의 구동부에는 도전막이 구비되고, 컬러필터기판의 공통전극 상에는 상기 도전막과 대응하고 액정층보다 낮은 유전율을 갖는 보호부재가 구비되어, 상기 보호부재에 의해서 상기 도전막과 상기 공통전극이 전기적으로 절연된다.
따라서, 상기 도전막과 상기 공통전극과의 사이에서 발생되는 기생 커패시턴스를 감소시킴으로써 상기 구동부의 오동작을 방지할 수 있고, 그로 인해서 액정표시장치의 표시 특성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 영상을 표시하는 표시부 및 상기 표시부를 구동하기 위하여 구동신호를 제공하기 위한 구동부로 이루어지고, 상기 구동부는 제1 도전패턴 및 상기 제1 도전패턴과 서로 다른 층에 배치되는 제2 도전패턴을 전기적으로 연결하기 위한 도전막을 구비하는 어레이 기판;
    컬러필터, 상기 컬러필터 상에 구비된 공통전극 및 상기 공통전극 상에 구비되어 상기 도전막과 대응하고 상기 도전막과 상기 공통전극을 절연시키기 위한 보호부재로 이루어진 컬러필터기판; 및
    상기 어레이 기판과 상기 컬러필터기판과의 사이에 개재되는 액정층를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 보호부재는 상기 액정층보다 낮은 유전율을 갖는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 어레이 기판과 상기 컬러필터기판과의 사이에 개재되어 상기 어레이 기판과 상기 컬러필터기판을 이격시키기 위한 셀갭유지부재를 더 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제3항에 있어서, 상기 보호부재 및 상기 셀갭유지부재는 감광성 아크릴계 수 지로 이루어진 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 어레이 기판은 상기 제2 도전패턴과 상기 도전막과의 사이에 절연막을 더 포함하고, 상기 절연막은 상기 제1 도전패턴을 노출시키는 제1 콘택홀 및 제2 도전패턴을 노출시키는 제2 콘택홀을 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 상기 도전막은 상기 제1 및 제2 콘택홀을 통해 상기 제1 및 제2 도전패턴에 각각 전기적으로 연결되는 것을 특징으로 하는 액정표시장치.
KR1020030006118A 2003-01-08 2003-01-30 액정표시장치 KR100894044B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030006118A KR100894044B1 (ko) 2003-01-30 2003-01-30 액정표시장치
US10/732,380 US8125601B2 (en) 2003-01-08 2003-12-10 Upper substrate and liquid crystal display device having the same
TW092135085A TWI386705B (zh) 2003-01-08 2003-12-11 上部基材及具有該基材之液晶顯示裝置
CNB2003101242936A CN100405138C (zh) 2003-01-08 2003-12-29 上基底及具有该基底的液晶显示装置
JP2004003163A JP4907844B2 (ja) 2003-01-08 2004-01-08 液晶表示装置
US12/612,974 US8149365B2 (en) 2003-01-08 2009-11-05 Upper substrate and liquid crystal display device having the same
JP2010108765A JP4908612B2 (ja) 2003-01-08 2010-05-10 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030006118A KR100894044B1 (ko) 2003-01-30 2003-01-30 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040069630A KR20040069630A (ko) 2004-08-06
KR100894044B1 true KR100894044B1 (ko) 2009-04-20

Family

ID=37358333

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030006118A KR100894044B1 (ko) 2003-01-08 2003-01-30 액정표시장치

Country Status (1)

Country Link
KR (1) KR100894044B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157954B1 (ko) * 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166602B1 (ko) * 1993-06-24 1999-03-20 카나이 쯔또무 액정표시장치
KR20010047373A (ko) * 1998-11-19 2001-06-15 가나이 쓰토무 액정표시장치
KR20020077162A (ko) * 2001-03-29 2002-10-11 닛본 덴기 가부시끼가이샤 도포되어 형성된 층간절연막상에 투명도전막을 갖는액정표시장치
KR20030058780A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166602B1 (ko) * 1993-06-24 1999-03-20 카나이 쯔또무 액정표시장치
KR20010047373A (ko) * 1998-11-19 2001-06-15 가나이 쓰토무 액정표시장치
KR20020077162A (ko) * 2001-03-29 2002-10-11 닛본 덴기 가부시끼가이샤 도포되어 형성된 층간절연막상에 투명도전막을 갖는액정표시장치
KR20030058780A (ko) * 2001-12-31 2003-07-07 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20040069630A (ko) 2004-08-06

Similar Documents

Publication Publication Date Title
US8125601B2 (en) Upper substrate and liquid crystal display device having the same
US7456909B2 (en) Liquid crystal display device and manufacturing method thereof
US8743330B2 (en) Liquid crystal display device
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100911470B1 (ko) 액정표시장치
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101332048B1 (ko) 표시 장치 및 이의 제조 방법
US11656510B2 (en) Display device and substrate of display device
KR101362960B1 (ko) 액정표시장치와 그 제조방법
JP2011059227A (ja) 液晶装置、電子機器
US10935855B2 (en) Liquid crystal display device
US20150146123A1 (en) Display apparatus
JP2007128094A (ja) 表示基板、これを具備する液晶表示パネル及び表示装置
KR101784445B1 (ko) 액정표시장치용 어레이 기판
KR100894044B1 (ko) 액정표시장치
JP2008233142A (ja) 電気光学装置、電気光学装置の製造方法及び電子機器
KR100947536B1 (ko) 박막 트랜지스터-액정표시장치
KR101023972B1 (ko) 상부기판 및 이를 갖는 액정표시장치
KR101002934B1 (ko) 액정표시장치
WO2021149337A1 (ja) 電子機器
KR100987709B1 (ko) 액정표시장치
KR100937711B1 (ko) 액정표시장치
KR20040083675A (ko) 액정표시장치
KR20040083679A (ko) 액정표시장치
KR20160082024A (ko) 박막 트랜지스터 기판 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 11