JPH0820646B2 - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JPH0820646B2
JPH0820646B2 JP12178890A JP12178890A JPH0820646B2 JP H0820646 B2 JPH0820646 B2 JP H0820646B2 JP 12178890 A JP12178890 A JP 12178890A JP 12178890 A JP12178890 A JP 12178890A JP H0820646 B2 JPH0820646 B2 JP H0820646B2
Authority
JP
Japan
Prior art keywords
conductive layer
pixel electrode
display device
electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12178890A
Other languages
English (en)
Other versions
JPH0416930A (ja
Inventor
謙 金森
幹雄 片山
清 中沢
博章 加藤
耕三 矢野
裕 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14819911&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH0820646(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP12178890A priority Critical patent/JPH0820646B2/ja
Priority to DE69133246T priority patent/DE69133246T2/de
Priority to EP91301303A priority patent/EP0456338B1/en
Priority to EP96200206A priority patent/EP0717303B1/en
Priority to DE69122162T priority patent/DE69122162T2/de
Priority to US07/656,845 priority patent/US5335102A/en
Priority to KR1019910005675A priority patent/KR0149447B1/ko
Publication of JPH0416930A publication Critical patent/JPH0416930A/ja
Publication of JPH0820646B2 publication Critical patent/JPH0820646B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、表示用絵素電極にスイッチング素子を介し
て駆動信号を印加することにより、表示を実行する表示
装置に関し、特に絵素電極をマトリクス状に配列して高
密度表示を行うアクティブマトリクス駆動方式の表示装
置に関する。
(従来の技術) 従来より、液晶表示装置、EL表示装置、プラズマ表示
装置等に於いては、マトリクス状に配列された絵素電極
を選択駆動することにより、画面上に表示パターンが形
成される。選択された絵素電極とこれに対向する対向電
極との間に電圧が印加され、これらの電極の間に介在す
る液晶等の表示媒体の光学的変調が行われる。この光学
的変調が表示パターンとして視認される。絵素電極の駆
動方式として、個々の独立した絵素電極を配列し、この
絵素電極のそれぞれにスイッチング素子を連結して駆動
するアクティブマトリクス駆動方式が知られている。絵
素電極を選択駆動するスイッチング素子としては、TFT
(薄膜トランジスタ)素子、MIM(金属−絶縁層−金
属)素子、MOSトランジスタ素子、ダイオード、バリス
タ等が一般的に知られている。アクティブマトリクス駆
動方式は、高コントラストの表示が可能であり、液晶テ
レビジョン、ワードプロセッサ、コンピュータの端末表
示装置等に実用化されている。
第12図に従来のアクティブマトリクス型表示装置に用
いられるアクティブマトリクス基板の平面図を示す。第
12図の基板では、互いに平行に配列されたゲートバス配
線21に直交して、ソースバス配線23が配設されている。
2本のゲートバス配線21及び2本のソースバス配線23に
囲まれた矩形の各領域には、絵素電極41が配されてい
る。ゲートバス配線21から分岐したゲートバス支線22上
には、スイッチング素子として機能するTFT31が形成さ
れている。ゲートバス支線22の一部がTFT31のゲート電
極として機能している。TFT31のドレイン電極は絵素電
極41に電気的に接続されている。TFT31のソース電極は
ソースバス配線23に接続されている。
(発明が解決しようとする課題) このような表示装置を用いて高密度の表示を行う場
合、非常に多数の絵素電極41とTFT31とを配列すること
が必要となる。ところが、TFT31は基板上に作製した時
点で動作不良素子として形成されることがある。このよ
うな不良素子に連結された絵素電極は、表示に寄与しな
い点欠陥として認められる。点欠陥は表示装置の画像品
位を著しく損ない、製品の歩留りを大きく低下させる。
点欠陥の主な原因は、大別すると2種類ある。1つは
走査信号によって絵素電極が選択されている時間内に、
絵素電極に十分な充電が行われないために起こる不良
(以下では「オン不良」と称す)である。他の1つは、
充電された絵素電極の電荷が非選択時間内に漏洩してし
まう不良(以下では「オフ不良」と称す)である。オン
不良はTFTの不良に起因する。オフ不良はTFTを介する電
気的漏洩によって生ずる場合と、絵素電極とバス配線と
の間の電気的漏洩によって生じる場合とがある。何れの
不良が生じても、絵素電極と対向電極との間に必要な電
圧が印加されないため、点欠陥を生じることになる。こ
のような不良は、絵素電極と対向電極との間に印加され
る電圧が0Vのときに光の透過率が最大となるノーマリホ
ワイトモードでは輝点として現れ、該電圧が0Vのときに
光の透過率が最低となるノーマリブラックモードでは黒
点として現れる。
このような欠陥は、レーザトリミング等を行うことに
より修正し得る。しかし、この欠陥修正は、表示装置を
組み立てる前のアクティブマトリクス基板の段階で行わ
れなければならない。絵素欠陥を表示装置として組み立
てた後に検出することは容易であるが、絵素欠陥をアク
ティブマトリクス基板の段階で検出することは極めて困
難である。特に絵素数が10万個〜50万個以上もある大型
表示装置では、全ての絵素電極の電気的特性を検出して
不良TFTを発見するには、極めて高精度の測定機器等を
使用しなければならない。このため、検査工程が繁雑と
なり、量産性が阻害される。従って、コスト高になると
いう結果を招く。このような理由で、絵素数の多い大型
表示装置では、上述のレーザ光を用いた基板の状態での
絵素欠陥の修正を行なうことができないというのが実情
である。
本発明はこのような問題点を解決するものであり、本
発明の目的は、スイッチング素子の不良による絵素欠陥
が生じても、表示装置を組み立てた状態で該欠陥を目立
たないように修正し得るアクティブマトリクス型表示装
置を提供することである。
(課題を解決するための手段) 本発明のアクティブマトリクス型表示装置は、少なく
とも一方が透光性を有する一対の絶縁性基板と、該一対
の基板の何れか一方の基板上に縦横に配線された走査線
及び信号線と、該走査線及び該信号線とにスイッチング
素子を介して接続された絵素電極とを備えたアクティブ
マトリクス型表示装置であって、該絵素電極の下方と該
当する該信号線の下方とにわたり、該信号線及び該絵素
電極の各々に対して一部を重畳して設けられた導電層
と、該導電層と、該信号線及び該絵素電極との間に設け
られ、該導電層と該信号線とを絶縁し、かつ、該導電層
と該絵素電極とを絶縁する絶縁膜と、該絵素電極と該絶
縁膜との間に形成され、該絵素電極に電気的に接続され
た導電片とを備えており、そのことによって上記目的が
達成される。
また、本発明のアクティブマトリクス型表示装置は、少
なくとも一方が透光性を有する一対の絶縁性基板と、該
一対の基板の何れか一方の基板上に縦横に配線された走
査線及び信号線と、該走査線及び該信号線とにスイッチ
ング素子を介して接続された絵素電極とを備えたアクテ
ィブマトリクス型表示装置であって、該信号線を挟む一
対の絵素電極における一方の下方と他方の下方とにわた
り、該信号線及び該一対の絵素電極の各々に対して一部
を重畳して設けられた導電層と、該導電層と、該信号線
及び該一対の絵素電極との間に設けられ、該導電層と該
信号線とを絶縁し、かつ、該導電層と各絵素電極とを絶
縁する絶縁膜と、該一対の絵素電極の各々と該絶縁膜と
の間に形成され、各絵素電極に電気的に接続された一対
の導電片とを備えており、そのことによって上記目的が
達成される。
更に、前記導電層が、前記絵素電極に接続された前記
走査線に隣接する走査線に電気的に接続され、該導電層
上には陽極酸化膜が形成されている構成とすることもで
きる。
更に、前記絵素電極に前記絶縁膜を挟んで対向する付
加容量用電極を更に備え、前記導電層が、該付加容量用
電極に電気的に接続され、該導電層上には陽極酸化膜が
形成されている構成とすることもできる。
(作用) 本発明のアクティブマトリクス型表示装置に於て、ス
イッチング素子の不良、信号線と絵素電極との間の弱い
リーク電流の発生等により、オン不良又はオフ不良が生
じた場合には、表示装置を組み立てた状態で修正を行う
ことができる。まず、信号線と導電層との重畳部に光エ
ネルギーが照射され、信号線と導電層との間が電気的に
接続される。次に、導電層と導電片との重畳部に光エネ
ルギーが照射され、導電層と導電片との間が電気的に接
続される。これにより、信号線と絵素電極とがスイッチ
ング素子を介することなく直接電気的に接続される。更
に、導電層が走査線又は付加容量用電極に電気的に接続
されている構成では、導電層と走査線又は付加容量用電
極との間の電気的接続が、光エネルギー照射によって絶
たれる。
以上のようにして信号線に直接に接続された絵素電極
(以下では「修正絵素電極」と称する)に印加される電
圧について、第11図を参照しながら説明する。第11図に
於て、Gnはn番目の走査線の信号電圧(縦軸)と時間
(横軸)との関係を表わし、Smはm番目の信号線の信号
電圧(縦軸)と時間(横軸)との関係を表わす。P
nmは、n番目の走査線とm番目の信号線とに接続され
た、正常な絵素電極に印加される電圧を表す。P′
nmは、n番目の走査線とm番目の信号線とに接続され
た、修正絵素電極に印加される電圧を表わす。
走査線にはGn、Gn+1に示すように順次スイッチング素
子を選択する信号(Vgh)が選択時間Tonの間出力され
る。走査線の選択時間Tonに対応して、信号線には映像
信号電圧V0が出力され、正常な絵素電極ではPnmに示す
ように、この信号電圧V0が非選択時間Toffの間保持され
る。そして、次に選択信号電圧Vghが印加されると、信
号線には、-V0の映像信号が印加される。
これに対し、修正絵素電極には、P′nmに示すよう
に、信号線からの映像信号が常に印加されるため、修正
絵素電極は正常には機能し得ない。しかし、この修正絵
素電極によって表示される絵素は、1周期を通してみる
とこの1周期の間に信号線に印加された映像信号の実効
値に相当する表示を行う。従って、この絵素は完全な輝
点又は黒点となることはなく、信号線に沿って並ぶ絵素
の平均的な明るさの表示を行う。従って、この絵素はき
わめて判別し難い絵素欠陥となる。
上述のようにして光エネルギー照射によって接続され
た部分に於ける電気抵抗は、スイッチング素子の選択状
態での抵抗(以下では「オン抵抗」と称する)よりも小
さいことが必要である。その理由は以下のようである。
スイッチング素子のオン抵抗の値は、スイッチング素子
が選択されている時間内に絵素電極に電荷を充電し得る
だけの電流が流れるように設定されている。従って、上
記の接続を行った部分での抵抗がオン抵抗より大きい
と、修正絵素電極にはスイッチング素子の選択時間毎に
変化する信号電圧が確実に書き込まれず、修正絵素電極
に印加される電圧の実効値が小さくなってしまう。この
ような状態では、修正絵素電極によって表示される絵素
と他の正常な絵素との間で明るさの違いが大きくなり、
絵素欠陥として視覚的に認識されることになる。
(実施例) 本発明の実施例について以下に説明する。
第1図に本発明の表示装置の一実施例に用いられるア
クティブマトリクス基板の平面図を示す。第2A図に第1
図の導電層34近傍の拡大図を、第2B図に第1図のII-II
線に沿った断面図を示す。第3図に第1図の基板を用い
た表示装置の第1図に於けるIII-III線に沿った断面図
を示す。本実施例のアクティブマトリクス型表示装置を
製造工程に従って説明する。本実施例では、絶縁性基板
として透明のガラス基板を用いた。ガラス基板1上に走
査線として機能するゲートバス配線21と、該ゲートバス
配線21から分岐するゲートバス支線22と、導電層34とを
形成した。ゲートバス配線21、及びゲートバス支線22は
一般にTa、Ti、Al、Cr等の単層又はこれらの多層金属で
形成されるが、本実施例ではTaを使用した。導電層34も
ゲートバス配線21と同じ金属によって形成した。ゲート
バス配線21、ゲートバス支線22及び導電層34は、スパッ
タリング法により形成されたTa金属層をパターニングす
ることにより形成される。ゲートバス配線21、ゲートバ
ス支線22及び導電層34を形成する前に、ガラス基板1上
にTa2O5等から成るベースコート膜を形成してもよい。
ゲートバス配線21、ゲートバス支線22及び導電層34上
には、SiNXからなるベース絶縁膜11を全面に形成した。
ゲート絶縁膜11は、プラズマCVD法により3000Åの厚さ
に形成されている。
次に、ゲートバス支線22の先端部に、スイッチング素
子として機能するTFT31を形成した。ゲートバス支線22
の一部がTFT31のゲート電極25として機能する。上述の
ようにゲート絶縁膜11を形成した後、後にチャネル層12
となるアモルファスシリコン(a-Si)層と、後にエッチ
ングストッパ層13となるSiNX層とを堆積させた。a-Si層
の厚さは300Å、SiNX層の厚さは2000Åである。次に、S
iNX層のパターニングを行い、エッチングストッパ層13
を形成した。更に、a-Si層及びエッチングストッパ層13
上の全面に、後にコンタクト層14、14となる。P(リ
ン)を添加したn+型a-Si層を、プラズマCVD法により800
Åの厚さに堆積させた。次に、上記a-Si層及びn+型a-Si
層のパターニングを同時に行い、チャネル層12及びコン
タクト層14、14を形成した。
次に、後にソース電極32、信号線として機能するソー
スバス配線23、ドレイン電極33及び導電片35となるTi金
属層を形成した。上記ソースバス配線23等は、一般に、
Ti、Al、Mo、Cr等の単層又はこれらの多層金属で形成さ
れるが、本実施例ではTiを使用した。Ti金属層はスパッ
タリング法により形成される。このTi金属層をパターニ
ングすることにより、ソース電極32、ソースバス配線2
3、ドレイン電極33、及び導電片35を形成した。ソース
バス配線23はゲートバス配線21と、前述のゲート絶縁膜
11を挟んで交差している。また、第2B図に示すように、
ソースバス配線23は導電層34の一方の端部にゲート絶縁
膜11を挟んで重畳されるように形成される。導電片35は
導電層34のソースバス配線23とは重畳されていない端部
の上にゲート絶縁膜11を挟んで形成される。
次に、第1図に示すように、ゲートバス配線21とソー
スバス配線23とに囲まれた矩形の領域に、ITO(Indium
tin oxide)から成る絵素電極41を形成した。絵素電極4
1はTFT31のドレイン電極33の端部に重畳され、ドレイン
電極33に電気的に接続されている。また、第2B図に示す
ように、絵素電極41は導電片35上にも重畳されて形成さ
れる。
更に、絵素電極41を形成した基板上の全面に、SiNX
らなる保護膜17を堆積した。保護膜17は、絵素電極41の
中央部の上で除去した窓状の形状としてもよい。保護膜
17上には配向膜19を形成した。ガラス基板1に対向する
ガラス基板2上には、対向電極3及び配向膜9が形成さ
れている。これらの基板1及び2上の間に液晶層18を挟
み、本実施例のアクティブマトリクス型表示装置が完成
する。
以上の構成を有するアクティブマトリクス型表示装置
に於いて、TFT31が不良となったり、ソースバス配線23
と絵素電極41との間に弱いリーク電流が発生した場合に
は、絵素欠陥が生じる。このような場合には、次のよう
にして修正が行われる。まず、第2A図に破線で示すソー
スバス配線23と導電層34との重畳領域61(第2B図の矢印
65で示す部分)、及び導電層34と導電片35との重畳領域
62(第2B図の矢印64で示す部分)に光エネルギーを照射
する。これにより、ソースバス配線23と導電層34と導電
片35とは電気的に接続される。導電片35と絵素電極41と
は電気的に接続されているので、絵素電極41はソースバ
ス配線23に電気的に接続されることになる。本実施例で
は光エネルギーとして、YAGレーザ光(波長1064nm)を
用いた。レーザ光は基板1及び2の何れの基板から照射
してもよいが、基板2には遮光膜が形成されている場合
が多く、その場合には基板1側から照射する。本実施例
でも基板1側から照射した。
以上のようにしてソースバス配線23に直接接続された
絵素電極41(修正絵素電極)には、ソースバス配線23の
信号が常に印加されるため、修正絵素電極は正常には機
能することはできない。しかし、修正絵素電極によって
表示される絵素は、ソースバス配線23に印加される信号
の実効値に相当する表示を行うので、この絵素は完全な
輝点又は黒点となることはなく、ソースバス配線23に沿
って並ぶ絵素の平均的な明るさの表示を行うことにな
る。従って、この絵素は、きわめて判別し難い絵素欠陥
となる。
上述のようにレーザ光照射を行っても、導電層34とソ
ースバス配線23との重畳部、及び導電層34と導電片35と
の重畳部の上には保護膜17が形成されているので、溶融
した金属等が表示媒体である液晶層18に混入することも
なく、表示には影響しない。
第4A図〜第4C図に本発明の表示装置に用いられるアク
ティブマトリクス基板の他の実施例を示す。第4A図の基
板では、ソースバス配線23に突出部23aが設けられ、導
電層34はこの突出部23aに重畳されている。他の導電片3
5等の構成は第1図のそれと同様である。
第1図の実施例では導電層34及び導電片35はTFT31か
ら離れた位置に設けられているが、ソースバス配線23に
近接する位置であれば何れの位置に設けてもよい。第4B
図はTFT31近傍に導電層34を形成した例を示している。
第4C図の実施例では、ソースバス配線23から分岐する
ソースバス支線23bが形成されている。導電層34はソー
スバス配線23に並行して形成され、ソースバス支線23b
に重畳されている。
第4A図〜第4C図の何れの基板を用いた表示装置に於い
ても、第1図の実施例と同様にして、絵素欠陥が修正さ
れる。尚、図示していないが、導電層34及び導電片35等
を、第4A図〜第4C図に示すソースバス配線23とは絵素電
極41を挟んで反対側のソースバス配線23に設けた構成と
することもできる。
第5A図及び第5B図に、本発明の表示装置に用いられる
アクティブマトリクス基板の他の実施例を示す。前述の
第1図及び第4A図〜第4C図のアクティブマトリクス基板
では、導電層34とソースバス配線23との間には、ゲート
絶縁膜11が存在するのみなので、ソースバス配線23と導
電層34との間、及び導電層34と導電片35との間が自然に
短絡してしまうことがある。この点を解消したのが第5A
図及び第5B図に示すアクティブマトリクス基板である。
第5A図に示す基板の導電層34は、該導電層34に重畳され
ている絵素電極41に接続されたゲートバス配線に隣接す
るゲートバス配線21に接続されて形成されている。ゲー
トバス配線21上には、ゲートバス配線21の絶縁を確実に
するため、しばしば陽極酸化膜が形成される。本実施例
のように、導電層34をゲートバス配線21に接続して形成
することにより、導電層34上にも陽極酸化膜を形成する
ことが可能となる。導電層34上に陽極酸化膜が形成され
ていると、ソースバス配線23と導電層34との間、及び導
電層34と導電片35との間の短絡が防止される。
第5B図の基板では、導電層34及び導電片35は、TFT31
とは反対側の角に設けられている。従って、本実施例で
は導電層34は該導電層34に重畳される絵素電極に接続さ
れたソースバス配線に隣接するソースバス配線23に重畳
されている。
第5A図及び第5B図の基板を用いた表示装置に於て絵素
欠陥が生じた場合には、前述の第1図の実施例と同様に
して、導電層34とソースバス配線23との間、及び導電層
34と導電片35との間が接続される。更に、これらの基板
では第5A図及び第5B図に破線で示す領域63に光エネルギ
ーが照射され、導電層34とゲートバス配線21との間が切
断される。以上のようにして光エネルギー照射による接
続と切断とを行うことにより、絵素電極41はソースバス
配線23に直接接続される。尚、このような修正を行う
と、第5A図の基板では、第1図の基板と同様に、絵素電
極41はTFT31を介して接続されていたソースバス配線23
に直接接続されるが、第5B図の基板では、絵素電極41は
TFT31を介して接続されいたソースバス配線23に隣接す
るソースバス配線23に接続されることになる。
第6図に本発明の表示装置に用いられるアクティブマ
トリクス基板の他の実施例を示す。本実施例では、導電
層34は、互いに隣接する絵素電極41a及び41b、並びにソ
ースバス配線23の下方に形成されている。本実施例では
導電層34は絵素電極2個に対して1個の割合で設けられ
ている。導電層34の両端部上にはゲート絶縁膜11を挟ん
で導電片35a及び35bが形成されている。絵素電極41a及
び41bは、それぞれ導電片35a及び35b上に直接重畳され
ている。また、導電層34は、該導電層34上方に重畳され
た絵素電極41a及び41bに接続されているゲートバス配線
に隣接するゲートバス配線21に電気的に接続されて形成
されている。導電層34をゲートバス配線21に接続して形
成したことにより、導電層34上には陽極酸化膜を形成す
ることができる。
本実施例の基板を用いた表示装置に於て、絵素電極41
a又は1bに絵素欠陥が発生した場合には、まず、ソース
バス配線23と導電層34との重畳部にレーザ光が照射され
る。次に、絵素電極41aに絵素欠陥が生じている場合に
は導電層34と導電片35aとの重畳部に、絵素電極41bに絵
素欠陥が生じている場合には導電層34と導電片35bとの
重畳部に、レーザ光が照射される。更に、第6図の破線
で示す領域63にレーザ光照射を行い、導電層34とゲート
バス配線21との電気的接続が絶たれる。以上の修正によ
り、絵素欠陥が生じている絵素電極41a又は41bは、ソー
スバス配線23に直接接続されることになる。尚、上記に
於て絵素電極41a及び41bの両方に絵素欠陥が生じた場合
には、絵素電極41a及び41bの両方をソースバス配線23に
直接接続することにより、何れの絵素欠陥も修正され
る。また、本実施例では導電層34をゲートバス配線21に
接続した構成を示したが、導電層34をゲートバス配線21
に接続しない構成としてもよい。
第1図の構成は、第7図に示すように、付加容量42を
有するアクティブマトリクス型表示装置にも適用でき
る。第7図の表示装置は、前述の第4B図に示す実施例に
付加容量42を設けたものである。付加容量42は、基板1
上にゲートバス配線21と平行に設けられた付加容量用電
極24と、絵素電極41との重畳部(斜線部)に形成されて
いる。第7図の表示装置に於いても前述の第1図の実施
例と同様に絵素欠陥を修正することができる。導電層34
及び導電片35並びにソースバス配線23の構成は、前述の
第1図、第4A図、及び第4C図に示すものとすることもで
きる。更に、第7図に於て、導電層34及び導電片35は、
第5A図、第5B図、及び第6図に示す構成とすることもで
きる。導電層34及び導電片35をこれらの図に示す構成と
する場合には、導電層34はゲートバス配線21ではなく付
加容量用電極24に電気的に接続される。一例として、導
電層34及び導電片35を第6図に示す構成とした場合を第
9図に示した。第9図のアクティブマトリクス基板で
は、導電層34は付加容量用電極24に接続されて形成され
ている。付加容量用電極24上にも陽極酸化膜がしばしば
形成される。従って、導電層34を付加容量用電極24に接
続することにより、導電層34上にも陽極酸化膜が形成さ
れ得る。
更に、本発明は第8図の構成を有するアクティブマト
リクス型表示装置にも適用することができる。この表示
装置は、第7図の表示装置に於いて、付加容量42の占め
る部分による開口部の面積の減少を抑えたものである。
即ち、この表示装置では、ゲートバス配線21の幅を広
げ、絵素電極41の一部と重畳されている。この構成で
は、隣接する非選択状態のゲートバス配線21を付加容量
用電極として用いることができる。しかも、第7図のよ
うにゲートバス配線21と付加容量用電極24との間に隙間
が存在しないので、開口部の面積の減少を抑えることが
できる。この表示装置に於いても、第1図の実施例と同
様に絵素欠陥が修正される。本実施例に於いても、導電
層34及び導電片35並びにソースバス配線23の構成は、前
述の第1図、第4A図、及び第4C図に示すものとすること
もできる。更に、第8図に於て、導電層34及び導電片35
は、第5A図、第5B図、及び第6図に示す構成とすること
もできる。一例として、第8図の導電層34及び導電片35
を、第6図に示す構成とした基板を第10図に示した。
上記の実施例では、TFT31のゲート電極が下に、ソー
ス電極及びドレイン電極が上に形成されている例を示し
たが、ゲート電極が上に、ソース電極及びドレイン電極
が下に形成されたタイプのTFTを用いることもできる。
また、TFT31をゲートバス支線22上に形成したが、TFT31
をゲートバス配線21上に形成し、ソースバス配線23から
の支線をソース電極に接続した構成としてもよい。
また、上記の実施例では何れもスイッチング素子とし
てTFTを用いたが、TFT以外の例えばMIM素子、MOSトラン
ジスタ素子、ダイオード、バリスタ等を用いてもよい。
(発明の効果) 本発明のアクティブマトリクス型表示装置では、信号
線と導電層との間および絵素電極と導電層との間の2箇
所で絶縁しているため、初期状態のとき、その一方が非
絶縁状態となっていても、信号線と絵素電極との間を確
実に絶縁したままにできる。よって、絵素欠陥を容易に
検出することができる表示装置の状態で、該絵素欠陥を
目立たないように修正することができる。従って、本発
明によれば、高い歩留りで表示装置を生産することがで
き、表示装置のコスト低下に寄与することができる。
【図面の簡単な説明】
第1図は本発明の一実施例のアクティブマトリクス型表
示装置に用いられるアクティブマトリクス基板の平面
図、第2A図は第1図の導電層近傍の拡大平面図、第2B図
は第1図のII-II線に沿った断面図、第3図は第1図の
基板を用いた表示装置の第1図に於けるIII-III線に沿
った断面図、第4A図〜第4C図、第5A図〜第5B図、及び第
6図は本発明の表示装置に用いられる基板の他の実施例
の平面図、第7図及び第8図はそれぞれ本発明の表示装
置を構成する付加容量用電極を有する基板の他の実施例
の平面図、第9図及び第10図はそれぞれ本発明の表示装
置を構成する付加容量用電極を有する基板の更に他の実
施例の平面図、第11図は走査線及び信号線に印加される
信号と絵素電極の電圧との関係を示す図、第12図は従来
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板の平面図である。 1,2……ガラス基板、3……対向電極、9,19……配向
膜、11……ゲート絶縁膜、12……チャネル層、13……エ
ッチングストッパ層、14……コンタクト層、18……液晶
層、21……ゲートバス配線、22……ゲートバス支線、23
……ソースバス配線、24……付加容量用電極、25……ゲ
ート電極、31……TFT、32……ソース電極、33……ドレ
イン電極、34……導電層、35,35a,35b……導電片、41,4
1a,41b……絵素電極、42……付加容量。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加藤 博章 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 矢野 耕三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 藤木 裕 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 平2−124538(JP,A) 特開 昭59−101693(JP,A)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】少なくとも一方が透光性を有する一対の絶
    縁性基板と、該一対の基板の何れか一方の基板上に縦横
    に配線された走査線及び信号線と、該走査線及び該信号
    線とにスイッチング素子を介して接続された絵素電極
    と、を備えたアクティブマトリクス型表示装置であっ
    て、 該絵素電極の下方と該当する該信号線の下方とにわた
    り、該信号線及び該絵素電極の各々に対して一部を重畳
    して設けられた導電層と、 該導電層と、該信号線及び該絵素電極との間に設けら
    れ、該導電層と該信号線とを絶縁し、かつ、該導電層と
    該絵素電極とを絶縁する絶縁膜と、 該絵素電極と該絶縁膜との間に形成され、該絵素電極に
    電気的に接続された導電片と、 を備えたアクティブマトリクス型表示装置。
  2. 【請求項2】少なくとも一方が透光性を有する一対の絶
    縁性基板と、該一対の基板の何れか一方の基板上に縦横
    に配線された走査線及び信号線と、該走査線及び該信号
    線とにスイッチング素子を介して接続された絵素電極と
    を備えたアクティブマトリクス型表示装置であって、 該信号線を挟む一対の絵素電極における一方の下方と他
    方の下方とにわたり、該信号線及び該一対の絵素電極の
    各々に対して一部を重畳して設けられた導電層と、 該導電層と、該信号線及び該一対の絵素電極との間に設
    けられ、該導電層と該信号線とを絶縁し、かつ、該導電
    層と各絵素電極とを絶縁する絶縁膜と、 該一対の絵素電極の各々と該絶縁膜との間に形成され、
    各絵素電極に電気的に接続された一対の導電片と、 を備えたアクティブマトリクス型表示装置。
  3. 【請求項3】前記導電層が、前記絵素電極に接続された
    前記走査線に隣接する走査線に電気的に接続され、該導
    電層上には陽極酸化膜が形成されている、請求項1又は
    2に記載のアクティブマトリクス型表示装置。
  4. 【請求項4】前記絵素電極に前記絶縁膜を挟んで対向す
    る付加容量用電極を更に備え、前記導電層が、該付加容
    量用電極に電気的に接続され、該導電層上には陽極酸化
    膜が形成されている、請求項1又は2に記載のアクティ
    ブマトリクス型表示装置。
JP12178890A 1990-05-11 1990-05-11 アクティブマトリクス型表示装置 Expired - Lifetime JPH0820646B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP12178890A JPH0820646B2 (ja) 1990-05-11 1990-05-11 アクティブマトリクス型表示装置
US07/656,845 US5335102A (en) 1990-05-11 1991-02-19 Liquid crystal display element and method for treating defective pixels therein
DE69122162T DE69122162T2 (de) 1990-05-11 1991-02-19 Anzeigevorrichtung mit aktiver Matrix und Methode zu ihrer Herstellung
EP91301303A EP0456338B1 (en) 1990-05-11 1991-02-19 An active matrix display device and a method of manufacturing the same
EP96200206A EP0717303B1 (en) 1990-05-11 1991-02-19 An active matrix display device, a method of manufacturing the same and a method to treat defective pixels
DE69133246T DE69133246T2 (de) 1990-05-11 1991-02-19 Anzeigevorrichtung mit aktiver Matrix , Verfahren zu ihrer Herstellung und Verfahren zur Behandlung defekter Pixel
KR1019910005675A KR0149447B1 (ko) 1990-05-11 1991-04-09 액티브매트릭스표시장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12178890A JPH0820646B2 (ja) 1990-05-11 1990-05-11 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JPH0416930A JPH0416930A (ja) 1992-01-21
JPH0820646B2 true JPH0820646B2 (ja) 1996-03-04

Family

ID=14819911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12178890A Expired - Lifetime JPH0820646B2 (ja) 1990-05-11 1990-05-11 アクティブマトリクス型表示装置

Country Status (1)

Country Link
JP (1) JPH0820646B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
JP2669954B2 (ja) * 1991-05-08 1997-10-29 シャープ株式会社 アクティブマトリクス表示装置
WO1996007122A1 (fr) * 1994-08-30 1996-03-07 Hitachi, Ltd. Procede pour la production d'un dispositif d'affichage a cristaux liquide du type a matrice active
JP4497641B2 (ja) * 2000-03-29 2010-07-07 シャープ株式会社 液晶表示装置及びその欠陥修復方法
WO2002065203A1 (fr) * 2001-02-15 2002-08-22 Matsushita Electric Industrial Co., Ltd. Affichage a cristaux liquides et procede de reparation de celui-ci
JP2004054069A (ja) 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
JP2007003709A (ja) * 2005-06-22 2007-01-11 Sharp Corp アクティブマトリクス基板、表示装置およびその欠陥修正方法
TWI344025B (en) 2006-10-11 2011-06-21 Chunghwa Picture Tubes Ltd Pixel structure and repair method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101693A (ja) * 1982-12-02 1984-06-12 セイコーエプソン株式会社 アクティブマトリクス液晶表示装置の画像欠陥救済方法
JPH02124538A (ja) * 1988-11-02 1990-05-11 Fujitsu Ltd アクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
JPH0416930A (ja) 1992-01-21

Similar Documents

Publication Publication Date Title
EP0456338B1 (en) An active matrix display device and a method of manufacturing the same
US5164851A (en) Active matrix display device having spare switching elements connectable to divisional subpixel electrodes
US5517341A (en) Liquid crystal display with TFT and capacitor electrodes with redundant connection
KR0175723B1 (ko) 액티브 매트릭스 표시장치
JP2669954B2 (ja) アクティブマトリクス表示装置
GB2275809A (en) Liquid crystal display
JPH05203994A (ja) 液晶表示装置
US6191832B1 (en) Active matrix display device and methods for correcting defect thereof
JP2698239B2 (ja) アクティブマトリクス表示装置の線欠陥修正方法
JPH0820646B2 (ja) アクティブマトリクス型表示装置
US5508591A (en) Active matrix display device
JPH0830826B2 (ja) アクティブマトリクス型表示装置の製造方法
JPH07122720B2 (ja) アクティブマトリクス型表示装置
JP2760459B2 (ja) アクティブマトリクス型基板
JP2654259B2 (ja) アクティブマトリクス表示装置
JP2654258B2 (ja) アクティブマトリクス表示装置
JP2803677B2 (ja) 液晶表示装置
JPH0358024A (ja) 液晶表示装置
JPH07122719B2 (ja) アクティブマトリクス型表示装置
JP2589867B2 (ja) アクティブマトリクス表示装置
JPH06289426A (ja) アクティブマトリクス表示装置の修正方法
JPH0786619B2 (ja) アクティブマトリクス表示装置
JP2514720B2 (ja) アクティブマトリクス表示装置
JP2664811B2 (ja) アクティブマトリクス表示装置
JPH0534719A (ja) アクテイブマトリクス表示装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110304

Year of fee payment: 15