JPH0358024A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業上の利用分野〕 本発明は、液晶表示装置、特に、薄膜１・ランジスタ等
を使用したアクテ冫ブ・マトリクス方式の液晶表示装置
に関する． 〔従来の技術〕 アクティブ・マトリックス方式の液晶表示装置は、マト
リクス状に配列された複数の画素電極の各々に対応して
非線形素子（スイッチング素子）を設けたものである。 各画素における液晶は理論的には常時闘動（デューテイ
比１．０）されているので、時分割駆動方式を採用して
いる、いわゆる単純マトリクス方式と比べてアクティブ
方式はコントラストが良く、特にカラーでは欠かせない
技術となりつつある。スイッチング素子として代表的な
ものとしては薄膜トランジスタ（Ｔ　Ｐ　Ｔ）がある。 液晶表示装置の液晶表示部（液晶表示パネル）は、カラ
ーフィルタ、カラーフィルタの保護膜，共通透明画素電
極、配向膜が順次設けられた上部透明ガラス基板と、薄
膜トランジスタおよび透明画素電極、薄膜トランジスタ
の保護膜、配向膜が順次設けられた下部透明ガラス基板
と，両基板の各配向膜の間に封入された液晶と、該液晶
の封止部材（シール部材）等によって構成されている。 なお、ＴＰＴを使用したアクティブ・マトリクス液晶表
示装置は、例えば「冗長構或を採用した１２．５型アク
ティブ・マトリクス方式カラー液晶ディスプレイ」、日
経エレクトロニクス、１９３〜２１０頁、ｌ９８６年１
２月ｌ５日、日経マグロウヒル社発行、で知られている
。 〔発明が解決しようとする課題〕 第１１図は、従来技術を説明するための図で、液晶表示
部の端部の断面図である。ＳＵＢ２は上部透明ガラス基
板、ＦＩＬはカラーフィルタ、ＰＳｖ２はカラーフィル
タの保護膜、ＩＴＯ２は共通透明画ｉＡ電極、ＳＵＢＩ
は下部透明ガラス基板、ＤＴは引出し端子、ＳＩＬはＩ
Ｔ○２と引出し端子ＤＴとを接続するための銀ペースト
材（導電ぺ一スト材）、ＬＣは液晶、ＳＬはシール材、
Ｐ○Ｌ１、ＰＯＬ２は偏光板である。従来は、引出し端
子ＤＴは不透明なＣｒの２層で構成されているので、下
部透明ガラス基板ＳＵＢＩ側（すなわち、矢印Ａ方向）
から銀ペースト材ＳＩＬと引出し端子ＤＴとの接続状態
が見えず，銀ペーストＳＩＬの位置ずれ、付け忘れが生
じ、導通不良が生じる問題があった．また、上部透明ガ
ラス基板ＳＵＢ２側（すなわち、矢印Ｂ方向）から銀ペ
ースト材ＳＩＬと共通透明画素電極ＩＴＯ２との接続状
態を見る場合は、両者間にはカラーフィルタＦＩＬと保
護膜ＰＳＶ２が存在するが、これらは透明度は低いが透
けて見えるので、接続状態は見える。 しかし、カラーフィルタＦＩＬの代わりにＣｒ等から或
るＴＰＴへの遮光のためのブラックマトリックスが設け
られる場合があり、この場合は接続状態が見えないので
、やはり銀ペーストＳＬの位置ずれ、付け忘れが生じ、
導通不良が生じる．本発明の目的は、上下透明基板に設
けられた両導電膜を接続する導電体の接続状態，位置を
見ることができる液晶表示装置を提供することにある。 本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。 〔問題点を解決するための手段〕 上記目的を達或するため、本発明の液晶表示装置は、第
１の透明基板上に設けられた第１の導電膜と、第２の透
明基板上に設けられた第２の導電膜とを具備し，上記第
１の透明基板と上記第２の透明基板とはそれぞれ上記両
導電膜が設けられた面を向かい合わせ所定の間隔を隔て
て重ね合わせられ、上記両導電膜は上記両基板間に設け
られた導電体により接続され、かつ上記導電体と上記第
１の導電膜、上記第２の導電膜の少なくとも一方とが透
明導電膜により接続されていることを特徴とする． また、本発明の液晶表示装置は、第１の透明基板上に設
けられた第１の導電膜と、第２の透明基板上に設けられ
た第２の導電膜とを具備し，上記第１の透明基板と上記
第２の透明基板とはそれぞれ上記両導電膜が設けられた
面を向かい合わせ所定の間隔を隔てて重ね合わせられ、
上記両導電膜は上記両基板間に設けられた導電体により
接続され、かつ上記導電体と上記第１の透明基板、上記
第２の透明基板の少なくとも一方との間に存在する不透
明膜に開口が設けられていることを特徴とする． 〔作用〕 本発明では、両導電膜を接続するための導電体と透明基
板との間に透明導電膜を設けたので，透明基板の外側か
ら導電体の接続状態、位置を見ることができる． また、導電体と透明基板との間に存在する不透明膜に開
口を設けたので、透明基板の外側から導電体の接続状態
、位置を見ることができる。 さらに図を用いて、本発明の構戒例，作用を説明する。 第１図（Ａ）は、本発明の第１の構或例を示す液晶表示
部の断面図、第１図（Ｂ）は、第１図（Ａ）の部分平面
図、第１図（Ｃ）は、本発明の第２の構或例を示す液晶
表示部の平面図である。 第１図（Ａ）、（Ｂ）に示すように、本発明では、導電
体ＳＩＬと引出し端子ＤＴとが透明導電膜ＴＥにより接
続されているので、下部透明ガラス基板ＳＵＢＩの外側
から導電体ＳＩＬの接続状態、位置を見ることができる
。 第１図（Ｃ）に示すように、表示領域ＤＲの外側を遮光
膜ＢＭにより遮光する場合、上部透明ガラス基板ＳＵＢ
２と導電体ＳＩＬとの閏の不透明膜ＢＭに開口ＯＰを設
けたので，上部透明ガラス基板ＳＵＢ２の外側から導電
体ＳＩＬの接続状態、位置を見ることができる。 〔実施例〕 以下、本発明の構成について，アクティブ・マトリクス
方式のカラー液晶表示装置に本発明を適用した実施例と
ともに説明する。 なお，実施例を説明するための企図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第２Ａ図は本発明が適用されるアクティブ・マトリクス
方式カラー液晶表示装置の一画素とその周辺を示す平面
図であり、第２Ｂ図は第２Ａ図の１１Ｂ−ｎＢ切断線に
おける断面と表示パネルのシール部付近の断面を示す図
であり、第２Ｃ図は第２Ａ図の■Ｃ一■Ｃ切断線におけ
る断面図である。 また，第３図（要部平面図）には、第２Ａ図に示す画素
を複数配置したときの平面図を示す。 《画素配置》 第２Ａ図に示すように、各画素は、隣接する２本の走査
信号線（ゲート信号線又は水平信号線）ＧＬと、隣接す
る２本の映像信号線（ドレイン信号線又は垂直信号線）
ＤＬとの交差領域内（４本の信号線で囲まれた領域内）
に配置されている。各画素は薄膜トランジスタＴＰＴ，
画素電極ＩＴＯ１及び付加容量Ｃ　ａｄｄを含む。走査
信号線ＯＬは、列方向に延在し、行方向に複数本配置さ
れている，映像信号線ＤＬは、行方向に延在し、列方向
に複数本配置されている。 《パネル断面全体構造》 第２Ｂ図に示すように、液晶層ＬＣを基準に下部透明ガ
ラス基板ＳＵＢＩ側には薄膜トランジスタＴＰＴ及び透
明画素電極ＩＴＯ１が形成され、上部透明ガラス基板Ｓ
ＵＢ２側には，カラーフィルタＦＩＬ、遮光用ブラック
マトリクスパターンＢＭが形威されている．下部透明ガ
ラス基板ＳＵＢｌ側は、例えば．　１．１　［ｍｍ］程
度の厚さで構威されている。 第２Ｂ図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板ＳＵＢＩ及びＳＵＢ２の左側縁部
分で外部引出配線の存在する部分の断面を示している。 右側は、透明ガラス基板ＳＵＢ１及びＳＵＢ２の右側縁
部分で外部引出配線の存在しない部分の断面を示してい
る。 第２Ｂ図の左側、右側の夫々に示すシール材ＳＬは、液
晶ＬＣを封止するように構威されており、液晶封入口（
図示していない）を除く透明ガラス基板ＳＵＢＩ及びＳ
ＵＢ２の縁周囲全体に沿って形成されている．シール材
ＳＬは、例えば、エポキシ樹脂で形威されている。 前記上部透明ガラス基板ＳｔＪＢＺ側の共通透明画素電
極ＩＴＯ２は、少なくとも一個所において、銀ペースト
材ＳＩＬによって、下部透明ガラス基ＩｓＵＢＩ側に形
威された外部引出配線に接続されている．この外部引出
配線は、前述したゲーＩ・電極ＧＴ、ソース電極ＳＤ１
、ドレイン電極ＳＤ２の夫々と同一製造工程で形成され
る。 配向＠ＯＲＩ１及びＯＲＩ２、透明画素電極ＩＴＯ，共
通透明画素電極ＩＴＯ、保護膜ＰＳＶＩ及びＰＳＶ２．
絶縁膜ＧＩの夫々の層は、シール材ＳＬの内側に形威さ
れる．偏光板ＰＯＬは、下部透明ガラス基板ＳＵＢＩ、
上部透明ガラス基板ＳｔＪＢ２の夫々の外側の表面に形
或されている。 液晶ＬＣは，液晶分子の向きを設定する下部配向ＩＩＯ
ＲＩＩ及び上部配向膜○ＲＩ２の間に封入され、シール
部ＳＬよってシールされている。 下部配向膜○ＲＩＩは、下部透明ガラス基板ＳＵＢｌ側
の保護膜ＰＳＶＩの上部に形成される。 上部透明ガラス基板ＳＵＢ２の内側（液晶側）の表面に
は、遮光膜ＢＭ．カラーフィルタＦＩＬ、保護膜ＰＳＶ
２、共通透明画素電極（ＣＯＭ）ＩＴＯ２及び上部配向
膜ＯＲＩ２が順次積層して設けられている． この液晶表示装置は，下部透明ガラス基板ＳＵＢｌ側、
上部透明ガラス基板ＳＵＢ２側の夫々の層を別々に形成
し、その後、上下透明ガラス基板ＳＵＢＩ及びＳＵＢ２
を重ね合せ，両者間に液晶ＬＣを封入することによって
組み立てられる．下部透明ガラス基板ＳＯＢｌ上に設け
られた引出し端子ＤＴの銀ペーストＳＩＬとの接続部が
除去され、その部分に透明導電ＩＩＴＥが設けられ、こ
の透明導電膜ＴＥを介して銀ペーストＳＩＬと引出し端
子ＤＴとが接続されている．従って、下部透明ガラス基
板ＳＵＢ１の外僻から銀ペーストＳＩＬの接続状態、位
置を目視によりＩｌＩ察できる．引出し端子ＤＴは２層
のＣｒ膜ｇ１、ｄ１から構威されているが、透明導電膜
ＴＥが断切れしないように２１ｌのＣａｒ膜ｇｌ、ｄ１
には図示のように段が付けられている． また、銀ペーストＳＩＬと上部透明ガラス基板ＳＵＢ２
との間に存在する遮光膜ＢＭに開口ｏＰが設けられてい
るので、上部透明ガラス基板ＳＵＢ２の外側から銀ペー
ストＳＩＬの接続状態、位置を目視によりＲ察できる。 開口○Ｐのパターンは、遮光膜ＢＭを全面スパッタした
後、バターニングするとき同時に形或する．第２Ｃ図は
、遮光膜ＢＭに設けた開口ＯＰを示す平面図である．こ
のように、銀ペーストＳＩＬの塗布時に銀ペーストＳＩ
Ｌの接続状態，位置を確認できるので、銀ペーストＳＩ
Ｌの位置ずれや付け忘れを防止でき、銀ペーストＳＩＬ
の塗布径を管理でき、歩留りを向上でき、塗布工程時間
を短縮できる。また、銀ペーストＳＩＬの塗布状態を製
品の状態で確認できる． 《薄膜トランジスタＴＦＴ＞ 薄膜トランジスタＴＰＴは、ゲート電極ＧＴに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり，バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタＴＰＴは、画素内において３
つ（複数）に分割され、薄膜トランジスタ（分割薄膜ト
ランジスタ）Ｔ　Ｆ　Ｔ　１、ＴＦＴ２及びＴＦＴ３で
構成されている．薄膜トランジスタＴＰＴＩ〜ＴＦＴ３
の夫々は、実質的に同一サイズ（チャンネル長と幅が同
じ）で構成されている。 この分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々は、主に、ゲート電極ＧＴ、ゲート絶縁ｌｌｌＧＩ
，ｉ型（真性、ｊ．ｎｔｒｉｎｇｉｃ、導電型決定不純
物がドープされていない）非品質Ｓｉ半導体層Ａｓ、一
対のソース電極ＳＤＩ及びドレイン電極ＳＤ２で構成さ
れている。なお、ソース・ドレインは本来その間のバイ
アス極性によって決まり、本表示装置の回路ではその極
性は動作中反転するので、ソース・ドレインは動作中入
れ替わると理解されたい。しかし以下の説明でも、便宜
上一方をソース、他方をドレインと固定して表現する。 《ゲート電極ＧＴ＞ ゲート電極ＧＴは、第４図（第２Ａ図の層ｇ１、ｇ２及
びＡＳのみを描いた平面図）に詳細に示すように、走査
信号線ＯＬから垂直方向（第２Ａ図及び第４図において
上方向）に突出する形状で構威されている（丁字形状に
分岐されている）．ゲート電極ＧＴは、薄膜トランジス
タＴＰＴ１〜ＴＦＴ３の夫々の形或領域まで突出するよ
うに構威されている．薄膜トランジスタＴＰＴ１〜ＴＦ
Ｔ３の夫々のゲート電極ＧＴは，一体に（共通ゲート電
極として）構威されており、走査信号ＩＩＩＡＧＬに連
続して形或されている．ゲート電極ＧＴは、薄膜トラン
ジスタＴＰＴの形或領域において大きい段差を作らない
ように、単層の第工導電膜ｇｌで構成する．第１導電膜
ｇ１は、例えばスパッタで形威されたクロム（Ｃｒ）膜
を用い、１０００［Ａ　］程度の膜厚で形戒する。 このゲート電極ＧＴは、第２Ａ図、第２Ｂ図及び第４図
に示されているように、半導体層Ａｓを完全に覆うよう
（下方からみて）それより太き目に形成される。従って
、基板ＳＵＢＩの下方に蛍光灯等のバックライトＢＬを
取付けた場合、この不透明のＣｒゲート電極ＧＴが影と
なって，半導体層Ａｓにはバックライト光が当たらず、
光照射による導電現象すなわちＴＰＴのオフ特性劣化は
起きにくくなる。なお、ゲート電極ＧＴの本来の大きさ
は、ソース・ドレイン電極ＳＤＩとＳＤＺ間をまたがる
に最低限必要な（ゲート電極とソース・ドレイン電極の
位置合わせ余裕分も含めて）幅を持ち、チャンネル＠Ｗ
を決めるその奥行き長さはソース・ドレイン電極間の距
１ｌ（チャンネル長）Ｌとの比、即ち相互コンダクタン
スｇｌを決定するファクタＷ／Ｌをいくつにするかによ
って決められる． 本実施例におけるゲート電極の大きさは勿論、上述した
本来の大きさよりも大きくされる．ゲート電極ＧＴのゲ
ート及び遮光の機能面からだけで考えれば，ゲート電極
及びその配線ＧＬは単一の層で一体に形成しても良く、
この場合不透明導電材料としてＳｉを含有させたＡｌ、
純Ａｌ．及びＰｄを含有させたＡｌ等を選ぶことができ
る．《走査信号線ＧＬ＞ 前記走査信号腺ＧＬは、第１導電ｗＡｇ１及びその上部
に設けられた第２導電１ｇｇ２からなる複合膜で構威さ
れている．この走査信号線ＧＬの第工導電膜ｇｌは、前
記ゲート電極ＧＴの第１導？！膜ｇ１と同一製造工程で
形威され，かつ一体に構或されている．第２導電膜ｇ２
は、例えば、スパッタで形威されたアルミニウム（Ａ　
！　）ｌを用い、２０００〜４ＧＱＯＣＡ１程度の膜厚
で形或する。第２導電膜ｇ２は、走査信号ＩＧＬの抵抗
値を低減し、信号伝達速度の高速化（画素の情報の書込
特性向上）を図ることができるように構威されている。 また，走査信号線ＧＬは、第１導電膜ｇ１の幅寸法に比
べて第２導電膜ｇ２の幅寸法を小さく構成している．す
なわち、走査信号線ＧＬは、その側壁の段差形状がゆる
やかになっている。 《ゲート絶縁膜ＧＩ） 絶縁膜ＧＩは、薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々のゲート絶縁膜として使用される，絶縁膜Ｇｌは、
ゲート電極ＧＴ及び走査信号線ＧＬの上層に形威されて
いる．絶縁膜ＧＩは、例えば、プラズマＣＶＤで形威さ
れた窒化珪素膜を用い、３０００Ｃ人］程度の膜厚で形
或する．《半導体層ＡＳ＞ ｉ型半導体層ＡＳは、第４図に示すように、複数に分割
された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の夫々のチ
ャネル形成領域として使用される．ｉ型半導体層Ａｓは
、アモーファスシリコン膜又は多結晶シリコン膜で形成
し、約１８００［Ａ　］程度の膜厚で形或する． このｉ型半導体層ＡＳは、供給ガスの戒分を変えてＳｉ
，Ｎ，ゲート絶縁膜ＧＩの形或に連続して、同じプラズ
マＣＶＤ装置で，しかもその装置から外部に露出するこ
となく形威される．＊た、オーミックコンタクト用のＰ
をドープしたＮゝ層ｄｏ（第２Ｂ図）も同様に連続して
約４００［人コの厚さに形威される．しかる後下側基板
ＳＵＢ１はＣｖＤ装置から外に取り出され、写真処理技
術により、Ｎ＋層ｄＯ及びｉ層Ａｓは第２Ａ図、第２Ｂ
図及び第４図に示すように独立した島にバターニングさ
れる． ｉ型半導体層ＡＳは、第２Ａ図及び第４図に詳細に示す
ように，走査信号線ＧＬと映像信号線ＤＬとの交差部（
クロスオーバ部）の両者間にも設けられている．この交
差部ｉ型半導体層Ａｓは、交差部における走査信号線Ｏ
Ｌと映像信号線ＤＬとの短絡を低減するように構成され
ている．《ソース・ドレイン電極ＳＤＩ、ＳＤ２＞複数
に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の夫
々のソース電極ＳＤＬとドレイン電極ＳＤ２とは，第２
Ａ図、第２Ｂ図及び第５図（第２Ａ図の層ｄ１〜ｄ３の
みを描いた平面図）で詳細に示すように、半導体層Ａｓ
上に夫々離隔して設けられている． ソース電極ＳＤ１、ドレイン電極ＳＤ２の夫々は、Ｎゝ
型半導体層ｄＯに接触する下層側から、第１導電膜ｄ王
，第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせて
構威されている。ソース電極ＳＤＩの第１導電膜ｄ１、
第２導電膜ｄ２及び第３導電膜ｄ３は、ドレイン電極Ｓ
Ｄ２の夫々と同一製造工程で形威される。 第１導電膜ｄ１は、スパッタで形或したクロム膜を用い
、５００〜１０００［λ］の膜厚（本実施例では、６０
０［：Ａ］程度の膜厚）で形成する。クロム膜は、膜厚
を厚く形威するとストレスが大きくなるので、２０００
［Ａ］程度の膜厚を越えない範囲で形或する。 クロム膜は、Ｎ４″型半導体層ｄｏとの接触が良好であ
る。クロム膜は、後述する第２導電膜ｄ２のアルミニウ
ムがＮ＋型半導体層ｄｏに拡散することを防止する、所
謂パリ７層を構或する。第１導電膜ｄ１としては、クロ
ム膜の他に、高融点金属（Ｍｏ，Ｔｉ，Ｔａ＋Ｗ）膜、
高融点金属シリサイド（ＭｏＳｉ，，ＴｉＳｉ，，Ｔａ
Ｓｉ，，ＷＳｉ，）膜で形或してもよい． 第１導電膜ｄ１を写真処理でバターニングした後、同じ
写真処理用マスクで或１よ第１導電膜ｄ１をマスクとし
てＮ“層ｄｏが除去される。つまり，ｉ層ＡＳ上に残っ
ていたＮ＋層ｄＯは第１導電膜ｄ１以外の部分がセルフ
ァラインで除去される．このとき、Ｎ＋層ｄｏはその厚
さ分は全て除去されるようエッチされるのでｉ　，１１
７ｉ！Ａ　Ｓも若干その表面部分でエッチされるが、そ
の程度はエッチ時間で制御すれば良い。 しかる後第２導電膜ｄ２が、アルミニウムのスパッタリ
ングで３０００〜４０００［入コの膜厚（本実施例では
、３０００［入３程度の膜厚）に形或される．アルミニ
ウム膜は、クロム膜に比べてストレスが小さく、厚い膜
厚に形威することが可能で，ソース電極ＳＤＩ、ドレイ
ン電極ＳＤ２及び映像信号線ＤＬの抵抗値を低減するよ
うに構成されている。第２導電膜ｄ２としては、アルミ
ニウム膜の他に、シリコン（Ｓｉ）や銅（Ｃｕ＞を添加
物として含有させたアルミニウム膜で形或してもよい。 第２導電膜ｄ２の写真処理技術によるパターニング後第
３導電膜ｄ３が形威される。この第３導電膜ｄ３はスパ
ッタリングで形或された透明導電膜（Ｉｎｄｕｉｍ−Ｔ
ｉｎ−Ｏｘｉｄｅ　Ｉ　Ｔ○：ネサ膜）から威り、１０
００〜２０００［Ａコの膜厚（本実施例では、１２００
［人コ程度の膜厚）で形威される。この第３導電膜ｄ３
は、ソース電極ＳＤＩ、ドレイン電極ＳＤ２及び映像信
号４１０Ｌを構威すると共に、透明画素電極ＩＴＯＩを
構或するようになっている。 ソース電極ＳＤＩの第１導電膜ｄ１、ドレイン電極ＳＤ
２の第１導電膜ｄ１の夫々は、上層の第２導電膜ｄ２及
び第３導電膜ｄ３に比べて内側に（チャンネル領域内に
）大きく入り込んでいる．つまり、これらの部分におけ
る第１導電膜ｄ１は、層ｄ２、ｄ３とは無関係に薄膜ト
ランジスタＴＰＴのゲート長Ｌを規定できるように構成
されている， ソース電極ＳＤ１は、前記のように、透明画素電極ＩＴ
ＯＩに接続されている．ソース電極ＳＤＩは、ｉ型半導
体層ＡＳの段差形状（第１導電膜ｇ１の膜厚、Ｎ十層ｄ
ｏの膜厚及びｉ型半導体層ＡＳの膜厚とを加算した膜厚
に相当する段差）に沿って構威されている。具体的には
、ソース電極ＳＤＩは、ｉ型半導体層ＡＳの段差形状に
沿って形威された第１導電膜ｄ１と、この第１導電膜ｄ
１の上部にそれに比べて透明画素電極ＩＴＯＩと接続さ
れる側を小さいサイズで形或した第２導電膜ｄ２と、こ
の第２導電膜から露出する第１導電膜ｄ１に接続された
第３導電膜ｄ３とで構成されている。ソース電極ＳＤ１
の第２導電膜ｄ２は，第１導電膜ｄｉのクロム膜がスト
レスの増大から厚く形威できず、ｉ型半導体層Ａ　Ｓの
段差形状を乗り越えられないので、このｉ型半導体層Ａ
Ｓを乗り越えるために構威されている。つまり、第２導
電膜ｄ２は、厚く形成することでステップ力バレッジを
向上している。第２導電膜ｄ２は、厚く形或できるので
、ソース電極ＳＤＩの抵抗値（ドレイン電極ＳＤ２や映
像信号ａＤＬについても同様）の低減に大きく寄与して
いる。第３導電膜ｄ３は、第２導電膜ｄ２のｉ型半導体
層ＡＳに起因する段差形状を乗り越えることができない
ので、第２導電膜ｄ２のサイズを小さくすることで露出
する第１導電膜ｄｉに接続するように構成されている。 第１導電膜ｄ１と第３導電膜ｄ３とは、接着性が良好で
あるばかりか、両者間の接続部の段差形状が小さいので
、確実に接続することができる。 《画素電極ＩＴＯＩ＞ 前記透明画素電極工ＴＯＩは、各画素毎に設けられてお
り、液晶表示部の画素電極の一方を構或する。透明画素
電極ＩＴ○１は、画素の複数に分割された薄膜トランジ
スタＴＰＴＩ〜ＴＦＴ３の夫々に対応して３つの透明画
素電極（分割透明画素電極）Ｅｌ、Ｅ２、Ｅ３に分割さ
れている。透明画素電極Ｅｌ−Ｅ３は、各々、薄膜トラ
ンジスタＴＰＴのソース電極．Ｓ　Ｄ　１に接続されて
いる。 透明画素電極Ｅ１〜Ｅ３の夫々は、実質的に同一面積と
なるようにバターニングされている。 このように、１画素の薄膜トランジスタＴＰＴを複数の
薄膜トランジスタＴＰＴ１〜ＴＦＴ３に分割し、この複
数に分割された薄膜トランジスタＴＰＴＩ〜ＴＦＴ３の
夫々に複数に分割した透明画素電極Ｅ１〜Ｅ３の夫々を
接続することにより、分割された一部分（例えば、ＴＦ
Ｔ１）が点欠陥になっても、画素全体でみれば点欠陥で
なくなる（ＴＦＴ２及びＴＦＴ３が欠陥でない）ので、
点欠陥の確率を低減することができ、また欠陥を見にく
くすることができる。 また、前記画素の分割された透明画素電極Ｅ１〜Ｅ３の
夫々を実質的に同一面積で構或することにより、透明画
素電極Ｅ１〜Ｅ３の夫々と共通透明画素電極ＩＴ○２と
で構戊される夫々の液晶容量（Ｃｐｉｘ　）を均一にす
ることができる。 《保護膜ＰＳＶＩ＞ 薄膜トランジスタＴＰＴ及び透明画素電極ＩＴｏｌ上に
は、保ｖ１膜ＰＳＶＩが設けられている。 保護膜ＰＳＶＩは、主に、薄膜トランジスタＴＰＴを湿
気等から保護するために形或されており、透明性が高く
しかも耐湿性の良いものを使用する。 保護膜ＰＳＶＩは、例えば、プラズマＣＶＤで形或した
酸化珪素膜や窒化珪素膜で形威されており、８０００［
入コ程度の膜厚で形成する，《遮光膜ＢＭ＞ 上部基板ＳＵＢ２側には、外部光（第２Ｂ図では上方か
らの光）がチャネル形或領域として使用されるｉ型半導
体層ＡＳに入射されないように、遮蔽膜ＢＭが設けられ
，第６図のハッチングに示すようなパターンとされてい
る。なお、第６図は第２Ａ図におけるＩＴＯ膜層ｄ３、
フィルタ層ＦＩＬ及び遮光膜ＢＭのみを描いた平面図で
ある．遮光膜ＢＭは、光に対する遮蔽性が高い、例えば
、アルミニウム膜やクロム膜等で形成されており，本実
施例では、クロム膜がスパッタリングで１３００［Ａ］
程度の膜厚に形威される。 従って、ＴＰＴＩ〜３の共通半導体層ＡＳは上下にある
遮光膜ＢＭ及び太き目のゲート電極ＧＴによってサンド
インチにされ、その部分は外部の自然光やバックライト
光が当たらなくなる。遮光膜ＢＭは第６図のハッチング
部分で示すように、画素の周囲に形威され、つまり遮光
膜ＢＭは格子状に形威され（ブラックマトリクス）、こ
の格子で１画素の有効表示領域が仕切られている。従っ
て、各画素の輪郭が遮光膜ＢＭによってはっきりとしコ
ントラストが向上する。つまり遮光ｗｌ４ＢＭは、半導
体層ＡＳに対する遮光とブラックマトリクスとの２つの
機能をもつ。 なお、バックライトをＳＵＢＺ側に取り付け、ＳＵＢＩ
をｗｔ察側（外部露出側）とすることもできる。 《共通電極ＩＴＯ２＞ 共通透明画素電極ＩＴＯ２は、下部透明ガラス基板ＳＵ
Ｂｉ側に画素毎に設けられた透明画素電極ＩＴＯＩに対
向し、液晶の光学的な状態は各画素電極ＩＴＯＩと共通
電極ＩＴ○２間の電位差（電界）に応答して変化する。 この共通透明画素電極ＩＴ○２には、コモン電圧ｖｃｏ
ｌＩｌが印加されるように構或されている。コモン電圧
Ｖｃｏｍは、映像信号線ＤＬに印加されるロウレベルの
廓動電圧Ｖ　ｄ　ｗｉｎとハイレベルの恥動電圧Ｖ　ｄ
　ｍａｘとの中間電位である． 《カラーフィルタＦＩＬ＞ カラーフィルタＦＩＬは、アクリル樹脂等の樹脂材料で
形戒される染色基材に染料を着色して構威されている。 カラーフィルタＦＩＬは、画素に対向する位置に各画素
毎にドット状に形威され（第７図）、染め分けられてい
る（第７図は第３図の第３導電膜，ｌｄ３とカラーフィ
ルタ層ＦＩＬのみを描いたもので．Ｒ，Ｇ，Ｂの各フィ
ルターはそれぞれ、４５＠　　１３５゜、クロスのハッ
チを施してある）。カラーフィルタＦＩＬは第６図に示
すように画素電極ＩＴＯＩ　（Ｅｌ−Ｅ３）の全てを覆
うように太き目に形或され、遮光膜ＢＭはカラーフィル
タＦＩＬ及び画素電極ＩＴＯ１のエッジ部分と重なるよ
う画素電極ＩＴＯＩの周縁部より内側に形成されている
． カラーフィルタＦＩＬは、次のように形成することがで
きる．まず、上部透明ガラス基板ＳＵＢ２の表面に染色
基材を形威し、フォトリソグラフィ技術で赤色フィルタ
形或領域以外の染色基材を除去する。この後、染色基材
を赤色染料で染め、固着処理を施し、赤色フィルタＲを
形威する．次に、同様な工程を施すことによって、緑色
フィルタＧ、青色フィルタＢを順次形或する。 保護膜ＰＳＶ２は、前記カラーフィルタＦＩＬを異なる
色に染め分けた染料が液晶ＬＣに漏れることを防止する
ために設けられている．保護膜ＰＳＶ２は、例えば、ア
クリル樹脂，エポキシ樹脂等の透明樹脂材料で形威され
ている。 《画素配列》 前記液晶表示部の各画素は、第３図及び第７図に示すよ
うに、走査信号線ＯＬが延在する方向と同一列方向に複
数配置され、画素列Ｘｉ，Ｘ２，Ｘ３，Ｘ４，・・・の
夫々を構威している。各画素列Ｘ１，Ｘ２，Ｘ３，Ｘ４
，・・・の夫々の画素は、薄膜トランジスタＴＦＴ１〜
ＴＦＴ３及び透明画素電極Ｅ１〜Ｅ３の配置位置を同一
に構成している。つまり、奇数画素列Ｘｉ，Ｘ３，・・
・の夫々の画素は、薄膜トランジスタＴＰＴＩ〜ＴＦＴ
３の配置位置を左側，透明画素電極Ｅ１〜Ｅ３の配置位
置を右側に構威している．奇数画素列Ｘｉ，Ｘ３，・・
・の夫々の行方向の隣りの偶数画素列Ｘ２，Ｘ４．・・
・の夫々の画素は、奇数画素列Ｘｉ，Ｘ３，・・・の夫
々の画素を前記映像信号線ＤＬの延在方向を基準にして
線対称でひっくり返した画素で構成されている。すなわ
ち、画素列Ｘ２，Ｘ４，・・・の夫々の画素は、薄膜ト
ランジスタＴＰＴ１〜ＴＦＴ３の配置位置を右側，透明
画素電極Ｅ１〜Ｅ３の配置位置を左側に構成している。 そして、画素列Ｘ２，Ｘ４１・・の夫々の画素は、画素
列Ｘ　１　，Ｘ　３　，・・・の夫々の画素に対し、列
方向に半画素間隔移動させて（ずらして）配置されてい
る。つまり、ｌｉ素列Ｘの各画素間隔を１．０（１．０
ピッチ）とすると、次段の画素列Ｘは、各画素間隔を１
．０とし、前段の画素列Ｘに対して列方向に０．５画素
間隔（０．５ピッチ）ずれている．各画素間を行方向に
延在する映像信号線ＤＬは、各画素列Ｘ間において、半
画素間隔分（０．５ピッチ分）列方向に延在するように
構或されている．その結果、第７図に示すように、前段
の画素列Ｘの所定色フィルタが形威された画素（例えば
、画素列Ｘ，の赤色フィルタＲが形成された画素）と次
段の画素列Ｘの同一色フィルタが形成された画素（例え
ば、画素列Ｘ４の赤色フィルタＲが形或された画素）と
が１．５画素間隔（１．５ピッチ）離隔され，また、Ｒ
ＧＢのカラーフィルタＦ工Ｌは三角形配置となる。カラ
ーフィルタＦＩＬのＲＧＢの三角形配置構造は、各色の
混色を良くすることができるので、カラー画像の解像度
を向上することができる。 また、映像信号，ｉｉＤＬは、各画素列Ｘ間において、
半画素間隔分しか列方向に延在しないので、隣接する映
像信号線ＤＬヒ交差しなくなる。したがって、映像信号
線ＤＬの引き回しをなくしその占有面積を低減すること
ができ、又映像信号線ＤＬの迂回をなくし多層配線構造
を廃止することができる。 《表示パネル全体等価回路》 この液晶表示部装置の等価回路を第８図に示す。 ＸｉＧ，Ｘｉ＋ＩＧ，・・・は、緑色フィルタＧが形成
される画素に接続された映像信号線ＤＬである，ＸｉＢ
，Ｘｉ＋ＩＢ，・・・は、青色フィルタＢが形成される
画素に接続された映像信号線ＤＬである。 Ｘｉ＋ｌＲ，Ｘｉ＋２Ｒ，・・・は、赤色フィルタＲが
形成される画素に接続された映像信号線ＤＬである。こ
れらの映像信号線ＤＬは、映像信号瓢動回路で選択され
る．，Ｙｉは第３図及び第７図に示す画素列Ｘ１を選択
する走査信号線ＧＬである。 同様に、Ｙｉ＋１，Ｙｉ＋２，・・・の夫々は、画素列
Ｘ２，Ｘ３，・・・の夫々を選択する走査信号線ｑＬで
ある。これらの走査信号線ＧＬは、垂直走査回路に接続
されている。 《付加容量Ｃ　ａｄｄの構造》 透明画素電ＩＥ１〜Ｅ３の夫々は、薄膜トランジスタＴ
ＰＴと接続される端部と反対側の端部において、隣りの
走査信号線ＧＬと重なるよう、Ｌ字状に屈折して形成さ
れている。この重ね合せは、第２Ｃ図からも明らかなよ
うに、透明画素電極Ｅ１−Ｅ３の夫々を一方の電極ＰＬ
２とし、隣りの走査信号線ＯＬを他方の電極ＰＬ１とす
る保持容量素子（静電容量素子）Ｃａｄｄを構威する。 この保持容量素子Ｃ　ａｄｄの誘電体膜は、薄膜トラン
ジスタＴＰＴのゲート絶縁膜として使用される絶縁膜Ｇ
Ｉと同一層で構或されている。 保持容量Ｃ　ａｄｄは、第４図からも明らかなように、
ゲート線ＧＬの１層目ｇ１の幅を広げた部分に形成され
ている。なお、ドレイン線ＤＬと交差する部分の層ｇ１
はドレイン線との短絡の確率を小さくするため細くされ
ている． 保持容量素子Ｃ　ａｄｄを構戒するために重ね合わされ
る透明画素電極Ｅ１〜Ｅ３の夫々と容量電極線（ｇ１）
との間の一部には、前記ソース電極ＳＤ１と同様に、段
差形状を乗り越える際に透明画素電極ＩＴＯＩが断線し
ないように，第１導電膜ｄ１及び第２導電膜ｄ２で構威
された島領域が設けられている。この島領域は、透明画
素電極ＩＴ０１の面積（開口率）を低下しないように、
できる限り小さく構或する。 《付加容量Ｃ　ａｄｄの等価回路とその動作》第２Ａ図
に示される画素の等価回路を第９図に示す．第９図にお
いて、Ｃｇｓは薄膜トランジスタＴＰＴのゲート電極Ｇ
Ｔ及びソースｉｔ極ＳＤ１間に形或される寄生容量であ
る。寄生容量Ｃｇｓの誘電体膜は絶縁膜ＧＩである。Ｃ
　ｐｉｘは透明画素電極ＩＴＯＩ（ＰＩＸ）及び共通透
明画素電極ＩＴＯ２（ＣＯＭ）間で形威される液晶容量
である。液晶容量Ｃ　ｐｉｘの誘電体膜は液晶ＬＣ、保
護膜ｐｓｖ１及び配向膜ＯＲＩＩ，ＯＲＩ２である。■
１ｃは中点電位である。 前記保持容量素子Ｃ　ａｄｄは、ＴＰＴがスイッチング
するとき、中点電位（画素電極電位）Ｖｌｃに対するゲ
ート電位変化ΔＶｇの影響を低減するように働く。この
様子を式で表すと ΔＶ　ｌｃ＝＝　（（Ｃｇｓ／　（Ｃｇｓ＋Ｃａｄｄ＋
Ｃｐｉｘ）｝　ＸΔｖｇとなる。ここでΔＶｌｃはΔＶ
ｇによる中点電位の変化分を表わす。この変化分ΔＶｌ
ｃは液晶に加わる直流或分の原因となるが、保持容量Ｃ
　ａｄｄを大きくすればする程その値を小さくすること
ができる。 また、保持容量Ｃ　ａｄｄは放電時間を長くする作用も
あり、ＴＰＴがオフした後の映像情報を長く蓄積する。 液晶ＬＣに印加される直流或分の低減は、液晶ＬＣの寿
命を向上し，ｗＲ晶表示画面の切り替え時に前の画像が
残る所謂焼き付きを低減することができる。 前述したように、ゲート電極ＧＴは半導体層ＡＳを完全
に覆うよう大きくされている分，ソース・ドレイン電極
ＳＤ１、ＳＤ２とのオーバラップ面積が増え、従って寄
生容量Ｃｇｓが大きくなり中点電位Ｖｌｃはゲート（走
査）信号Ｖｇの影響を受け易くなるという逆効果が生じ
る。しかし、保持容量Ｃ　ａｄｄを設けることによりこ
のデメリットも解消することができる． 前記保持容量素子Ｃ　ａｄｄの保持容量は、画素の書込
特性から、液晶容量Ｃ　ｐｉｘに対して４〜８倍（４・
Ｃｐ．Ｌｘ＜　Ｃａｄｄ＜ＬＣｐｉｘ）、重ね合せ容量
Ｃｇｓに対して８〜３２倍（８・Ｃｇｓ＜Ｃａｄｄ＜３
２・Ｃｇｓ）程度の値に設定する． 《付加容量Ｃａｄｄｌ！極線の結線方法》容量電極線と
してのみ使用される最終段の走査信号線ＧＬ（又は初段
の走査信号線ＯＬ）は、第８図に示すように、共通透明
画素電ｔｉｌｆｈ　（Ｖ　ｃｏｎ　）　ＩＴＯ２に接続
する。共通透明画素電極ＩＴ○２は、第２Ｂ図に示すよ
うに、液晶表示装置の周縁部において銀ペースト材ＳＬ
によって外部ク１出配線に接続されている。しかも、こ
の外部引出配線の一部の導電層（ｇｌ及びｇ２）は走査
信号線ＧＬと同一製造工程で構威されている。この結果
、最終段の容量電極線ＯＬは、共通透明画素電極ＩＴ○
２に簡単に接続することができる。 又は、第８図の点線で示すように、最終段（初段）の容
量電極線ＧＬを初段（最終段）の走査信号線ＧＬに接続
しても良い。なお、この接続は液晶表示部内の内部配線
或は外部引出配線によって行うことができる． 《付加容量Ｃ　ａｄｄ走査信号による直流分相殺》本液
晶表示装置は、先に本願出願人によって出願された特願
昭６２−９５１２５号に記載される直流相殺方式（ＤＣ
キャンセル方式）に基づき、第１０図（タイムチャート
）に示すように、走査信号線ＤＬの駐動電圧を制御する
ことによってさらに液晶ＬＣに加わる直流威分を低減す
ることができる。第１０図において，ｖｉは任意の走査
信号線ＯＬの駆動電圧、Ｖｉ＋１はその次段の走査信号
線ＯＬの駆動電圧である＊Ｖｅｅは走査信号ＩＧＬに印
加されるロウレベルの闘動電圧Ｖ　ｄ　ｍｉｎ，Ｖｄｄ
は走査信号線ＧＬに印加されるハイレベルの闘動電圧Ｖ
　ｄ　ｌｌｌａｘである。各時刻１＝１エ〜ｔ．におけ
る中点電位Ｖｉａ（第９図参照）の電圧変化分ΔＶエ〜
Δｖ４は次のようになる。 １＝１１：ΔＶ、＝：−（Ｃｇｓ／Ｃ）・Ｖ２ｔ＝ｊａ
：　ΔＶ，＝＋（Ｃｇｓ／Ｃ）’（Ｖ１　＋Ｖ２）−（
Ｃ　ａｄｄ／　Ｃ　）・Ｖ　２ １＝１３：Δｖ，＝一（Ｃｇｓ／Ｃ）・Ｖ１＋（ｃａｄ
ｄ／Ｃ）・（Ｖ１＋Ｖ２） １＝１４：Δｖ，＝＝−（Ｃａｄｄ／Ｃ）・Ｖ　１だだ
し、画素の合計の容量：Ｃ　＝　Ｃｇｓ＋　Ｃｐｉｘ＋
Ｃａｄｄ ここで、走査信号線ＯＬに印加される岨動電圧が充分で
あれば（下記（注１参照）、液晶ＬＣに加わる直流電圧
は、 ΔＶ，＋ΔＶ４＝　（Ｃａｄｄ−Ｖ　２　−　Ｃｇｓ−
Ｖ　１　）／　Ｃとなるので、Ｃａｄｄ・■２　＝　Ｃ
ｇｓ−Ｖ　１とすると，液晶ＬＣに加わる直流電圧はＯ
になる。

〔発明の効果〕

以上説明したように、本発明の液晶表示装置では、上部
透明基板上に設けられた画素電極を下部透明基板に引き
出すための導電ペースト等の導電体の接続状態、位置等
が目視により確認できるので、信頼性を向上できる．

【図面の簡単な説明】

第１図（Ａ）は、本発明の第１の構或例を示す液晶表示
部の断面図、第１図（Ｂ）は、第１図（Ａ）の部分平面
図、第１図（Ｃ）は、本発明の第２の構威例を示す液晶
表示部の平面図、第２Ａ図は、本発明の実施例Ｉである
アクティブ・マトリックス方式のカラー液晶表示装置の
液晶表示部の一画素を示す要部平面図、第２Ｂ図は、前
記第２Ａ図の■Ｂ−ＩＩＢ切断線で切った部分とシール
部周辺部の断面図、第２Ｃ図は，遮光膜に設けた開口を
示す平面図、第２Ｄ図は，第２Ａ図のｎｃ−ｎｃ切断線
における断面図、 第３図は、前記第２Ａ図に示す画素を複数配置した液晶
表示部の要部平面図、 第４図乃至第６図は、前記第２Ａ図に示す画素の所定の
層のみを描いた平面図、 第７図は，前記第３図に示す画素電極層とカラーフィル
タ層のみとを重ね合せた状態における要部平面図、 第８図はアクティブ・マトリックス方式のカラー液晶表
示装置の液晶表示部を示す等価回路図、第９図は、第２
Ａ図に記載される画素の等価回路図， 第１０図は、直流相殺方式による走査信号線の郭動電圧
を示すタイムチャーＩ・、 第１１図は、従来の液晶表示部の端部の断面図である。 図中、Ｓ工Ｌ・・・銀ペースト、透明導電膜・・ＴＥ、
ＤＴ・・・引出し端子、ＢＭ・・・遮光膜、○Ｐ・・・
開口、ＳＵＢ・・・透明ガラス基板、ＧＬ・・・走査信
号線、ＤＬ・・・映像信号線、ＧＩ・・・絶縁膜、ＧＴ
・・・ゲート電極，ＡＳ・・・ｉ型半導体層、．Ｓ　Ｄ
・・・ソース電極又はドレイン電極、ＰＳ■・・・保護
膜、ＬＳ・・・遮光膜、ＬＣ・・・液晶、ＴＰＴ・・・
薄膜トランジスタ、ＩＴＯ・・・透明電極、ｇｙｄ・・
・導電膜、Ｃ　ａｄｄ・・・保持容量素子，Ｃｇｓ・・
・重ね合せ容量、Ｃ　ｐｉｘ・・・液晶容量である（英
文字の後の数字の添字は省略）。

Claims (1)

1. 【特許請求の範囲】 １、第１の透明基板上に設けられた第１の導電膜と、第
   ２の透明基板上に設けられた第２の導電膜とを具備し、
   上記第１の透明基板と上記第２の透明基板とはそれぞれ
   上記両導電膜が設けられた面を向かい合わせ所定の間隔
   を隔てて重ね合わせられ、上記両導電膜は上記両基板間
   に設けられた導電体により接続され、かつ上記導電体と
   上記第１の導電膜、上記第２の導電膜の少なくとも一方
   とが透明導電膜により接続されていることを特徴とする
   液晶表示装置。 ２、第１の透明基板上に設けられた第１の導電膜と、第
   ２の透明基板上に設けられた第２の導電膜とを具備し、
   上記第１の透明基板と上記第２の透明基板とはそれぞれ
   上記両導電膜が設けられた面を向かい合わせ所定の間隔
   を隔てて重ね合わせられ、上記両導電膜は上記両基板間
   に設けられた導電体により接続され、かつ上記導電体と
   上記第１の透明基板、上記第２の透明基板の少なくとも
   一方との間に存在する不透明膜に開口が設けられている
   ことを特徴とする液晶表示装置。