JPH0997910A - アクティブマトリクス基板及び該基板の検査方法 - Google Patents
アクティブマトリクス基板及び該基板の検査方法Info
- Publication number
- JPH0997910A JPH0997910A JP34307795A JP34307795A JPH0997910A JP H0997910 A JPH0997910 A JP H0997910A JP 34307795 A JP34307795 A JP 34307795A JP 34307795 A JP34307795 A JP 34307795A JP H0997910 A JPH0997910 A JP H0997910A
- Authority
- JP
- Japan
- Prior art keywords
- short
- line block
- active matrix
- matrix substrate
- laser irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 59
- 239000011159 matrix material Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 abstract description 15
- 238000007689 inspection Methods 0.000 description 44
- 238000010586 diagram Methods 0.000 description 16
- 230000005611 electricity Effects 0.000 description 16
- 230000003068 static effect Effects 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 10
- 230000007547 defect Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 検査後に於いても、絶縁膜の破壊を防止する
ことができるアクティブマトリクス基板及び該基板の検
査方法を提供する。 【解決手段】 ゲートラインブロック１３及びソースラ
インブロック１４間の短絡部材１１が、前記両ブロック
間に於いて、レーザ照射によって短絡状態から絶縁状態
となる第１部分１１１と、レーザ照射によって絶縁部分
から短絡部分となる第２部分１１２とを並列に有する。
ことができるアクティブマトリクス基板及び該基板の検
査方法を提供する。 【解決手段】 ゲートラインブロック１３及びソースラ
インブロック１４間の短絡部材１１が、前記両ブロック
間に於いて、レーザ照射によって短絡状態から絶縁状態
となる第１部分１１１と、レーザ照射によって絶縁部分
から短絡部分となる第２部分１１２とを並列に有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＴＦＴ型液晶表示
装置等に於いて用いられるアクティブマトリクス基板及
び該基板の検査方法に関するものである。
装置等に於いて用いられるアクティブマトリクス基板及
び該基板の検査方法に関するものである。
【０００２】
【従来の技術】ＴＦＴ型液晶表示装置を構成するアクテ
ィブマトリクス基板は、図１２に示すように、ガラス基
板２１上にＴＦＴ素子２２、・・・がマトリクス上に形
成され、ゲートライン２３、・・・及びソースライン２
４、・・・が直交形成されている。
ィブマトリクス基板は、図１２に示すように、ガラス基
板２１上にＴＦＴ素子２２、・・・がマトリクス上に形
成され、ゲートライン２３、・・・及びソースライン２
４、・・・が直交形成されている。
【０００３】かかるアクティブマトリクス基板に於い
て、ゲートライン２３及びソースライン２４の交差部の
絶縁膜、或いはＴＦＴ素子２２の絶縁膜が、外部から侵
入する静電気によって静電破壊を起こし、表示不良を発
生してしまうことがないように、図１３に示すように、
アクティブマトリクス基板の周辺を短絡部材（ショート
リング）３１で囲い、ゲートラインブロック３３及びソ
ースラインブロック３４間を短絡していた。これによ
り、前記ゲートライン２３及びソースライン２４の交差
部の絶縁膜、或いはＴＦＴ素子２２の絶縁膜に高電圧が
印加されることが防止され、絶縁膜破壊、表示不良の発
生が防止されるものである。なお、３２はＴＦＴ素子が
形成されるアクティブマトリクス領域を示している。
て、ゲートライン２３及びソースライン２４の交差部の
絶縁膜、或いはＴＦＴ素子２２の絶縁膜が、外部から侵
入する静電気によって静電破壊を起こし、表示不良を発
生してしまうことがないように、図１３に示すように、
アクティブマトリクス基板の周辺を短絡部材（ショート
リング）３１で囲い、ゲートラインブロック３３及びソ
ースラインブロック３４間を短絡していた。これによ
り、前記ゲートライン２３及びソースライン２４の交差
部の絶縁膜、或いはＴＦＴ素子２２の絶縁膜に高電圧が
印加されることが防止され、絶縁膜破壊、表示不良の発
生が防止されるものである。なお、３２はＴＦＴ素子が
形成されるアクティブマトリクス領域を示している。
【０００４】
【発明が解決しようとする課題】しかしながら、前記従
来のアクティブマトリクス基板には以下に示す技術的問
題点があった。
来のアクティブマトリクス基板には以下に示す技術的問
題点があった。
【０００５】すなわち、基板完成後、前記ゲートライン
ブロック３３及びソースラインブロック３４にそれぞれ
独立に所定の電気信号を入力して検査を行う必要がある
が、その際、入力信号には通常６０Ｈｚ程度のパルスを
用いるので、前記ゲートラインブロック３３及びソース
ラインブロック３４間が、電気抵抗値が５０ｋΩ未満で
短絡された状態であると検査不可となるため、例えば、
図１３に示すＡ及びＢの箇所に於いて、ショートリング
３１をレーザ照射等により分断して、前記ゲートライン
ブロック３３及びソースラインブロック３４間を絶縁し
た後、前記ゲートラインブロック３３及びソースライン
ブロック３４にそれぞれ独立に所定の電気信号を入力し
て検査を行っていたが、前記検査後に於いては、前記ゲ
ートラインブロック３３及びソースラインブロック３４
間が絶縁状態となっているため、外部より静電気が侵入
した場合、前記ゲートライン２３及びソースライン２４
の交差部の絶縁膜、或いはＴＦＴ素子２２の絶縁膜に高
電圧が印加され、絶縁膜破壊、表示不良を招くという問
題点があった。
ブロック３３及びソースラインブロック３４にそれぞれ
独立に所定の電気信号を入力して検査を行う必要がある
が、その際、入力信号には通常６０Ｈｚ程度のパルスを
用いるので、前記ゲートラインブロック３３及びソース
ラインブロック３４間が、電気抵抗値が５０ｋΩ未満で
短絡された状態であると検査不可となるため、例えば、
図１３に示すＡ及びＢの箇所に於いて、ショートリング
３１をレーザ照射等により分断して、前記ゲートライン
ブロック３３及びソースラインブロック３４間を絶縁し
た後、前記ゲートラインブロック３３及びソースライン
ブロック３４にそれぞれ独立に所定の電気信号を入力し
て検査を行っていたが、前記検査後に於いては、前記ゲ
ートラインブロック３３及びソースラインブロック３４
間が絶縁状態となっているため、外部より静電気が侵入
した場合、前記ゲートライン２３及びソースライン２４
の交差部の絶縁膜、或いはＴＦＴ素子２２の絶縁膜に高
電圧が印加され、絶縁膜破壊、表示不良を招くという問
題点があった。
【０００６】本発明は、従来のアクティブマトリクス基
板に於ける前記問題点を解決すべくなされたものであ
る。
板に於ける前記問題点を解決すべくなされたものであ
る。
【０００７】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、表示素子駆動用のＴＦＴがマトリクス状
に形成されたアクティブマトリクス基板であって、前記
ＴＦＴのゲートラインブロック及びソースラインブロッ
ク間を短絡する短絡部材を備えたアクティブマトリクス
基板に於いて、前記短絡部材が、前記ゲートラインブロ
ック及びソースラインブロック間に於いて、レーザ照射
によって短絡状態から絶縁状態となる第１部分と、レー
ザ照射によって絶縁状態から短絡状態となる第２部分と
を並列的に有することを特徴とするものである。
リクス基板は、表示素子駆動用のＴＦＴがマトリクス状
に形成されたアクティブマトリクス基板であって、前記
ＴＦＴのゲートラインブロック及びソースラインブロッ
ク間を短絡する短絡部材を備えたアクティブマトリクス
基板に於いて、前記短絡部材が、前記ゲートラインブロ
ック及びソースラインブロック間に於いて、レーザ照射
によって短絡状態から絶縁状態となる第１部分と、レー
ザ照射によって絶縁状態から短絡状態となる第２部分と
を並列的に有することを特徴とするものである。
【０００８】また、レーザ照射によって絶縁状態から短
絡状態となる前記第２部分が、第１導電膜、絶縁膜及び
第２導電膜の３層構造からなり、レーザ照射によって前
記第１導電膜及び第２導電膜が溶融して短絡されること
を特徴とするものである。
絡状態となる前記第２部分が、第１導電膜、絶縁膜及び
第２導電膜の３層構造からなり、レーザ照射によって前
記第１導電膜及び第２導電膜が溶融して短絡されること
を特徴とするものである。
【０００９】さらに、前記第１部分がゲート金属層また
はソース金属層から成り、前記第２部分が、ゲート金属
層、ゲート絶縁膜及びソース金属層の３層構造から成る
ことを特徴とするものである。
はソース金属層から成り、前記第２部分が、ゲート金属
層、ゲート絶縁膜及びソース金属層の３層構造から成る
ことを特徴とするものである。
【００１０】本発明のアクティブマトリクス基板は、表
示素子駆動用のＴＦＴがマトリクス状に形成されたアク
ティブマトリクス基板であって、前記ＴＦＴのゲートラ
インブロック及びソースラインブロック間を短絡する短
絡部材を備えたアクティブマトリクス基板に於いて、前
記短絡部材が、前記ゲートラインブロック及びソースラ
インブロック間に於いて、レーザ照射によって短絡状態
から絶縁状態となる第１部分と、該第１部分の短絡状態
の電気抵抗値よりも高い電気抵抗値をもつ第２部分とを
並列的に有することを特徴とするものである。
示素子駆動用のＴＦＴがマトリクス状に形成されたアク
ティブマトリクス基板であって、前記ＴＦＴのゲートラ
インブロック及びソースラインブロック間を短絡する短
絡部材を備えたアクティブマトリクス基板に於いて、前
記短絡部材が、前記ゲートラインブロック及びソースラ
インブロック間に於いて、レーザ照射によって短絡状態
から絶縁状態となる第１部分と、該第１部分の短絡状態
の電気抵抗値よりも高い電気抵抗値をもつ第２部分とを
並列的に有することを特徴とするものである。
【００１１】また、前記第２部分の電気抵抗値が５０ｋ
Ω以上１ＭΩ以下であることを特徴とするものである。
Ω以上１ＭΩ以下であることを特徴とするものである。
【００１２】さらに、前記第１部分がゲート金属層また
はソース金属層からなり、前記第２部分がｎ+ 層（Ｐ型
半導体層）から成ることを特徴とするものである。
はソース金属層からなり、前記第２部分がｎ+ 層（Ｐ型
半導体層）から成ることを特徴とするものである。
【００１３】本発明のアクティブマトリクス基板の検査
方法は、前記短絡部材が第１部分及び第２部分から成る
アクティブマトリクス基板の検査方法であって、前記短
絡部材の前記第１部分をレーザ照射によって絶縁状態と
した後、前記ゲートラインブロック及びソースラインブ
ロックに、それぞれ所定の電気信号を入力して検査を行
い、その後、前記短絡部材の前記第２部分をレーザ照射
によって短絡状態とすることを特徴とするものである。
方法は、前記短絡部材が第１部分及び第２部分から成る
アクティブマトリクス基板の検査方法であって、前記短
絡部材の前記第１部分をレーザ照射によって絶縁状態と
した後、前記ゲートラインブロック及びソースラインブ
ロックに、それぞれ所定の電気信号を入力して検査を行
い、その後、前記短絡部材の前記第２部分をレーザ照射
によって短絡状態とすることを特徴とするものである。
【００１４】本発明のアクティブマトリクス基板の検査
方法は、前記短絡部材が第１部分及び第２部分から成る
アクティブマトリクス基板の検査方法であって、前記短
絡部材の前記第１部分をレーザ照射によって絶縁状態と
した後、前記ゲートラインブロック及びソースラインブ
ロックに、それぞれ所定の電気信号を入力して検査を行
うことを特徴とするものである。
方法は、前記短絡部材が第１部分及び第２部分から成る
アクティブマトリクス基板の検査方法であって、前記短
絡部材の前記第１部分をレーザ照射によって絶縁状態と
した後、前記ゲートラインブロック及びソースラインブ
ロックに、それぞれ所定の電気信号を入力して検査を行
うことを特徴とするものである。
【００１５】以下、上記構成による作用を説明する。
【００１６】本発明のアクティブマトリクス基板は、Ｔ
ＦＴのゲートラインブロック及びソースラインブロック
間を短絡する短絡部材が、前記ゲートラインブロック及
びソースラインブロック間に於いて、レーザ照射によっ
て短絡状態から絶縁状態となる第１部分と、レーザ照射
によって絶縁状態から短絡状態となる第２部分とを並列
的に有するため、前記ゲートラインブロック及びソース
ラインブロック間を一度絶縁状態とした後、再び短絡状
態とすることが可能となる。
ＦＴのゲートラインブロック及びソースラインブロック
間を短絡する短絡部材が、前記ゲートラインブロック及
びソースラインブロック間に於いて、レーザ照射によっ
て短絡状態から絶縁状態となる第１部分と、レーザ照射
によって絶縁状態から短絡状態となる第２部分とを並列
的に有するため、前記ゲートラインブロック及びソース
ラインブロック間を一度絶縁状態とした後、再び短絡状
態とすることが可能となる。
【００１７】また、前記第２部分は、第１導電膜、絶縁
膜及び第２導電膜の３層構造から成るため、レーザ照射
によって前記第１導電膜及び第２導電膜が溶融して短絡
され、前記ゲートラインブロック及びソースラインブロ
ック間を再び短絡状態とすることが可能となる。
膜及び第２導電膜の３層構造から成るため、レーザ照射
によって前記第１導電膜及び第２導電膜が溶融して短絡
され、前記ゲートラインブロック及びソースラインブロ
ック間を再び短絡状態とすることが可能となる。
【００１８】さらに、前記第１部分がゲート金属層また
はソース金属層から成り、前記第２部分が、ゲート金属
層、ゲート絶縁膜及びソース金属層の３層構造から成る
ことにより、前記アクティブマトリクス基板に形成され
るＴＦＴと同一工程で前記短絡部材を形成することが可
能となる。
はソース金属層から成り、前記第２部分が、ゲート金属
層、ゲート絶縁膜及びソース金属層の３層構造から成る
ことにより、前記アクティブマトリクス基板に形成され
るＴＦＴと同一工程で前記短絡部材を形成することが可
能となる。
【００１９】本発明のアクティブマトリクス基板は、Ｔ
ＦＴのゲートラインブロック及びソースラインブロック
間を短絡する短絡部材短絡部材が、前記ゲートラインブ
ロック及びソースラインブロック間に於いて、レーザ照
射によって短絡状態から絶縁状態となる第１部分と、該
第１部分の短絡状態の電気抵抗値よりも高い電気抵抗値
をもつ第２部分とを並列的に有するため、前記第１部分
をレーザ照射によって絶縁状態とした後であっても、検
査用の信号を前記ゲートラインブロック及びソースライ
ンブロックにそれぞれ独立に入力することが可能とな
り、かつ前記ゲートラインブロック及びソースラインブ
ロック間に静電気によって高電圧が印加されることを防
止することができる。
ＦＴのゲートラインブロック及びソースラインブロック
間を短絡する短絡部材短絡部材が、前記ゲートラインブ
ロック及びソースラインブロック間に於いて、レーザ照
射によって短絡状態から絶縁状態となる第１部分と、該
第１部分の短絡状態の電気抵抗値よりも高い電気抵抗値
をもつ第２部分とを並列的に有するため、前記第１部分
をレーザ照射によって絶縁状態とした後であっても、検
査用の信号を前記ゲートラインブロック及びソースライ
ンブロックにそれぞれ独立に入力することが可能とな
り、かつ前記ゲートラインブロック及びソースラインブ
ロック間に静電気によって高電圧が印加されることを防
止することができる。
【００２０】前記第２部分の電気抵抗値を５０ｋΩ以上
とすることによって、液晶表示装置の検査時に於いて、
前記ゲートラインブロック及びソースラインブロックに
それぞれ独立に入力することが可能となり、前記第２部
分の電気抵抗値を１ＭΩ以下であることによって、前記
ゲートラインブロック及びソースラインブロック間に静
電気によって高電圧が印加されることを防止することが
できる。
とすることによって、液晶表示装置の検査時に於いて、
前記ゲートラインブロック及びソースラインブロックに
それぞれ独立に入力することが可能となり、前記第２部
分の電気抵抗値を１ＭΩ以下であることによって、前記
ゲートラインブロック及びソースラインブロック間に静
電気によって高電圧が印加されることを防止することが
できる。
【００２１】さらに、前記第１部分がゲート金属層また
はソース金属層から成り、前記第２部分がｎ+ 層（Ｐ型
半導体層）から成ることにより、前記アクティブマトリ
クス基板に形成されるＴＦＴと同一工程で前記短絡部材
を形成することが可能となる。
はソース金属層から成り、前記第２部分がｎ+ 層（Ｐ型
半導体層）から成ることにより、前記アクティブマトリ
クス基板に形成されるＴＦＴと同一工程で前記短絡部材
を形成することが可能となる。
【００２２】本発明のアクティブマトリクス基板の検査
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とした後、ゲートラインブロック及びソー
スラインブロック間に、それぞれ所定の電気信号を入力
して検査を行い、その後、前記短絡部材の前記第２部分
をレーザ照射によって短絡状態とするため、所定の検査
を実行できるとともに、該検査後に於いても、ゲートラ
インとソースラインとの交差部の絶縁膜、あるいはＴＦ
Ｔ素子の絶縁膜の、静電気等による破壊を防止すること
ができる。
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とした後、ゲートラインブロック及びソー
スラインブロック間に、それぞれ所定の電気信号を入力
して検査を行い、その後、前記短絡部材の前記第２部分
をレーザ照射によって短絡状態とするため、所定の検査
を実行できるとともに、該検査後に於いても、ゲートラ
インとソースラインとの交差部の絶縁膜、あるいはＴＦ
Ｔ素子の絶縁膜の、静電気等による破壊を防止すること
ができる。
【００２３】本発明のアクティブマトリクス基板の検査
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とし、前記第２部分を介して前記ゲートラ
インブロック及びソースラインブロック間を電気的に接
続させる状態とした後、前記ゲートラインブロック及び
ソースラインブロックに、それぞれ所定の電気信号を入
力して検査を行うため、所定の検査を実行できるととも
に、該検査後に於いても、ゲートラインとソースライン
との交差部の絶縁膜、あるいはＴＦＴ素子の絶縁膜の、
静電気等による破壊を防止することができる。
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とし、前記第２部分を介して前記ゲートラ
インブロック及びソースラインブロック間を電気的に接
続させる状態とした後、前記ゲートラインブロック及び
ソースラインブロックに、それぞれ所定の電気信号を入
力して検査を行うため、所定の検査を実行できるととも
に、該検査後に於いても、ゲートラインとソースライン
との交差部の絶縁膜、あるいはＴＦＴ素子の絶縁膜の、
静電気等による破壊を防止することができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図１乃至図１１を用いて詳細に説明する。
て図１乃至図１１を用いて詳細に説明する。
【００２５】（実施の形態１）本発明の第１の実施の形
態の概念図を図１に示す。図１に於いて、１３１、・・
・はゲートラインであり、ゲートラインブロック１３を
構成する。また、１４１、・・・はソースラインであ
り、ソースラインブロック１４を構成する。そして、１
１が本発明に係る短絡部材であり、前記ゲートラインブ
ロック１３及びソースラインブロック１４間に於いて、
レーザ照射によって短絡状態から絶縁状態となる第１部
分１１１と、レーザ照射によって絶縁部分から短絡状態
となる第２部分１１２とを並列的に有する。
態の概念図を図１に示す。図１に於いて、１３１、・・
・はゲートラインであり、ゲートラインブロック１３を
構成する。また、１４１、・・・はソースラインであ
り、ソースラインブロック１４を構成する。そして、１
１が本発明に係る短絡部材であり、前記ゲートラインブ
ロック１３及びソースラインブロック１４間に於いて、
レーザ照射によって短絡状態から絶縁状態となる第１部
分１１１と、レーザ照射によって絶縁部分から短絡状態
となる第２部分１１２とを並列的に有する。
【００２６】前記ゲートラインブロック１３及びソース
ラインブロック１４に、それぞれ所定電圧を印加して行
う検査の直前に於いて、前記第１部分１１１にレーザ照
射を行い、該第１部分１１１を短絡状態から絶縁状態に
変える。このとき、前記第２部分は絶縁状態であるの
で、前記ゲートラインブロック１３及びソースラインブ
ロック１４間は絶縁状態となる。したがって、前記ゲー
トラインブロック１３とソースラインブロック１４と
に、それぞれ独立に所定の電気信号を入力してＴＦＴ素
子の検査を行うことができる。この検査の後、今度は、
前記第２部分１１２にレーザ照射を行い、該第２部分を
絶縁状態から短絡状態に変える。これにより、前記ゲー
トラインブロック１３及びソースラインブロック１４間
は再び短絡状態となる。したがって、検査後に於いて
も、絶縁破壊が防止されるものである。
ラインブロック１４に、それぞれ所定電圧を印加して行
う検査の直前に於いて、前記第１部分１１１にレーザ照
射を行い、該第１部分１１１を短絡状態から絶縁状態に
変える。このとき、前記第２部分は絶縁状態であるの
で、前記ゲートラインブロック１３及びソースラインブ
ロック１４間は絶縁状態となる。したがって、前記ゲー
トラインブロック１３とソースラインブロック１４と
に、それぞれ独立に所定の電気信号を入力してＴＦＴ素
子の検査を行うことができる。この検査の後、今度は、
前記第２部分１１２にレーザ照射を行い、該第２部分を
絶縁状態から短絡状態に変える。これにより、前記ゲー
トラインブロック１３及びソースラインブロック１４間
は再び短絡状態となる。したがって、検査後に於いて
も、絶縁破壊が防止されるものである。
【００２７】図２に、前記第１部分１１１と第２部分１
１２との並列部分の等価回路図を示す。図２（ａ）は、
第１部分１１１へのレーザ照射前の等価回路図であり、
ゲートラインブロック１３及びソースラインブロック１
４は第１部分１１１により短絡状態となっている。図２
（ｂ）は、前記第１部分１１１へのレーザ照射後の等価
回路図であり、前記第１部分及び第２部分は共に絶縁状
態となっている。このため、前記第１部分１１１へのレ
ーザ照射後は前記ゲートラインブロック１３及びソース
ラインブロック１４間は絶縁状態となっている。そし
て、図２（ｃ）は、前記第２部分１１２へのレーザ照射
後の等価回路図であり、前記第２部分１１２が短絡状態
となっている。このため、前記ゲートラインブロック１
３及びソースラインブロック１４間は短絡状態となって
いる。
１２との並列部分の等価回路図を示す。図２（ａ）は、
第１部分１１１へのレーザ照射前の等価回路図であり、
ゲートラインブロック１３及びソースラインブロック１
４は第１部分１１１により短絡状態となっている。図２
（ｂ）は、前記第１部分１１１へのレーザ照射後の等価
回路図であり、前記第１部分及び第２部分は共に絶縁状
態となっている。このため、前記第１部分１１１へのレ
ーザ照射後は前記ゲートラインブロック１３及びソース
ラインブロック１４間は絶縁状態となっている。そし
て、図２（ｃ）は、前記第２部分１１２へのレーザ照射
後の等価回路図であり、前記第２部分１１２が短絡状態
となっている。このため、前記ゲートラインブロック１
３及びソースラインブロック１４間は短絡状態となって
いる。
【００２８】前記第１部分１１１及び第２部分１１２の
並列部分の構成について、以下、さらに詳細に説明す
る。
並列部分の構成について、以下、さらに詳細に説明す
る。
【００２９】図３は前記並列部分の詳細平面図であり、
図４（ａ）及び図４（ｂ）は、それぞれ、図３に於ける
Ｘ−Ｙ断面及びＸ’−Ｙ’断面を示す断面図である。
図４（ａ）及び図４（ｂ）は、それぞれ、図３に於ける
Ｘ−Ｙ断面及びＸ’−Ｙ’断面を示す断面図である。
【００３０】図３、４に於いて、１５はゲート金属層
（ゲートラインの形成と同時に形成される）、１６はソ
ース金属層（ソースラインの形成と同時に形成され
る）、１７はゲート絶縁膜（ゲート絶縁膜と同時に形成
される）、１８はガラス基板であり、第１部分１１１
は、ゲート金属層１５の一部１９により構成され、第２
部分１１２は、ゲート金属層１５とソース金属層１６と
の間にゲート絶縁膜１７が介在される容量構造部分２０
を含んで構成される。
（ゲートラインの形成と同時に形成される）、１６はソ
ース金属層（ソースラインの形成と同時に形成され
る）、１７はゲート絶縁膜（ゲート絶縁膜と同時に形成
される）、１８はガラス基板であり、第１部分１１１
は、ゲート金属層１５の一部１９により構成され、第２
部分１１２は、ゲート金属層１５とソース金属層１６と
の間にゲート絶縁膜１７が介在される容量構造部分２０
を含んで構成される。
【００３１】図５は、検査直前に於いて、前記第１部分
１１１の一部のゲート金属層がレーザ照射によって破壊
され、絶縁部分４１が形成された状態の平面図である。
ゲートラインブロック１３及びソースラインブロック１
４間は絶縁状態となっている。この状態で所定の検査が
行われる。
１１１の一部のゲート金属層がレーザ照射によって破壊
され、絶縁部分４１が形成された状態の平面図である。
ゲートラインブロック１３及びソースラインブロック１
４間は絶縁状態となっている。この状態で所定の検査が
行われる。
【００３２】図６は、前記検査の後、第２部分１１２を
構成する前記容量構造部分２０にレーザ照射が行われ、
該部分に導電部４２が形成された状態を示す図であり、
図６（ａ）は平面図、図６（ｂ）は、図６（ａ）に於け
るＸ−Ｙ断面図である。ゲート金属層１５の一部及びソ
ース金属層１６の一部がレーザ照射により溶融し、ゲー
ト絶縁膜１７を貫通して導電部４２が形成される。これ
により、検査後に於いて、前記ゲートラインブロック１
３及びソースラインブロック１４間が再び短絡状態とな
り、外部静電気による絶縁膜破壊が防止されるものであ
る。
構成する前記容量構造部分２０にレーザ照射が行われ、
該部分に導電部４２が形成された状態を示す図であり、
図６（ａ）は平面図、図６（ｂ）は、図６（ａ）に於け
るＸ−Ｙ断面図である。ゲート金属層１５の一部及びソ
ース金属層１６の一部がレーザ照射により溶融し、ゲー
ト絶縁膜１７を貫通して導電部４２が形成される。これ
により、検査後に於いて、前記ゲートラインブロック１
３及びソースラインブロック１４間が再び短絡状態とな
り、外部静電気による絶縁膜破壊が防止されるものであ
る。
【００３３】（実施の形態２）本発明の第２の実施の形
態について以下に説明する。本実施の形態の概念図を図
７に示す。図７に於いて、１３１、・・・はゲートライ
ンであり、ゲートラインブロック１３を構成する。ま
た、１４１、・・・はソースラインであり、ソースライ
ンブロック１４を構成する。そして、１１が本発明に係
る短絡部材であり、前記ゲートラインブロック１３及び
ソースラインブロック１４間に於いて、レーザ照射によ
って短絡状態から絶縁状態となる第１部分１１１と、電
気抵抗値が５０ｋΩである第２部分１１３とを並列的に
有する。
態について以下に説明する。本実施の形態の概念図を図
７に示す。図７に於いて、１３１、・・・はゲートライ
ンであり、ゲートラインブロック１３を構成する。ま
た、１４１、・・・はソースラインであり、ソースライ
ンブロック１４を構成する。そして、１１が本発明に係
る短絡部材であり、前記ゲートラインブロック１３及び
ソースラインブロック１４間に於いて、レーザ照射によ
って短絡状態から絶縁状態となる第１部分１１１と、電
気抵抗値が５０ｋΩである第２部分１１３とを並列的に
有する。
【００３４】ここで、前記第２部分の電気抵抗値を５０
ｋΩとしたのは以下の理由による。前記ゲートラインブ
ロック１３及びソースラインブロック１４に、それぞれ
独立に所定の電気信号を入力するためには、前記ゲート
ラインブロック１３及びソースラインブロック１４間が
絶縁されていることが望ましいが、入力信号には通常６
０Ｈｚ程度のパルスを用いるので、５０ｋΩ以上の電気
抵抗であれば介在されていても差し支えない。したがっ
て、前記第２部分１１３の電気抵抗値は５０ｋΩ以上で
あれば良い。また、前記外部静電気による絶縁膜破壊を
防止するためには、前記ゲートラインブロック１３及び
ソースラインブロック１４間が短絡されていることが望
ましいが、１ＭΩ以下の電気抵抗であれば介在されてい
ても差し支えない。したがって、前記第２部分１１３の
電気抵抗値は１ＭΩ以下であれば良い。よって、前記第
２部分１１３の電気抵抗値は５０ｋΩ以上１ＭΩ以下で
あれば良い。さらに、外部静電気による絶縁膜破壊を防
止するためには、前記第２部分の電気抵抗値はできるだ
け小さいほうが望ましいため、前記第２部分の電気抵抗
値は５０ｋΩであることが望ましい。
ｋΩとしたのは以下の理由による。前記ゲートラインブ
ロック１３及びソースラインブロック１４に、それぞれ
独立に所定の電気信号を入力するためには、前記ゲート
ラインブロック１３及びソースラインブロック１４間が
絶縁されていることが望ましいが、入力信号には通常６
０Ｈｚ程度のパルスを用いるので、５０ｋΩ以上の電気
抵抗であれば介在されていても差し支えない。したがっ
て、前記第２部分１１３の電気抵抗値は５０ｋΩ以上で
あれば良い。また、前記外部静電気による絶縁膜破壊を
防止するためには、前記ゲートラインブロック１３及び
ソースラインブロック１４間が短絡されていることが望
ましいが、１ＭΩ以下の電気抵抗であれば介在されてい
ても差し支えない。したがって、前記第２部分１１３の
電気抵抗値は１ＭΩ以下であれば良い。よって、前記第
２部分１１３の電気抵抗値は５０ｋΩ以上１ＭΩ以下で
あれば良い。さらに、外部静電気による絶縁膜破壊を防
止するためには、前記第２部分の電気抵抗値はできるだ
け小さいほうが望ましいため、前記第２部分の電気抵抗
値は５０ｋΩであることが望ましい。
【００３５】前記ゲートラインブロック１３とソースラ
インブロック１４とに、それぞれ所定の電気信号を入力
して行う検査の直前に於いて、前記第１部分１１１にレ
ーザ照射を行い、該第１部分１１１を短絡状態から絶縁
状態に変える。このとき、前記ゲートラインブロック１
３及びソースラインブロック１４間には５０ｋΩの電気
抵抗値を有する第２部分１１３が介在しているので、そ
れぞれ独立に所定の電気信号を入力してＴＦＴ素子の検
査を行うことができる。また、前記検査の後に於いて
も、前記ゲートラインブロック１３及びソースラインブ
ロック１４間は５０ｋΩの電気抵抗値を有する第２部分
１１３を介して接続されているので、外部静電気による
絶縁膜破壊を防止することができる。
インブロック１４とに、それぞれ所定の電気信号を入力
して行う検査の直前に於いて、前記第１部分１１１にレ
ーザ照射を行い、該第１部分１１１を短絡状態から絶縁
状態に変える。このとき、前記ゲートラインブロック１
３及びソースラインブロック１４間には５０ｋΩの電気
抵抗値を有する第２部分１１３が介在しているので、そ
れぞれ独立に所定の電気信号を入力してＴＦＴ素子の検
査を行うことができる。また、前記検査の後に於いて
も、前記ゲートラインブロック１３及びソースラインブ
ロック１４間は５０ｋΩの電気抵抗値を有する第２部分
１１３を介して接続されているので、外部静電気による
絶縁膜破壊を防止することができる。
【００３６】ここで、前記検査の前には前記第１部分に
よって前記ゲートラインブロック１３及びソースライン
ブロック１４間を短絡する構成にしたのは、前記アクテ
ィブマトリクス基板の製造工程には、プラズマ処理やラ
ビング処理等、静電気が発生しやすい環境にあるため、
前記ゲートラインブロック１３及びソースラインブロッ
ク１４間は低抵抗で接続されている必要があるからであ
る。
よって前記ゲートラインブロック１３及びソースライン
ブロック１４間を短絡する構成にしたのは、前記アクテ
ィブマトリクス基板の製造工程には、プラズマ処理やラ
ビング処理等、静電気が発生しやすい環境にあるため、
前記ゲートラインブロック１３及びソースラインブロッ
ク１４間は低抵抗で接続されている必要があるからであ
る。
【００３７】図８に、前記第１部分１１１及び第２部分
１１３の並列部分の等価回路図を示す。図８（ａ）は、
前記第１部分１１１へのレーザ照射前の等価回路図であ
り、ゲートラインブロック１３及びソースラインブロッ
ク１４間は前記第１部分１１１により短絡状態となって
いる。図８（ｂ）は、前記第１部分１１１へのレーザ照
射後の等価回路図であり、前記ゲートラインブロック１
３及びソースラインブロック１４間は、５０ｋΩの電気
抵抗値を有する前記第２部分１１３を介して接続されて
いる状態となっている。
１１３の並列部分の等価回路図を示す。図８（ａ）は、
前記第１部分１１１へのレーザ照射前の等価回路図であ
り、ゲートラインブロック１３及びソースラインブロッ
ク１４間は前記第１部分１１１により短絡状態となって
いる。図８（ｂ）は、前記第１部分１１１へのレーザ照
射後の等価回路図であり、前記ゲートラインブロック１
３及びソースラインブロック１４間は、５０ｋΩの電気
抵抗値を有する前記第２部分１１３を介して接続されて
いる状態となっている。
【００３８】前記第１部分１１１と第２部分１１３の並
列部分の構成について、以下、さらに詳細に説明する。
列部分の構成について、以下、さらに詳細に説明する。
【００３９】図９は、前記並列部分の詳細平面図であ
り、図１０（ａ）及び図１０（ｂ）は、それぞれ、図９
に於けるＸ−Ｙ断面図及びＸ’−Ｙ’断面図である。
り、図１０（ａ）及び図１０（ｂ）は、それぞれ、図９
に於けるＸ−Ｙ断面図及びＸ’−Ｙ’断面図である。
【００４０】図９、１０に於いて、１５はゲート金属層
（ゲートラインの形成と同時に形成される）、１６はソ
ース金属層（ソースラインの形成と同時に形成され
る）、２６はｎ+ 層（Ｐ型半導体層）（ＴＦＴ素子のｎ
+ 形成と同時に形成される）、１７はゲート絶縁膜（ゲ
ート絶縁膜と同時に形成される）、１８はガラス基板で
あり、前記第１部分１１１は、ゲート金属層１５の一部
１９により構成され、前記第２部分１１３は、ゲート金
属層１５と、ソース金属層１６でゲート金属層１５に接
続されたｎ+ 層２６から構成される。
（ゲートラインの形成と同時に形成される）、１６はソ
ース金属層（ソースラインの形成と同時に形成され
る）、２６はｎ+ 層（Ｐ型半導体層）（ＴＦＴ素子のｎ
+ 形成と同時に形成される）、１７はゲート絶縁膜（ゲ
ート絶縁膜と同時に形成される）、１８はガラス基板で
あり、前記第１部分１１１は、ゲート金属層１５の一部
１９により構成され、前記第２部分１１３は、ゲート金
属層１５と、ソース金属層１６でゲート金属層１５に接
続されたｎ+ 層２６から構成される。
【００４１】図１１は、検査直前に於いて、前記第１部
分１１１の一部のゲート金属層１５がレーザ照射によっ
て破壊され、絶縁部分４１が形成された状態の平面図で
ある。このとき、前記ゲートラインブロック１３及びソ
ースラインブロック１４間は、５０ｋΩの電気抵抗値を
有する第２部分１１３を介して接続されており、この状
態で所定の検査が行われる。該検査後も、前記ゲートラ
インブロック１３及びソースラインブロック１４間は、
５０ｋΩの電気抵抗値を有する第２部分１１３を介して
接続されているので、外部静電気による絶縁膜破壊が防
止されるものである。
分１１１の一部のゲート金属層１５がレーザ照射によっ
て破壊され、絶縁部分４１が形成された状態の平面図で
ある。このとき、前記ゲートラインブロック１３及びソ
ースラインブロック１４間は、５０ｋΩの電気抵抗値を
有する第２部分１１３を介して接続されており、この状
態で所定の検査が行われる。該検査後も、前記ゲートラ
インブロック１３及びソースラインブロック１４間は、
５０ｋΩの電気抵抗値を有する第２部分１１３を介して
接続されているので、外部静電気による絶縁膜破壊が防
止されるものである。
【００４２】
【発明の効果】本発明のアクティブマトリクス基板は、
ＴＦＴのゲートラインブロック及びソースラインブロッ
ク間を短絡する短絡部材が、前記ゲートラインブロック
及びソースラインブロック間に於いて、レーザ照射によ
って短絡状態から絶縁状態となる第１部分と、レーザ照
射によって絶縁状態から短絡状態となる第２部分とを並
列的に有するため、前記ゲートラインブロック及びソー
スラインブロック間を一度絶縁状態とした後、再び短絡
状態とすることが可能となる。
ＴＦＴのゲートラインブロック及びソースラインブロッ
ク間を短絡する短絡部材が、前記ゲートラインブロック
及びソースラインブロック間に於いて、レーザ照射によ
って短絡状態から絶縁状態となる第１部分と、レーザ照
射によって絶縁状態から短絡状態となる第２部分とを並
列的に有するため、前記ゲートラインブロック及びソー
スラインブロック間を一度絶縁状態とした後、再び短絡
状態とすることが可能となる。
【００４３】したがって、前記アクティブマトリクス基
板の製造過程に於いて発生する静電気によって前記アク
ティブマトリクス基板に形成されるゲートライン及びソ
ースラインの交差部の絶縁膜、或いはＴＦＴ素子の絶縁
膜に高電圧が印加されることが防止され、絶縁膜破壊、
表示不良の発生を防止することができるとともに、前記
ゲートラインブロック及びソースラインブロック間にそ
れぞれ所定の電気信号を入力して検査を行うことがで
き、かつ、該検査後に於いても前記アクティブマトリク
ス基板に形成されるゲートライン及びソースラインの交
差部の絶縁膜、或いはＴＦＴ素子の絶縁膜に高電圧が印
加されることが防止され、絶縁膜破壊、表示不良の発生
を防止することができるという効果を奏する。
板の製造過程に於いて発生する静電気によって前記アク
ティブマトリクス基板に形成されるゲートライン及びソ
ースラインの交差部の絶縁膜、或いはＴＦＴ素子の絶縁
膜に高電圧が印加されることが防止され、絶縁膜破壊、
表示不良の発生を防止することができるとともに、前記
ゲートラインブロック及びソースラインブロック間にそ
れぞれ所定の電気信号を入力して検査を行うことがで
き、かつ、該検査後に於いても前記アクティブマトリク
ス基板に形成されるゲートライン及びソースラインの交
差部の絶縁膜、或いはＴＦＴ素子の絶縁膜に高電圧が印
加されることが防止され、絶縁膜破壊、表示不良の発生
を防止することができるという効果を奏する。
【００４４】また、前記第２部分は、第１導電膜、絶縁
膜及び第２導電膜の３層構造から成るため、レーザ照射
によって前記第１導電膜及び第２導電膜が溶融して短絡
され、前記ゲートラインブロック及びソースラインブロ
ック間を再び短絡状態とすることが可能となるという効
果を奏する。
膜及び第２導電膜の３層構造から成るため、レーザ照射
によって前記第１導電膜及び第２導電膜が溶融して短絡
され、前記ゲートラインブロック及びソースラインブロ
ック間を再び短絡状態とすることが可能となるという効
果を奏する。
【００４５】さらに、前記第１部分がゲート金属層また
はソース金属層から成り、前記第２部分が、ゲート金属
層、ゲート絶縁膜及びソース金属層の３層構造から成る
ことにより、前記アクティブマトリクス基板に形成され
るＴＦＴと同一工程で前記短絡部材を形成することが可
能となる。
はソース金属層から成り、前記第２部分が、ゲート金属
層、ゲート絶縁膜及びソース金属層の３層構造から成る
ことにより、前記アクティブマトリクス基板に形成され
るＴＦＴと同一工程で前記短絡部材を形成することが可
能となる。
【００４６】したがって、本発明のアクティブマトリク
ス基板を作製する際に、新たに別工程を必要とせず、コ
ストアップを防ぐことができるという効果を奏する。
ス基板を作製する際に、新たに別工程を必要とせず、コ
ストアップを防ぐことができるという効果を奏する。
【００４７】本発明のアクティブマトリクス基板は、Ｔ
ＦＴのゲートラインブロック及びソースラインブロック
間を短絡する短絡部材短絡部材が、前記ゲートラインブ
ロック及びソースラインブロック間に於いて、レーザ照
射によって短絡状態から絶縁状態となる第１部分と、該
第１部分の短絡状態の電気抵抗値よりも高い電気抵抗値
をもつ第２部分とを並列的に有するため、前記第１部分
をレーザ照射によって絶縁状態とした時、前記ゲートラ
インブロック及びソースラインブロック間にそれぞれ独
立に検査用の信号を入力することが可能となり、かつ前
記ゲートラインブロック及びソースラインブロック間に
高電圧が印加されることを防止することが可能となる。
ＦＴのゲートラインブロック及びソースラインブロック
間を短絡する短絡部材短絡部材が、前記ゲートラインブ
ロック及びソースラインブロック間に於いて、レーザ照
射によって短絡状態から絶縁状態となる第１部分と、該
第１部分の短絡状態の電気抵抗値よりも高い電気抵抗値
をもつ第２部分とを並列的に有するため、前記第１部分
をレーザ照射によって絶縁状態とした時、前記ゲートラ
インブロック及びソースラインブロック間にそれぞれ独
立に検査用の信号を入力することが可能となり、かつ前
記ゲートラインブロック及びソースラインブロック間に
高電圧が印加されることを防止することが可能となる。
【００４８】したがって、前記アクティブマトリクス基
板の製造過程に於いて発生する静電気によって前記アク
ティブマトリクス基板に形成されるゲートライン及びソ
ースラインの交差部の絶縁膜、或いはＴＦＴ素子の絶縁
膜に高電圧が印加されることが防止され、絶縁膜破壊、
表示不良の発生を防止することができるとともに、前記
ゲートラインブロック及びソースラインブロック間にそ
れぞれ所定の電気信号を入力して検査を行うことがで
き、かつ、該検査後に於いても前記アクティブマトリク
ス基板に形成されるゲートライン及びソースラインの交
差部の絶縁膜、或いはＴＦＴ素子の絶縁膜に高電圧が印
加されることが防止され、絶縁膜破壊、表示不良の発生
を防止することができるという効果を奏する。
板の製造過程に於いて発生する静電気によって前記アク
ティブマトリクス基板に形成されるゲートライン及びソ
ースラインの交差部の絶縁膜、或いはＴＦＴ素子の絶縁
膜に高電圧が印加されることが防止され、絶縁膜破壊、
表示不良の発生を防止することができるとともに、前記
ゲートラインブロック及びソースラインブロック間にそ
れぞれ所定の電気信号を入力して検査を行うことがで
き、かつ、該検査後に於いても前記アクティブマトリク
ス基板に形成されるゲートライン及びソースラインの交
差部の絶縁膜、或いはＴＦＴ素子の絶縁膜に高電圧が印
加されることが防止され、絶縁膜破壊、表示不良の発生
を防止することができるという効果を奏する。
【００４９】また、前記第２部分の電気抵抗値が５０ｋ
Ω以上１ＭΩ以下であるため、前記ゲートラインブロッ
ク及びソースラインブロック間にそれぞれ独立に検査用
の信号を入力することが可能となり、かつ前記ゲートラ
インブロック及びソースラインブロック間に高電圧が印
加されることを防止することが可能となるという効果を
奏する。
Ω以上１ＭΩ以下であるため、前記ゲートラインブロッ
ク及びソースラインブロック間にそれぞれ独立に検査用
の信号を入力することが可能となり、かつ前記ゲートラ
インブロック及びソースラインブロック間に高電圧が印
加されることを防止することが可能となるという効果を
奏する。
【００５０】さらに、前記第１部分がゲート金属層また
はソース金属層から成り、前記第２部分がｎ+ 層（Ｐ型
半導体層）から成ることにより、前記アクティブマトリ
クス基板に形成されるＴＦＴと同一工程で前記短絡部材
を形成することが可能となる。
はソース金属層から成り、前記第２部分がｎ+ 層（Ｐ型
半導体層）から成ることにより、前記アクティブマトリ
クス基板に形成されるＴＦＴと同一工程で前記短絡部材
を形成することが可能となる。
【００５１】したがって、本発明のアクティブマトリク
ス基板を作製する際に、新たに別工程を必要とせず、コ
ストアップを防ぐことができるという効果を奏する。
ス基板を作製する際に、新たに別工程を必要とせず、コ
ストアップを防ぐことができるという効果を奏する。
【００５２】本発明のアクティブマトリクス基板の検査
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とした後、ゲートラインブロック及びソー
スラインブロックに、それぞれ所定の電気信号を入力し
て検査を行い、その後、前記短絡部材の前記第２部分を
レーザ照射によって短絡状態とするため、所定の検査を
実行できるとともに、該検査後に於いても、ゲートライ
ンとソースラインとの交差部の絶縁膜、あるいはＴＦＴ
素子の絶縁膜の、静電気等による破壊を防止することが
できるので、表示不良の発生を防止して、歩留まりの向
上を図ることができるという効果を奏する。
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とした後、ゲートラインブロック及びソー
スラインブロックに、それぞれ所定の電気信号を入力し
て検査を行い、その後、前記短絡部材の前記第２部分を
レーザ照射によって短絡状態とするため、所定の検査を
実行できるとともに、該検査後に於いても、ゲートライ
ンとソースラインとの交差部の絶縁膜、あるいはＴＦＴ
素子の絶縁膜の、静電気等による破壊を防止することが
できるので、表示不良の発生を防止して、歩留まりの向
上を図ることができるという効果を奏する。
【００５３】本発明のアクティブマトリクス基板の検査
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とし、前記第２部分を介して前記ゲートラ
インブロック及びソースラインブロック間を電気的に接
続させる状態とした後、前記ゲートラインブロック及び
ソースラインブロックに、それぞれ所定の電気信号を入
力して検査を行うため、所定の検査を実行できるととも
に、該検査後に於いても、ゲートラインとソースライン
との交差部の絶縁膜、あるいはＴＦＴ素子の絶縁膜の、
静電気等による破壊を防止することができるので、表示
不良の発生を防止して、歩留まりの向上を図ることがで
きるという効果を奏する。
方法は、前記短絡部材の前記第１部分をレーザ照射によ
って絶縁状態とし、前記第２部分を介して前記ゲートラ
インブロック及びソースラインブロック間を電気的に接
続させる状態とした後、前記ゲートラインブロック及び
ソースラインブロックに、それぞれ所定の電気信号を入
力して検査を行うため、所定の検査を実行できるととも
に、該検査後に於いても、ゲートラインとソースライン
との交差部の絶縁膜、あるいはＴＦＴ素子の絶縁膜の、
静電気等による破壊を防止することができるので、表示
不良の発生を防止して、歩留まりの向上を図ることがで
きるという効果を奏する。
【図１】本発明の第１の実施の形態の概念図である。
【図２】本発明の第１の実施の形態の概念説明に供する
等価回路図である。
等価回路図である。
【図３】本発明の第１の実施の形態の詳細平面図であ
る。
る。
【図４】（ａ）（ｂ）はそれぞれ図３に於けるＸ−Ｙ部
分及びＸ’−Ｙ’部分の断面図である。
分及びＸ’−Ｙ’部分の断面図である。
【図５】図３に示す第１部分が絶縁状態となった状態の
平面図である。
平面図である。
【図６】（ａ）（ｂ）はそれぞれ図３に示す第２部分が
導電状態となった状態の平面図及び断面図である。
導電状態となった状態の平面図及び断面図である。
【図７】本発明の第２の実施の形態の概念図である。
【図８】本発明の第２の実施の形態の概念説明に供する
等価回路図である。
等価回路図である。
【図９】本発明の第２の実施の形態の詳細平面図であ
る。
る。
【図１０】（ａ）（ｂ）はそれぞれ図９に於けるＸ−Ｙ
部分及びＸ’−Ｙ’部分の断面図である。
部分及びＸ’−Ｙ’部分の断面図である。
【図１１】図９に示す第１部分が絶縁状態となった状態
の平面図である。
の平面図である。
【図１２】アクティブマトリクス基板の構成図である。
【図１３】従来のショートリングの構成図である。
１１ 短絡部材 １１１ 第１部分 １１２ 第２部分 １１３ 第２部分 １３ ゲートラインブロック １４ ソースラインブロック １５ ゲート金属層 １６ ソース金属層 １７ ゲート絶縁膜 １８ ガラス基板 １９ ゲート金属層の一部 ２０ 容量構造部分 ２６ ｎ+ 層（Ｐ型半導体層） ４１ 絶縁部分 ４２ 導電部
Claims (8)
- 【請求項１】 表示素子駆動用のＴＦＴがマトリクス状
に形成されたアクティブマトリクス基板であって、前記
ＴＦＴのゲートラインブロック及びソースラインブロッ
ク間を短絡する短絡部材を備えたアクティブマトリクス
基板に於いて、 前記短絡部材が、前記ゲートラインブロック及びソース
ラインブロック間に於いて、レーザ照射によって短絡状
態から絶縁状態となる第１部分と、レーザ照射によって
絶縁状態から短絡状態となる第２部分とを並列的に有す
ることを特徴とするアクティブマトリクス基板。 - 【請求項２】 レーザ照射によって絶縁状態から短絡状
態となる前記第２部分が、第１導電膜、絶縁膜及び第２
導電膜の３層構造からなり、レーザ照射によって前記第
１導電膜及び第２導電膜が溶融して短絡されることを特
徴とする、請求項１に記載のアクティブマトリクス基
板。 - 【請求項３】 前記第１部分がゲート金属層またはソー
ス金属層から成り、前記第２部分が、ゲート金属層、ゲ
ート絶縁膜及びソース金属層の３層構造から成ることを
特徴とする、請求項２に記載のアクティブマトリクス基
板。 - 【請求項４】 表示素子駆動用のＴＦＴがマトリクス状
に形成されたアクティブマトリクス基板であって、前記
ＴＦＴのゲートラインブロック及びソースラインブロッ
ク間を短絡する短絡部材を備えたアクティブマトリクス
基板に於いて、 前記短絡部材が、前記ゲートラインブロック及びソース
ラインブロック間に於いて、レーザ照射によって短絡状
態から絶縁状態となる第１部分と、該第１部分の短絡状
態の電気抵抗値よりも高い電気抵抗値を有する第２部分
とを並列的に有することを特徴とするアクティブマトリ
クス基板。 - 【請求項５】 前記第２部分の電気抵抗値が５０ｋΩ以
上１ＭΩ以下であることを特徴とする請求項４に記載の
アクティブマトリクス基板。 - 【請求項６】 前記第１部分がゲート金属層またはソー
ス金属層から成り、前記第２部分がｎ+ 層（Ｐ型半導体
層）から成ることを特徴とする請求項５に記載のアクテ
ィブマトリクス基板。 - 【請求項７】 上記請求項１、２または３に記載のアク
ティブマトリクス基板の検査方法であって、前記短絡部
材の前記第１部分をレーザ照射によって絶縁状態とした
後、前記ゲートラインブロック及びソースラインブロッ
クに、それぞれ所定の電気信号を入力して検査を行い、
その後、前記短絡部材の前記第２部分をレーザ照射によ
って短絡状態とすることを特徴とする、アクティブマト
リクス基板の検査方法。 - 【請求項８】 上記請求項４、５または６に記載のアク
ティブマトリクス基板の検査方法であって、前記短絡部
材の前記第１部分をレーザ照射によって絶縁状態とした
後、前記ゲートラインブロック及びソースラインブロッ
クに、それぞれ所定の電気信号を入力して検査を行うこ
とを特徴とする、アクティブマトリクス基板の検査方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34307795A JP3254362B2 (ja) | 1995-07-27 | 1995-12-28 | アクティブマトリクス基板 |
| US08/664,574 US5777348A (en) | 1995-07-27 | 1996-06-17 | Active matrix substrate and inspecting method thereof |
| KR1019960026982A KR100210700B1 (ko) | 1995-07-27 | 1996-06-29 | 액티브매트릭스 기판 및 그의 검사방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-191626 | 1995-07-27 | ||
| JP19162695 | 1995-07-27 | ||
| JP34307795A JP3254362B2 (ja) | 1995-07-27 | 1995-12-28 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0997910A true JPH0997910A (ja) | 1997-04-08 |
| JP3254362B2 JP3254362B2 (ja) | 2002-02-04 |
Family
ID=26506811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34307795A Expired - Fee Related JP3254362B2 (ja) | 1995-07-27 | 1995-12-28 | アクティブマトリクス基板 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5777348A (ja) |
| JP (1) | JP3254362B2 (ja) |
| KR (1) | KR100210700B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538857B1 (en) * | 2000-09-14 | 2003-03-25 | International Business Machines Corporation | Read head with N-cycle switch for electrostatic discharge (ESD) protection |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4179483B2 (ja) * | 1996-02-13 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
| KR100844393B1 (ko) * | 2006-06-07 | 2008-07-07 | 전자부품연구원 | 액정디스플레이의 박막트랜지스터 패널 검사장치 및 그제조방법 |
| KR102439150B1 (ko) * | 2015-12-30 | 2022-09-01 | 엘지디스플레이 주식회사 | 유기발광 표시 장치의 불량 화소 검출 방법 및 이를 이용한 유기발광 표시 장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
| JP2871235B2 (ja) * | 1991-10-29 | 1999-03-17 | ホシデン・フィリップス・ディスプレイ株式会社 | 能動液晶表示装置 |
| US5473452A (en) * | 1994-12-21 | 1995-12-05 | Goldstar Co., Ltd. | Liquid crystal display device with repair structure |
-
1995
- 1995-12-28 JP JP34307795A patent/JP3254362B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-17 US US08/664,574 patent/US5777348A/en not_active Expired - Lifetime
- 1996-06-29 KR KR1019960026982A patent/KR100210700B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6538857B1 (en) * | 2000-09-14 | 2003-03-25 | International Business Machines Corporation | Read head with N-cycle switch for electrostatic discharge (ESD) protection |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970007453A (ko) | 1997-02-21 |
| US5777348A (en) | 1998-07-07 |
| JP3254362B2 (ja) | 2002-02-04 |
| KR100210700B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| JP3251474B2 (ja) | アクティブマトリクス基板 | |
| JP3066569B2 (ja) | 液晶表示装置 | |
| JPH0997910A (ja) | アクティブマトリクス基板及び該基板の検査方法 | |
| JP2812346B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2834935B2 (ja) | アクティブマトリクス型表示素子及びその製造方法 | |
| JP3295025B2 (ja) | 液晶表示装置の製造方法 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPH0394223A (ja) | アクティブマトリクス表示装置の製造方法 | |
| JP3299925B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JPH08248434A (ja) | 液晶表示装置 | |
| JP2001264788A (ja) | 配線電極の接続方法、液晶表示装置用基板の製造方法と液晶表示装置用基板の欠陥修正方法、および液晶表示装置の製造方法、並びにそれに用いる加工装置 | |
| JPH1195253A (ja) | マトリクスアレイ配線基板及びその製造方法 | |
| JPH10253978A (ja) | 液晶表示装置 | |
| JPH02284120A (ja) | アクティブマトリクス表示装置 | |
| JP3327739B2 (ja) | アクティブマトリクス基板 | |
| JPH06130419A (ja) | アクティブマトリクス基板 | |
| JPH06202152A (ja) | 薄膜トランジスタアレイ | |
| JPH10142626A (ja) | 液晶表示パネル素材 | |
| JPS61121080A (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP3202804B2 (ja) | 液晶表示装置の製法 | |
| JP3162347B2 (ja) | マトリクス型表示装置用マトリクス基板 | |
| JP2001174845A (ja) | 液晶表示パネル | |
| KR100924228B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| JPH08122814A (ja) | 薄膜電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |