KR100844393B1

KR100844393B1 - 액정디스플레이의 박막트랜지스터 패널 검사장치 및 그제조방법

Info

Publication number: KR100844393B1
Application number: KR1020060050656A
Authority: KR
Inventors: 이대성; 성우경
Original assignee: 전자부품연구원
Priority date: 2006-06-07
Filing date: 2006-06-07
Publication date: 2008-07-07
Also published as: KR20070117017A

Abstract

본 발명은 MOSFET을 이용하여 대면적의 패널을 일관되고 빠르게 검사할 수 있는 TFT-LCD의 TFT 패널 검사장치를 제공함에 목적이 있다.

본 발명의 액정디스플레이의 박막트랜지스터 패널 검사장치는 액정패널을 검사하기 위하여 기판상에 형성되는 전계효과 트랜지스터, 상기 전계효과 트랜지스터 상부에 증착되는 유전층, 상기 유전층을 관통하여 상기 전계효과 트랜지스터의 게이트와 연결되는 검지전극과 상기 전계효과 트랜지스터의 소스 또는 드레인에 형성되는 본딩 패드를 포함하는 적어도 하나의 액정 패널 검사 셀; 상기 액정패널 검사 셀로부터 출력되는 신호를 취득하기 위한 신호 취득 회로부; 및 상기 액정패널 검사 셀과 상기 신호 취득 회로부를 전기적으로 연결하기 위한 연결부를 포함한다.

액정, 패널, TFT, MOSFET, 전기장

Description

액정디스플레이의 박막트랜지스터 패널 검사장치 및 그 제조방법{TFT panel of LCD inspecting apparatus and its fabricating method}

도 1a는 본 발명에 따른 TFT 패널 검사 셀의 단면도,

도 1b는 본 발명에 따른 TFT 패널 검사 셀의 등가회로,

도 2는 본 발명에 따른 와이어 본딩을 고려한 TFT 패널 검사 샐의 단면도,

도 3은 본 발명에 따른 SOI 기판을 이용한 TFT 패널 검사 셀의 단면도,

도 4는 본 발명의 일 실시예에 따른 TFT 패널 검사장치의 입체도,

도 5는 본 발명의 다른 실시예에 따른 검지전극와 MOSFET의 어셈블리 구조의 TFT 패널 검사장치의 단면도,

도 6은 본 발명에 따른 TFT 패널 검사장치의 검사원리를 도시한 개념도,

도 7은 본 발명에 따른 TFT 패널 검사장치를 사용하여 TFT를 측정한 후의 전류-전압특성을 나타낸 그래프.

*도면의 주요 부분에 대한 설명*

101: 기판 102: 절연층

103: 드레인 104: 소스

105: 게이트 106: 유전층

107: 비아홀 108: 검지전극

109: 플러그 202: 본딩 와이어

403: 신호취득회로 505: 관통형 전극

본 발명은 근접 전자기장 센서에 관한 것으로, 보다 자세하게는, MOSFET에 검지전극을 형성하여 전압이 인가된 액정패널에 형성된 TFT(Thin Film Transistor)의 동작여부를 판별할 수 있는 액정 패널 검사장치에 관한 것이다.

일반적으로 액정 패널은 여러 단계의 제조 공정을 거쳐 제조되어지는 바, 이러한 제조 공정의 마지막 단계에서는 소정의 테스트가 진행되며, 이에 따라, 액정 패널은 항상 일정 수준 이상으로 그 성능을 유지하고 있다.

통상, 이러한 테스트는 전기적인 신호를 통해 제품의 성능이 검사되는 전기신호 테스트와 육안을 통해 제품의 외관품질이 검사되는 비쥬얼 테스트 등으로 나뉘어 지는데, 이때, 액정 패널은 로딩 스테이지를 구비한 테스트 장치에 안정적으로 로딩된 후, 상술한 전기신호 테스트 및 비쥬얼 테스트를 받게 된다.

종래의 액정 패널 검사장치에 따르면, 제조공정을 끝마친 액정 패널은 전기신호 테스트를 하기 위하여 이송 장치를 통해 측정챔버의 패널 로딩 스테이지에 로 딩된다.

여기서, 패널 로딩 스테이지의 상부면에는 액정 패널로 전기적인 신호를 전달하는 다수개의 프로브들이 설치되는 바, 이러한 프로브들은 패널 로딩 스테이지에 안착된 액정 패널과 접촉되어, 테스트회로에서 출력되는 검사패턴 화상신호를 전달한다. 이에 따라, 액정 패널에는 소정의 검사패턴 화상이 디스플레이된다.

한편, 액정 패널의 상부에는 CCD(Charge Coupled Device) 카메라가 설치되어, 액정 패널에 디스플레이된 검사패턴 화상을 촬영한 후, 이러한 검사패턴 화상을 전기 신호로 변환하여 화상 데이터 분석부로 전달한다.

화상 데이터 분석부는 CCD 카메라로부터 출력되는 검사패턴 화상을 분석한 후, 그 결과를 모니터로 출력한다.

이 후, 작업자는 모니터에 디스플레이되는 액정 패널 관련 검사패턴 화상의 분석결과를 참고하여, 액정 패널의 품질을 검증한다.

이때, CCD 카메라의 설치에는 액정 패널에 디스플레이되는 검사패턴 화상의 배율 및 렌즈의 포커스 등이 적절히 고려되어야 하며, 이에 따라, CCD 카메라는 액정 패널과 일정한 거리를 둔 상태로 액정 패널의 상부에 수직으로 배치되는 것이 일반적이다.

여기서, CCD 카메라는 고정되어 있는 관계로 여러 시야에서 다각도로 사람이 테스트하는 것과 같은 효과를 전부 기대할 수 없는 한계를 가진다. 따라서 액정 패널의 균일성을 측정하는 데 많은 제약이 따른다.

즉, 검사자가 직접 검사를 하기 때문에, 검사 기준은 검사자의 주관적인 판 단하에 이루어지게 되고 검사 기준도 정량적이지 못하고 검사시마다 검사자의 컨디션이나 각자의 기준이 다르기 때문에 액정 패널의 검사 기준이 일정하지 못해 제품도 일정하게 나오지 않는다.

그리고, 검사자가 바뀔 때마다 그에 따른 교육이나 준비 과정을 거치게 되어 인건비나 시간이 많이 소요된다는 단점이 있다.

또한, 액정 패널 전영역을 검사하기 위해서는 CCD 카메라나 액정 패널이 이동해야 하고, 고해상도의 카메라와 이미지 프로세싱을 사용하기 때문에 검사시간이 길어진다는 문제점이 있다.

본 발명은 MOSFET을 이용하여 대면적의 LCD 패널을 일관되고 빠르게 검사할 수 있는 액정디스플레이의 박막트랜지스터 패널 검사장치를 제공함에 목적이 있다.

본 발명의 액정디스플레이의 박막트랜지스터 패널 검사장치의 제조방법은 전 계효과 트랜지스터 상부에 유전층을 형성하는 단계; 상기 유전층에 비아홀을 형성하여 상기 전계효과 트랜지스터의 게이트 전극을 노출시키는 단계; 상기 유전층 전면에 금속층을 증착하여 상기 비아홀 내부에 플러그 및 상기 유전층상에 검지전극을 형성하는 단계; 상기 전계효과 트랜지스터의 소스 또는 드레인을 노출시켜 하기 신호취득회로와 연결을 위한 본딩패드를 형성하는 단계; 및 상기 본딩패드와 상기 신호취득회로를 전기적으로 연결하는 단계를 포함한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.

따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.

도 1a는 본 발명에 따른 박막트랜지스터 패널 검사 셀의 단면을 도시한 것으로 먼저, 실리콘 웨이퍼를 기판(101)으로 사용하여 절연층(102), 드레인(103), 소스(104) 및 게이트(105)로 이루어진 MOSFET을 형성한다.

다음으로 MOSFET 상부에 유전층(106)을 다시 증착하고, 게이트(105) 상면에 서 비아홀(107)을 형성한 후 금속을 증착하여 비아홀(107) 내부에 플러그(109)를 형성하고 유전층(106) 상에는 금속층인 검지전극(108)을 형성하면 액정패널 검사 셀이 완성된다.

이렇게 형성된 각각의 셀로는 대면적의 액정패널을 검사할 수 없으므로 다수의 셀을 어레이로 형성한 다음 신호취득회로(ROIC;Read Out Integrated Circuit)와 연결을 위한 와이어를 부착해야 한다.

도 1b는 본 발명에 따른 박막트랜지스터 패널 검사 셀의 등가회로를 도시한 것이다.

검지전극은 측정하고자 하는 물체 표면으로 수십 마이크론 이하의 간격을 유지한다. 이때, 검지전극, 검지하려는 물체, 그리고 그 사이의 공기를 유전체로 가정하면 하나의 캐패시터로 근사화할 수 있는데, 이를 검지전극 캐패시터(C_EFP,111)라고 가정한다.

그리고, 검지전극, MOSFET 중간에 형성된 절연층 그리고 기판으로 이루어진 캐패시터를 기판 캐패시터(C_SUB,112)로, 게이트, 게이트 절연막 그리고 기판역시 하나의 게이트 캐패시터(C_GATE,113)로 가정할 수 있다.

각각의 캐패시터로 이루어진 등가회로로부터 게이트 전압은 아래와 같은 식으로 표현될 수 있다.

여기서 게이트 전압을 높이기 위해서는 게이트 캐패시터(113)의 캐패시턴스가 작아야 하는데, 이를 위하여 채널길이가 작은 FET를 사용한다.

이때, FET의 채널로서 채널길이가 짧고 캐리어의 이동도가 높은 실리콘 소재의 나노와이어를 사용하는 것이 효과적이다.

그리고, 기판 캐패시터(112)의 캐패시턴스를 줄이기 위해서는 검지전극과 기판사이의 간격이 크거나 유전율이 작은 재료를 사용하는 것이 바람직하다.

도 2는 본 발명의 일실시예에 따른 와이어 본딩을 고려한 박막트랜지스터 패널 검사 셀의 단면도로서, 와이어 본딩을 위하여 MOSFET 상부에 유전층(201)을 200㎛ 이상 형성한다.

본 발명에 따른 MOSFET에서 출력되는 신호를 다른 회로와 전기적으로 연결하기 위하여 연결부로 와이어를 이용한 본딩을 사용할 수 있다. 본딩 와이어(202)의 높이가 150㎛ 이상 되기 때문에 검지전극(108)면이 본딩 와이어(202)보다 더 높게 형성하여야 한다. 그렇지 않으면, TFT 셀을 검사하기 위하여 검지전극이 소정의 간격이하로 접근하는 경우, 본딩 와이어와 컨택이 될 수 있다.

따라서, 유전층(201)을 본딩 와이어(202)의 높이보다 두껍게 증착한 다음 검지전극(108)을 형성한다. 이때, 유전층(201)은 유전율이 작은 소재를 사용하는 것이 바람직하다.

그리고, 사진식각공정을 이용하여 와이어 본딩을 위한 와이어 본딩패드(203)를 노출시키고 와이어로 본딩한다.

도 3은 본 발명의 다른 실시예에 따른 SOI(Silicon On Insulator) 기판을 이 용한 박막트랜지스터 패널 검사 셀의 단면도이다.

본 발명에 따른 TFT 패널 검사장치는 유전체와 나노 스케일의 소스, 드레인 및 게이트 전극과 배선으로 형성되어 있어, 기생 캐패시턴스가 발생하여 전류의 흐름을 방해할 수 있다.

특히, 실질적인 대면적의 TFT 패널 검사장치는 다수의 검사장치가 어레이로로 형성되어 있기 때문에 기판에 의한 기생 캐패시턴스의 발생시 측정의 정밀도가 떨어지게 된다.

따라서, 본 발명의 일실시예에 따르면, 절연층(301)과 트렌치에 의한 소자 분리막(302)을 형성하여 MOSFET을 구조적으로 완전히 고립시켜 각각의 MOSFET간의 전기적 단락을 위하여 SOI 기판을 사용하는 것이 바람직하다.

도 4는 본 발명의 또 다른 실시예에 따른 박막트랜지스터 패널 검사장치를 도시한 입체도이다.

MOSFET과 검지전극(401)이 결합된 복수의 액정패널 검사 셀(405)을 1차원 어레이로 형성하고 신호취득회로(403)와 본딩패드(402)를 본딩 와이어(404)로 본딩함으로써, 1차원 어레이 형태의 TFT 패널 검사장치(400)가 완성된다.

액정패널 검사 셀(405)이 장치 모듈(400)을 신호취득회로(403)와 함께 집적화될 경우, 대면적 패널에 적용이 가능하며, 노이즈가 작아 보다 정밀한 검사가 가능하다.

도 5는 본 발명의 또 다른 실시예에 따른 검지전극와 MOSFET의 어셈블리 구조로 된 박막트랜지스터 패널 검사장치의 단면도이다.

앞서 기술한 실시예들은 검지전극의 크기는 MOSFET의 크기에 대응하기 때문에, 다른 분야에 적용할 경우 작은 검지전극의 크기로 인하여 한계가 있다.

본 발명에 따른 TFT 패널 검사장치는 MOSFET(501)과 검지전극(502)을 각각 절연성 기판(503) 양면에 형성하고 절연성 기판에 비아홀(504)을 형성한 후 게이트 전극과 검지전극(502)을 연결할 수 있는 관통형 전극(505)을 형성함으로써, 검지전극(502)의 크기에 제한받지 않는 검사장치를 완성할 수 있다.

따라서, 검지전극(502)의 크기를 달리하여 형성하여, 근접 전자기장 센서의 원리를 갖는 TFT 패널 검사장치를 필요로 하는 타분야에 적용이 가능하다.

도 6은 본 발명에 따른 박막트랜지스터 패널 검사장치를 이용한 검사원리의 개념도이다.

패널전면에 형성된 게이트 라인(601)과 데이터 라인(602)이 교차하는 지점에는 TFT(603)와 셀전극(604)이 형성되어 있고, 그 상부에 검지전극(605)과 이와 연결된 게이트(606) 그리고 드레인(607) 및 소스(608)로 이루어진 MOSFET이 위치하고 있다.

액정의 셀전극(604)과 연결된 TFT(603)에 전압이 인가되어 있는 상태에서 전기장센서의 검지전극(605)이 수십 마이크론 이하의 간격(g)으로 근접하게 되면 TFT(603) 전극에 의한 전기장의 영향을 받아 근접 전기장 센서의 검지전극(605)에 전하가 유도되어 전압차이를 유도하고, 유도된 전압이 MOSFET의 임계전압보다 높으면 소스(608)와 드레인(607) 양단에 인가된 전압에 의하여 드레인(607)에서 소스(608)로 드레인 전류가 흐르게 된다. 미리 설정된 드레인 전류를 기준값으로 하 여 측정된 드레인 전류와 비교함으로써, TFT(603)의 동작여부를 판단할 수 있다.

도 7은 본 발명에 따른 박막트랜지스터 패널 검사장치를 사용하여 액정패널에 형성된 TFT를 측정한 후의 전류-전압특성을 나타낸 그래프이다.

본 발명의 일실시예에 따르면, 액정패널 검사 셀의 검지전극의 넓이는 100×100㎛²이고, TFT와 검지전극의 거리는 20㎛이다. 그리고 액정패널 검사 셀의 소스전압은 5V를 인가하며, 채널의 폭/길이 비율은 10이다. 또한, TFT에 인가되는 전압을 일정한 주파수의 AC로 구동하면 1/f 노이즈 제거 및 차동증폭을 통하여 신호잡음비율을 높일 수 있다.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.

본 발명의 액정디스플레이의 박막트랜지스터 패널 검사장치는 복수의 MOSFET을 1차원 형태의 어레이로 제조하고 출력신호회로와 함께 집적화함으로써, 액정패널에 형성된 TFT 셀의 검사를 빠르고, 더욱 정밀하게 측정할 수 있다는 현저하고도 유리한 효과가 있다.

Claims

삭제
액정패널을 검사하기 위하여 기판상에 형성되는 전계효과 트랜지스터, 상기 전계효과 트랜지스터 상부에 증착되는 유전층, 상기 유전층을 관통하여 상기 전계효과 트랜지스터의 게이트와 연결되는 검지전극과 상기 전계효과 트랜지스터의 소스 또는 드레인에 형성되는 본딩 패드를 포함하는 적어도 하나의 액정 패널 검사 셀;

상기 액정패널 검사 셀로부터 출력되는 신호를 취득하기 위한 신호 취득 회로부; 및

상기 액정패널 검사 셀과 상기 신호 취득 회로부를 전기적으로 연결하기 위한 연결부

를 포함하는 액정디스플레이의 박막트랜지스터 패널 검사장치.
제2항에 있어서,

상기 전계효과 트랜지스터와 상기 검지전극은 각각 관통형 전극이 형성된 절연성 기판 양면에 형성되어 연결부에 의하여 전기적으로 연결된 액정디스플레이의 박막트랜지스터 패널 검사장치.
제2항에 있어서,

상기 기판은 SOI을 사용하는 액정디스플레이의 박막트랜지스터 패널 검사장치.
전계효과 트랜지스터 상부에 유전층을 형성하는 단계;

상기 유전층에 비아홀을 형성하여 상기 전계효과 트랜지스터의 게이트 전극을 노출시키는 단계;

상기 유전층 전면에 금속층을 증착하여 상기 비아홀 내부에 플러그 및 상기 유전층상에 검지전극을 형성하는 단계;

상기 전계효과 트랜지스터의 소스 또는 드레인을 노출시켜 하기 신호취득회로와 연결을 위한 본딩패드를 형성하는 단계; 및

상기 본딩패드와 상기 신호취득회로를 전기적으로 연결하는 단계

를 포함하는 액정디스플레이의 박막트랜지스터 패널 검사장치의 제조방법.
절연성 기판의 일측면에 전계효과 트랜지스터를 형성하는 단계;

상기 절연성 기판의 다른 측면에 상기 전계효과 트랜지스터와 소정의 거리로 이격된 곳에 비아홀을 형성하는 단계;

상기 비아홀에 관통형 전극을 형성하고 상기 절연성 기판의 다른 측면에 검지전극을 형성하는 단계; 및

상기 전계효과 트랜지스터의 게이트 전극과 상기 절연성 기판의 일측면에 형성된 상기 관통형 전극을 전기적으로 연결하는 단계

를 포함하는 액정디스플레이의 박막트랜지스터 패널 검사장치의 제조방법.