CN203644782U - 阵列基板及显示装置 - Google Patents

Abstract

本实用新型公开了一种阵列基板、阵列基板的制作方法及修复方法，本实用新型阵列基板，包括：栅线、第一数据线、第二数据线及由栅线、第一数据线和第二数据线交叉定义的若干像素单元；所述第一数据线用以驱动同一列像素单元中的第奇数个像素单元，所述第二数据线用以驱动同一列像素单元中的第偶数个像素单元，对于每一列像素单元，至少一行像素单元所在区域内设置有修复线；所述修复线的两端投影分别与同一列像素单元的第一数据线、第二数据线所在区域重合，且与所述第一数据线以及所述第二数据线均隔离设置。本实用新型所述的阵列基板、阵列基板的制作方法及修复方法，具有修复率高、修复简便以及经济效益好等多重优点。

Description

阵列基板及显示装置

技术领域

本实用新型涉及显示领域，尤其涉及一种阵列基板及显示装置。

背景技术

尺寸较大的显示面板通常采用120Hz的刷新频率。对于像素而言充电时间仅是刷新频率为60Hz的1/2，从而充电时间短，从而容易发生因充电不足导致的显示不良。

为了解决上述问题，对于尺寸较大的显示面板采用如图1所示结构，相邻两条栅线G1和G2和对同一列像素电极3充电的相邻两条数据线D1和D2所定义的区域为一个像素单元（包括像素电极3和与其连接的薄膜晶体管TFT），用两条数据线D1和D2向同一列像素单元充电（即给像素电极3充电）。在充电时同时开启两行像素单元的栅线G1和G2，为同一列的像素单元充电的两条数据线同时输入信号，实现两个像素单元同时刷新，从而刷新的速率提高了一倍，刷新时间减半。

如图1中，栅线G1、栅线G2同时开启，数据线D1以及数据线D2同时输入信号，则图1中第一行第一个像素单元以及第二行第一个像素单元同时充电，即一次可对两行像素单元充电，相对于传统的阵列基板一次对一行像素单元的充电方式，在单个像素单元充电时间不变的基础上，整屏的刷新时间减半。

当阵列基板出现，数据线断开、数据线与栅线之间短路时，通常是在不良处，切割数据线，在通过显示区域外的外围电路连接到数据线断点后的部分，实现断点后的像素单元的充电。这种修复方式技术成熟，但是存在以下问题：

第一：修复速度慢，通常一条数据线的修复需要花上数分钟；

第二：修复有限，通常在显示区域外围电路中预留的修复线有限，通常为2条，这意味着超过两条数据线断开，将导致整个面板的报废；

第三：修复时，通常需要将至少一个像素中的部分做暗，从而修复效果不佳。

实用新型内容

（一）实用新型目的

针对上述问题，本实用新型旨在提供一种修复速率快、报废率低、经济效益好，修复无暗点的阵列基板、阵列基板的制作方法及修复方法。

（二）技术方案

为达上述目的，本实用新型提供了一种阵列基板，包括：栅线、第一数据线、第二数据线及由栅线、第一数据线和第二数据线交叉定义的若干像素单元；所述第一数据线用以驱动同一列像素单元中的第奇数个像素单元，所述第二数据线用以驱动同一列像素单元中的第偶数个像素单元，对于每一列像素单元，至少一行像素单元所在区域内设置有修复线；

所述修复线的两端投影分别与同一列像素单元的第一数据线、第二数据线所在区域重合，且所述修复线与所述第一数据线以及所述第二数据线均隔离设置。

其中，所述像素单元包括像素电极；所述修复线与所述像素电极同步形成且位于阵列基板的同一层。

其中，所述修复线为透明电极薄膜，所述修复线两端分别超出第一数据线、第二数据线所在区域，所述修复线垂直所述数据线，且所述修复线位于所述像素单元的非显示区域。

其中，还包括栅线；所述修复线与所述栅线同步形成且位于阵列基板的同一层。

其中，所述修复线两端分别超出第一数据线、第二数据线所在区域，所述修复线垂直所述数据线，且所述修复线位于所述像素单元对应区域的中间位置。

其中，对于第i列像素单元，在每隔n_i行像素单元所在区域内均设有修复线，0≤n_i≤N－1，N为像素单元总行数，i=1,2,…,M，M为像素总列数。

其中，所述n_i取值为0、1、2、3、4或5。

本实用新型还提供了一种显示装置，包括上述任一项所述的阵列基板

（三）实用新型的有益效果

本实用新型阵列基板、阵列基板的制作方法及修复方法，在两条数据线驱动同一列像素的阵列基板的显示区域内，引入修复线；在数据线出现断开或与栅线短路，切割数据线后，通过修复线引入同一列像素另一条数据线中的信号，消除了因数据线不良带来的亮线或暗线，具有修复简单、修复速率高，不良的修复数据不限，从而基板报废率低，经济效益好，且不良处的像素无需做暗处理等，从而修复效果好等多重优点。

附图说明

图1为现有的阵列基板的结构示意图；

图2为本实用新型实施例的一种阵列基板的结构示意图；

图3为图2中阵列基板的修复时的示意图；

图4为本实用新型实施例的另一种阵列基板的结构示意图；

图5为现有的一种阵列基板的制作方法的流程图；

图6为本实用新型实施例所述的阵列基板的制作方法的流程图之一；

图7为本实用新型实施例所述的阵列基板的制作方法的流程图之二。

具体实施方式

下面结合说明书附图以及实施例对本实用新型做进一步的说明。

实施例一：

如图2所示，本实施例阵列基板，包括：栅线、第一数据线、第二数据线及由栅线、第一数据线和第二数据线交叉定义的若干像素单元。第一数据线D1以及第二数据线D2；所述第一数据线用以驱动同一列像素单元中的第奇数个像素单元，所述第二数据线用以驱动同一列像素单元中的第偶数个像素单元，对于每一列像素单元，至少一行像素单元所在区域内设置有修复线1。

所述修复线1的两端投影分别与同一列像素单元的第一数据线、第二数据线所在区域重合，且与所述第一数据线D1以及所述第二数据线D2均隔离设置，即修复线1与第一数据线D1和第二数据线D2不在同一层，且之间间隔有绝缘层。

像素单元包括像素电极3，优选地，为了方便制作，修复线1与像素电极3同步形成且位于阵列基板的同一层，修复线1的材质与像素电极3的材质相同，均为透明电极薄膜。为了方便图形布局，修复线1垂直于第一数据线D1和第二数据线D2，为了不影响像素单元显示，修复线1位于所述像素单元非显示区域。优选地，保证修复时能够焊接牢固，修复线1的两端分别留有误差余量，保证修复线1两端超出第一数据线D1、第二数据线D2所在区域。

为了兼顾开口率，而且一条数据线在每个像素单元对应的一段都断裂或都与栅线短路的概率相当低。因此，不一定每个像素单元所在的区域都设有修复线1，对于第i列像素单元，在每隔n_i行像素单元所在区域内均设有修复线，0≤n_i≤N－1，N为像素单元总行数，i=1,2,…,M，M为像素总列数。每列像素单元中间隔的n_i的取值可相同也可以不同。

n_i为可以为0、1、2、3、4或5，当n_i为0时即为每个像素单元所在的区域都设有修复线1。即使数据线在对应每个像素单元出现断裂或与栅线短路都能进行修复。但实际上，数据线在对应每个像素单元均出现断裂或与栅线短路的情况几率很低，因此可以间隔几行像素单元设置一条修复线，如：n_i取2、3、4或5，这样不但能进行数据线修复，开口率也相对较高。

以每个像素单元所在区域均设置修复线为例，进行如何修复的说明。阵列基板良好时，修复线1与第一数据线D1以及第二数据线D2之间均是不相连的，通常阵列基板包括绝缘层，所示修复线1与第二数据线D1以及第二数据线D2分别位于绝缘层的两侧，这样就能很好的保证在修复线1与第一数据线D1以及第二数据线D2的隔离。

阵列基板出现不良时，尤其是第一数据线D1或第二数据线D2出现断开，或第一数据线D1与栅线G1或栅线G2出现短路时，能够快速地进行修复。

当图3中第一数据线D1在点A处出现断裂，显然第一数据线D1的信号不能传输至点A后续（图3中下方）的像素单元，此时只需将点A之后（图3中下方）的其中一条修复线的两端分别焊接（焊接点位置如图3中圆圈所示）在第一数据线D1和第二数据线D2上，使第二数据线D2的信号传输至第一数据线D1点A之后的像素单元，从而实现修复。

当第一数据线D1与栅线G1或栅线G2出现短路时，通常需要先将第一数据线D1切断，当第一数据线D1与栅线G1或栅线G2短路点的两端均切断，从而保证栅线的正常。在将数据线断点后的部分通过修复线1与同一列像素单元的第二数据线D2进行连接，从而能第二数据线的信号引入到切断的数据线断点后的部分，从而为断点后的该列像素单元提供电压，从而实现修复。

修复后，为了保证该阵列基板能正常工作，其驱动方式需要变为一次打开一行像素单元的方式进行，即一次只扫描一条栅线，未断裂或短路的数据线为像素电极充电。也可以是在数据线上的断点或短路点之前的电路一次打开两行像素单元，在数据线上的断点或短路点之后的电路，一次打开一行像素单元。

首先，本实施例所述的阵列基板在，在修复时仅需集中在不良处，而无需像传统的采用外围电路修复的方法，修复时需要确定不良后，再需找到外围电路中的修复电路，阵列基板修复过程中位移大、寻址繁琐造成的修复时间长，修复速率低，从而本实施例所述的阵列基板具有修复简单，修复效率高的优点；

其次，本实施例所述的阵列基板中，若每一像素单元区域内均设有修复线，可实现任一像素单元的修复，从而能修复大量的不良，从而减少报废率，提高修复率，从而降低了生产成本，提高了经济效益；

再次，本实施例所述的阵列基板，在修复时，无需对像素区域进行切割，无需做暗不良发生处的像素，从而具有修复效果佳的优点。

本实施例的阵列基板，在制作所述修复线1时，可与所述像素电极3同步制作完成，相对传统的制作步骤，仅需变更制作像素电极的掩膜板Mask即可实现，故制作工艺变更少，制作简单。

进一步的，所述修复线1为透明电极薄膜，透明电极薄膜是透光的，从而具有保持阵列基板具有较高开口率的优点。

实施例二：

如图4所示，本实施例阵列基板，包括第一数据线D1以及第二数据线D2；所述第一数据线D1用以驱动同一列像素单元中的第奇数个像素单元，所述第二数据线D2用以驱动同一列像素单元中的第偶数个像素单元，对于每一列像素单元，至少一行像素单元所在区域内设置有修复线2。

所述修复线2的两端投影分别与同一列像素单元的第一数据线D1、第二数据线D2所在区域重合，且与所述第一数据线D1以及所述第二数据线D2均隔离设置。

所述阵列基板还包括栅线（具体的栅线G1、G2），为了方便制作，所述修复线2与所述栅线G1、G2同步形成且位于阵列基板的同一层。将所述修复线2与所示栅线G1以及栅线G2同步形成，仅需改变形成栅线的掩膜板，从而制作工艺简单方便。为了方便图形布局，修复线2垂直于第一数据线D1和第二数据线D2。优选地，保证修复时能够焊接牢固，修复线2的两端分别留有误差余量，保证所述修复线2两端超出第一数据线D1、第二数据线D2所在区域。

作为本实施例的进一步的改进，所述修复线2位于所述像素对应区域的中间位置。将所述修复线2设置在像素对应区域的中间位置，这样就避免出现修复线与栅线距离太近而短路的缺陷，同时又可以将不透明修复线2对面板透光率的影响降到最小。

为了兼顾开口率，而且一条数据线在每个像素单元对应的一段都断裂或都与栅线短路的概率相当低。因此，不一定每个像素单元所在的区域都设有修复线2，对于第i列像素单元，在每隔n_i行像素单元所在区域内均设有修复线，0≤n_i≤N－1，N为像素单元总行数，i=1,2,…,M，M为像素总列数。每列像素单元中间隔的n_i的取值可相同也可以不同。

n_i为可以为0、1、2、3、4或5，当n_i为0时即为每个像素单元所在的区域都设有修复线2。即使数据线在对应每个像素单元出现断裂或与栅线短路都能进行修复。但实际上，数据线在对应每个像素单元均出现断裂或与栅线短路的情况几率很低，因此可以间隔几行像素单元设置一条修复线，如：n_i取2、3、4或5，这样不但能进行数据线修复，开口率也相对较高。

本实施例中，对阵列基板修复的原理与实施例一类似，此处不再赘述。

实施例三：

本实施例阵列基板的制作方法，包括形成包含栅线、第一数据线以及第二数据线的图形；所述第一数据线用以驱动同一列像素单元中的第奇数个像素单元，所述第二数据线用以驱动同一列像素单元中的第偶数个像素单元，还包括在每一列像素单元中，至少一行像素单元所在区域内形成修复线的图形；

使所述修复线的两端投影分别与同一列像素单元的第一数据线、第二数据线所在区域重合，且所述修复线与所述第一数据线以及所述第二数据线均隔离设置。

由于本实施例所制作的阵列基板中引入了修复线，故在制作的时候同样包括了制作修复线的步骤。

在阵列基板的制作工艺中通常采用构图工艺实现制作，所述构图工艺包括制作原料薄膜的形成，光刻胶的涂布、曝光及显影，刻蚀等步骤。

本实施例所制作的阵列基板，具有修复效果好、修复简单、修复率高等多重优点。

如图5所示，通常的阵列基板的制作方法具体可依次包括以下步骤：

步骤S1：通过构图工艺在基板上形成包含栅线的图形；

步骤S2：通过构图工艺在所述包含栅线的图像上方形成包含薄膜晶体管的有源层的图形；

步骤S3：通过构图工艺形成包含薄膜晶体管的源极以及漏极的图形；

步骤S4：通过构图工艺形成包含绝缘层的图形；

步骤S5：通过构图工艺形成包含像素电极的图形；

步骤S6：通过构图工艺形成包含数据线的图形。

图5中所述的为形成的阵列基板采用的底栅结构的阵列基板，本实施例中所述的阵列基板还可以采用顶栅结构，故制作步骤的顺序会有所调整；

而本实施例所述阵列基板的制作方法中，所修复线的制作方法至少包括以下两种方法：

第一种：所述形成包含修复线的图形过程中还包括形成包含像素电极的图形；即将修复线与像素电极一起制作形成，仅需在原有制作像素电极的过程中，根据修复线的分布相应的改变掩膜板Mask的图形结构，在经行光刻胶曝光，显影时保留修复线所在处的保留胶，在通过刻蚀工艺去除曝光的刻蚀材料，制作工艺简单。若采用图5所示的阵列基板的制作方法，则本实施例的阵列基板的制作方法如图6所示。采用此方法制作的修复线与所述像素电极位于阵列基板的同一层，且修复线的材质与像素电极的材质相同，均为透明电极薄膜。为了方便图形布局，可以使修复线1垂直于第一数据线D1和第二数据线D2，为了不影响像素单元显示，修复线位于像素单元非显示区域。优选地，保证修复时能够焊接牢固，使修复线2的两端分别留有误差余量，保证所述修复线2两端超出第一数据线D1、第二数据线D2所在区域。

第二种：所述形成包含修复线的图形过程中还包括形成包含有栅线的图形；即将栅线和修复线同步形成，相对传统的工艺，同样的进行更具修复线的设置，改变一下掩膜板Mask，即可制作出所需的修复线，同样的具有制作工艺简单的优点。若采用图5所示的阵列基板的制作方法，则本实施例的阵列基板的制作方法如图7所示。采用此方法所述修复线与所述栅线位于阵列基板的同一层。

从上述可知，采用第一种方法修复线为与像素电极同材质的透明电极薄膜形成，这样不仅取材方便，同时保证了不降低阵列基板的开口率。

针对采用第二种方法制作修复线，进一步的改进为将所述修复线设置在所述像素对应区域的中间位置。由于修复线与栅线同时形成，采用的栅极金属为不透明的材质，故为了降低修复线引入的带来的亮度影响，将其设置在亮度最佳的像素对应区域的中间位置，亮度效果最佳，不会产生局部较暗的现象。为了方便图形布局，可以使修复线垂直于第一数据线和第二数据线。

为了兼顾开口率，而且一条数据线在每个像素单元对应的一段都断裂或都与栅线短路的概率相当低。因此，不一定每个像素单元所在的区域都形成修复线，对于第i列像素单元，在每隔n_i行像素单元所在区域内均设有修复线，0≤n_i≤N－1，N为像素单元总行数，i=1,2,…,M，M为像素总列数。每列像素单元中间隔的n_i的取值可相同也可以不同。

n_i为可以为0、1、2、3、4或5，当n_i为0时即为每个像素单元所在的区域都形成修复线。即使数据线在对应每个像素单元出现断裂或与栅线短路都能进行修复。但实际上，数据线在对应每个像素单元均出现断裂或与栅线短路的情况几率很低，因此可以间隔几行像素单元设置一条修复线，如：n_i取2、3、4或5，这样不但能进行数据线修复，开口率也相对较高。

实施例四：

针对实施例一至实施例二所述的阵列基板，或实施例三所制作的阵列基板，下面提供一种修复快速、修复率高的修复方法，将断开的数据线，远离驱动电路部分通过修复线和用以驱动同一列的另一条数据线相连。所述驱动源通常设置在印刷电路上。

当数据线断开时，断点后的数据线将接收不到数据线的信号；当数据线与栅线短路了，同样为了保证栅线的连通，通常将数据线与栅线短路两端进行切割，形成断点，为了保证断点后的像素照常的点亮或熄灭，在本实施例中所述的修复方法为将断点后的断开的数据线通过修复线连接到用以驱动同一列像素的另一条数据线相连，从而将另一条数据线的信号灌入不良的数据线中，实现修复。

具体的实施方式，由于正常时，修复线与所有的数据线均是隔离设置的，通常数据线与修复线之间设有绝缘层，为了实现连接，可选用镭射焊接或者气相沉积的方法将所述修复线与所述数据线相连。采用镭射焊接，技术成熟，实现简便。

实施例五：

本实用新型还提供了一种显示装置，包括上述实施例一或实施例二的阵列基板。该显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上实施方式仅用于说明本实用新型，而并非对本实用新型的限制，有关技术领域的普通技术人员，在不脱离本实用新型的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本实用新型的范畴，本实用新型的专利保护范围应由权利要求限定。

Claims (8)

1.一种阵列基板，包括：栅线、第一数据线、第二数据线及由栅线、第一数据线和第二数据线交叉定义的若干像素单元；所述第一数据线用以驱动同一列像素单元中的第奇数个像素单元，所述第二数据线用以驱动同一列像素单元中的第偶数个像素单元，其特征在于，对于每一列像素单元，至少一行像素单元所在区域内设置有修复线；

所述修复线的两端投影分别与同一列像素单元的第一数据线、第二数据线所在区域重合，且所述修复线与所述第一数据线以及所述第二数据线均隔离设置。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素单元包括像素电极；所述修复线与所述像素电极同步形成且位于阵列基板的同一层。

3.根据权利要求2所述的阵列基板，其特征在于，所述修复线为透明电极薄膜，所述修复线两端分别超出第一数据线、第二数据线所在区域，所述修复线垂直所述数据线，且所述修复线位于所述像素单元的非显示区域。

4.根据权利要求1所述的阵列基板，其特征在于，还包括栅线；所述修复线与所述栅线同步形成且位于阵列基板的同一层。

5.根据权利要求4所述的阵列基板，其特征在于，所述修复线两端分别超出第一数据线、第二数据线所在区域，所述修复线垂直所述数据线，且所述修复线位于所述像素单元对应区域的中间位置。

6.根据权利要求1～5中任一项所述的阵列基板，其特征在于，对于第i列像素单元，在每隔n_i行像素单元所在区域内均设有修复线，0≤n_i≤N－1，N为像素单元总行数，i=1,2,…,M，M为像素总列数。

7.根据权利要求6所述的阵列基板，其特征在于，所述n_i取值为0、1、2、3、4或5。

8.一种显示装置，其特征在于，包括如权利要求1～7中任一项所述的阵列基板。

Images