CN103163704A - 像素结构、阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种像素结构，所述像素结构的公共电极包括第一公共电极和第二公共电极；所述第一公共电极与栅极扫描线同层但不相连；所述第二公共电极与数据电极同层但不相连。所述阵列基板为采用本发明像素结构的阵列基板。本发明又一方面提供了具有本发明像素结构的阵列基板的制造方法。本发明解决了现有技术存在的为了增加存储电容提高画面稳定系而必须降低开口率等问题，同时解决了现有技术的液晶面板内公共电压不均匀而造成的液晶面板的Greenish不良现象。

Description

像素结构、阵列基板及其制造方法

技术领域

本发明涉及显示技术领域，尤其涉及一种像素结构、阵列基板及其制造方法。

背景技术

国内液晶显示技术在近几年得到了飞速的发展，薄膜晶体管液晶显示器(TFT-LCD)的各方面技术在不断地发展进步，消费者对显示设备的需求也在不断增长，对画面显示的各方面要求也越来越高。液晶显示屏的Greenish现象是指液晶显示屏在特定的显示画面下，像素电压上的数据脉冲引起的Vcom的电压的变化不能相互抵消，从而引起绿色像素的亮度增加会有颜色发绿的现象。在液晶显示器(LCD)显示质量的评价参数中，Greenish指数是一个很重要的参数，Greenish指数越低，显示性能越好。近年来，随着显示器分辨率及显示器尺寸的不断提高，Greenish问题改善设计变得越来越重要。从技术上讲，降低显示区域内的公共电极线(Common)的电阻，以及增加面板内公共电极信号输入点就是降低Greenish指数有效的方法之一。

图1为现有薄膜晶体管液晶显示器的截面结构示意图，现有的TFT-LCD包括薄膜晶体管阵列基板11和彩膜滤光基板12，以及两基板间的液晶材料15。背光源发出的光线经过下偏光片，成为具有一定偏振方向的偏振光。通过对彩膜滤光基板12上的透明公共电极10施加公共电压和对阵列基板11上的像素电极4施加数据电压，使液晶分子在透明公共电极10和像素电极4间的电场作用下偏转。通过数据电压的变化和薄膜晶体管1的开关作用可以调整该电场强度和方向，以此控制液晶材料15的扭转角度，从而可控制该区域光的透过量。偏振光透过相应的彩膜色层9后形成单色偏振光，显示出相应的颜色。电场强度不同，液晶分子的偏转角度也不同，透过的光强也不一样，显示的亮度也不同。通过红绿蓝三种颜色的不同光强的组合来显示具有不同色彩的图像。另外，现有阵列基板的像素结构中还包括有存储电容(C_st)13，由像素电极与公共电极交叠形成，使得像素结构具有电压保持以维持显示画面稳定的功能。

为了在像素结构中设置存储电容，一般需要在像素结构中形成存储电容的电极，而现有像素结构中的存储电容的两个电极是由栅极金属形成的公共电极和氧化铟锡材料形成的像素电极组成。而由栅极金属形成的公共电极是不透明的，而若是为了增加存储电容而增加电容电极的交叠面积，则必然会降低像素结构的开口率。

此外，如图2和图3所示，由于现有技术的阵列基板的像素结构中，公共电极线50都是由栅极扫描线2掩膜板制作而成，和栅极扫描线2处于同层。为了避免与栅极扫描线2交叉，因此在阵列基板内公共电极线50的导通方向与栅极扫描线2平行。公共电极线50横向贯穿液晶面板，如图4所示，其公共电压信号一般是通过面板左右两端的数据端口（Data IC）导入，因此其公共电极线50导通路径较长，容易引起信号延迟较大，从而导致液晶面板内公共电压信号不均匀而引起液晶面板的Greenish不良现象，造成液晶面板画面显示的品质问题。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：提供一种能保证在增加存储电容的同时，提高像素结构的开口率，而且有效减少公共电压信号延迟，改善液晶显示画面品质的像素结构、阵列基板及其制造方法。

（二）技术方案

为解决上述问题，本发明提供了一种像素结构，所述像素结构的公共电极包括第一公共电极和第二公共电极；所述第一公共电极与栅极扫描线同层但不相连；所述第二公共电极与数据电极同层但不相连。

优选地，所述第一公共电极包括第一电极条，所述第一电极条与所述栅极扫描线平行。

优选地，所述第一公共电极还包括由第一电极条延伸出的第一次电极条，所述第一次电极条与所述第一电极条垂直。

优选地，所述第二公共电极包括第二电极条，所述第二电极条与所述数据电极平行。

优选地，所述第二公共电极还包括由第二电极条延伸出第二次电极条，所述第二次电极条与所述第二电极条垂直。

优选地，所述第一公共电极和第二公共电极在部分或全部交叠处用过孔连接。

基于上述的像素结构，本发明另一方面提出了采用上述像素结构的一种阵列基板。优选地，所述阵列基板的每一行的所有像素结构的第一公共电极相连，形成第一公共电极线；所述阵列基板的每一列的所有像素结构的第二公共电极相连，形成第二公共电极线。

优选地，所述第一公共电极线和/或第二公共电极线上有一处或多处公共电压信号输入点。

优选地，所述阵列基板为a-Si薄膜晶体管阵列基板或氧化物薄膜晶体管阵列基板。

基于上述阵列基板，本发明又一方面提出了采用上述阵列基板的一种液晶面板。

本发明又一方面提出了一种用于制造具有上述像素结构的阵列基板的制造方法，包括以下步骤：

S1：在基板上形成栅电极层，利用所述栅电极层形成栅电极图案和第一公共电极线；

S2：依次形成栅绝缘层和有源层；

S3：有源层上形成有源层图案，在栅绝缘层上形成第一过孔；

S4：形成源漏电极层，利用所述源漏电极层形成数据电极图案和第二公共电极线，同时第二公共电极线通过所述第一过孔与第一公共电极线相连；

S5：然后依次形成钝化层和像素电极。

优选地，步骤S3中形成有源层图案的流程与形成所述第一过孔的流程不分先后。

优选地，所述步骤S3由步骤S3’替换，所述步骤S3’进一步包括：

S31：有源层上形成有源层图案，

S32：形成刻蚀阻挡层，在所述刻蚀阻挡层上形成第一过孔和第二过孔；

所述步骤S4形成的数据电极图案通过所述第二过孔与有源层图案相连。

（三）有益效果

本发明提出的一种像素结构、阵列基板及其制造方法，解决了现有技术存在的为了增加存储电容提高画面稳定系而必须降低开口率等问题，同时解决了现有技术的液晶面板内公共电压不均匀而造成的液晶面板的Greenish不良现象。在既能保证增加存储电容的同时，像素开口率也能得到一定程度的提高，而且使第一公共电极线和第二公共电极线在液晶面板内成网状分布，有效地减少了公共电压信号的延迟，同时增加了液晶面板内公共电极信号的输入点，减小了因公共电极断线产生的信号输入中断的几率，使得液晶面板内公共电压更为均匀，从而提高了液晶显示器的画面品质。

附图说明

图1为现有技术的薄膜晶体管液晶显示器的截面结构示意图；

图2为现有技术的a-Si薄膜晶体管阵列基板的像素结构示意图；

图3为现有技术的氧化物薄膜晶体管阵列基板的像素结构示意图；

图4为现有技术的液晶面板的公共电极负载示意图；

图5为本发明实施例一的a-Si薄膜晶体管阵列基板的像素结构俯视示意图；

图6为本发明实施例一的a-Si薄膜晶体管阵列基板的制造方法的工艺流程图；

图7为本发明实施例二的氧化物薄膜晶体管阵列基板的像素结构俯视示意图；

图8为本发明实施例二的氧化物薄膜晶体管阵列基板的制造方法的工艺流程图；

图9为本发明的液晶面板的公共电极负载示意图；

图10为本发明实施例一的阵列基板的制造方法的流程示意图；

图中标号：

1-薄膜晶体管、2-栅极扫描线、3-数据电极、4-像素电极、5-第一公共电极、6-第二公共电极、7-过孔、8-黑矩阵、9-彩膜色层、10-透明公共电极、11-阵列基板、12-彩膜滤光基板、13-存储电容、14-液晶电容、15-液晶分子、50-公共电极线、51-第一电极条、52-第一次电极条；

01-玻璃基板（Glass）、02-栅电极层、03-栅绝缘层、04-有源层、05-刻蚀阻挡层、06-源漏电极层、07-钝化层、08-像素电极层。

具体实施方式

下面结合附图及实施例对本发明进行详细说明如下。

附图中英文标示的具体含义如下：Glass-玻璃基板、Gate-栅电极层、Gate Insulator-栅绝缘层、Active-有源层、N+Si-掺杂半导体层、PVX–钝化层、ITO-像素电极层、SD-源漏电极层、ESL-刻蚀阻挡层、Via-过孔、Mask-掩膜板。

本发明提出的一种像素结构，该像素结构的公共电极包括第一公共电极和第二公共电极；所述第一公共电极与栅极扫描线同层但不相连；所述第二公共电极与数据电极同层但不相连。所述像素结构的公共电极和像素电极一起构成存储电容。

第一公共电极和第二公共电极在每个像素结构中表现出来的具体形状可以根据存储电容所需要的大小以及尽量增大像素开口率等方面来调整。最普遍的设计为第一公共电极包括第一电极条，所述第一电极条与所述栅极扫描线平行；第二公共电极包括第二电极条，第二电极条与数据电极平行。为了增大存储电容的极板面积，所述第一公共电极还可以包括由第一电极条延伸出的第一次电极条，所述第一次电极条与所述第一电极条垂直；所述第二公共电极还可以包括由第二电极条延伸出的第二次电极条，所述第二次电极条与所述第二电极条垂直。

本发明提出的像素结构与现有技术的像素结构相比，增加了与数据电极同层的第二公共电极，由于数据电极层与像素电极之间的绝缘介质减薄，可在无须增大公共电极与像素电极叠加面积的情况下来增大存储电容，这样就保证了像素的开口不用降低，而且还可以实现一定程度的增加，此方法更适合于氧化物薄膜晶体管阵列基板以及大尺寸阵列基板。

所述第一公共电极和第二公共电极可以在部分或全部交叠处用过孔连接，如此使得各段公共电极之间的连通性更好，公共电压信号分布更加均匀。

在上述的像素结构基础上，本发明提出的一种新型的阵列基板，所述阵列基板的像素结构采用上述的像素结构，所述阵列基板的每一行的所有像素结构的第一公共电极相连，形成第一公共电极线；所述阵列基板的每一列的所有像素结构的第二公共电极相连，形成第二公共电极线。

为了减少公共电压信号的延迟，阵列基板的第一公共电极线和/或第二公共电极线上可以有一处或多处公共电压信号输入点。当所述第一公共电极线和第二公共电极线上均有多处公共电压信号输入点时，公共电压信号的延迟最小，信号分布更加均匀。

本发明的阵列基板可以为a-Si薄膜晶体管阵列基板或氧化物薄膜晶体管阵列基板。

基于上述阵列基板，本领域技术人员可以利用任何现有技术来实现具有具有上述特性的液晶面板。

对于不同的阵列基板，用于制造具有本发明像素结构的阵列基板的制造方法也略有不同。对于具有本发明像素结构的a-Si薄膜晶体管阵列基板的制造方法，通常包括以下步骤：

S1：在基板上形成栅电极层，利用掩膜板通过曝光和刻蚀工艺在基板上由栅电极层形成栅电极图案和第一公共电极线；

S2：依次形成栅绝缘层和有源层；

S3：利用掩膜板通过曝光和刻蚀工艺形成有源层图案，利用掩膜板通过曝光和刻蚀工艺在栅绝缘层上形成第一过孔；

S4：形成源漏电极层，利用掩膜板，通过曝光和刻蚀工艺由源漏电极层形成数据电极图案和第二公共电极线，同时第二公共电极线通过所述第一过孔与第一公共电极线相连；

S5：形成钝化层，利用掩膜板通过曝光和刻蚀工艺形成钝化层的过孔；形成像素电极层，利用掩膜板通过曝光和刻蚀工艺形成像素电极，并且像素电极通过钝化层的过孔与薄膜晶体管的漏极相连。

实践中，步骤S3中形成有源层图案的流程与形成第一公共电极线的过孔的流程可以不分先后，或者同时进行。

对于制造具有本发明像素结构的氧化物薄膜晶体管阵列基板的制造方法，所述步骤S3由步骤S3’替换，所述步骤S3’进一步包括：

S31：利用掩膜板通过曝光和刻蚀工艺形成有源层图案；

S32：形成刻蚀阻挡层，利用掩膜板通过曝光和刻蚀工艺在刻蚀阻挡层上形成第一过孔和第二过孔；

所述步骤S4形成的数据电极图案通过所述第二过孔与有源层图案相连。

下面给出本发明的两个具体的实施例：

实施例一

图5为本发明实施例一的a-Si薄膜晶体管阵列基板的像素结构俯视示意图，如图5所示，本实施例的像素结构的公共电极包括第一公共电极5和第二公共电极6，所述第一公共电极5通过用来形成栅极扫描线2的金属层形成，包括第一电极条51和第一次电极条52，呈L形状，与栅极扫描线2同层但不相连，其第一电极条51与栅极扫描线2平行；所述第二公共电极6通过用来形成数据电极3的金属层形成，包括第二电极条，与数据电极3同层但不相连，其第二电极条与数据电极3平行。第一公共电极5和第二公共电极6在交叠处用过孔7连接，所述过孔7由栅绝缘层形成。

阵列基板的第一公共电极线由每一行的所有像素结构的第一公共电极线5相连形成，第二公共电极线由每一列的所有像素结构的第二公共电极6相连形成，在阵列基板上呈如图9所示的网状分布，并且在横竖两个方向上均有多处公共电压信号输入点，很大程度上降低了显示区域内公共电极的电阻，同时减小了因公共电极断线而造成信号输入中断的几率，使得面板内的公共电压信号更加均匀，可以有效降低Greenish指数，提高液晶面板的画面品质。

图6为本发明实施例一的a-Si薄膜晶体管阵列基板的制造方法的工艺流程图，其中A、B、C、D分别代表与图4相对应的像素结构中的方位方向，如图6所示，本实施例的a-Si薄膜晶体管阵列基板的制造过程如图10所示，包括如下步骤：

S1：使用溅射或蒸发的方法，在玻璃基板01上形成一层栅电极层02，栅电极层02通常使用钼、铝、铝镍合金、或铜等金属，也可以使用上述几种材料薄膜的组合，然后利用掩膜板通过通过曝光和刻蚀工艺，在玻璃基板上形成栅电极图案和第一公共电极线；

S2：利用化学汽相沉积的方法在已经完成栅电极图案的玻璃基板上依次连续沉积形成栅绝缘层03（Gate Insulator）和有源层04(Active)；

S3：利用掩膜板通过曝光和刻蚀工艺形成有源层图案，利用掩膜板通过曝光和刻蚀工艺在栅绝缘层上形成第一过孔，其中，形成有源层图案和第一过孔的流程可以不分先后，或者同时进行。

S4：继续通过溅射或蒸发的方法，形成源漏电极层06（SD），其材料可以同栅电极层02一样，通常是钼、铝、铝镍合金、或铜等金属，也可以使用上述几种材料薄膜的组合，利用掩膜板，再次通过曝光和刻蚀工艺形成数据电极图案和第二公共电极线，同时第二公共电极线通过所述第一过孔与第一公共电极线相连，与此同时，形成了像素结构中的薄膜晶体管结构1；

S5：继续在步骤S4的基础上形成钝化层07，其材料通常为氮化硅或氧化硅，再利用掩膜板通过曝光和刻蚀工艺形成钝化层的过孔，继续形成像素电极层08，利用掩膜板通过曝光和刻蚀工艺形成像素电极4，并且像素电极4通过钝化层的过孔与薄膜晶体管1的漏极相连。

上述步骤完成后，本实施例的阵列基板制造完成。

实施例二

图7为本发明实施例二的氧化物薄膜晶体管阵列基板的像素结构俯视示意图，如图7所示，

本实施例的像素结构的公共电极包括第一公共电极5和第二公共电极6，所述第一公共电极5通过用来形成栅极扫描线2的金属层形成，包括第一电极条51和第一次电极条52，呈L形状，与栅极扫描线2同层但不相连，其第一电极条51与栅极扫描线2平行；所述第二公共电极6通过用来形成数据电极3的金属层形成，包括第二电极条，与数据电极3同层但不相连，其第二电极条与数据电极3平行。第一公共电极5和第二公共电极6在交叠处用过孔7连接，所述过孔7由刻蚀阻挡层和栅绝缘层共同形成。

阵列基板的第一公共电极线由每一行的所有像素结构的第一公共电极线5相连形成，第二公共电极线由每一列的所有像素结构的第二公共电极6相连形成，在阵列基板上呈如图9所示的网状分布，并且在横竖两个方向上均有多处公共电压信号输入点，很大程度上降低了显示区域内公共电极的电阻，同时减小了因公共电极断线而造成信号输入中断的几率，使得面板内的公共电压信号更加均匀，可以有效降低Greenish指数，提高液晶面板的画面品质。

图8本发明实施例二的氧化物薄膜晶体管阵列基板的制造方法的工艺流程图，其中A、B、C、D分别代表与图7相对应的像素结构中的方位方向，如图8所示，本实施例的氧化物薄膜晶体管阵列基板的制造过程如下：

S1：使用溅射或蒸发的方法，在玻璃基板01上形成一层栅电极层02，栅电极层02通常使用钼、铝、铝镍合金、或铜等金属，也可以使用上述几种材料薄膜的组合，然后利用掩膜板通过曝光和刻蚀工艺，在玻璃基板上形成栅电极图案和第一公共电极线；

S2：利用化学汽相沉积的方法在已经完成栅电极图案的玻璃基板上依次连续沉积形成栅绝缘层03（Gate Insulator）和有源层04(Active)；

S31：利用掩膜板通过曝光和刻蚀工艺形成有源层图案；

S32：由于在氧化物薄膜晶体管阵列基板上需要有刻蚀阻挡层来保护氧化物有源层，以防止氧化物有源层的半导体特性在后续的源漏电极层刻蚀的时候受影响，因此，需要先沉积形成刻蚀阻挡层05，利用掩膜板通过曝光和刻蚀工艺形成第一过孔和第二过孔，所述第一过孔透过栅绝缘层03和刻蚀阻挡层05；

S4：继续通过溅射或蒸发的方法，形成源漏电极层06（SD），其材料可以同栅电极层02一样，通常是钼、铝、铝镍合金、或铜等金属，也可以使用上述几种材料薄膜的组合，利用掩膜板，再次通过曝光和刻蚀工艺形成通过第二过孔与有源层04相连接的数据电极图案和第二公共电极线，同时第二公共电极线通过第一过孔与第一公共电极线相连，与此同时，形成了像素结构中的薄膜晶体管结构1；

S5：继续在步骤S4的基础上形成钝化层07，其材料通常为氮化硅或氧化硅，利用掩膜板通过曝光和刻蚀工艺形成钝化层的过孔；继续形成像素电极层08，利用掩膜板通过曝光和刻蚀工艺形成像素电极4，并且像素电极4通过钝化层的过孔与薄膜晶体管1的漏极相连。

上述步骤完成后，本实施例的阵列基板制造完成。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (14)

1.一种像素结构，其特征在于：

所述像素结构的公共电极包括第一公共电极和第二公共电极；

所述第一公共电极与栅极扫描线同层但不相连；

所述第二公共电极与数据电极同层但不相连。

2.如权利要求1所述的像素结构，其特征在于，所述第一公共电极包括第一电极条，所述第一电极条与所述栅极扫描线平行。

3.如权利要求2所述的像素结构，其特征在于，所述第一公共电极还包括由所述第一电极条延伸出的第一次电极条，所述第一次电极条与所述第一电极条垂直。

4.如权利要求1所述的像素结构，其特征在于，所述第二公共电极包括第二电极条，所述第二电极条与所述数据电极平行。

5.如权利要求4所述的像素结构，其特征在于，所述第二公共电极还包括由所述第二电极条延伸出的第二次电极条，所述第二次电极条与所述第二电极条垂直。

6.如权利要求1所述的像素结构，其特征在于，所述第一公共电极和第二公共电极在部分或全部交叠处用过孔连接。

7.一种阵列基板，其特征在于，所述阵列基板的像素结构采用权利要求1-6任一所述的像素结构。

8.如权利要求7所述的阵列基板，其特征在于，所述阵列基板的每一行的所有像素结构的第一公共电极相连，形成第一公共电极线；所述阵列基板的每一列的所有像素结构的第二公共电极相连，形成第二公共电极线。

9.如权利要求8所述的阵列基板，其特征在于，所述第一公共电极线和/或第二公共电极线上有一处或多处公共电压信号输入点。

10.如权利要求7所述的阵列基板，其特征在于，所述阵列基板为a-Si薄膜晶体管阵列基板或氧化物薄膜晶体管阵列基板。

11.一种液晶面板，其特征在于，所述液晶面板的的阵列基板采用权利要求7-10任一所述的阵列基板。

12.一种阵列基板的制造方法，其特征在于，包括以下步骤：

S1：在基板上形成栅电极层，利用所述栅电极层形成栅电极图案和第一公共电极线；

S2：依次形成栅绝缘层和有源层；

S3：有源层上形成有源层图案，在栅绝缘层上形成第一过孔；

S4：形成源漏电极层，利用所述源漏电极层形成数据电极图案和第二公共电极线，同时第二公共电极线通过所述第一过孔与第一公共电极线相连；

S5：然后依次形成钝化层和像素电极。

13.如权利要求12所述的阵列基板的制造方法，其特征在于，步骤S3中形成有源层图案的流程与形成所述第一过孔的流程不分先后。

14.如权利要求12所述的阵列基板的制造方法，其特征在于，所述步骤S3由步骤S3’替换，所述步骤S3’进一步包括：

S31：有源层上形成有源层图案，

S32：形成刻蚀阻挡层，在所述刻蚀阻挡层上形成第一过孔和第二过孔；

所述步骤S4形成的数据电极图案通过所述第二过孔与有源层图案相连。

Images