KR101622655B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101622655B1
KR101622655B1 KR1020120025908A KR20120025908A KR101622655B1 KR 101622655 B1 KR101622655 B1 KR 101622655B1 KR 1020120025908 A KR1020120025908 A KR 1020120025908A KR 20120025908 A KR20120025908 A KR 20120025908A KR 101622655 B1 KR101622655 B1 KR 101622655B1
Authority
KR
South Korea
Prior art keywords
unit pixel
common
thin film
electrode
lower substrate
Prior art date
Application number
KR1020120025908A
Other languages
English (en)
Other versions
KR20130104429A (ko
Inventor
최혁
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120025908A priority Critical patent/KR101622655B1/ko
Priority to US13/720,949 priority patent/US8922743B2/en
Priority to CN201210567466.0A priority patent/CN103309100B/zh
Publication of KR20130104429A publication Critical patent/KR20130104429A/ko
Priority to US14/539,911 priority patent/US9500923B2/en
Application granted granted Critical
Publication of KR101622655B1 publication Critical patent/KR101622655B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명은 하부 기판 상에 하나의 공통 배선을 형성함으로써, 개구율 및 투과율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 하부 기판의 상부에 위치하는 상부 단위 화소군과 상기 하부 기판의 하부에 위치하는 하부 단위 화소군; 상기 상부 단위 화소군 각각의 상측에 형성되며, 상기 하부 단위 화소군 각각의 하측에 형성되는 복수의 박막 트랜지스터; 및 상기 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 상기 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이에 위치하는 하나의 공통 배선을 포함한다.

Description

액정 표시 장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 액정 표시 장치에 관한 것으로, 특히, 기판 가운데에 게이트 배선과 평행한 하나의 공통 배선을 형성함으로써, 투과율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 액정 표시 장치가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이러한 액정 표시 장치는 박막 트랜지스터 어레이가 형성된 하부 기판, 컬러 필터 어레이가 형성된 상부 기판 및 하부, 상부 기판 사이에 형성된 액정층을 포함하여 이루어진다. 하부 기판에는 수직 교차하는 게이트 배선과 데이터 배선이 정의하는 복수의 단위 화소, 각 단위 화소에 형성되어 데이터 신호가 개별적으로 공급되는 다수의 화소 전극 및 화소 전극을 개별적으로 구동하기 위한 박막 트랜지스터가 형성된다. 그리고, 상부 기판에는 각 단위 화소에 형성된 컬러 필터, 빛샘 방지를 위한 블랙 매트릭스 및 하부 기판과 상부 기판 사이의 간격을 유지하기 위한 컬럼 스페이서가 형성된다.
상기와 같은 액정 표시 장치에서 가장 많이 사용되는 대표적인 구동 모드(Mode)는 액정 방향자가 90°트위스트 되도록 배열한 후 전압을 가하여 액정 방향자를 제어하는 TN(Twisted Nematic) 모드와, 한 기판 상에 나란하게 배열된 화소 전극과 공통 전극 간의 수평 전계에 의해 액정이 구동되는 횡전계(In-Plane Switching) 모드 등이 있다.
특히, 횡전계 모드는 화소 전극과 공통 전극을 하부 기판에 서로 교번하도록 형성하여, 화소 전극과 공통 전극 사이에 발생하는 횡전계에 의해 액정이 배향되도록 한 것이다. 그런데, 횡전계 모드 액정 표시 장치는 시야각은 넓으나 개구율 및 투과율이 낮으므로, 상기와 같은 문제점을 개선하기 위해 프린지 전계(Fringe Field Switching; FFS) 모드 액정 표시 장치가 제안되었다.
프린지 전계 모드 액정 표시 장치는 통전극 형태의 공통 전극을 형성하고 공통 전극 상에 슬릿 형태로 복수의 화소 전극을 형성하거나, 반대로 화소 전극을 통전극 형태로 형성하고 공통 전극을 복수의 슬릿 형태로 형성함으로써, 화소 전극과 공통 전극 사이에 형성되는 프린지 전계에 의해 액정 분자를 동작시킨다.
이하, 첨부된 도면을 참조하여, 일반적인 액정 표시 장치를 설명하면 다음과 같다.
도 1a는 일반적인 액정 표시 장치의 평면도이며, 도 1b는 도 1a의 단위 화소의 확대 평면도로, 프린지 전계 모드 액정 표시 장치를 도시하였다.
도 1a와 도 1b를 참조하면, 일반적인 액정 표시 장치는 기판 상에 서로 수직 교차하여 단위 화소를 정의하는 복수의 게이트 배선(GL)과 데이터 배선(DL), 게이트 배선(GL)과 데이터 배선(DL)의 교차 영역에 형성되는 박막 트랜지스터(TFT)를 포함한다. 특히, 일반적인 액정 표시 장치는 게이트 배선과 평행하며, 게이트 배선의 개수와 동일한 공통 배선을 형성한다.
박막 트랜지스터(TFT)는 게이트 전극(10), 소스, 드레인 전극(15a, 15b) 및 반도체층(미도시)을 포함한다. 그리고, 프린지 전계 모드 액정 표시 장치는 통전극 형태의 공통 전극과 슬릿 형태의 화소 전극이 절연막을 사이에 두고 프린지 전계를 형성한다.
이 때, 화소 전극은 드레인 콘택홀(20a)을 통해 드레인 전극(15b)과 접속하며, 공통 전극(30)은 공통 콘택홀(30a)을 통해 공통 배선과 접속된다. 그런데, 상술한 바와 같이, 일반적인 액정 표시 장치는 공통 배선(CL)과 게이트 배선(GL)의 수가 동일하므로, 각 단위 화소에서 공통 배선(CL)의 면적만큼 개구율이 저하된다. 특히, 고 해상도의 표시 장치는 저 해상도의 표시 장치에 비해 단위 화소의 면적이 좁으므로, 고 해상도의 표시 장치는 저 해상도의 표시 장치에 비해 공통 배선(CL)이 차지하는 면적이 넓어, 투과율이 크게 감소한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 게이트 배선과 평행하도록 기판의 가운데에 하나의 공통 배선을 형성함으로써, 개구율과 투과율을 향상시킬 수 있는 액정 표시 장치 및 이의 제조 방법을 제공하는데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 하부 기판의 상부에 위치하는 상부 단위 화소군과 상기 하부 기판의 하부에 위치하는 하부 단위 화소군; 상기 상부 단위 화소군 각각의 상측에 형성되며, 상기 하부 단위 화소군 각각의 하측에 형성되는 복수의 박막 트랜지스터; 및 상기 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 상기 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이에 위치하는 하나의 공통 배선을 포함한다.
상기 상부 및 하부 단위 화소군은 수직 교차하는 복수의 게이트 배선과 데이터 배선이 정의하는 복수의 단위 화소를 포함한다.
상기 공통 배선은 상기 게이트 배선과 평행하도록 상기 하부 기판의 가운데에 형성된다.
상기 단위 화소는 상기 하부 기판 상에 형성된 박막 트랜지스터; 상기 박막 트랜지스터를 덮도록 형성된 제 1, 제 2 보호막; 상기 제 1, 제 2 보호막 상에 형성되며, 상기 박막 트랜지스터와 대응되는 영역에 개구부를 갖도록 상기 하부 기판 전면에 형성된 공통 전극; 상기 공통 전극 상에 형성된 절연막; 및 상기 단위 화소 마다 상기 박막 트랜지스터와 접속하도록 상기 절연막 상에 형성되며, 상기 절연막을 사이에 두고 상기 공통 전극과 프린지 전계를 형성하는 화소 전극을 포함한다.
상기 공통 전극은 상기 제 1, 제 2 보호막과 절연막을 선택적으로 제거하여 형성된 공통 콘택홀을 통해 상기 공통 배선과 전기적으로 접속되며, 상기 박막 트랜지스터를 제외한 상기 하부 기판 전면에 형성된다.
또한, 동일 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 하부 기판 상에 서로 평행하는 복수의 게이트 배선과 하나의 공통 배선, 상기 복수의 게이트 배선과 수직 교차하여 복수의 단위 화소를 정의하는 복수의 데이터 배선 및 상기 각 단위 화소에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터와 대응되는 영역에 개구부를 갖도록 상기 하부 기판 전면에 형성되어 상기 공통 배선과 접속하는 공통 전극을 형성하는 단계; 및 상기 박막 트랜지스터와 접속하며, 상기 단위 화소 마다 화소 전극을 형성하는 단계를 포함하며, 상기 공통 배선을 기준으로, 상기 공통 배선 상부의 상기 단위 화소에 형성되는 상기 박막 트랜지스터는 상기 단위 화소의 상측에 형성되며, 상기 공통 배선 하부의 상기 단위 화소에 형성되는 상기 박막 트랜지스터는 상기 단위 화소의 하측에 형성된다.
상기 공통 배선은 상기 게이트 배선과 평행하도록 상기 하부 기판의 가운데에 형성한다.
상기 박막 트랜지스터를 형성하는 단계 후, 상기 박막 트랜지스터를 덮도록 제 1, 제 2 보호막을 형성하는 단계; 및 상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀과 상기 제 1, 제 2 보호막과 게이트 절연막을 선택적으로 제거하여 상기 공통 배선을 노출시키는 공통 콘택홀을 형성하는 단계를 더 포함한다.
상기 공통 전극을 포함한 상기 제 2 보호막 전면에 절연막을 형성하는 단계를 더 포함하며, 상기 화소 전극은 상기 드레인 콘택홀에 대응되는 상기 절연막을 제거하여 노출된 상기 박막 트랜지스터와 전기적으로 접속된다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 일반적인 고 해상도 표시 장치는 저 해상도 표시 장치에 비해 단위 화소의 면적이 좁아, 게이트 배선과 동일 개수의 공통 배선을 형성하는 경우 개구율과 투과율이 크게 저하된다. 그러나, 본 발명의 액정 표시 장치는 하부 기판의 가운데에만 복수의 게이트 배선과 평행하는 하나의 공통 배선을 형성한다. 따라서, 개구율이 저하되는 것을 방지할 수 있다.
둘째, 공통 배선을 기준으로 하부 기판의 상부에 위치하는 상부 단위 화소군의 박막 트랜지스터를 상부 단위 화소군 각각의 상측에 형성하며, 하부 기판의 하부에 위치하는 하부 단위 화소군의 박막 트랜지스터를 하부 단위 화소군 각각의 하측에 형성한다. 따라서, 공통 배선이 형성된 위치에는 단위 화소 사이에 박막 트랜지스터와 게이트 배선이 없으며 단위 화소내에 공통 배선이 위치하지 않으므로, 개구율과 투과율을 효율적으로 향상시킬 수 있다.
도 1a는 일반적인 액정 표시 장치의 평면도.
도 1b는 도 1a의 단위 화소의 확대 평면도.
도 2a는 본 발명의 액정 표시 장치의 평면도.
도 2b는 도 2a의 공통 배선과 인접한 단위 화소의 단면도.
도 3a 내지 도 3f는 본 발명의 액정 표시 장치의 제조 단계를 나타낸 공정 단면도.
도 4a와 도 4b는 각각 일반적인 액정 표시 장치와 본 발명의 액정 표시 장치의 단위 화소의 개구 영역을 도시한 평면도.
도 5는 일반적인 액정 표시 장치와 본 발명의 액정 표시 장치의 단위 화소의 투과율을 나타낸 그래프.
이하, 첨부된 도면을 참조하여, 본 발명의 액정 표시 장치를 설명하면 다음과 같다.
도 2a는 본 발명의 액정 표시 장치의 평면도이며, 도 2b는 도 2a의 공통 배선과 인접한 단위 화소의 단면도이다.
도 2a와 같이, 본 발명의 액정 표시 장치는 하부 기판의 상부에 위치하는 상부 단위 화소군과 상기 하부 기판의 하부에 위치하는 하부 단위 화소군, 상부 단위 화소군 각각의 상측에 형성되며, 하부 단위 화소군 각각의 하측에 형성되는 복수의 박막 트랜지스터(TFT) 및 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이에 위치하는 하나의 공통 배선(CL)을 포함한다.
일반적인 액정 표시 장치는 하부 기판 상에 게이트 배선과 동일 개수의 공통 배선을 형성한다. 그런데, 공통 배선은 차광성의 금속으로 형성되므로, 단위 화소 영역에서 공통 배선의 면적만큼 개구율이 저하된다. 더욱이, 고 해상도의 표시 장치는 저 해상도의 표시 장치에 비해 단위 화소 영역의 면적이 좁으므로, 고 해상도의 표시 장치는 저 해상도의 표시 장치에 비해 공통 배선이 차지하는 면적이 넓어, 투과율이 크게 감소한다.
따라서, 본 발명의 액정 표시 장치는 공통 배선의 개수를 줄여 개구율을 향상시키기 위해, 게이트 배선(GL)과 평행하도록 하부 기판의 가운데에 하나의 공통 배선(CL)을 형성한다.
구체적으로, 하부 기판 상에 복수의 게이트 배선(GL)과 데이터 배선(DL)이 수직 교차하여 복수의 단위 화소를 정의하며, 하부 기판의 상부에 위치하는 단위 화소는 상부 단위 화소군으로, 하부 기판의 하부에 위치하는 단위 화소는 하부 단위 화소군으로 구분된다.
그리고, 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이에 하나의 공통 배선(CL)이 형성되며, 이 때, 공통 배선(CL)은 하부 기판의 가운데에 형성되는 것이 바람직하다. 예를 들어, 공통 배선(CL)이 하부 기판의 상측에 형성되는 경우, 하부 단위 화소군에 인가되는 공통 전압이 지연될 수 있으며, 반대로 공통 배선(CL)이 하부 기판의 하측에 형성되는 경우, 상부 단위 화소군에 인가되는 공통 전압이 지연될 수 있기 때문이다.
특히, 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이에 게이트 배선(GL)이 형성되지 않도록, 상부 단위 화소군 각각에 형성되는 박막 트랜지스터(TFT)는 단위 화소의 상측에 형성되며, 하부 단위 화소군 각각에 형성되는 박막 트랜지스터(TFT)는 단위 화소의 하측에 형성된다.
도 2b와 같이, 단위 화소는 하부 기판(100) 상에 형성된 박막 트랜지스터, 박막 트랜지스터를 덮도록 형성된 제 1, 제 2 보호막(150a, 150b), 제 1, 제 2 보호막(150a, 150b) 상에 형성된 공통 전극(160), 공통 전극(160) 상에 형성된 절연막(170) 및 박막 트랜지스터와 접속하도록 절연막(170) 상에 형성되어, 절연막(170)을 사이에 두고 공통 전극(160)과 프린지 전계를 형성하는 화소 전극(180)을 포함한다. 도시하지는 않았으나, 공통 전극(160)이 최상부에 형성되어도 무방하다.
박막 트랜지스터는 게이트 전극(110a), 서로 이격된 소스 전극(140a)과 드레인 전극(140b) 및 액티브층(130a)과 오믹콘택층(130b)이 차례로 적층된 구조의 반도체층(130)을 포함한다. 이 때, 게이트 전극(110a)은 게이트 배선(미도시)으로부터의 스캔 신호가 공급되도록 게이트 배선(미도시)에서 돌출 형성될 수도 있고, 게이트 배선(미도시)의 일부 영역으로 정의될 수도 있다.
액티브층(130a)은 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질로 형성된 게이트 절연막(120)을 사이에 두고 게이트 전극(110a)과 중첩된다. 액티브층(130a) 상에 형성된 오믹콘택층(130b)은 소스, 드레인 전극(140a, 140b)과 액티브층(130a) 사이의 전기 접촉 저항을 감소시키며, 소스, 드레인 전극(140a, 140b)의 이격된 구간에 대응되는 오믹콘택층(130b)이 제거되어 채널이 형성된다.
소스 전극(140a)은 데이터 배선(DL)과 접속되어 데이터 배선(DL)의 화소 신호를 인가 받으며, 드레인 전극(140b)은 채널을 사이에 두고 소스 전극(140a)과 일정 간격 이격되어 마주하도록 형성된다. 그리고, 박막 트랜지스터와 데이터 배선(DL)을 포함하는 게이트 절연막(120) 상에 제 1 보호막(150a)과 제 1 보호막(150b)이 차례로 형성되며, 제 1 보호막(150a)은 무기 절연막이며 제 2 보호막(150b)은 유기 절연막인 것이 바람직하다.
그리고, 제 2 보호막(150b) 상에는 TO(Tin Oxide), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등과 같은 투명 전도성 물질로 공통 전극(160)이 형성되며, 공통 전극(160)은 제 1, 제 2 보호막(150a, 150b)과 게이트 절연막(120)을 선택적으로 제거하여 형성된 공통 콘택홀(160a)을 통해 공통 배선(CL)과 전기적으로 접속된다. 특히, 공통 전극(160)은 복수의 공통 콘택홀을 통해 공통 배선(CL)과 접속됨으로써, 공통 전압이 지연되는 것을 방지할 수 있다. 이 때, 공통 전극(160)은 박막 트랜지스터에 대응되는 영역에만 개구부를 갖도록 하부 기판(100) 전면에 통전극 형태로 형성된다.
공통 전극(160)을 포함하는 게이트 절연막(120) 전면에는 절연막(170)이 형성되고, 단위 화소 마다 박막 트랜지스터와 접속하도록 절연막(170) 상에 화소 전극(180)이 형성된다. 화소 전극(180) 역시 공통 전극(160)과 마찬가지로 투명 전도성 물질로 형성되며, 제 1, 제 2 보호막(150a, 150b)을 선택적으로 제거하여 형성된 드레인 콘택홀(180a)과 선택적으로 제거된 절연막(170)을 통해 드레인 전극(140b)과 접속된다.
특히, 화소 전극(180)은 복수의 슬릿 형태로 형성되어 절연막(170)을 사이에 두고 공통 전극(160)과 프린지 전계를 형성한다. 그리고, 프린지 전계에 의해 액정 분자들이 유전 이방성에 의해 회전하며, 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상이 구현된다.
즉, 상기와 같은 본 발명의 액정 표시 장치는 하부 기판(100)의 가운데에만 게이트 배선(GL)과 평행하는 하나의 공통 배선(CL)을 형성함으로써, 공통 배선(CL)에 의해 개구율이 저하되는 것을 방지할 수 있다. 또한, 공통 배선(CL)을 기준으로 하부 기판(100)의 상부에 위치하는 상부 단위 화소군의 박막 트랜지스터(TFT)는 상부 단위 화소군 각각의 상측에 형성되며, 하부 기판(100)의 하부에 위치하는 하부 단위 화소군의 박막 트랜지스터(TFT)는 하부 단위 화소군 각각의 하측에 형성되므로, 공통 배선(CL)이 형성된 위치에는 단위 화소 사이에 박막 트랜지스터(TFT)와 게이트 배선(CL)이 없으므로, 개구율과 투과율을 효율적으로 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 액정 표시 장치의 제조 방법 구체적으로 설명하면 다음과 같다.
도 3a 내지 도 3f는 본 발명의 액정 표시 장치의 제조 단계를 나타낸 공정 단면도이다.
도 3a와 같이, 하부 기판(100) 상에 복수의 게이트 배선(미도시)과 하나의 공통 배선(CL)을 형성한다. 이 때, 공통 배선(CL)은 하부 기판(100)의 가운데에 형성되며, 복수의 게이트 배선(미도시)과 평행하도록 형성된다. 그리고, 게이트 전극(110a)은 게이트 배선(미도시)에서 돌출 형성되거나 게이트 배선(미도시)의 일부 영역으로 정의된다.
그리고, 도 3b와 같이, 게이트 배선(미도시), 공통 배선(CL) 및 게이트 전극(110a)을 포함한 하부 기판(100) 전면에 게이트 절연막(120)을 형성하고, 게이트 절연막(120) 상에 액티브층(130a)과 오믹콘택층(130b)이 차례로 적층된 구조의 반도체층(130)을 형성한다. 그리고, 반도체층(130) 상에 데이터 배선(미도시)과, 일정 간격 이격된 소스, 드레인 전극(140a, 140b)을 형성한다. 이 때, 하프 톤(Half Tone) 마스크 또는 회절 노광 마스크를 사용하면, 반도체층(130), 소스, 드레인 전극(140a, 140b) 및 데이터 배선(미도시)을 동시에 형성할 수 있다.
이 때, 복수의 데이터 배선(미도시)은 게이트 배선(GL)과 서로 수직 교차하도록 형성되어, 수직 교차하는 데이터 배선(미도시)과 게이트 배선(GL)이 복수의 단위 화소를 정의한다. 이로써, 게이트 전극(110a), 게이트 절연막(120), 반도체층(130), 소스, 드레인 전극(140a, 140b)을 포함하는 박막 트랜지스터가 형성된다.
그런데, 상기와 같이 본 발명의 액정 표시 장치는 하부 기판(100)의 가운데에 하나의 공통 배선(CL)이 형성되므로, 공통 배선(CL)을 기준으로 하부 기판(100)의 상부에 위치하는 상부 단위 화소군의 박막 트랜지스터는 상부 단위 화소군 각각의 상측에 형성되며, 하부 단위 화소군의 박막 트랜지스터는 하부 단위 화소군 각각의 하측에 형성되는 것이 바람직하다.
따라서, 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이에 하나의 공통 배선(CL) 만이 형성되므로, 개구율과 투과율을 효율적으로 향상시킬 수 있다.
이어, 도 3c와 같이, 박막 트랜지스터를 포함하는 게이트 절연막(120) 전면에 제 1, 제 2 보호막(150a, 150b)을 형성하고, 제 2 보호막(150b)을 선택적으로 제거하여 제 1 보호막(150a)을 노출시킨 후, 노출된 제 1 보호막(150a) 역시 패터닝하여 드레인 전극(140b)을 노출시키는 드레인 콘택홀(180a)을 형성한다. 동시에, 공통 배선(CL)에 대응되는 제 2 보호막(150b)을 선택적으로 제거하여 제 1 보호막(150a)을 노출시킨 후, 노출된 제 1 보호막(150a)과 게이트 절연막(120)을 제거하여 공통 배선(CL)을 노출시키는 공통 콘택홀(160a)을 형성한다.
도 3d와 같이, 공통 콘택홀(160a)과 드레인 콘택홀(180a)을 포함하는 제 2 보호막(150b) 전면에 TO(Tin Oxide), ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 등과 같은 투명 전도성 물질을 증착하고 이를 패터닝하여 공통 전극(160)을 형성한다. 공통 전극(160)은 공통 콘택홀(160a)을 통해 공통 배선(CL)과 접속하여 공통 전압을 인가받으며, 박막 트랜지스터에 대응되는 영역에 개구부를 갖는 통전극 형태로 형성된다.
이어, 도 3e와 같이, 공통 전극(160)을 포함한 제 2 보호막(150b) 전면에 절연막(170)을 형성하고, 드레인 콘택홀(180a)에 대응되는 절연막(170)을 제거하여 드레인 전극(140b)을 노출시킨다. 그리고, 도 3f와 같이, 절연막(170) 상에 상술한 투명 전도성 물질을 증착하고 이를 패터닝하여 드레인 전극(140b)과 접속하는 슬릿 형태의 화소 전극(180)을 형성한다. 화소 전극(180)은 절연막(170)을 사이에 두고 공통 전극(160)과 중첩되어 프린지 전계를 발생시킨다.
도 4a와 도 4b는 각각 일반적인 액정 표시 장치와 본 발명의 액정 표시 장치의 단위 화소의 개구 영역을 도시한 평면도이며, 도 5는 일반적인 액정 표시 장치와 본 발명의 액정 표시 장치의 단위 화소의 투과율을 나타낸 그래프이다.
일반적인 액정 표시 장치는 게이트 배선의 개수만큼 공통 배선이 형성된다. 따라서, 도 4a와 같이, 단위 화소 내에 형성된 공통 배선으로 인해, 공통 배선의 면적만큼 개구 영역이 줄어든다.
그러나, 본 발명의 액정 표시 장치는 상술한 바와 같이, 하부 기판의 가운데에 하나의 공통 배선만이 형성되며, 공통 배선을 기준으로 하부 기판의 상부의 단위 화소의 박막 트랜지스터는 단위 화소의 상측에 형성되며, 하부의 단위 화소의 박막 트랜지스터는 단위 화소의 하측에 형성되므로, 도 4b와 같이, 단위 화소 내에 공통 배선이 형성되지 않는다.
따라서, 일반적인 액정 표시 장치의 단위 화소에 형성된 공통 배선의 면적만큼 개구 영역이 증가하며, 해상도가 218ppi(Pixel Per Inch)인 경우, 본 발명의 액정 표시 장치는 일반적인 액정 표시 장치에 비해 투과율이 약 20% 향상된다.
특히, 본 발명의 액정 표시 장치는 대면적의 표시 장치에 적용하는 것이 바람직하다. 이는, 소면적의 액정 표시 장치는 공통 배선을 제거하고 공통 전극에 바로 공통 전압을 인가하여도 지연이 발생하지 않으나, 액정 표시 장치가 대면적화 될수록, 공통 전극에 바로 공통 전압을 인가하면 단위 화소마다 공통 전압 편차가 발생하여 화상 품질이 저하될 수 있기 때문이다.
한편, 이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
CL: 공통 배선 DL: 데이터 배선
GL: 게이트 배선 100: 하부 기판
110a: 게이트 전극 120: 게이트 절연막
130: 반도체층 130a: 액티브층
130b: 오믹콘택층 140a: 소스 전극
140b: 드레인 전극 150a: 제 1 보호막
150b: 제 2 보호막 160: 공통 전극
160a: 공통 콘택홀 170: 절연막
180: 화소 전극 180a: 드레인 콘택홀

Claims (9)

  1. 하부 기판의 상부에 위치하는 상부 단위 화소군과 상기 하부 기판의 하부에 위치하는 하부 단위 화소군;
    상기 상부 및 하부 단위 화소군 각각에 위치하며, 게이트 절연막이 상기 하부 기판 전면을 덮도록 구비된 복수의 박막 트랜지스터;
    상기 상부 단위 화소군 중 최하부에 위치하는 상부 단위 화소와 상기 하부 단위 화소군 중 최상부에 위치하는 하부 단위 화소 사이 상기 하부 기판의 가운데에 위치하며, 상기 복수의 박막 트랜지스터의 게이트 전극과 동일한 층에 위치하는 금속재질인 하나의 공통 배선;
    상기 박막 트랜지스터 및 상기 공통 배선을 덮도록 상기 하부 기판상에 위치하는 적어도 하나의 보호막;
    상기 공통 배선에 대응되는 영역의 상기 게이트 절연막 및 상기 적어도 하나의 보호막이 선택적으로 제거됨으로써 구비된 공통 콘택홀; 및
    상기 적어도 하나의 보호막 상에 위치하며, 상기 박막 트랜지스터와 대응되는 영역에 개구부를 갖도록 상기 하부 기판 전면에 위치하며, 상기 공통 배선과 상기 공통 콘택홀을 통해 직접 접속된 공통전극을 포함하고,
    상기 공통 배선을 기준으로 상기 하부 기판의 상부에 위치하는 상부 단위 화소군의 박막 트랜지스터는 상기 상부 단위 화소군 각각의 상측에 위치하며, 상기 공통 배선을 기준으로 상기 하부 기판의 하부에 위치하는 하부 단위 화소군의 박막 트랜지스터는 상기 공통 배선을 기준으로 상기 단위 화소군 각각의 하측에 위치하고,
    상기 상부 및 하부 단위 화소군은 수직 교차하는 복수의 게이트 배선과 데이터 배선이 정의하는 복수의 단위 화소를 포함하고,
    상기 공통 배선은 상기 게이트 배선과 평행하도록 위치하는 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 단위 화소는 상기 하부 기판 상에 위치한 박막 트랜지스터;
    상기 박막 트랜지스터를 덮도록 구비된 제 1, 제 2 보호막;
    상기 제 1, 제 2 보호막 상에 위치하며, 상기 박막 트랜지스터와 대응되는 영역에 개구부를 갖도록 상기 하부 기판 전면에 구비된 공통 전극;
    상기 공통 전극 상에 위치한 절연막; 및
    상기 단위 화소 마다 상기 박막 트랜지스터와 접속하도록 상기 절연막 상에 구비되며, 상기 절연막을 사이에 두고 상기 공통 전극과 프린지 전계를 형성하는 화소 전극을 포함하는 액정 표시 장치.
  5. 제 4 항에 있어서,
    상기 공통 전극은 상기 제 1, 제 2 보호막과 게이트 절연막을 선택적으로 제거하여 형성된 공통 콘택홀을 통해 상기 하나의 공통 배선과 전기적으로 접속되며, 상기 박막 트랜지스터를 제외한 상기 하부 기판 전면에 위치하는 액정 표시 장치.
  6. 하부 기판 상에, 서로 평행하는 복수의 게이트 배선과, 금속 재질이며 상기 하부 기판의 가운데에 상기 게이트 배선과 서로 평행하도록 위치하는 하나의 공통 배선과, 상기 게이트 배선에서 돌출되어 형성되거나 상기 게이트 배선의 일부 영역으로 정의되는 게이트 전극을 형성하는 단계;
    상기 게이트 배선, 공통 배선 및 게이트 전극을 포함한 하부 기판 전면에 게이트 절연막을 형성하고, 상기 게이트 전극에 대응되는 게이트 절연막 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 일정 간격 이격된 소스 드레인 전극을 형성하여 박막 트랜지스터를 형성하고, 상기 게이트 배선과 수직 교차하도록 데이터 배선을 형성하는 단계;
    상기 박막 트랜지스터를 덮도록 제 1, 제 2 보호막을 형성하는 단계;
    상기 제 1, 제 2 보호막을 선택적으로 제거하여 상기 박막 트랜지스터를 노출시키는 드레인 콘택홀과, 상기 제 1, 제 2 보호막과 게이트 절연막을 선택적으로 제거하여 상기 공통 배선을 노출시키는 공통 콘택홀을 형성하는 단계;
    상기 박막 트랜지스터와 대응되는 영역에 개구부를 갖도록 상기 하부 기판 전면에 형성되며, 상기 공통 콘택홀을 통해 상기 공통 배선과 직접 접속하는 공통 전극을 형성하는 단계; 및
    상기 박막 트랜지스터와 접속하며, 상기 단위 화소 마다 화소 전극을 형성하는 단계;를 포함하며,
    상기 공통 배선을 기준으로, 상기 공통 배선 상부의 상기 단위 화소에 형성되는 상기 박막 트랜지스터는 상기 단위 화소의 상측에 형성되며, 상기 공통 배선 하부의 상기 단위 화소에 형성되는 상기 박막 트랜지스터는 상기 단위 화소의 하측에 형성되고,
    상기 공통 배선은 상기 게이트 배선과 평행하도록 형성되는 액정 표시 장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 6 항에 있어서,
    상기 공통 전극을 포함한 상기 제 2 보호막 전면에 절연막을 형성하는 단계를 더 포함하며, 상기 화소 전극은 상기 드레인 콘택홀에 대응되는 상기 절연막을 제거하여 노출된 상기 박막 트랜지스터와 전기적으로 접속되는 액정 표시 장치의 제조 방법.
KR1020120025908A 2012-03-14 2012-03-14 액정 표시 장치 및 이의 제조 방법 KR101622655B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020120025908A KR101622655B1 (ko) 2012-03-14 2012-03-14 액정 표시 장치 및 이의 제조 방법
US13/720,949 US8922743B2 (en) 2012-03-14 2012-12-19 Liquid crystal display device and method of fabricating the same
CN201210567466.0A CN103309100B (zh) 2012-03-14 2012-12-24 液晶显示装置及其制造方法
US14/539,911 US9500923B2 (en) 2012-03-14 2014-11-12 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120025908A KR101622655B1 (ko) 2012-03-14 2012-03-14 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130104429A KR20130104429A (ko) 2013-09-25
KR101622655B1 true KR101622655B1 (ko) 2016-05-19

Family

ID=49134481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120025908A KR101622655B1 (ko) 2012-03-14 2012-03-14 액정 표시 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US8922743B2 (ko)
KR (1) KR101622655B1 (ko)
CN (1) CN103309100B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101622655B1 (ko) * 2012-03-14 2016-05-19 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20150031127A (ko) * 2013-09-13 2015-03-23 삼성디스플레이 주식회사 액정 표시 장치
KR102075355B1 (ko) * 2013-09-30 2020-02-10 엘지디스플레이 주식회사 액정표시장치
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
KR102596176B1 (ko) * 2016-11-25 2023-10-31 엘지디스플레이 주식회사 액정표시패널
TWI589972B (zh) * 2016-12-28 2017-07-01 友達光電股份有限公司 主動元件陣列基板及應用其之液晶面板
CN108287441A (zh) * 2018-02-08 2018-07-17 中华映管股份有限公司 像素阵列基板及显示面板
US10928691B2 (en) * 2019-02-15 2021-02-23 Sharp Kabushiki Kaisha Active matrix substrate comprising a first contact hole that overlaps with a counter electrode control line and passes through a flattening film and liquid crystal display with the same
CN114137771B (zh) * 2021-12-08 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1048595A (ja) 1996-08-05 1998-02-20 Toshiba Corp 液晶表示装置
KR100560401B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR100652215B1 (ko) * 2003-06-27 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR100710164B1 (ko) 2003-12-30 2007-04-20 엘지.필립스 엘시디 주식회사 횡전계 방식 액정 표시 장치
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
JP2007226175A (ja) 2006-01-26 2007-09-06 Epson Imaging Devices Corp 液晶装置及び電子機器
JP5145878B2 (ja) * 2007-11-07 2013-02-20 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102207656A (zh) 2011-03-30 2011-10-05 友达光电股份有限公司 边缘电场切换型液晶显示面板的像素阵列及其驱动方法
KR101622655B1 (ko) * 2012-03-14 2016-05-19 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN103309100A (zh) 2013-09-18
US9500923B2 (en) 2016-11-22
US20150070610A1 (en) 2015-03-12
US20130240916A1 (en) 2013-09-19
US8922743B2 (en) 2014-12-30
CN103309100B (zh) 2016-01-20
KR20130104429A (ko) 2013-09-25

Similar Documents

Publication Publication Date Title
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101611923B1 (ko) 액정 표시 장치 및 이의 제조 방법
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
US8125603B2 (en) In-plane switching mode liquid crystal display device and method for fabricating the same
US8426230B2 (en) Thin film transistor substrate and method for fabricating the same
JP6621284B2 (ja) 表示装置
KR102063983B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR101992884B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101969568B1 (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20070080052A (ko) 액정표시장치 및 이의 제조방법
KR20160112046A (ko) 표시 장치 및 그 제조 방법
US20170139246A1 (en) Array substrate, manufacturing method thereof and display device
KR101888432B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20120136239A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101849569B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20150055043A1 (en) Liquid crystal display device
KR101960363B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20120132853A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101888446B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20130019570A (ko) 액정 표시 장치 및 이의 제조 방법
KR20130064262A (ko) 박막트랜지스터 기판 및 그 제조 방법
KR102000053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102113603B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4