CN103913944A - 半色调掩膜版、阵列基板及其制作方法、显示装置 - Google Patents

半色调掩膜版、阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN103913944A
CN103913944A CN201410104455.8A CN201410104455A CN103913944A CN 103913944 A CN103913944 A CN 103913944A CN 201410104455 A CN201410104455 A CN 201410104455A CN 103913944 A CN103913944 A CN 103913944A
Authority
CN
China
Prior art keywords
region
pattern
tone mask
intermediate tone
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410104455.8A
Other languages
English (en)
Inventor
李田生
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410104455.8A priority Critical patent/CN103913944A/zh
Publication of CN103913944A publication Critical patent/CN103913944A/zh
Priority to US14/490,814 priority patent/US9806109B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

本发明涉及显示技术领域，特别涉及一种半色调掩膜版、阵列基板及其制作方法、以及显示装置，用以解决在采用干法刻蚀方式蚀刻掉半色调掩膜版的半透光区域的金属层时，由于刻蚀的均一性比较差，使得制作出的TFT性能比较差，从而使得制作出的阵列基板的品质比较差的问题。本发明实施例提供一种半色调掩膜版，用于阵列基板包含的有源层图案、以及位于有源层图案上方的源极图案、漏极图案和数据线图案的制作，其中：阵列基板的表面包含源极图案、漏极图案和数据线图案对应的A区域，有源层图案在源极图案和漏极图案之间的区域对应的B区域，以及除A区域和B区域以外的C区域；半色调掩膜版的半透光区域对应所述C区域中的部分区域和B区域。

Description

半色调掩膜版、阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种半色调掩膜版、阵列基板及其制作方法、以及显示装置。
背景技术
目前制作阵列基板所采用的4mask（即，4次掩膜构图）工艺包括：Gate Mask工艺（即，阵列基板的栅极和栅线的掩膜构图工艺）、SDT Mask工艺（即，阵列基板的有源层、以及位于所述有源层上的源极、漏极和数据线的掩膜构图工艺）、PVX Mask工艺（即，阵列基板的过孔的掩膜构图工艺）和ITO Mask工艺（即，阵列基板的像素电极的掩膜构图工艺）。
目前SDT Mask工艺中所采用的掩膜版为半色调（half tone）掩膜版，其中，目前半色调掩膜版的具体结构一般如图1所示，半色调掩膜版00包括完全不透光区域a、半透光区域b和完全透光区域c。在采用半色调掩膜版，通过对依次层叠的半导体层和金属层进行一次SDT Mask工艺，形成有源层、以及位于所述有源层上的源极、漏极和数据线时，半色调掩膜版的完全不透光区域对应源极区域、漏极区域和数据线区域，半色调掩膜版的半透光区域对应有源层区域中位于源极区域和漏极区域之间的区域，以及，金属层中除半色调掩膜版的完全不透光区域和半透光区域对应的区域以外的区域均对应半色调掩膜版的完全透光区域，以便分别对半色调掩膜版的完全透光区域的半导体层和金属层、以及半色调掩膜版的半透光区域的金属层进行刻蚀，以及，保留半色调掩膜版的完全不透光区域的半导体层和金属层，以形成所述的有源层、源极、漏极和数据线。
如图1所示，在采用半色调掩膜版00对金属层300上方的光刻胶进行曝光（即，光线400穿过半色调掩膜版00射入到光刻胶上）和显影后，半色调掩膜版00的半透光区域b的金属层300上方会残留有部分光刻胶100b。因此，在对半色调掩膜版的半透光区域的金属层进行刻蚀之前，需要先通过灰化工艺去除掉半色调掩膜版的半透光区域的金属层上方的光刻胶；由于干刻设备具有灰化去除光刻胶的功能，因此，目前为了简化工艺流程，一般采用干法刻蚀方式，刻蚀掉半色调掩膜版的半透光区域的金属层，而由于干法刻蚀过程中会产生不容易挥发不便抽走的物质，从而会影响刻蚀等离子的局部浓度，造成刻蚀的均一性比较差，容易导致半色调掩膜版的半透光区域的金属层残留或者过刻的问题的发生，使得制作出来的阵列基板的TFT（薄膜晶体管）的性能比较差，进而使得最终制作出的阵列基板的品质比较差。
综上所述，目前在采用干法刻蚀方式蚀刻掉半色调掩膜版的半透光区域的金属层时，由于刻蚀的均一性比较差，使得制作出来的TFT的性能比较差，从而使得最终制作出的阵列基板的品质比较差。
发明内容
本发明实施例提供的一种半色调掩膜版、阵列基板及其制作方法、以及显示装置，用以解决现有技术中存在的在采用干法刻蚀方式蚀刻掉半色调掩膜版的半透光区域的金属层时，由于刻蚀的均一性比较差，使得制作出来的TFT的性能比较差，从而使得最终制作出的阵列基板的品质比较差的问题。
第一方面，本发明实施例提供一种半色调掩膜版，用于阵列基板包含的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案的制作，其中：所述阵列基板的表面包含所述源极图案、漏极图案和数据线图案对应的A区域，所述有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域；
所述半色调掩膜版的半透光区域对应所述C区域中的部分区域和所述B区域。
在本发明实施例中，半色调掩膜版的半透光区域不仅对应B区域，还对应C区域中的部分区域；因此，在采用所述半色调掩膜版对被刻蚀材料上方的光刻胶进行曝光显影后，所述C区域中的部分区域和B区域的被刻蚀材料上方均会残留有部分光刻胶，在通过灰化工艺去除掉所述残留的部分光刻胶后，所述C区域中的部分区域和B区域的被刻蚀材料均暴露出来；
与现有技术相比，在采用干法刻蚀方式刻蚀掉半色调掩膜版的半透光区域的被刻蚀材料时，不仅暴露出来的所述B区域的被刻蚀材料与干刻设备产生的刻蚀等离子体接触，而且暴露出来的所述C区域中的部分区域的被刻蚀材料也会与所述刻蚀等离子体接触，即，被刻蚀材料与所述刻蚀等离子体的接触面积增大了；因此，刻蚀所述C区域中的部分区域和B区域的被刻蚀材料的速率降低了，刻蚀所述C区域中的部分区域和B区域的被刻蚀材料的均一性变好了，从而能够在一定程度上减少或避免半色调掩膜版的半透光区域的被刻蚀材料残留或者过刻问题的发生，提高了制作出来的TFT的性能和最终制作出的阵列基板的品质。
较佳地，所述半色调掩膜版的半透光区域对应所述C区域中像素显示区域以外的部分或全部区域。
在本发明实施例中，能够避免对采用所述半色调掩膜版制作出的显示装置的显示产生消极影响，提高其显示质量。
较佳地，所述半色调掩膜版的半透光区域对应所述C区域中与所述B区域具有间隙的部分或全部区域。
在本发明实施例中，能够避免对采用所述半色调掩膜版制作出的TFT的电性能产生消极影响。
较佳地，所述半色调掩膜版的完全不透光区域对应所述A区域，且
所述半色调掩膜版的半透光区域对应所述C区域中与所述A区域无间隙的部分或全部区域。
在本发明实施例中，所述半色调掩膜版的制作难度比较低，以便提高所述半色调掩膜版的生产效率。
较佳地，所述半色调掩膜版的半透光区域对应所述C区域中位于所述数据线图案两侧、且与所述数据线图案之间无间隙的区域。
在本发明实施例中，提供了一种较佳的半色调掩膜版的半透光区域的位置的实施方式，以便本领域技术人员可以很容易地实现本发明的技术方案。需要说明的是，本发明实施例中的所述具体半色调掩膜版的半透光区域的位置只用于解释本发明，而并不用于限制本发明，其它可以用于实现本发明技术方案的实施方式也在本发明的保护范围之内。
较佳地，所述C区域中每个与所述半色调掩膜版的半透光区域对应的独立区域在与所述数据线图案垂直的方向上的尺寸值的取值范围为：0.5微米～1微米。
在本发明实施例中，提供了一种较佳的半色调掩膜版的半透光区域的尺寸的实施方式，以便本领域技术人员可以很容易地实现本发明的技术方案。需要说明的是，本发明实施例中的所述具体半色调掩膜版的半透光区域的尺寸只用于解释本发明，而并不用于限制本发明，其它可以用于实现本发明技术方案的实施方式也在本发明的保护范围之内。
第二方面，本发明实施例提供一种采用所述的半色调掩膜版制作阵列基板的方法，该方法包括：
采用所述半色调掩膜版，通过一次掩模构图工艺，形成阵列基板的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案。
在本发明实施例中，所述半色调掩膜版的半透光区域不仅对应B区域，还对应C区域中的部分区域；采用所述半色调掩膜版形成的有源层图案一般很少或不会被过度刻蚀，采用所述半色调掩膜版形成的源极图案和漏极图案之间一般很少或不会出现残留的被刻蚀材料，因此，包含有源层图案、源极图案和漏极图案的TFT的性能比较好，最终制作出的阵列基板的品质也会比较好。
较佳地，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案，具体包括：
依次沉积半导体层和金属层；
在所述金属层上涂布光刻胶；
利用所述半透式掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应所述A区域，所述光刻胶半保留区域对应C区域中的部分区域和所述B区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的半导体层和金属层；
利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的金属层；
剥离掉所述光刻胶完全保留区域的光刻胶。
在本发明实施例中，提供了一种较佳的形成有源层图案、源极图案、漏极图案和数据线图案的实施方式，以便本领域技术人员可以很容易地实现本发明的技术方案。需要说明的是，本发明实施例中的形成有源层图案、源极图案、漏极图案和数据线图案的具体实施方式只用于解释本发明，而并不用于限制本发明，其它可以用于实现本发明技术方案的实施方式也在本发明的保护范围之内。
第三方面，本发明实施例提供一种阵列基板，所述阵列基板的表面包含源极图案、漏极图案和数据线图案对应的A区域，有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域，其中，所述阵列基板包括：
位于所述C区域中的部分区域、所述A区域和所述B区域对应位置的有源层图案，以及，
位于所述A区域对应的有源层图案上方的源极图案、漏极图案和数据线图案。
在本发明实施例中，提供了一种采用所述半透式掩膜板制作出的阵列基板结构，本发明实施例中的阵列基板的品质比较好。
第四方面，本发明实施例提供一种显示装置，包括所述的阵列基板。
在本发明实施例中，显示装置包含采用所述半透式掩膜板制作出的阵列基板，由于所述阵列基板的品质比较好，因此，所述显示装置的品质也比较好。
与现有技术相比，本发明实施例中的半色调掩膜版的半透光区域不仅对应B区域，还对应C区域中的部分区域；因此，在通过灰化工艺去除掉所述半色调掩膜版的半透光区域的残留光刻胶后，所述C区域中的部分区域和B区域的被刻蚀材料均暴露出来，使得被刻蚀材料与所述刻蚀等离子体的接触面积增大了，从而使得刻蚀速率降低了，刻蚀均一性变好了，进而能够在一定程度上减少或避免半色调掩膜版的半透光区域的被刻蚀材料残留或者过刻的问题的发生，提高了制作出来的TFT的性能和最终制作出的阵列基板的品质。
附图说明
图1为采用现有技术中半色调掩膜版对光刻胶进行曝光显影的结构示意图；
图2A～图2H为本发明实施例中半色调掩膜版的半透光区域与阵列基板表面包含的区域的对应关系示意图；
图3A～图3C为本发明实施例中制作阵列基板过程中数据线图案处结构示意图；
图4A～图4C为本发明实施例中制作阵列基板过程中源极图案、漏极图案和数据线图案处结构示意图。
具体实施方式
在本发明实施例中，阵列基板的表面包含源极图案、漏极图案和数据线图案对应的A区域，所述有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域；半色调掩膜版的半透光区域对应所述C区域中的部分区域和所述B区域；
与现有技术相比，本发明实施例中的半色调掩膜版的半透光区域不仅对应B区域，还对应C区域中的部分区域；因此，在通过灰化工艺去除掉所述半色调掩膜版的半透光区域的残留光刻胶后，所述C区域中的部分区域和B区域的被刻蚀材料均暴露出来，使得被刻蚀材料与刻蚀等离子体的接触面积增大了，从而使得刻蚀速率降低了，刻蚀均一性变好了，进而能够在一定程度上减少或避免半色调掩膜版的半透光区域的被刻蚀材料残留或者过刻的问题的发生，提高了制作出来的TFT的性能和最终制作出的阵列基板的品质。
发明人在发明过程中注意到：
干法刻蚀是用干刻设备产生的刻蚀等离子体进行薄膜刻蚀的技术。
当用干法刻蚀对被刻蚀材料进行刻蚀时，暴露在刻蚀等离子体中的被刻蚀材料的面积大小影响刻蚀被刻蚀材料的速率和均一性，其中：当暴露在刻蚀等离子体中的被刻蚀材料的面积越大，刻蚀被刻蚀材料的速率越小，刻蚀被刻蚀材料的均一性越好。
下面结合说明书附图对本发明实施例作进一步详细描述。
较佳地，本发明实施例提供的一种半色调掩膜版，用于阵列基板包含的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案的制作，其中：所述阵列基板的表面包含所述源极图案、漏极图案和数据线图案对应的A区域，所述有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域；
所述半色调掩膜版的半透光区域对应所述C区域中的部分区域和所述B区域。
实施中，半色调掩膜版的半透光区域不仅对应B区域，还对应C区域中的部分区域；因此，在采用所述半色调掩膜版对被刻蚀材料上方的光刻胶进行曝光显影后，所述C区域中的部分区域和B区域的被刻蚀材料上方均会残留有部分光刻胶，在通过灰化工艺去除掉所述残留的部分光刻胶后，所述C区域中的部分区域和B区域的被刻蚀材料均暴露出来；
与现有技术相比，在采用干法刻蚀方式刻蚀掉半色调掩膜版的半透光区域的被刻蚀材料时，不仅暴露出来的所述B区域的被刻蚀材料与干刻设备产生的刻蚀等离子体接触，而且暴露出来的所述C区域中的部分区域的被刻蚀材料也会与所述刻蚀等离子体接触，即，暴露在刻蚀等离子体中的被刻蚀材料的面积增大了；因此，刻蚀所述C区域中的部分区域和B区域的被刻蚀材料的速率降低了，刻蚀所述C区域中的部分区域和B区域的被刻蚀材料的均一性变好了，从而能够在一定程度上减少或避免半色调掩膜版的半透光区域的被刻蚀材料残留或者过刻问题的发生，提高了制作出来的TFT的性能和最终制作出的阵列基板的品质。
需要说明的是，在本发明实施例中，在采用干法刻蚀方式刻蚀掉半色调掩膜版的半透光区域的被刻蚀材料（用于形成源极图案、漏极图案和数据线图案的材料）时，B区域的刻蚀深度与现有技术中有源层区域中位于源极区域和漏极区域之间的区域的刻蚀深度相同（等于源极区域对应的源极的厚度），C区域中的部分区域的刻蚀深度与B区域的刻蚀深度相同，则所述C区域中的部分区域存在有源层图案。
较佳地，本发明实施例中的半色调掩膜版的半透光区域对应B区域的实施方式与现有技术中的半色调掩膜版的半透光区域对应有源层区域中位于源极区域和漏极区域之间的区域的实施方式类似，在此不再赘述。
下面将对本发明实施例中的半色调掩膜版的半透光区域对应C区域中的部分区域的实施方式进行详细介绍。
较佳地，半色调掩膜版的半透光区域对应C区域中的部分区域，即，半色调掩膜版的半透光区域在（阵列基板的）衬底基板上的正投影与C区域中的部分区域在（阵列基板的）衬底基板上的正投影完全重合。
较佳地，半色调掩膜版的半透光区域对应C区域中的任意部分区域。
实施中，在半色调掩膜版的半透光区域对应C区域中的任意部分区域时，均可以增大暴露在刻蚀等离子体中的被刻蚀材料的面积，以降低刻蚀速率和改善刻蚀均一性，实现在一定程度上减少或避免半色调掩膜版的半透光区域的被刻蚀材料残留或者过刻问题的发生。
较佳地，半色调掩膜版的半透光区域对应C区域中的至少一个独立区域。
比如，如图2A所示，半色调掩膜版的半透光区域对应C区域中的独立区域1；
如图2B所示，半色调掩膜版的半透光区域对应C区域中的独立区域1和独立区域2；
如图2C所示，半色调掩膜版的半透光区域对应C区域中的独立区域1、独立区域2和独立区域3；
如图2D所示，半色调掩膜版的半透光区域对应C区域中的独立区域1、独立区域2、独立区域3和独立区域4。
需要说明的是，上述图2A～图2D的实施方式只用于解释本发明实施例，而不用于限制本发明实施例。
由于C区域中与半色调掩膜版的半透光区域对应的每个独立区域的位置的实施方式类似，下面将以C区域中与半色调掩膜版的半透光区域对应的一个独立区域（独立区域e）为例，对本发明实施例中的C区域中与半色调掩膜版的半透光区域对应的独立区域的位置的实施方式进行介绍。
需要说明的是，本发明实施例中的C区域中与半色调掩膜版的半透光区域对应的独立区域的位置的实施方式有多种，下面将对三种较佳的实施方式进行介绍。
1、独立区域e位于C区域中像素显示区域以外的区域。
比如，如图2E所示，C区域包含像素显示区域（即，像素电极图案40围成的区域），独立区域e位于C区域中像素显示区域以外的区域。
较佳地，半色调掩膜版的半透光区域对应C区域中像素显示区域以外的部分或全部区域，即，C区域中与半色调掩膜版的半透光区域对应的每个独立区域均位于像素显示区域以外的区域。
实施中，由于C区域中与半色调掩膜版的半透光区域对应的区域存在有源层图案，因此，在C区域中与半色调掩膜版的半透光区域对应的每个独立区域均位于像素显示区域以外的区域，可以保证采用所述半色调掩膜版制作出的显示装置显示质量比较好。
具体实施中，为了增大暴露在刻蚀等离子体中的被刻蚀材料的面积，以降低刻蚀速率和改善刻蚀均一性，独立区域e也可以位于像素显示区域以内的区域。
2、独立区域e位于C区域中与B区域具有间隙的区域。
比如，如图2F所示，独立区域e位于C区域中、且与B区域具有一定的间隙。
较佳地，半色调掩膜版的半透光区域对应所述C区域中与所述B区域具有间隙的部分或全部区域，即，C区域中与半色调掩膜版的半透光区域对应的每个独立区域均位于C区域中与B区域具有间隙的区域。
实施中，由于C区域中与半色调掩膜版的半透光区域对应的区域存在有源层图案，因此，C区域中与半色调掩膜版的半透光区域对应的每个独立区域均位于C区域中与B区域具有间隙的区域，可以保证采用所述半色调掩膜版制作出的TFT的电性能比较好。
具体实施中，独立区域e与B区域之间的间隙的大小可以根据需要或者经验设定。
3、半色调掩膜版的完全不透光区域对应所述A区域，独立区域e位于C区域中与A区域无间隙的区域。
比如，如图2G所示，独立区域e位于C区域中、且与A区域之间无间隙。
较佳地，半色调掩膜版的半透光区域对应所述C区域中与所述A区域无间隙的部分或全部区域，即，C区域中与半色调掩膜版的半透光区域对应的每个独立区域均位于C区域中与A区域无间隙的区域。
实施中，由于C区域中与半色调掩膜版的半透光区域对应的每个独立区域均位于C区域中与A区域无间隙的区域，则半色调掩膜版的半透光区域与完全不透光区域之间无间隙，因此，半色调掩膜版的制作难度比较低，以便提高所述半色调掩膜版的生产效率。
具体实施中，独立区域e也可以位于C区域中与A区域具有间隙的区域，具体如图2E所示。
需要说明的是，上述三个关于所述独立区域的位置的较佳实施方式可以分开实施，也可以结合实施，具体可以根据需要而定。
较佳地，上述三个关于所述独立区域的位置的较佳实施方式结合实施。
较佳地，半色调掩膜版的半透光区域对应C区域中位于数据线图案两侧、且与所述数据线图案之间无间隙的区域；
比如，如图2B所示，半色调掩膜版的半透光区域对应C区域中的两个独立区域，即，独立区域1和独立区域2；独立区域1和独立区域2分别位于数据线图案20两侧、且与数据线图案20之间无间隙；
即，半色调掩膜版的半透光区域对应C区域中像素显示区域以外的、与B区域具有间隙的、且与A区域无间隙的部分区域。
较佳地，在本发明实施例中，C区域中与半色调掩膜版的半透光区域对应的一个独立区域（独立区域e）的形状的实施方式有多种，比如，规则形状或者不规则形状。
较佳地，所述独立区域的形状的具体实施方式可以根据经验或者需要设定。
较佳地，在本发明实施例中，C区域中每个与半色调掩膜版的半透光区域对应的独立区域在与数据线图案垂直的方向上的尺寸值的取值范围为：0.5微米～1微米。
实施中，可以满足干法刻蚀的要求和阵列基板质量要求。
需要说明的是，本发明实施例中的半色调掩膜版的半透光区域的具体尺寸只用于解释本发明，而并不用于限制本发明，其它可以用于实现本发明技术方案的实施方式也在本发明的保护范围之内。本发明实施例中所述的间隙可以指一条缝隙，也可以指空白区域。
较佳地，半色调掩膜版的完全透光区域对应C区域中除半色调掩膜版的半透光区域对应区域以外的区域；比如，若半色调掩膜版的半透光区域对应C区域中的D区域，则半色调掩膜版的完全透光区域对应C区域中除D区域以外的区域。
基于同一发明构思，本发明实施例中还提供了一种采用所述的半色调掩膜版制作阵列基板的方法、阵列基板和显示装置，由于所述的阵列基板制作方法、阵列基板和显示装置解决问题的原理与本发明实施例的半色调掩膜版相似，因此其实施可以参见本发明实施例的半色调掩膜版的实施，重复之处不再赘述。
较佳地，本发明实施例提供一种采用所述的半色调掩膜版制作阵列基板的方法，包括：
采用所述半色调掩膜版，通过一次掩模构图工艺，形成阵列基板的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案。
实施中，半色调掩膜版的半透光区域不仅对应B区域，还对应C区域中的部分区域；采用所述半色调掩膜版形成的有源层图案一般很少或不会被过度刻蚀，采用所述半色调掩膜版形成的源极图案和漏极图案之间一般很少或不会出现残留的被刻蚀材料，因此，包含有源层图案、源极图案和漏极图案的TFT的性能比较好，最终制作出的阵列基板的品质也会比较好。
较佳地，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案，具体包括：
步骤A、依次沉积半导体层和金属层；
步骤B、在所述金属层上涂布光刻胶；
步骤C、利用所述半透式掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应所述A区域，所述光刻胶半保留区域对应C区域中的部分区域和所述B区域；
步骤D、利用刻蚀工艺去除掉所述光刻胶完全去除区域的半导体层和金属层；
步骤E、利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
步骤F、利用刻蚀工艺去除掉所述光刻胶半保留区域的金属层；
步骤G、剥离掉所述光刻胶完全保留区域的光刻胶。
具体实施中，经过步骤G之后，即可形成依次层叠的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案。
实施中，在步骤F中，所述C区域中的部分区域和B区域的金属层（被刻蚀材料）均与刻蚀等离子体接触；
与现有技术相比，暴露在刻蚀等离子体中的金属层的面积增大了，因此，刻蚀的速率减小了，在一定程度上改善了刻蚀的均一性，使得能够在一定程度上减少或避免半色调掩膜版的半透光区域的金属层残留或者过刻到半导体层的问题的发生，提高了制作出来的包含有源层图案、源极图案和漏极图案的TFT的性能、以及提高了最终制作出的阵列基板的品质。
较佳地，在步骤A中，半导体层为用于形成有源层图案的膜层，金属层为用于形成源极图案、漏极图案和数据线图案的膜层。
具体实施中，在步骤A中，金属层也可以为其他可用于形成源极图案、漏极图案和数据线图案的非金属导电膜层。
较佳地，在步骤F中，利用刻蚀工艺去除掉所述光刻胶半保留区域的金属层，包括：
利用干法刻蚀工艺，去除掉所述光刻胶半保留区域的金属层。
实施中，由于可以实现干法刻蚀工艺的干刻设备同时具有灰化去除光刻胶的功能，因此，步骤E和步骤F可以均由干刻设备执行，进而可以简化工艺流程。
较佳地，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案之前，还包括：
采用第一掩膜版，通过一次掩模构图工艺，形成位于所述有源层图案下方的栅极图案和栅线图案。
较佳地，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案之后，还包括：
采用第二掩膜版，通过一次掩模构图工艺，形成位于所述漏极图案上方的信号引导区过孔图案；
采用第三掩膜版，通过一次掩模构图工艺，形成通过所述过孔与所述漏极图案电性连接的像素电极图案。
下面将以两个具体的实施例，对采用本发明实施例的半色调掩膜版形成阵列基板的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案的实施方式进行清楚、详细地说明。
实施例一
在本发明实施例一中，半色调掩膜版的半透光区域对应C区域中位于数据线图案两侧、且与所述数据线图案之间无间隙的区域。
如图2B所示，阵列基板的表面包含源极图案31、漏极图案32和数据线图案20对应的A区域，有源层图案10在源极图案31和漏极图案32之间的区域对应的B区域，以及除A区域和B区域以外的C区域；
半色调掩膜版的半透光区域对应C区域中的独立区域1和独立区域2，其中：独立区域1和独立区域2分别位于数据线图案20两侧、且独立区域1位于数据线图案20和像素电极图案40之间，独立区域1和独立区域2与数据线图案20之间无间隙，独立区域1和独立区域2为矩形，独立区域1的宽度为0.5微米，独立区域2的宽度为1um（微米）。
下面以采用图2B所示的半色调掩膜版为例，对形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案的实施方式进行介绍。
较佳地，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案，具体包括：
步骤A1、在衬底基板上依次沉积半导体层和金属层；
步骤A2、在所述金属层上涂布光刻胶；
步骤A3、利用所述半透式掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应所述A区域，所述光刻胶半保留区域对应C区域中的部分区域和所述B区域；
其中，半透式掩膜板的完全不透光区域对应光刻胶完全保留区域，半透式掩膜板的半透光区域对应光刻胶半保留区域，半透式掩膜板的完全透光区域对应光刻胶完全去除区域；
如图3A所示，半透式掩膜板00在与数据线图案20对应区域为完全不透光区域，因此，数据线图案20对应区域的光刻胶100a完全保留；
半透式掩膜板00在C区域中数据线图案20两侧、且与数据线图案20之间无间隙的区域（即，图2B中的独立区域1和独立区域2）为半透光区域，因此，其对应区域的光刻胶100b部分保留；
半透式掩膜板00的完全透光区域与半透光区域相邻无间隙设置，与光刻胶100b相邻无间隙区域无光刻胶。
步骤A4、利用刻蚀工艺去除掉所述光刻胶完全去除区域的半导体层和金属层；
如图3B所示，光刻胶完全去除区域（即，光刻胶未覆盖区域）的半导体层200和金属层300被刻蚀掉，光刻胶100a和光刻胶100b对应区域的半导体层200和金属层300未被刻蚀掉。
步骤A5、利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
如图3C所示，光刻胶100b被去除掉，光刻胶100a未被去除掉。
步骤A6、利用干法刻蚀工艺去除掉所述光刻胶半保留区域的金属层；
其中，由于C区域中位于数据线图案两侧、且与所述数据线图案之间无间隙的区域的金属层（图3C中未被光刻胶100a覆盖的金属层）也暴露在刻蚀等离子体中，因此，与现有技术相比，暴露在刻蚀等离子体中的金属层的面积增大了，使得干法刻蚀速率减小了，干法刻蚀的均一性变好了。
步骤A7、剥离掉所述光刻胶完全保留区域的光刻胶。
实施例二
在本发明实施例二中，源极图案与数据线图案连接，半色调掩膜版的半透光区域对应C区域中与数据线图案相邻无间隙的区域、以及与漏极图案相邻无间隙的区域。
如图2H所示，阵列基板的表面包含源极图案31、漏极图案32和数据线图案20对应的A区域，有源层图案10在源极图案31和漏极图案32之间的区域对应的B区域，以及除A区域和B区域以外的C区域；
半色调掩膜版的半透光区域对应C区域中的独立区域3和独立区域4，其中：独立区域3与数据线图案20相邻无间隙，独立区域4与漏极图案相邻无间隙，独立区域3和独立区域4为矩形，独立区域3的宽度为0.5微米，独立区域4的宽度为0.8微米。
下面以采用图2H所示的半色调掩膜版为例，对形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案的实施方式进行介绍。
较佳地，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案，具体包括：
步骤B1、在衬底基板上依次沉积半导体层和金属层；
步骤B2、在所述金属层上涂布光刻胶；
步骤B3、利用所述半透式掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应所述A区域，所述光刻胶半保留区域对应C区域中的部分区域和所述B区域；
其中，半透式掩膜板的完全不透光区域对应光刻胶完全保留区域，半透式掩膜板的半透光区域对应光刻胶半保留区域，半透式掩膜板的完全透光区域对应光刻胶完全去除区域；
如图4A所示，半透式掩膜板00在与源极图案、数据线图案和漏极图案对应区域为完全不透光区域，因此，源极图案、数据线图案和漏极图案对应区域的光刻胶100a完全保留；
半透式掩膜板00在有源层图案在源极图案和漏极图案之间的区域（即，B区域）、与数据线图案相邻无间隙的区域（即，独立区域3）、以及与漏极图案相邻无间隙的区域（即，独立区域4）为半透光区域，因此，其对应区域的光刻胶100b部分保留；
半透式掩膜板00的完全透光区域与半透光区域相邻无间隙设置，与光刻胶100b相邻无间隙区域无光刻胶。
步骤B4、利用刻蚀工艺去除掉所述光刻胶完全去除区域的半导体层和金属层；
如图4B所示，光刻胶完全去除区域（即，光刻胶未覆盖区域）的半导体层200和金属层300被刻蚀掉，光刻胶100a和光刻胶100b对应区域的半导体层200和金属层300未被刻蚀掉。
步骤B5、利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
如图4C所示，光刻胶100b被去除掉，光刻胶100a未被去除掉。
步骤B6、利用干法刻蚀工艺去除掉所述光刻胶半保留区域的金属层；
其中，如图4C所示，除了B区域暴露在刻蚀等离子体中，C区域中与数据线图案相邻无间隙的区域、以及与漏极图案相邻无间隙的区域也暴露在刻蚀等离子体中，因此，与现有技术相比，暴露在刻蚀等离子体中的金属层的面积增大了，使得干法刻蚀速率减小了，干法刻蚀的均一性变好了。
步骤B7、剥离掉所述光刻胶完全保留区域的光刻胶。
较佳地，本发明实施例提供一种阵列基板，所述阵列基板的表面包含源极图案、漏极图案和数据线图案对应的A区域，有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域；
其中，所述阵列基板包括：
位于所述C区域中的部分区域、所述A区域和所述B区域对应位置的有源层图案，以及，
位于所述A区域对应的有源层图案上方的源极图案、漏极图案和数据线图案。
需要说明的是，在本发明实施例中，有源层图案是指阵列基板制作完成后，位于源极图案、漏极图案和数据线图案所在膜层下方的、且位于栅极图案和栅线图案上方的半导体膜层图案。
实施中，在采用干法刻蚀方式刻蚀掉半色调掩膜版的半透光区域的被刻蚀材料（用于形成源极图案、漏极图案和数据线图案的材料）时，B区域的刻蚀深度与现有技术中有源层区域中位于源极区域和漏极区域之间的区域的刻蚀深度相同（等于源极区域对应的源极的厚度），C区域中的部分区域的刻蚀深度与B区域的刻蚀深度相同，因此，所述C区域中的部分区域也存在有源层图案。
较佳地，本发明实施例提供一种显示装置，包括所述的阵列基板。
其中，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半色调掩膜版，用于阵列基板包含的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案的制作，其中：所述阵列基板的表面包含所述源极图案、漏极图案和数据线图案对应的A区域，所述有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域，其特征在于，
所述半色调掩膜版的半透光区域对应所述C区域中的部分区域和所述B区域。
2.如权利要求1所述的半色调掩膜版，其特征在于，所述半色调掩膜版的半透光区域对应所述C区域中像素显示区域以外的部分或全部区域。
3.如权利要求1所述的半色调掩膜版，其特征在于，所述半色调掩膜版的半透光区域对应所述C区域中与所述B区域具有间隙的部分或全部区域。
4.如权利要求1所述的半色调掩膜版，其特征在于，所述半色调掩膜版的完全不透光区域对应所述A区域，且
所述半色调掩膜版的半透光区域对应所述C区域中与所述A区域无间隙的部分或全部区域。
5.如权利要求1～4任一所述的半色调掩膜版，其特征在于，所述半色调掩膜版的半透光区域对应所述C区域中位于所述数据线图案两侧、且与所述数据线图案之间无间隙的区域。
6.如权利要求1所述的半色调掩膜版，其特征在于，所述C区域中每个与所述半色调掩膜版的半透光区域对应的独立区域在与所述数据线图案垂直的方向上的尺寸值的取值范围为：0.5微米～1微米。
7.一种采用如权利要求1所述的半色调掩膜版制作阵列基板的方法，其特征在于，该方法包括：
采用所述半色调掩膜版，通过一次掩模构图工艺，形成阵列基板的有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案。
8.如权利要求7所述的方法，其特征在于，形成所述有源层图案、以及位于所述有源层图案上方的源极图案、漏极图案和数据线图案，具体包括：
依次沉积半导体层和金属层；
在所述金属层上涂布光刻胶；
利用所述半透式掩膜板对所述光刻胶进行曝光，显影后形成光刻胶完全保留区域、光刻胶半保留区域和光刻胶完全去除区域；其中，所述光刻胶完全保留区域对应所述A区域，所述光刻胶半保留区域对应C区域中的部分区域和所述B区域；
利用刻蚀工艺去除掉所述光刻胶完全去除区域的半导体层和金属层；
利用等离子体灰化工艺去除掉所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除掉所述光刻胶半保留区域的金属层；
剥离掉所述光刻胶完全保留区域的光刻胶。
9.一种阵列基板，所述阵列基板的表面包含源极图案、漏极图案和数据线图案对应的A区域，有源层图案在所述源极图案和漏极图案之间的区域对应的B区域，以及除所述A区域和B区域以外的C区域，其特征在于，包括：
位于所述C区域中的部分区域、所述A区域和所述B区域对应位置的有源层图案，以及，
位于所述A区域对应的有源层图案上方的源极图案、漏极图案和数据线图案。
10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
CN201410104455.8A 2014-03-20 2014-03-20 半色调掩膜版、阵列基板及其制作方法、显示装置 Pending CN103913944A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410104455.8A CN103913944A (zh) 2014-03-20 2014-03-20 半色调掩膜版、阵列基板及其制作方法、显示装置
US14/490,814 US9806109B2 (en) 2014-03-20 2014-09-19 Half tone mask plate and method for manufacturing array substrate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410104455.8A CN103913944A (zh) 2014-03-20 2014-03-20 半色调掩膜版、阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN103913944A true CN103913944A (zh) 2014-07-09

Family

ID=51039727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410104455.8A Pending CN103913944A (zh) 2014-03-20 2014-03-20 半色调掩膜版、阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9806109B2 (zh)
CN (1) CN103913944A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107086219A (zh) * 2017-04-20 2017-08-22 深圳市华星光电技术有限公司 一种tft基板的制作方法、tft基板及光罩
CN107393967A (zh) * 2017-08-04 2017-11-24 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及掩膜板
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
WO2019072120A1 (zh) * 2017-10-11 2019-04-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093844A (zh) * 2006-06-23 2007-12-26 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
JP2008003610A (ja) * 2006-06-23 2008-01-10 Beijing Boe Optoelectronics Technology Co Ltd 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法
CN101494201A (zh) * 2008-01-25 2009-07-29 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN101656232A (zh) * 2008-08-19 2010-02-24 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法
CN101807549A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103199060A (zh) * 2013-02-17 2013-07-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835504B2 (en) * 2002-05-13 2004-12-28 Macronix International Co., Ltd. Photomask with illumination control over patterns having varying structural densities
CN101650526B (zh) * 2008-08-13 2012-05-30 北京京东方光电科技有限公司 掩模板及其制造方法
KR101566428B1 (ko) * 2009-03-13 2015-11-06 삼성디스플레이 주식회사 배선의 접촉부 및 그 제조 방법
CN101957526B (zh) * 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101298613B1 (ko) * 2010-12-27 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
US8883572B2 (en) * 2011-05-27 2014-11-11 Boe Technology Group Co., Ltd. Manufacturing method of low temperature poly-silicon TFT array substrate
KR101622655B1 (ko) * 2012-03-14 2016-05-19 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
CN102890378B (zh) * 2012-09-17 2015-01-21 京东方科技集团股份有限公司 一种阵列基板及其制造方法
KR102028988B1 (ko) * 2013-04-02 2019-10-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093844A (zh) * 2006-06-23 2007-12-26 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
JP2008003610A (ja) * 2006-06-23 2008-01-10 Beijing Boe Optoelectronics Technology Co Ltd 薄膜トランジスタ液晶ディスプレイのアレイ基板構造及びその製造方法
CN101494201A (zh) * 2008-01-25 2009-07-29 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板结构及其制造方法
CN101656232A (zh) * 2008-08-19 2010-02-24 北京京东方光电科技有限公司 薄膜晶体管阵列基板制造方法
CN101807549A (zh) * 2009-02-18 2010-08-18 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103199060A (zh) * 2013-02-17 2013-07-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN108474986B (zh) * 2016-09-21 2022-07-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN107086219A (zh) * 2017-04-20 2017-08-22 深圳市华星光电技术有限公司 一种tft基板的制作方法、tft基板及光罩
CN107086219B (zh) * 2017-04-20 2019-11-26 深圳市华星光电技术有限公司 一种tft基板的制作方法、tft基板及光罩
CN107393967A (zh) * 2017-08-04 2017-11-24 深圳市华星光电技术有限公司 薄膜晶体管、阵列基板及掩膜板
WO2019072120A1 (zh) * 2017-10-11 2019-04-18 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN109656069A (zh) * 2017-10-11 2019-04-19 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板和显示装置
US11710747B2 (en) 2017-10-11 2023-07-25 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
US20150270297A1 (en) 2015-09-24
US9806109B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
CN107039352B (zh) Tft基板的制作方法及tft基板
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN105867689B (zh) 一种触控显示基板的制作方法及触控显示装置的阵列基板
CN104536194A (zh) 一种阵列基板、其制作方法及显示装置
CN104037126A (zh) 一种阵列基板的制备方法、阵列基板和显示装置
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
CN105304649A (zh) 阵列基板及其制作方法、显示面板、显示装置
WO2015100870A1 (zh) 一种阵列基板及其制造方法、显示装置及电子产品
CN106298646B (zh) Tft基板的制作方法
CN105093636B (zh) 触控显示基板及其制备方法和触控显示面板
CN109634467A (zh) 一种阵列基板及其制备方法
CN108511394A (zh) 阵列基板及其制造方法、显示装置
CN102709241A (zh) 一种薄膜晶体管阵列基板及制作方法和显示装置
CN103928475A (zh) Tft阵列基板、显示面板及其制作方法
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
JP2014140033A (ja) 薄膜トランジスタ及びアレイ基板の製造方法
WO2021031374A1 (zh) 阵列基板的制备方法及阵列基板
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN204302626U (zh) 一种阵列基板及显示装置
CN103681514A (zh) 阵列基板及其制作方法、显示装置
CN110114882B (zh) 显示基板、显示装置、掩模板和制造方法
CN106019756A (zh) 显示面板及其制作方法、曲面显示面板和曲面显示装置
CN109283758A (zh) 阵列基板及其制作方法、显示装置
CN106024705B (zh) Tft基板的制作方法
CN105655295A (zh) 一种阵列基板、其制作方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140709

RJ01 Rejection of invention patent application after publication