CN107086219B - 一种tft基板的制作方法、tft基板及光罩 - Google Patents

一种tft基板的制作方法、tft基板及光罩 Download PDF

Info

Publication number
CN107086219B
CN107086219B CN201710261622.3A CN201710261622A CN107086219B CN 107086219 B CN107086219 B CN 107086219B CN 201710261622 A CN201710261622 A CN 201710261622A CN 107086219 B CN107086219 B CN 107086219B
Authority
CN
China
Prior art keywords
layer
photoresist layer
substrate
metal layer
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710261622.3A
Other languages
English (en)
Other versions
CN107086219A (zh
Inventor
高冬子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710261622.3A priority Critical patent/CN107086219B/zh
Publication of CN107086219A publication Critical patent/CN107086219A/zh
Application granted granted Critical
Publication of CN107086219B publication Critical patent/CN107086219B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种TFT基板的制作方法、TFT基板及光罩。该方法包括：获得包括第一部分及位于第一部分侧边的第二部分，且铺设于TFT基板上的光阻层；刻蚀位于光阻层下的TFT基板的第一金属层；且使光阻层的第一部分不突出于所述刻蚀后的第一金属层的侧边；以光阻层的第一部分为掩膜，刻蚀第一金属层下的半导体层，以使半导体层的侧边不突出于刻蚀后的金属层的侧边。通过该方法可以明显减少半导体层的裸露，从而能够提高TFT基板的可靠性。

Description

一种TFT基板的制作方法、TFT基板及光罩
技术领域
本申请涉及TFT基板技术领域，特别是涉及一种TFT基板的制作方法、TFT基板及光罩。
背景技术
目前薄膜晶体管(Thin Film Transistor，TFT)基板普遍采用4道光罩(4Mask)工艺制作，该工艺流程具体包括：1)曝光显影光阻层；2)以光阻层为掩膜刻蚀TFT基板非线路区域的金属层；3)以光阻层为掩膜刻蚀非线路区域的半导体层、灰化光阻层及以灰化后的光阻层为掩膜刻蚀线路区域的金属层及部分半导体层，以形成导电沟道；4)剥离光阻层。
但本申请的发明人在长期的研发中发现，在目前现有4Mask工艺中，刻蚀TFT基板的非线路区域的金属层时，该金属层会被横向刻蚀掉一部分，从而会导致刻蚀后的半导体层突出于该金属层的边界，突出的半导体层裸露于该金属层之外，该裸露的半导体部分易在光和热的影响下，激发自由电子，该自由电子会降低TFT基板的可靠性。
发明内容
本申请主要解决的技术问题是提供一种TFT基板的制作方法、TFT基板及光罩，以改善TFT基板的半导体层裸露的问题，进而提高该TFT基板的可靠性。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种TFT基板的制作方法。所述制作方法包括：利用光罩曝光显影铺设于所述TFT基板上的光阻层，以使曝光显影后的所述光阻层包括第一部分及位于所述第一部分侧边的第二部分，且所述第一部分的最小厚度大于所述第二部分的最大厚度；刻蚀位于所述光阻层下的所述TFT基板的第一金属层；且使所述光阻层的所述第一部分不突出于所述刻蚀后的所述第一金属层的侧边；灰化所述光阻层，以去除所述光阻层的所述第二部分；以所述光阻层的所述第一部分为掩膜，刻蚀设置于所述第一金属层下的半导体层，以使所述半导体层的侧边不突出于所述刻蚀后的所述第一金属层的侧边。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种TFT基板。所述TFT包括线路区域及非线路区域，且所述线路区包括TFT区域，所述TFT基板包括：基底及从下往上依次设置于所述基底上的第一金属层及绝缘层；所述线路区域的所述绝缘层上还设有半导体层及第二金属层；且所述半导体层的侧边不突出于所述金属层的侧边；所述TFT区域还设有导电沟道；所述导电沟道贯穿所述第二金属层及部分所述半导体层；源极及漏极，分别设置于所述半导体层上，所述导电沟道的两侧。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种光罩。所述光罩包括：衬底及设置于所述衬底两端的半透膜；且所述半透膜包括与所述衬底的所述两端贴合的第一部分及突出于所述衬底的所述两端的第二部分；所述设有所述半透膜的所述第一部分的光罩部分对应于上述TFT基板的所述线路区域；所述设有所述半透膜的所述第二部分的光罩部分对应于上述TFT基板的所述非线路区域的与所述线路区域邻接的侧边。
本申请实施例的有益效果是：区别于现有技术，本申请实施例首先利用光罩曝光显影光阻层，以形成包含第一部分及位于第一部分侧边的第二部分的光阻层；然后刻蚀位于光阻层下的TFT基板的第一金属层，且使得该光阻层的第一部分不突出于该刻蚀后的第一金属层的侧边；然后灰化去除该光阻层的第二部分，并以该光阻层的第一部分为掩膜刻蚀位于该第一金属层下的半导体层。因该光阻层的第一部分不突出于该刻蚀后的第一金属层的侧边，所以以该光阻层的第一部分为掩膜刻蚀后的半导体层的侧边也不会突出于该刻蚀后的第一金属层的侧边，因此，可以明显减少该半导体层的裸露，从而能够减少该半导体的裸露部分被激发的自由电子，进而能够提高该TFT基板的可靠性。
附图说明
图1是本申请TFT基板的制作方法一实施例的流程示意图；
图2是图1实施制作工艺的流程示意图；
图3是本申请TFT基板的制作方法另一实施例的流程示意图；
图4是图3实施例的部分制作工艺流程图；
图5是申请TFT基板一实施例的结构示意图；
图6是图5实施例线路区域的截面结构示意图；
图7是本申请光罩一实施例的结构示意图；
图8是本申请光罩另一实施例的结构示意图。
具体实施方式
需要注意的是，本申请实施例的线路区域是指TFT区域及其它设置有金属层及半导体层的区域。
一并参阅图1及图2，图1是本申请TFT基板的制作方法一实施例的流程示意图；图2是图1实施制作工艺的流程示意图。本实施例包括以下步骤：
步骤101：利用光罩201曝光显影铺设于TFT基板202上的光阻层203(如图2第一张图所示)，以使曝光显影后的光阻层203包括第一部分204及位于第一部分204侧边的第二部分205(如图2第二张图所示)，且第一部分204最小厚度大于第二部分205最大厚度。
需要注意的是，本实施例设置光阻层203的第一部分204的最小厚度大于第二部分205的最大厚度，是为了在后续灰化光阻层203，去除其第二部分205时，使光阻层203的第一部分204不暴露设置于光阻层203下的金属层206，以改善TFT基板的非线路区域的制作工艺对TFT基板线路区域的影响。
可选地，本实施例的光罩201包括衬底207及设置于衬底207两端的半透膜；且所述半透膜包括与衬底207的两端贴合的第一部分208及突出于衬底的两端的第二部分209(如图2的第一张图的右图所示)；利用设有半透膜的第一部分208的光罩部分曝光显影光阻层203，以获得光阻层203的第一部分204；利用设有半透膜的第二部分209的光罩部分曝光显影光阻层203，以获得光阻层203的第二部分205。
在一个应用场景中，本实施例可以通过设置该半透膜的第一部分208及第二部分209的透光率，以使光阻层203的第一部分204的最小厚度大于第二部分205的最大厚度。在利用光罩201对光阻层203的曝光显影过程中，经光罩201透射至光阻层203的光线越强，光阻层203被去除部分的尺寸越大，因此本实施例可以设置将透过半透膜第一部分208的最大光强小于透过半透膜第二部分209的最小光强，以使光阻层203的第一部分204的最小厚度大于光阻层203第二部分205的最大厚度。在其它应用场景中，还可以采用设置半透膜被衬底207遮挡的相对尺寸来实现光阻层203的上述要求，也可以通过控制光强来实现光阻层203的上述要求，具体不做限定。
在另一应用场景中，本实施例的半透膜的第一部分208及第二部分209是相互独立设置的。当然，在其它实施例中，可以将半透膜的第一部分208及第二部分209整合，即用一整张半透膜贴合于衬底207背光的一侧上，通过设置半透膜不同部分的具有不同的透射率和/或厚度等来实现与上述实施例相同的效果，虽然这种整张的半透膜与衬底207贴合的工艺较简单，但其本身的制作工艺较复杂。
可选地，本实施例的衬底207设有开口；该半透膜还包括封闭该开口的第三部分210(如图2的第一张图的左图所示)；利用设有半透膜的第一部分208及第三部分210的光罩部分曝光显影光阻层203，以获得光阻层203的第一部分204；利用设有半透膜的第二部分209的光罩部分曝光显影光阻层203，以获得光阻层203的第二部分205。需要注意的是，TFT区域部分需要设置该开口，而非TFT区域的其它线路区域不需要设置该开口及半透膜的第三部分210。
步骤102：刻蚀位于光阻层203下的TFT基板202的第一金属层206；且使光阻层202的第一部分206不突出于刻蚀后的第一金属层206的侧边(如图2第三张图所示)。
步骤103：灰化光阻层203，以去除光阻层203的第二部分205(如图2第四张图所示)。
灰化光阻是指采用有机溶剂、无机溶剂及等离子体方法等让光阻发生化学反应而生成二氧化碳、水及灰的过程。其与刻蚀工艺相较，具有腐蚀性小、对TFT基板的结构影响小等优点。
步骤104：以光阻层203的第一部分204为掩膜，刻蚀设置于第一金属层206下的半导体层211，以使半导体层211的侧边不突出于刻蚀后的第一金属层206的侧边(如图2第五张图所示)。
可选地，光阻层203的第一部分204与刻蚀后的第一金属层206的侧边对齐，以增加半导体层211对第一金属层206的支撑作用。
区别于现有技术，本实施例通过步骤101获得具有第一部分204及第二部分205的光阻层203，光阻层203的第二部分205能够改善步骤102刻蚀第一金属层206时，对第一金属层206的纵向刻蚀，以使光阻层203的第一部分204不突出于刻蚀后的第一金属层206的侧边，从而使得步骤104中以光阻层203的第一部分204为掩膜刻蚀的半导体层211的侧边不突出于刻蚀后的第一金属层206的侧边，从而能够明显改善半导体层211裸露的问题，减少半导体211裸露部分被激发的自由电子，进而能够提高该TFT基板的可靠性。
可选地，一并参阅图3、图4，图3是本申请TFT基板的制作方法另一实施例的流程示意图；图4是图3实施例的部分制作工艺流程图。
本实施例包括步骤301至步骤304，其中步骤301与图1实施例的流程相同，这里不重复叙述。本实施例在步骤301之后还包括以下步骤：
步骤302：部分灰化光阻层401的第一部分402，以暴露第一金属层403(如图4第二张图所示，图4的第一图对应图2的最后一张图)。
需要注意的是，需根据TFT区域的导电沟道的具体涉设计要求来控制光阻层401的第一部分402的灰化程度。
步骤303：以灰化后的光阻层401的第一部分402为掩膜，刻蚀第一金属层403及部分半导体层404，以形成导电沟道405(如图4第三张图所示)。
可选地，本实施例在步骤302之后还包括：
步骤304：去除灰化后的光阻层401的第一部分402。
光阻层是铺设于TFT基板上，用作掩膜以形成具有线路的TFT基板，其不用于TFT基板的工作中，可以将其剥离。
步骤305：在半导体层404上，导电沟道405的两侧分别形成源电极及漏电极(未标出)。
需要注意的是，制作TFT基板的非TFT区域的其它线路区域不需要制作导电沟道、源电极及漏电极，因此可以省去上述步骤302、303、305。
可选地，本实施例在步骤301之前还包括步骤300。具体地，步骤300为在基底406上从下往上依次形成第二金属层407、绝缘层408、半导体层404、第一金属层403及光阻层402(如图4第三张图所示)。其中，可将TFT区域的第二金属层407用做TFT的栅极。
可选地，本实施例还可以制作其它改善TFT性能的结构，如在所述基板406与第一金属层407间形成缓冲层等，具体不做限定。
一并参阅图5、图6，图5是本申请TFT基板一实施例的结构示意图；图6是图5实施例线路区域的截面结构示意图。本实施例TFT基板由上述方法实施例制作而成。本实施例包括线路区域(虚线投影部分)及非线路区域(非虚线投影部分)，工作域区域包括TFT区域501。本实施例的具体包括：基底601及从下往上依次设置于基底上601的第一金属层602及绝缘层603；工作区域的绝缘层603上还设有半导体层604及第二金属层605；且半导体层604的侧边不突出于第二金属层605侧边；TFT区域501还设有导电沟道606，且贯穿第二金属层605及部分半导体层604；源极607及漏极608，分别设置于在半导体层604上，导电沟道606的两侧。
区别于现有技术，本实施例的半导体层604的侧边不突出于第二金属层605，可以明显改善半导体层604裸露的问题，能够减少半导体604裸露部分被激发的自由电子，从而能够提高该TFT基板的可靠性。
可选地，半导体层604的侧边与第二金属层605的侧边对齐，以增加半导体层604对第二金属层605的支撑作用。
参阅图7，图7是本申请光罩一实施例的结构示意图。光罩的具体结构及利用该光罩曝光显影光阻层的原理已在上述方法实施例中做了详细叙述，这里不重复。本实施例的设有半透膜的第一部分的光罩部分701对应于上述TFT基板的线路区域；设有半透膜的第二部分的光罩部分702对应于上述TFT基板的非线路区域的与线路区域邻接的侧边，在该侧边处，该线路区域的半导体层的侧边不突出于位于该半导体成上的金属层的侧边。
区别于现有技术，本实施例能够使得上述TFT基板的线路区域的导体层的侧边不突出于位于该半导体层上的金属层的侧边，从而能够明显改善半导体层裸露的问题，减少半导体裸露部分被激发的自由电子，进而能够提高该TFT基板的可靠性。
可选地，参阅图8，图8是本申请光罩另一实施例的结构示意图。本实施例光罩用于制作含有导电沟道的TFT区域，因此在光罩衬底上设有一开口及设有封闭该开口的半透膜的第三部分。本实施例的设有半透膜的第一部分及第三部分的光罩部分801对应于上述TFT基板的线路区域；设有半透膜的第二部分的光罩部分802对应于上述TFT基板的非线路区域的与线路区域邻接的侧边，该线路区域的半导体层的侧边不突出于位于该半导体成上的金属层的侧边。
区别于现有技术，本实施例能够使得上述TFT基板的线路区域的导体层的侧边不突出于位于该半导体层上的金属层的侧边，从而能够明显改善半导体层裸露的问题，减少半导体裸露部分被激发的自由电子，进而能够提高该TFT基板的可靠性。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种TFT基板的制作方法，其特征在于，包括：
利用光罩曝光显影铺设于所述TFT基板上的光阻层，以使曝光显影后的所述光阻层包括第一部分及位于所述第一部分侧边的第二部分，且所述第一部分的最小厚度大于所述第二部分的最大厚度；
刻蚀位于所述光阻层下的所述TFT基板的第一金属层；且使所述光阻层的所述第一部分不突出于所述刻蚀后的所述第一金属层的侧边；
灰化所述光阻层，以去除所述光阻层的所述第二部分；
以所述光阻层的所述第一部分为掩膜，刻蚀设置于所述第一金属层下的半导体层，以使所述半导体层的侧边不突出于所述刻蚀后的所述第一金属层的侧边。
2.根据权利要求1所述的制作方法，其特征在于，
所述光阻层的所述第一部分与所述刻蚀后的所述第一金属层的侧边对齐，以使所述半导体层的侧边与所述刻蚀后的所述第一金属层的侧边对齐。
3.根据权利要求1所述的制作方法，其特征在于，
所述光罩包括衬底及设置于所述衬底两端的半透膜；且所述半透膜包括与所述衬底的所述两端贴合的第一部分及突出于所述衬底的所述两端的第二部分；
利用所述设有所述半透膜的所述第一部分的光罩部分曝光显影所述光阻层，以获得所述光阻层的第一部分；利用所述设有所述半透膜的所述第二部分的光罩部分曝光显影所述光阻层，以获得所述光阻层的第二部分。
4.根据权利要求3所述的制作方法，其特征在于，
所述衬底还设有开口；所述半透膜还包括封闭所述开口的第三部分；
利用所述设有所述半透膜的所述第一部分及第三部分的光罩部分曝光显影所述光阻层，以获得所述光阻层的第一部分；利用所述设有所述半透膜的所述第二部分的光罩部分曝光显影所述光阻层，以获得所述光阻层的第二部分。
5.根据权利要求4所述的制作方法，其特征在于，
在所述以所述光阻层的所述第一部分为掩膜，刻蚀设置于所述第一金属层下的半导体层，以使所述半导体层的侧边不突出于所述刻蚀后的所述第一金属层的侧边之后还包括：
部分灰化所述光阻层的所述第一部分，以暴露所述第一金属层；
以所述灰化后的所述光阻层的所述第一部分为掩膜，刻蚀所述第一金属层及部分所述半导体层，以形成导电沟道。
6.根据权利要求5所述的制作方法，其特征在于，
在所述利用光罩曝光显影铺设于所述TFT基板上的光阻层，以使曝光显影后的所述光阻层包括第一部分及位于所述第一部分侧边的第二部分，且所述第一部分的最小厚度大于所述第二部分的最大厚度之前还包括：
在基底上从下往上依次形成第二金属层、绝缘层、所述半导体层、所述第一金属层及所述光阻层；
在所述以所述灰化后的所述光阻层的所述第一部分为掩膜，刻蚀所述第一金属层及部分所述半导体层，以形成导电沟道之后还包括：
去除所述灰化后的所述光阻层的所述第一部分；
在所述半导体层上，所述导电沟道的两侧分别形成源电极及漏电极。
7.一种TFT基板，所述TFT基板包括线路区域及非线路区域，且所述线路区域包括TFT区域，其特征在于，包括：
基底及从下往上依次设置于所述基底上的第一金属层及绝缘层；
所述线路区域的所述绝缘层上还设有半导体层及第二金属层；且所述半导体层的侧边不突出于所述第二金属层的侧边；
所述TFT区域还设有导电沟道；所述导电沟道贯穿所述第二金属层及部分所述半导体层；源极及漏极，分别设置于所述半导体层上，所述导电沟道的两侧。
8.根据权利要求7所述的TFT基板，其特征在于，
所述半导体层的侧边与所述第二金属层的侧边对齐。
9.一种光罩，其特征在于，包括：
衬底及设置于所述衬底两端的半透膜；且所述半透膜包括与所述衬底的所述两端贴合的第一部分及突出于所述衬底的所述两端的第二部分；
所述设有所述半透膜的所述第一部分的光罩部分对应于权利要求7所述的TFT基板的所述线路区域；所述设有所述半透膜的所述第二部分的光罩部分对应于权利要求7所述的TFT基板的所述非线路区域的与所述线路区域邻接的侧边。
10.根据权利要求9所述的光罩，其特征在于，
所述衬底还设有一开口；所述半透膜还包括封闭所述开口的第三部分；
所述设有所述半透膜的所述第一部分及所述第二部分的光罩部分对应于权利要求7所述的TFT基板的所述线路区域；所述设有所述半透膜的所述第二部分的光罩部分对应于权利要求7所述的TFT基板的所述非线路区域的与所述线路区域邻接的侧边。
CN201710261622.3A 2017-04-20 2017-04-20 一种tft基板的制作方法、tft基板及光罩 Active CN107086219B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710261622.3A CN107086219B (zh) 2017-04-20 2017-04-20 一种tft基板的制作方法、tft基板及光罩

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710261622.3A CN107086219B (zh) 2017-04-20 2017-04-20 一种tft基板的制作方法、tft基板及光罩

Publications (2)

Publication Number Publication Date
CN107086219A CN107086219A (zh) 2017-08-22
CN107086219B true CN107086219B (zh) 2019-11-26

Family

ID=59612815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710261622.3A Active CN107086219B (zh) 2017-04-20 2017-04-20 一种tft基板的制作方法、tft基板及光罩

Country Status (1)

Country Link
CN (1) CN107086219B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061431A (zh) * 2005-07-15 2007-10-24 爱发科成膜株式会社 灰阶掩模用坯料、以及采用该坯料的灰阶掩模以及该坯料的制造方法
CN101359168A (zh) * 2007-07-30 2009-02-04 Hoya株式会社 灰色调掩模的制造方法以及灰色调掩模
CN101369095A (zh) * 2007-08-13 2009-02-18 中华映管股份有限公司 曝光制程、像素结构的制造方法及其使用的半调式光掩模
CN101650526A (zh) * 2008-08-13 2010-02-17 北京京东方光电科技有限公司 掩模板及其制造方法
CN201974632U (zh) * 2011-04-12 2011-09-14 京东方科技集团股份有限公司 掩膜版及掩膜版组
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
CN104299913A (zh) * 2014-07-29 2015-01-21 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061431A (zh) * 2005-07-15 2007-10-24 爱发科成膜株式会社 灰阶掩模用坯料、以及采用该坯料的灰阶掩模以及该坯料的制造方法
CN101359168A (zh) * 2007-07-30 2009-02-04 Hoya株式会社 灰色调掩模的制造方法以及灰色调掩模
CN101369095A (zh) * 2007-08-13 2009-02-18 中华映管股份有限公司 曝光制程、像素结构的制造方法及其使用的半调式光掩模
CN101650526A (zh) * 2008-08-13 2010-02-17 北京京东方光电科技有限公司 掩模板及其制造方法
CN201974632U (zh) * 2011-04-12 2011-09-14 京东方科技集团股份有限公司 掩膜版及掩膜版组
CN103913944A (zh) * 2014-03-20 2014-07-09 京东方科技集团股份有限公司 半色调掩膜版、阵列基板及其制作方法、显示装置
CN104299913A (zh) * 2014-07-29 2015-01-21 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Also Published As

Publication number Publication date
CN107086219A (zh) 2017-08-22

Similar Documents

Publication Publication Date Title
TW200627037A (en) Thin film transistor array panel and manufacturing method thereof
CN104617102A (zh) 阵列基板及阵列基板制造方法
CN104576523A (zh) 一种阵列基板及其制作方法和显示装置
US10312272B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display panel
WO2016029551A1 (zh) 制作薄膜晶体管的方法及薄膜晶体管
CN104882415B (zh) Ltps阵列基板及其制造方法
CN107086219B (zh) 一种tft基板的制作方法、tft基板及光罩
CN105047547A (zh) 一种用于碳化硅器件的对准标记及其制备方法
CN111293080B (zh) 显示面板的制备方法及显示面板
CN105137710A (zh) 掩膜版及薄膜晶体管的制造方法
US20150318315A1 (en) Thin film transistor array substrate and method for making the same
KR102423679B1 (ko) 표시 장치 제조 방법
CN106548939B (zh) 通过光辅助刻蚀自停止实现凹栅增强型hemt器件的系统及方法
CN104505368A (zh) 一种接触孔刻蚀工艺、有机发光显示器件及显示装置
CN108493197A (zh) 顶栅型阵列基板制备工艺
KR20080008536A (ko) 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
CN109037075B (zh) 一种薄膜晶体管的制作方法、晶体管和显示基板
CN107221497B (zh) 导线的制造方法和显示面板
JP2018533211A (ja) アレイ基板及びその製造方法
CN107464836B (zh) 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN104576401A (zh) 薄膜晶体管的制造方法及薄膜晶体管、基板、显示面板
JP2007311495A (ja) 半導体装置の製造方法
CN111128711B (zh) 一种背板的制作方法
US10510845B2 (en) Method for manufacturing electrode of semiconductor device
CN111584506B (zh) 一种显示面板的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder