CN105137710A - 掩膜版及薄膜晶体管的制造方法 - Google Patents
掩膜版及薄膜晶体管的制造方法 Download PDFInfo
- Publication number
- CN105137710A CN105137710A CN201510412970.7A CN201510412970A CN105137710A CN 105137710 A CN105137710 A CN 105137710A CN 201510412970 A CN201510412970 A CN 201510412970A CN 105137710 A CN105137710 A CN 105137710A
- Authority
- CN
- China
- Prior art keywords
- width
- mask plate
- kink
- raceway groove
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开了一种掩膜版及薄膜晶体管的制造方法,属于显示技术领域,解决了沟道宽度较小时良品率降低的技术问题。该掩膜版包括不透光区域、部分透光区域和全透光区域;其中,所述部分透光区域中包括薄膜晶体管的沟道图形;所述沟道图形呈马蹄形,包括弯折部和两个直线延伸部,所述弯折部的宽度大于所述直线延伸部的宽度。
Description
技术领域
本发明涉及显示技术领域,具体的说,涉及一种掩膜版及薄膜晶体管的制造方法。
背景技术
随着显示技术的发展,液晶显示器已经成为最为常见的显示装置。其中,薄膜晶体管(ThinFilmTransistor,简称TFT)是液晶显示器中的重要部件,其形成于阵列基板上。
目前,为了节省工艺成本,越来越多的阵列基板采用4次构图工艺(4mask)制成,也就是只使用4个掩膜版即可完成阵列基板的制造。薄膜晶体管主要由栅极、源极、漏极和沟道等部分组成,在4次构图工艺的制程中,源极、漏极和沟道在同一次构图工艺中形成,并且利用单狭缝掩模板(SingleSlitMask,SSM)或其他具有部分透光区域的掩膜版实现。
薄膜晶体管的沟道大多采用马蹄形结构,如图1所示,单狭缝掩膜版中设置有与薄膜晶体管的源极、漏极和沟道对应的源极图形1、漏极图形2以及呈马蹄形的沟道图形3。其中,源极图形1和漏极图形2为不透光区域,沟道图形3为单狭缝区域(部分透光区域),薄膜晶体管周围为全透光区域。
随着薄膜晶体管的工艺精度不断提高,沟道宽度在不断变小,单狭缝掩膜版中的沟道图形的宽度也随之变小。当需要形成宽度在4微米以下的沟道时,单狭缝掩膜版中的沟道图形3的弯折部4容易出现透光率下降的现象,使弯折部4的光刻胶曝光不足而不能完全被去除。这会使薄膜晶体管的沟道的弯折部中出现金属残留,造成薄膜晶体管的沟道过窄,甚至会造成源极与漏极发生短路,导致产品的沟道宽度较小时良品率降低的技术问题。
发明内容
本发明的目的在于提供一种掩膜版及薄膜晶体管的制造方法,以解决沟道宽度较小时良品率降低的技术问题。
本发明提供一种掩膜版,包括不透光区域、部分透光区域和全透光区域;
其中,所述部分透光区域中包括薄膜晶体管的沟道图形;
所述沟道图形呈马蹄形,包括弯折部和两个直线延伸部,所述弯折部的宽度大于所述直线延伸部的宽度。
在一种实施方式中,所述弯折部的外沿形成有凹口,使所述弯折部的宽度大于所述直线延伸部的宽度。
优选的是,所述凹口为方形或圆形。
在另一种实施方式中,所述弯折部的内沿形成有凹口,使所述弯折部的宽度大于所述直线延伸部的宽度。
优选的是,所述凹口为方形或圆形。
优选的是,所述直线延伸部的宽度在4微米以下。
优选的是,所述弯折部的宽度在5微米以下。
进一步的是,所述掩膜版为单狭缝掩膜版、半色调掩膜版或灰阶掩膜版。
本发明还提供一种薄膜晶体管的制造方法,包括:
利用构图工艺形成栅极,以及利用构图工艺形成源极、漏极和沟道;
其中,所述利用构图工艺形成源极、漏极和沟道,具体包括:
依次形成半导体层和源漏极金属层;
在所述源漏极金属层上涂敷光刻胶,并利用上述的掩膜版进行曝光、显影;
对所述源漏极金属层和所述半导体层进行蚀刻,形成源极和漏极;
对光刻胶进行灰化;
对所述源漏极金属层进行蚀刻,形成沟道;
剥离剩余的光刻胶。
优选的是,所述沟道的宽度在4微米以下。
本发明带来了以下有益效果:本发明提供的掩膜版包括不透光区域、部分透光区域和全透光区域。其中,部分透光区域中包括呈马蹄形的沟道图形,并且沟道图形中的弯折部的宽度大于直线延伸部的宽度。在利用该掩膜版制造薄膜晶体管时,由于弯折部的宽度较大,因此能够保证所形成的薄膜晶体管的沟道的弯折部具有足够大的宽度,使薄膜晶体管的弯折部的宽度与直线延伸部的宽度一致,并且能够避免源极与漏极发生短路,从而提高了产品的良品率。
本发明的其它特征和优点将在随后的说明书中阐述,并且,部分的从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚的说明本发明实施例中的技术方案,下面将对实施例描述中所需要的附图做简单的介绍:
图1是现有的掩膜版的局部示意图;
图2是本发明实施例一提供的掩膜版的局部示意图;
图3是本发明实施例一提供的另一种掩膜版的局部示意图;
图4是本发明实施例二提供的掩膜版的局部示意图;
图5是本发明实施例二提供的另一种掩膜版的局部示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
本发明实施例提供一种掩膜版,其中包括不透光区域、部分透光区域和全透光区域。部分透光区域中包括薄膜晶体管的沟道图形,该沟道图形呈马蹄形,包括弯折部和两个直线延伸部,并且弯折部的宽度大于直线延伸部的宽度。
本发明实施例提供的掩膜版中,沟道图形中的弯折部的宽度大于直线延伸部的宽度。在利用该掩膜版制造薄膜晶体管时,由于弯折部的宽度较大,因此能够保证所形成的薄膜晶体管的沟道的弯折部具有足够大的宽度,使薄膜晶体管的弯折部的宽度与直线延伸部的宽度一致,并且能够避免源极与漏极发生短路,从而提高了产品的良品率。
实施例一:
本发明实施例提供一种掩膜版,具体可以是单狭缝掩膜版、半色调掩膜版(HalfToneMask,简称HTM)或灰阶掩膜版(HalfToneMask,简称GTM)。本实施例以单狭缝掩膜版为例进行说明,如图2和图3所示,该单狭缝掩膜版包括不透光区域、部分透光区域(单狭缝区域)和全透光区域。
不透光区域中包括与薄膜晶体管的源极和漏极对应的源极图形101和漏极图形102,另外还可以包括与数据线及板边区域的其他走线对应的各种图形。全透光区域对应薄膜晶体管的源极、漏极、沟道及数据线等走线以外的图形。
部分透光区域中包括与薄膜晶体管的沟道对应的沟道图形。该沟道图形呈马蹄形,包括弯折部103和两个直线延伸部104,并且弯折部103的宽度大于直线延伸部104的宽度。
作为一个优选方案,直线延伸部104的宽度在4微米以下,弯折部103的宽度在5微米以下。即本发明实施例提供的单狭缝掩膜版,优选为应用于制造沟道宽度在4微米以下的薄膜晶体管。
本实施例中,在弯折部103的外沿形成有凹口1030,从而使弯折部103的宽度大于直线延伸部104的宽度。本实施例中,凹口1030的形状优选为方形(如图2所示)或圆形(如图3所示)。在其他实施方式中,凹口的形状也可以选用其他形状。
本发明实施例提供的单狭缝掩膜版中包括不透光区域、部分透光区域和全透光区域。其中,沟道图形位于部分透光区域中,并且通过在沟道图形中的弯折部103的外沿形成凹口1030,使弯折部103的宽度大于直线延伸部104的宽度。在利用该掩膜版制造薄膜晶体管时,由于弯折部103的宽度较大,因此能够保证所形成的薄膜晶体管的沟道的弯折部具有足够大的宽度,使薄膜晶体管的弯折部的宽度与直线延伸部的宽度一致,并且能够避免源极与漏极发生短路,从而提高了产品的良品率。
实施例二:
如图4和图5所示,本发明实施例提供一种单狭缝掩膜版,其与实施例一基本相同,包括不透光区域、部分透光区域(单狭缝区域)和全透光区域。其中,不透光区域中包括源极图形201、漏极图形202等图形;全透光区域对应薄膜晶体管的源极、漏极、沟道及数据线等走线以外的图形;部分透光区域中包括呈马蹄形的沟道图形,并且沟道图形在的弯折部203的宽度大于直线延伸部204的宽度。
本实施例与实施例一之间的不同点在于,本实施例中,在弯折部203的内沿形成有凹口2030,从而使弯折部203的宽度大于直线延伸部204的宽度。本实施例中,凹口2030的形状优选为方形(如图4所示)或圆形(如图5所示)。在其他实施方式中,凹口的形状也可以选用其他形状。
本发明实施例提供的单狭缝掩膜版中包括不透光区域、部分透光区域和全透光区域。其中,沟道图形位于部分透光区域中,并且通过在沟道图形中的弯折部203的内沿形成凹口2030,使弯折部203的宽度大于直线延伸部204的宽度。在利用该掩膜版制造薄膜晶体管时,由于弯折部203的宽度较大,因此能够保证所形成的薄膜晶体管的沟道的弯折部具有足够大的宽度,使薄膜晶体管的弯折部的宽度与直线延伸部的宽度一致,并且能够避免源极与漏极发生短路,从而提高了产品的良品率。
实施例三:
本发明实施例提供一种薄膜晶体管的制造方法,可以应用于采用4次构图工艺制造阵列基板的制程中。作为一个优选方案,该薄膜晶体管的沟道的宽度在4微米以下。
该制造方法包括:
S1:利用构图工艺形成栅极。
本步骤可以利用普通的掩膜版,采用常规的构图工艺进行,在此不再进行详细描述。
另外,在本步骤完成之后,还需要在栅极上形成栅极绝缘层。
S2:利用构图工艺形成源极、漏极和沟道。具体包括:
S21:在栅极绝缘层上依次形成半导体层和源漏极金属层。
S22:在源漏极金属层上涂敷光刻胶,并利用上述实施例一或实施例二中提供的掩膜版进行曝光、显影。
曝光、显影后,源极和漏极(以及数据线等其他走线)对应区域的光刻胶全部保留,沟道对应区域的光刻胶被部分去除,其余区域的光刻胶被全部去除。
S23:对源漏极金属层和半导体层进行蚀刻,形成源极和漏极。
本次蚀刻所形成的源极和漏极均为半导体层和源漏极金属层组成的双层结构。另外,此时沟道上仍覆盖有源漏极金属层。
S24:对光刻胶进行灰化。
利用灰化工艺,将沟道对应区域的光刻胶全部去除。同时,源极和漏极对应区域的光刻胶也会被部分去除。
S25:对源漏极金属层进行蚀刻,形成沟道。
将沟道上覆盖的源漏极金属层蚀刻掉,即可形成沟道。由于在步骤S22中所采用的掩膜版的沟道图形中,弯折部的宽度大于直线延伸部的宽度,因此能够保证所形成的沟道的弯折部具有足够大的宽度,使弯折部的宽度与直线延伸部的宽度一致,并且能够避免源极与漏极发生短路,从而提高了具有该薄膜晶体管的产品的良品率。
S26:剥离剩余的光刻胶。
将源极和漏极上剩余的光刻胶去除,即可形成沟道宽度在4微米以下薄膜晶体管。
本发明实施例提供的薄膜晶体管的制造方法,包含有与上述实施例一、实施例二提供的掩膜版相同的技术特征,所以也能解决相同的技术问题,达到相同的技术效果。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种掩膜版,包括不透光区域、部分透光区域和全透光区域;
其中,所述部分透光区域中包括薄膜晶体管的沟道图形;
所述沟道图形呈马蹄形,包括弯折部和两个直线延伸部,所述弯折部的宽度大于所述直线延伸部的宽度。
2.根据权利要求1所述的掩膜版,其特征在于,所述弯折部的外沿形成有凹口,使所述弯折部的宽度大于所述直线延伸部的宽度。
3.根据权利要求2所述的掩膜版,其特征在于,所述凹口为方形或圆形。
4.根据权利要求1所述的掩膜版,其特征在于,所述弯折部的内沿形成有凹口,使所述弯折部的宽度大于所述直线延伸部的宽度。
5.根据权利要求4所述的掩膜版,其特征在于,所述凹口为方形或圆形。
6.根据权利要求1所述的掩膜版,其特征在于,所述直线延伸部的宽度在4微米以下。
7.根据权利要求1所述的掩膜版,其特征在于,所述弯折部的宽度在5微米以下。
8.根据权利要求1所述的掩膜版,其特征在于,所述掩膜版为单狭缝掩膜版、半色调掩膜版或灰阶掩膜版。
9.一种薄膜晶体管的制造方法,包括:
利用构图工艺形成栅极,以及利用构图工艺形成源极、漏极和沟道;
其中,所述利用构图工艺形成源极、漏极和沟道,具体包括:
依次形成半导体层和源漏极金属层;
在所述源漏极金属层上涂敷光刻胶,并利用如权利要求1至8任一项所述的掩膜版进行曝光、显影;
对所述源漏极金属层和所述半导体层进行蚀刻,形成源极和漏极;
对光刻胶进行灰化;
对所述源漏极金属层进行蚀刻,形成沟道;
剥离剩余的光刻胶。
10.根据权利要求1所述的方法,其特征在于,所述沟道的宽度在4微米以下。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510412970.7A CN105137710A (zh) | 2015-07-15 | 2015-07-15 | 掩膜版及薄膜晶体管的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510412970.7A CN105137710A (zh) | 2015-07-15 | 2015-07-15 | 掩膜版及薄膜晶体管的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105137710A true CN105137710A (zh) | 2015-12-09 |
Family
ID=54723103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510412970.7A Pending CN105137710A (zh) | 2015-07-15 | 2015-07-15 | 掩膜版及薄膜晶体管的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105137710A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017210958A1 (zh) * | 2016-06-07 | 2017-12-14 | 深圳市华星光电技术有限公司 | 半色调掩模板及tft基板的制作方法 |
CN108520882A (zh) * | 2018-04-11 | 2018-09-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及制造该阵列基板的掩膜板 |
CN109541829A (zh) * | 2018-12-19 | 2019-03-29 | 惠科股份有限公司 | 掩膜版、液晶面板和液晶显示装置 |
CN109634052A (zh) * | 2018-12-05 | 2019-04-16 | 惠科股份有限公司 | 光罩及光罩的制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1294319A (zh) * | 1999-10-25 | 2001-05-09 | 日本电气株式会社 | 修正光邻近效应的方法 |
CN102655175A (zh) * | 2012-04-06 | 2012-09-05 | 京东方科技集团股份有限公司 | Tft、阵列基板及显示装置、制备该tft的掩模板 |
CN104143560A (zh) * | 2013-05-10 | 2014-11-12 | 三星显示有限公司 | 有机发光显示装置和用于制造有机发光显示装置的光掩模 |
-
2015
- 2015-07-15 CN CN201510412970.7A patent/CN105137710A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1294319A (zh) * | 1999-10-25 | 2001-05-09 | 日本电气株式会社 | 修正光邻近效应的方法 |
CN102655175A (zh) * | 2012-04-06 | 2012-09-05 | 京东方科技集团股份有限公司 | Tft、阵列基板及显示装置、制备该tft的掩模板 |
CN104143560A (zh) * | 2013-05-10 | 2014-11-12 | 三星显示有限公司 | 有机发光显示装置和用于制造有机发光显示装置的光掩模 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017210958A1 (zh) * | 2016-06-07 | 2017-12-14 | 深圳市华星光电技术有限公司 | 半色调掩模板及tft基板的制作方法 |
CN108520882A (zh) * | 2018-04-11 | 2018-09-11 | 深圳市华星光电技术有限公司 | 一种阵列基板及制造该阵列基板的掩膜板 |
CN108520882B (zh) * | 2018-04-11 | 2021-03-23 | Tcl华星光电技术有限公司 | 一种阵列基板及制造该阵列基板的掩膜板 |
CN109634052A (zh) * | 2018-12-05 | 2019-04-16 | 惠科股份有限公司 | 光罩及光罩的制作方法 |
WO2020113667A1 (zh) * | 2018-12-05 | 2020-06-11 | 惠科股份有限公司 | 光罩及光罩的制作方法 |
CN109541829A (zh) * | 2018-12-19 | 2019-03-29 | 惠科股份有限公司 | 掩膜版、液晶面板和液晶显示装置 |
CN109541829B (zh) * | 2018-12-19 | 2021-08-24 | 惠科股份有限公司 | 掩膜版、液晶面板和液晶显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106206456B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
CN105137710A (zh) | 掩膜版及薄膜晶体管的制造方法 | |
US9337312B2 (en) | Method for system for manufacturing TFT, TFT, and array substrate | |
JP4959631B2 (ja) | グレースケールマスク | |
US9905593B2 (en) | Mask plate and method for manufacturing array substrate | |
KR20140004078A (ko) | 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치 | |
CN103034049A (zh) | 金属线及阵列基板的制作方法 | |
US10204802B2 (en) | Method of forming via hole, array substrate and method of forming the same and display device | |
CN104617102A (zh) | 阵列基板及阵列基板制造方法 | |
KR20140042697A (ko) | 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법 | |
CN105140276A (zh) | 薄膜晶体管制作方法及阵列基板制作方法 | |
US10340365B2 (en) | Method of manufacturing a thin film transistor | |
JP6542897B2 (ja) | Ltps tft画素ユニット及びその製造方法 | |
CN105489502B (zh) | 薄膜晶体管结构的制造方法 | |
US20160322388A1 (en) | Array substrate, its manufacturing method and display device | |
CN103472694A (zh) | 光刻胶的去除方法、曝光装置以及显示基板的制造方法 | |
CN109037349A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
EP3640976A1 (en) | Mask and method for preparing array substrate | |
CN103487982A (zh) | 显示装置、阵列基板、像素结构及制作方法 | |
US20160225801A1 (en) | Method for Forming Hole Pattern and Method for Manufacturing TFT Display Using the Same | |
TW201622011A (zh) | 一種垂直型電晶體及其製作方法 | |
JP2007183623A (ja) | 液晶ディスプレイ用ボトム基板の製作方法 | |
CN105161454A (zh) | 一种阵列基板及其制备方法、显示装置 | |
US20160013295A1 (en) | Mask, manufacturing method thereof and manufacturing method of a thin film transistor | |
CN102655116A (zh) | 阵列基板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151209 |
|
RJ01 | Rejection of invention patent application after publication |