CN102655116A - 阵列基板的制造方法 - Google Patents

Abstract

本发明公开了一种阵列基板的制造方法，涉及液晶显示技术领域，解决了现有技术中制造阵列基板的5掩膜技术仍然成本较高的问题。本发明实施例提供的阵列基板的制造方法中，由于使用了灰阶掩膜版，使得图案化像素电极和源/漏电极时，仅需要使用一个掩膜版，另外，图案化有源层、栅极绝缘层及栅电极时也仅使用了一个掩膜版，并在同一个刻蚀步骤中形成了有源层、栅极绝缘层及栅电极，使得整个阵列基板的制造过程中，仅使用了两个掩膜版，相比于现有的5掩膜技术进一步降低了阵列基板的制造成本。

Description

阵列基板的制造方法

技术领域

本发明涉及液晶显示技术领域，尤其涉及阵列基板的制造方法。

背景技术

阵列基板是薄膜晶体管液晶显示器(TFT LCD)的主要组成之一，在制造阵列基板的过程中，通过减少所使用的光刻掩膜版的数量，可显著减少阵列基板的制造成本，进而能减少TFT LCD的制造成本。

图1示出了具有顶栅型薄膜晶体管(TFT)的阵列基板的典型结构，其在衬底11上从下至上依次形成有：像素电极12、源电极13、漏电极14、有源层15、栅极绝缘层16及栅电极17。

现有的制造图1所示的阵列基板的方法已从最初的7掩膜技术发展为目前的5掩膜技术，5个掩膜分别用于形成：图案化像素电极、图案化源/漏电极、图案化有源层、图案化栅极绝缘层，以及图案化栅电极。

在制造上述阵列基板的过程中，发明人发现：虽然5掩膜技术相比与7掩膜技术已经在工艺流程上大大简化，设备利用率和产能也大幅提高，但其仍存在较大的降低成本的空间。

发明内容

本发明的实施例提供一种阵列基板的制造方法，可进一步减少所使用掩膜版的数量，以进一步降低阵列基板的制造成本。

为达到上述目的，本发明的实施例采用如下技术方案：

一种阵列基板的制造方法，包括：步骤一、在衬底上形成氧化铟锡薄膜及源/漏金属层；步骤二、使用灰阶掩膜版在完成所述步骤一的所述衬底上形成图案化的第一光刻胶层，所述第一光刻胶层包括具有第一厚度的完全保留区及具有第二厚度的部分保留区，所述第一厚度大于所述第二厚度；步骤三、对完成所述步骤二的所述衬底进行刻蚀，以形成对应于所述完全保留区形状的源/漏电极，以及形成对应于所述部分保留区形状的像素电极；步骤四、在形成有所述源/漏电极及所述像素电极的所述衬底上形成半导体层、绝缘层及栅极金属层；步骤五、使用常规掩膜版在完成所述步骤四的所述衬底上形成图案化的第二光刻胶层；步骤六、对完成所述步骤五的所述衬底进行刻蚀，以去除未被所述第二光刻胶层覆盖的所述半导体层、所述绝缘层及所述栅极金属层，以形成图案化的有源层、栅极绝缘层及栅电极。

本发明实施例提供的阵列基板的制造方法中，由于使用了灰阶掩膜版，使得图案化像素电极和源/漏电极时，仅需要使用一个掩膜版，另外，图案化有源层、栅极绝缘层及栅电极时也仅使用了一个掩膜版，并在同一个刻蚀步骤中形成了有源层、栅极绝缘层及栅电极，使得整个阵列基板的制造过程中，仅使用了两个掩膜版，相比于现有的5掩膜工艺进一步降低了阵列基板的制造成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中具有顶栅型薄膜晶体管的阵列基板的剖视图；

图2A～2H为本发明实施例提供的一种阵列基板的制造方法的流程剖视图；

图3为本发明实施例提供的设置有离子掺杂层的阵列基板的剖视图。

具体实施方式

本发明实施例提供一种阵列基板的制造方法，包括：步骤一、在衬底上形成氧化铟锡薄膜及源/漏金属层；步骤二、使用灰阶掩膜版在完成所述步骤一的所述衬底上形成图案化的第一光刻胶层，所述第一光刻胶层包括具有第一厚度的完全保留区及具有第二厚度的部分保留区，所述第一厚度大于所述第二厚度；步骤三、对完成所述步骤二的所述衬底进行刻蚀，以形成对应于所述完全保留区形状的源/漏电极，以及形成对应于所述部分保留区形状的像素电极；步骤四、在形成有所述源/漏电极及所述像素电极的所述衬底上形成半导体层、绝缘层及栅极金属层；步骤五、使用常规掩膜版在完成所述步骤四的所述衬底上形成图案化的第二光刻胶层；步骤六、对完成所述步骤五的所述衬底进行刻蚀，以去除未被所述第二光刻胶层覆盖的所述半导体层、所述绝缘层及所述栅极金属层，以形成图案化的有源层、栅极绝缘层及栅电极。

本发明实施例提供的阵列基板的制造方法中，由于使用了灰阶掩膜版，使得图案化像素电极和源/漏电极时，仅需要使用一个掩膜版，另外，图案化有源层、栅极绝缘层及栅电极时也仅使用了一个掩膜版，并在同一个刻蚀步骤中形成了有源层、栅极绝缘层及栅电极，使得整个阵列基板的制造过程中，仅使用了两个掩膜版，相比于现有的5掩膜工艺进一步降低了阵列基板的制造成本。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种阵列基板的制造方法，如图2A至2H所示，包括如下步骤。

步骤一、如图2A所示，在衬底201上形成氧化铟锡(ITO)薄膜202及源/漏金属层203。

步骤二、如图2B所示，使用灰阶掩膜版在完成所述步骤一的所述衬底201上形成图案化的第一光刻胶层204，所述第一光刻胶层204包括具有第一厚度d1的完全保留区及具有第二厚度d2的部分保留区，所述第一厚度d1大于所述第二厚度d2。

具体地，灰阶掩膜(Gray Tone Mask)技术是在掩膜上形成半透明的图形区域，在曝光过程中，光线只能部分透过该半透明的图形区域。通过控制曝光量，可以使光线通过掩膜上半透明的图形区域后照射到光刻胶上，使这个区域的光刻胶只能部分曝光，而其它区域的光刻胶可以充分曝光。显影后，完全曝光区域的光刻胶被完全去除，形成完全去除区，而未充分曝光区域(或称为部分保留区)的光刻胶的厚度就会小于完全未曝光区域(或称为完全保留区)的光刻胶厚度，从而形成三维立体结构的光刻胶。通过控制半透明的图形区域的光透过率，可以控制光刻胶的厚度。

本步骤通过使用灰阶掩膜版，形成了包括厚度不同的两个区域的第一光刻胶层204。

步骤三、对完成所述步骤二的所述衬底进行刻蚀，以形成对应于所述完全保留区形状的源/漏电极，以及形成对应于所述部分保留区形状的像素电极。

具体地，对完成所述步骤二的所述衬底进行刻蚀，即借助图2B所示的第一光刻胶层204对衬底201上的ITO薄膜202及源/漏金属层203进行刻蚀。

刻蚀的方法可以为湿法刻蚀，也可以为干法刻蚀。

其中，干法刻蚀是采用离子轰击的方法对完成所述步骤二的所述衬底表面整体进行刻蚀，在第一光刻胶层204被刻蚀的同时，未被第一光刻胶层204覆盖的部分也被刻蚀，在第一光刻胶层204完全被刻蚀掉时，可形成图2E所示的对应于第一光刻胶层中完全保留区形状的源/漏电极205，以及形成对应于第一光刻胶层中部分保留区形状的像素电极206。

湿法刻蚀是将完成所述步骤二的所述衬底浸没到刻蚀液中，以去除未被第一光刻胶层204覆盖的源/漏金属层203及ITO薄膜202，如图2C所示。

然后，如图2D所示，对第一光刻胶层进行灰化，去除厚度较小的部分保留区，形成已去除部分保留区的第一光刻胶层204′，以暴露出部分所述源/漏金属层203。

接着，如图2E所示，借助已去除部分保留区的第一光刻胶层204′对暴露出的源/漏金属层203进行刻蚀，以最终形成对应于第一光刻胶层204′(即图2C中第一光刻胶204中完全保留区)形状的源/漏电极205，以及形成对应于已去除的部分保留区形状的像素电极206。

最后，去除剩余的第一光刻胶层。

步骤四、如图2F所示，在形成有源/漏电极205及像素电极206的衬底201上形成半导体层207、绝缘层208及栅极金属层209。

步骤五、如图2G所示，使用常规掩膜版在完成所述步骤四的所述衬底上形成图案化的第二光刻胶层210。

常规掩膜版指通常所使用的具有透光区和非透光区的掩膜版，使用该掩膜版形成的第二光刻胶层210将衬底201上需要保留的区域覆盖起来。

步骤六、如图2H所示，对完成所述步骤五的所述衬底进行刻蚀，以去除未被所述第二光刻胶层覆盖的所述半导体层、所述绝缘层及所述栅极金属层，以形成图案化的有源层211、栅极绝缘层212及栅电极213。

当然，本步骤中所使用的刻蚀方法可以为干法刻蚀，也可以为湿法刻蚀，具体需根据工艺需求和设备的实际情况进行选择。

本发明实施例提供的阵列基板的制造方法中，由于使用了灰阶掩膜版，使得图案化像素电极和源/漏电极时，仅需要使用一个掩膜版，另外，图案化有源层、栅极绝缘层及栅电极时也仅使用了一个掩膜版，并在同一个刻蚀步骤中形成了有源层、栅极绝缘层及栅电极，使得整个阵列基板的制造过程中，仅使用了两个掩膜版，相比于现有的5掩膜工艺进一步降低了阵列基板的制造成本。

上述阵列基板的制造方法的步骤一还可包括：在源/漏金属层上沉积离子掺杂层，该层可降低源/漏金属层与随后形成在该源/漏金属层上的半导体层之间的接触电阻。

随后，在借助第一光刻胶层对形成在衬底上的源/漏金属层及ITO薄膜进行刻蚀的步骤，还可包括对离子掺杂层进行蚀刻，如图3所示，以使图案化后的离子掺杂层32与源/漏电极31具有相同的形状。

本发明实施例中，栅极金属层为钕化铝(AlNd)、铝(Al)、铜(Cu)、钼(Mo)、钨化钼(MoW)或铬(Cr)的单层膜，或者为AlNd、Al、Cu、Mo、MoW、Cr中任意组合所构成的复合膜，或者由本领域技术人员所知的其它材料制成。

绝缘层为氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)的单层膜，或者为SiNx、SiOx、SiOxNy中任意组合所构成的复合膜，或者由本领域技术人员所知的其它材料制成。

源/漏金属层为Mo、MoW或Cr的单层膜，或者为Mo、MoW、Cr中任意组合所构成的复合膜，或者由本领域技术人员所知的其它材料制成。

本发明实施例中形成氧化铟锡薄膜、源/漏金属层、半导体层、绝缘层及栅极金属层的形成方法可以为但不限于化学气相淀积法。

本发明实施例主要用于液晶显示装置的制造。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种阵列基板的制造方法，其特征在于，包括：

步骤一、在衬底上形成氧化铟锡薄膜及源/漏金属层；

步骤二、使用灰阶掩膜版在完成所述步骤一的所述衬底上形成图案化的第一光刻胶层，所述第一光刻胶层包括具有第一厚度的完全保留区及具有第二厚度的部分保留区，所述第一厚度大于所述第二厚度；

步骤三、对完成所述步骤二的所述衬底进行刻蚀，以形成对应于所述完全保留区形状的源/漏电极，以及形成对应于所述部分保留区形状的像素电极；

步骤四、在形成有所述源/漏电极及所述像素电极的所述衬底上形成半导体层、绝缘层及栅极金属层；

步骤五、使用常规掩膜版在完成所述步骤四的所述衬底上形成图案化的第二光刻胶层；

步骤六、对完成所述步骤五的所述衬底进行刻蚀，以去除未被所述第二光刻胶层覆盖的所述半导体层、所述绝缘层及所述栅极金属层，以形成图案化的有源层、栅极绝缘层及栅电极。

2.根据权利要求1所述的方法，其特征在于，所述步骤三中的刻蚀方法为干法刻蚀。

3.根据权利要求1所述的方法，其特征在于，所述步骤三包括：

对完成所述步骤二的所述衬底进行湿法刻蚀，以去除未被所述第一光刻胶层覆盖的所述源/漏金属层及所述氧化铟锡薄膜；

对所述第一光刻胶层进行灰化，去除所述部分保留区，以暴露出部分所述源/漏金属层；

借助已去除所述部分保留区的所述第一光刻胶层对所述暴露出的源/漏金属层进行刻蚀，以形成对应于所述完全保留区形状的源/漏电极，以及形成对应于已去除的所述部分保留区形状的像素电极；

去除剩余的所述第一光刻胶层。

4.根据权利要求1所述的方法，其特征在于，所述步骤一还包括：在所述源/漏金属层上沉积离子掺杂层。

5.根据权利要求1～4任一项所述的方法，其特征在于，所述栅极金属层为钕化铝、铝、铜、钼、钨化钼或铬的单层膜，或者为钕化铝、铝、铜、钼、钨化钼、铬中任意组合所构成的复合膜。

6.根据权利要求1～4任一项所述的方法，其特征在于，所述绝缘层为氮化硅、氧化硅或氮氧化硅的单层膜，或者为氮化硅、氧化硅、氮氧化硅中任意组合所构成的复合膜。

7.根据权利要求1～4任一项所述的方法，其特征在于，所述源/漏金属层为钼、钨化钼或铬的单层膜，或者为钼、钨化钼、铬中任意组合所构成的复合膜。

Images