CN107591414B - 阵列基板及其制作方法 - Google Patents
阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN107591414B CN107591414B CN201710737407.6A CN201710737407A CN107591414B CN 107591414 B CN107591414 B CN 107591414B CN 201710737407 A CN201710737407 A CN 201710737407A CN 107591414 B CN107591414 B CN 107591414B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate insulating
- material layer
- pixel electrode
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000011810 insulating material Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 59
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- 238000001312 dry etching Methods 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 abstract description 4
- 238000001459 lithography Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 238000000427 thin-film deposition Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板的制作方法，其包括步骤：在基板上顺序层叠制作形成缓冲层、第一金属层、栅极绝缘材料层以及有源半导体材料层；对有源半导体材料层、栅极绝缘材料层、第一金属层进行曝光、显影以及刻蚀处理，以形成彼此间隔的栅极和像素电极、覆盖在栅极上的第一栅极绝缘层、设置于像素电极上且暴露像素电极的部分的第二栅极绝缘层以及设置于第一栅极绝缘层上的有源层；在缓冲层、像素电极、第二栅极绝缘层以及有源层上形成第二金属层；对第二金属层进行曝光、显影以及刻蚀处理，以形成位于有源层上的源极以及位于有源层和暴露的像素电极的部分上的漏极。本发明利用2次光刻(2MASK)完成了阵列基板的制作，降低了光刻次数，从而节省成本。
Description
技术领域
本发明属于显示技术领域，具体地讲，涉及一种用于液晶显示设备的阵列基板及其制作方法。
背景技术
随着信息社会的发展，人们对平板显示设备的需求得到了快速的增长。液晶显示设备(Liquid Crystal Display，简称LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示设备市场占据了主导地位。然而，随着各生产厂商之间剧烈的竞争，提升显示品质、降低不良率、降低生产成本成为液晶显示设备生产厂商在剧烈竞争中得以生存的重要保证。
现有技术的LCD中的阵列基板的制造方法的主流是4次光刻技术(4Mask)和5次光刻技术(5Mask)。其中，5Mask工艺主要包括栅电极光刻(Gate Mask)，有源层光刻(ActiveMask)，源漏电极光刻(S/D Mask)，过孔光刻(Via Hole Mask)和像素电极光刻(PixelMask)。在每一个Mask工艺步骤中又分别包括薄膜沉积(Thin Film Deposition)工艺、刻蚀(包括干法刻蚀Dry Etch和湿法刻蚀Wet Etch)工艺和剥离工艺，形成了5次薄膜沉积→光刻→刻蚀→剥离的循环过程。
4Mask工艺是在5Mask工艺的基础上，利用灰色调光刻(Gray Tone Mask)或半色调光刻(Half Tone Mask)或SSM(Single Slit Mask)工艺，将有源层光刻(Active Mask)与源漏电极光刻(S/D Mask)合并成一次光刻(Mask)，通过调整刻蚀(Etch)工艺，从而完成原来Active Mask和S/D Mask的功能，即通过一次Mask工艺达到两次Mask工艺的效果。
然而，无论是4Mask工艺还是5Mask工艺，由于具有较多次光刻过程，因此成本居高不下，不利于降低生产成本。
发明内容
为了解决上述现有技术存在的问题，本发明的目的在于提供一种能够减少光刻次数的阵列基板及其制作方法。
根据本发明的一方面，提供了一种阵列基板的制作方法，所述制作方法包括步骤：在基板上顺序层叠制作形成缓冲层、第一金属层、栅极绝缘材料层以及有源半导体材料层；对所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行曝光、显影以及刻蚀处理，以形成彼此间隔的栅极和像素电极、覆盖在所述栅极上的第一栅极绝缘层、设置于所述像素电极上且暴露所述像素电极的部分的第二栅极绝缘层以及设置于所述第一栅极绝缘层上的有源层；在所述缓冲层、所述像素电极、所述第二栅极绝缘层以及所述有源层上形成第二金属层；对所述第二金属层进行曝光、显影以及刻蚀处理，以形成位于所述有源层上的源极以及位于所述有源层和暴露的所述像素电极的部分上的漏极。
进一步地，实现步骤“对所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行曝光、显影以及刻蚀处理”的方法包括步骤：在所述有源半导体材料层上涂布形成光阻材料层；对所述光阻材料层进行曝光和显影，以去除与将要形成的栅极和像素电极之间的间隔相对的光阻材料层，且去除与将要形成的第二栅极绝缘层相对的光阻材料层的部分，且去除与将要形成的所述像素电极的被暴露的部分相对的光阻材料层的部分；利用干法刻蚀与湿法刻蚀相结合的方式对显影后的光阻材料层、所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行蚀刻，以形成所述栅极、所述像素电极、所述第一栅极绝缘层、所述第二栅极绝缘层以及所述有源层。
进一步地，实现步骤“利用干法刻蚀与湿法刻蚀相结合的方式对显影后的光阻材料层、所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行蚀刻”的方法包括：利用干法刻蚀的方式刻蚀去除与将要形成的栅极和像素电极之间的间隔相对的有源半导体材料层和栅极绝缘材料层；利用干法刻蚀的方式刻蚀去除所述光阻材料层、与将要形成的第二栅极绝缘层相对的栅极绝缘材料层的部分以及与将要形成的所述像素电极的被暴露的部分相对的栅极绝缘材料层的部分；利用湿法刻蚀的方式刻蚀去除将要形成栅极的第一金属层的两端部分以及将要形成像素电极的第一金属层的邻近将要形成的栅极的部分；利用干法刻蚀的方式刻蚀去除将要形成的所述像素电极的被暴露的部分相对的栅极绝缘材料层。
进一步地，实现步骤“对所述光阻材料层进行曝光和显影”的方法包括步骤：利用第一预定光罩对所述光阻材料层进行曝光，其中所述第一预定光罩包括遮光部、半透光部和全透光部，所述遮光部与将要形成的有源层相对，所述全透光部与将要形成的栅极和像素电极之间的间隔相对，所述半透光部与将要形成的所述像素电极相对；对曝光后的所述光阻材料层进行显影。
进一步地，实现步骤“对所述第二金属层进行曝光、显影以及刻蚀处理”的方法包括步骤：在所述第二金属层上涂布形成光阻材料层；对所述光阻材料层进行曝光和显影，以将除与将要形成的源极和漏极相对的光阻材料层之外的光阻材料层去除；利用干法刻蚀的方式将暴露出的第二金属层刻蚀去除。
进一步地，实现步骤“对所述光阻材料层进行曝光和显影”的方法包括：利用第二预定光罩对所述光阻材料层进行曝光，其中所述第二预定光罩包括遮光部和全透光部，所述遮光部与将要形成源极和漏极的第二金属层相对，所述全透光部与除将要形成源极和漏极的第二金属层之外的第二金属层相对；对曝光后的所述光阻材料层进行显影。
进一步地，所述第一金属层和/或所述第二金属层的制作材料选自钼钛合金、钼、钛、铝中的至少一种。
根据本发明的另一方面，还提供了一种由上述的制作方法制作的阵列基板。
本发明的有益效果：本发明利用2次光刻(2MASK)完成了阵列基板的制作，降低了光刻次数，从而可以大幅度节省成本。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的实施例的阵列基板的制作方法的制程图；
图2是根据本发明的实施例的实现步骤二的方法的制程图；
图3是根据本发明的实施例的实现步骤二三的方法的制程图；
图4是根据本发明的实施例的实现步骤二二的方法的制程图；
图5是根据本发明的实施例的实现步骤四的方法的制程图；
图6是根据本发明的实施例的实现步骤四二的方法的制程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
在附图中，为了清楚起见，夸大了层和区域的厚度。将理解的是，在一元件被称为设置于另一元件“之上”或“上”时，它可以直接设置于该另一元件上，或者也可以存在中间元件。
图1是根据本发明的实施例的阵列基板的制作方法的制程图。
根据本发明的实施例的阵列基板的制作方法包括：
步骤一：参照图1中的a图，在基板100上顺序层叠制作形成缓冲层200、第一金属层300A、栅极绝缘材料层400A以及有源半导体材料层500A。
在该步骤一中，基板100可例如是透明的玻璃基板或者树脂基板，但本发明并不限制于此。此外，第一金属层300A的制作材料选自钼钛合金、钼、钛、铝中的至少一种，但本发明并不限制于此。
步骤二：参照图1中的b图，对有源半导体材料层500A、栅极绝缘材料层400A、第一金属层300A进行曝光、显影以及刻蚀处理，以形成彼此间隔的栅极310和像素电极320、覆盖在栅极310上的第一栅极绝缘层410、设置于像素电极320上且暴露像素电极320的部分的第二栅极绝缘层420以及设置于第一栅极绝缘层410上的有源层500。
在该步骤二中，进一步地，有源层500完全覆盖栅极绝缘层410，但本发明并不限制于此。此外，应当说明的是，在该步骤二中，同时还形成了扫描线(未示出)，该扫描线与栅极310连接。
步骤三：参照图1中的c图，在缓冲层200、像素电极320、第二栅极绝缘层420以及有源层500上形成第二金属层600A。
在该步骤三中，第二金属层600A的制作材料选自钼钛合金、钼、钛、铝中的至少一种，但本发明并不限制于此。
步骤四：参照图1中的d图，对第二金属层600A进行曝光、显影以及刻蚀处理，以形成位于有源层500上的源极610以及位于有源层500和暴露的像素电极320的部分上的漏极620。
此外，应当说明的是，在该步骤四中，同时形成了数据线(未示出)，该数据线与源极610连接。
这样，在本实施例中，利用2次光刻(2MASK)完成了阵列基板的制作，降低了光刻次数，从而可以大幅度节省成本。
图2是根据本发明的实施例的实现步骤二的方法的制程图。
根据本发明的实施例的实现步骤二的方法包括：
步骤二一：参照图2中的a图，在有源半导体材料层500A上涂布形成光阻材料层PR。
步骤二二：参照图2中的b图，对光阻材料层PR进行曝光和显影，以去除与将要形成的栅极310和像素电极320之间的间隔相对的光阻材料层PR，且去除与将要形成的第二栅极绝缘层420对应的光阻材料层PR的部分，且去除与将要形成的像素电极320的被暴露的部分相对的光阻材料层PR的部分。
步骤二三：参照图2中的c图，利用干法刻蚀与湿法刻蚀相结合的方式对显影后的光阻材料层PR、有源半导体材料层500A、栅极绝缘材料层400A、第一金属层300A进行蚀刻，以形成栅极310、像素电极320、第一栅极绝缘层410、第二栅极绝缘层420以及有源层500。
图3是根据本发明的实施例的实现步骤二三的方法的制程图。
根据本发明的实施例的实现步骤二三的方法包括：
步骤二三一：参照图3中的a图，利用干法刻蚀的方式刻蚀去除与将要形成的栅极310和像素电极320之间的间隔相对的有源半导体材料层500A和栅极绝缘材料层400A。
应当说明的是，作为本发明的另一实施方式，步骤二三一可以被拆分为两个步骤，即先利用干法刻蚀的方式刻蚀去除与将要形成的栅极310和像素电极320之间的间隔相对的有源半导体材料层500A刻蚀去除，而后再次利用干法刻蚀的方式刻蚀去除与将要形成的栅极310和像素电极320之间的间隔相对的栅极绝缘材料层400A刻蚀去除。
步骤二三二：参照图3中的b图，利用干法刻蚀的方式刻蚀去除剩余的光阻材料层PR、与将要形成的第二栅极绝缘层420对应的栅极绝缘材料层400A的部分以及与将要形成的像素电极320的被暴露的部分相对的栅极绝缘材料层400A的部分。
需要说明的是，在步骤二三二中，与将要形成的第二栅极绝缘层420对应的栅极绝缘材料层400A被刻蚀的厚度小于与将要形成的像素电极320的被暴露的部分相对的栅极绝缘材料层400A被刻蚀的厚度。
步骤二三三：参照图3中的c图，利用湿法刻蚀的方式刻蚀去除将要形成栅极310的第一金属层300A的两端部分以及将要形成像素电极320的第一金属层300A的邻近将要形成的栅极310的部分。
步骤二三四：参照图3中的d图，利用干法刻蚀的方式刻蚀去除将要形成的像素电极320的被暴露的部分相对的剩余的栅极绝缘材料层400A。
图4是根据本发明的实施例的实现步骤二二的方法的制程图。
根据本发明的实施例的实现步骤二二的方法包括：
步骤二二一：参照图4中的a图，利用第一预定光罩1000对光阻材料层PR进行曝光。
这里，第一预定光罩1000包括遮光部1010、半透光部1020和全透光部1030，遮光部1010与将要形成的有源层500相对，全透光部1030与将要形成的栅极310和像素电极320之间的间隔相对，半透光部1020与将要形成的像素电极320相对。
步骤二二二：参照图4中的a图，对曝光后的光阻材料层PR进行显影。
图5是根据本发明的实施例的实现步骤四的方法的制程图。
根据本发明的实施例的实现步骤四的方法包括：
步骤四一：参照图5中的a图，在第二金属层600A上涂布形成光阻材料层PR。
步骤四二：参照图5中的b图，对光阻材料层PR进行曝光和显影，以将除与将要形成的源极610和漏极620相对的光阻材料层PR之外的光阻材料层PR去除。
步骤四三：参照图5中的c图，利用干法刻蚀的方式将暴露出的第二金属层刻蚀600A去除，并将剩余的光阻材料层PR去除。
图6是根据本发明的实施例的实现步骤四二的方法的制程图。
根据本发明的实施例的实现步骤四二包括：
步骤四二一：参照图6中的a图，利用第二预定光罩2000对光阻材料层PR进行曝光。
第二预定光罩2000包括遮光部2010和全透光部2020，遮光部2010与将要形成源极610和漏极620的第二金属层600A相对，全透光部2020与除将要形成源极610和漏极620的第二金属层600A之外的第二金属层600A相对。
步骤四二二：参照图6中的b图，对曝光后的光阻材料层PR进行显影。
综上所述，根据本发明的实施例，利用2次光刻(2MASK)完成了阵列基板的制作，降低了光刻次数，从而可以大幅度节省成本。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。
Claims (8)
1.一种阵列基板的制作方法，其特征在于，所述制作方法包括步骤：
在基板上顺序层叠制作形成缓冲层、第一金属层、栅极绝缘材料层以及有源半导体材料层；
对所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行曝光、显影以及刻蚀处理，以形成彼此间隔的栅极和像素电极、覆盖在所述栅极上的第一栅极绝缘层、设置于所述像素电极上且暴露所述像素电极的部分的第二栅极绝缘层以及设置于所述第一栅极绝缘层上的有源层；
在所述缓冲层、所述像素电极、所述第二栅极绝缘层以及所述有源层上形成第二金属层；
对所述第二金属层进行曝光、显影以及刻蚀处理，以形成位于所述有源层上的源极以及位于所述有源层和暴露的所述像素电极的部分上的漏极。
2.根据权利要求1所述的制作方法，其特征在于，实现步骤“对所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行曝光、显影以及刻蚀处理”的方法包括步骤：
在所述有源半导体材料层上涂布形成光阻材料层；
对所述光阻材料层进行曝光和显影，以去除与将要形成的栅极和像素电极之间的间隔相对的光阻材料层，且去除与将要形成的第二栅极绝缘层相对的光阻材料层的部分，且去除与将要形成的所述像素电极的被暴露的部分相对的光阻材料层的部分；
利用干法刻蚀与湿法刻蚀相结合的方式对显影后的光阻材料层、所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行蚀刻，以形成所述栅极、所述像素电极、所述第一栅极绝缘层、所述第二栅极绝缘层以及所述有源层。
3.根据权利要求2所述的制作方法，其特征在于，实现步骤“利用干法刻蚀与湿法刻蚀相结合的方式对显影后的光阻材料层、所述有源半导体材料层、所述栅极绝缘材料层、所述第一金属层进行蚀刻”的方法包括：
利用干法刻蚀的方式刻蚀去除与将要形成的栅极和像素电极之间的间隔相对的有源半导体材料层和栅极绝缘材料层；
利用干法刻蚀的方式刻蚀去除所述光阻材料层、与将要形成的第二栅极绝缘层相对的栅极绝缘材料层的部分以及与将要形成的所述像素电极的被暴露的部分相对的栅极绝缘材料层的部分；
利用湿法刻蚀的方式刻蚀去除将要形成栅极的第一金属层的两端部分以及将要形成像素电极的第一金属层的邻近将要形成的栅极的部分；
利用干法刻蚀的方式刻蚀去除将要形成的所述像素电极的被暴露的部分相对的栅极绝缘材料层。
4.根据权利要求2或3所述的制作方法，其特征在于，实现步骤“对所述光阻材料层进行曝光和显影”的方法包括步骤：
利用第一预定光罩对所述光阻材料层进行曝光，其中所述第一预定光罩包括遮光部、半透光部和全透光部，所述遮光部与将要形成的有源层相对，所述全透光部与将要形成的栅极和像素电极之间的间隔相对，所述半透光部与将要形成的所述像素电极相对；
对曝光后的所述光阻材料层进行显影。
5.根据权利要求2或3所述的制作方法，其特征在于，实现步骤“对所述第二金属层进行曝光、显影以及刻蚀处理”的方法包括步骤：
在所述第二金属层上涂布形成光阻材料层；
对所述光阻材料层进行曝光和显影，以将除与将要形成的源极和漏极相对的光阻材料层之外的光阻材料层去除；
利用干法刻蚀的方式将暴露出的第二金属层刻蚀去除。
6.根据权利要求2或3所述的制作方法，其特征在于，实现步骤“对所述光阻材料层进行曝光和显影”的方法包括：
利用第二预定光罩对所述光阻材料层进行曝光，其中所述第二预定光罩包括遮光部和全透光部，所述遮光部与将要形成源极和漏极的第二金属层相对，所述全透光部与除将要形成源极和漏极的第二金属层之外的第二金属层相对；
对曝光后的所述光阻材料层进行显影。
7.根据权利要求1所述的制作方法，其特征在于，所述第一金属层和/或所述第二金属层的制作材料选自钼钛合金、钼、钛、铝中的至少一种。
8.一种由权利要求1至7任一项所述的制作方法制作的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710737407.6A CN107591414B (zh) | 2017-08-24 | 2017-08-24 | 阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710737407.6A CN107591414B (zh) | 2017-08-24 | 2017-08-24 | 阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107591414A CN107591414A (zh) | 2018-01-16 |
| CN107591414B true CN107591414B (zh) | 2020-07-21 |
Family
ID=61041672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710737407.6A Active CN107591414B (zh) | 2017-08-24 | 2017-08-24 | 阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107591414B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| CN102655116A (zh) * | 2011-09-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 阵列基板的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW517392B (en) * | 2001-07-23 | 2003-01-11 | Au Optronics Corp | Manufacturing method of thin film transistor flat panel display |
-
2017
- 2017-08-24 CN CN201710737407.6A patent/CN107591414B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102651337A (zh) * | 2011-05-13 | 2012-08-29 | 京东方科技集团股份有限公司 | 一种多晶硅tft阵列基板的制造方法 |
| CN102655116A (zh) * | 2011-09-28 | 2012-09-05 | 京东方科技集团股份有限公司 | 阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107591414A (zh) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8735888B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| JP5951773B2 (ja) | 有機薄膜トランジスタのアレイ基板及び、その製造方法、並びに表示装置 | |
| KR101530460B1 (ko) | 박막 트랜지스터와 이를 제조하기 위한 마스크, 어레이 기판 및 디스플레이 장치 | |
| WO2015096314A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| KR20070122158A (ko) | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| CN103208491A (zh) | 阵列基板及其制造方法、显示装置 | |
| US8853066B2 (en) | Method for manufacturing pixel structure | |
| WO2013181909A1 (zh) | 薄膜晶体管和阵列基板及其制造方法 | |
| KR101051586B1 (ko) | 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN108231553B (zh) | 薄膜晶体管的制作方法及阵列基板的制作方法 | |
| KR20140042697A (ko) | 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법 | |
| WO2018205886A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| JP2015525369A (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| CN108711548B (zh) | 金属氧化物薄膜晶体管及其制作方法、显示器 | |
| CN111129038A (zh) | Tft阵列基板及其制作方法 | |
| US11569275B2 (en) | Array substrate, method for preparing the same, and display device | |
| TW201627738A (zh) | 畫素結構的製作方法 | |
| US9741828B2 (en) | Mask, manufacturing method thereof and manufacturing method of a thin film transistor | |
| TWI396916B (zh) | 薄膜電晶體陣列基板之製作方法 | |
| CN107591414B (zh) | 阵列基板及其制作方法 | |
| US20080024702A1 (en) | Pixel structure and fabrication method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |