KR20140042697A - 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법 - Google Patents

활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법

Info

Publication number
KR20140042697A
KR20140042697A KR1020130114131A KR20130114131A KR20140042697A KR 20140042697 A KR20140042697 A KR 20140042697A KR 1020130114131 A KR1020130114131 A KR 1020130114131A KR 20130114131 A KR20130114131 A KR 20130114131A KR 20140042697 A KR20140042697 A KR 20140042697A
Authority
KR
South Korea
Prior art keywords
photoresist
region
active layer
tft
ion implantation
Prior art date
Application number
KR1020130114131A
Other languages
English (en)
Inventor
쟌지에 마
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20140042697A publication Critical patent/KR20140042697A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법이 개시된다. 활성층 이온 주입 방법은 활성층에 포토레지스트를 도포하는 단계; 및 포토레지스트를 통과하여 활성층으로 이온들을 주입하는 단계를 포함한다.

Description

활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법{ACTIVE LAYER ION IMPLANTATION METHOD AND ACTIVE LAYER ION IMPLATATION METHOD FOR THIN-FILM TRANSISTOR}
본 발명의 실시예들은 액정 디스플레이(LCD) 제조 분야에 관한 것으로서, 더 구체적으로, 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법에 관한 것이다.
저온 폴리 실리콘(low temperature poly-silicon)(LTPS)으로 만들어진 LCD 패널들은 디스플레이 패널들의 전력 소비를 줄일 수 있다. LTPS TFT들은 고해상도(high resolution), 고속 응답 시간(fast response time), 고휘도(high brightness), 고개구율(high aperture ratio) 등의 이점으로 인해 널리 사용되고 있다.
LTPS TFT 어레이 기판을 제조할 때, 활성층 이온 주입은 TFT 특성들을 개선하기 위한 매우 중요한 단계이다. 도 1은 현재 널리 사용되는 LTPS TFT 디스플레이 패널의 단면을 개략적으로 예시한다. LTPS TFT 어레이 기판을 제조하기 위한 종래의 프로세스에서, 버퍼층(P12)이 유리 기판(P11) 위에 우선 피착되며, 그 후 비정질 실리콘(a-Si)이 버퍼층(P12)의 표면 전체에 피착되고, a-Si층은 탈수소화 프로세스(dehydrogenation process) 및 저온 결정화 프로세스를 통해 폴리 실리콘층을 형성한다. 결정화 후에, 활성층(P13)은 마스크를 이용한 패턴화 프로세스에 의해 형성되며, 패턴화 프로세스는 노광(exposing), 현상(developing), 식각(etching), 및 박리(peeling)를 포함한다. 그 후, 이온이 활성층(P13)에 주입된다.
종래의 기술들에서, 활성층(P13)에 이온 주입을 수행하는 경우, 이온 주입 중의 충격에 의한 손상으로부터 활성층(P13)의 표면을 보호하는데 활성층(P13)의 표면에 피착된 게이트 절연층(P14)을 사용한다. 주입된 이온들이 게이트 절연층(P14)을 통해 활성층(P13)에 진입하고, 도 2에 도시된 최종 이온 주입 효과가 실현된다.
한편, 일부 이온이 게이트 절연층에 잔존할 수 있을 뿐 아니라 도핑된 이온들이 주입 프로세스 중에 게이트 절연층의 막 구조를 손상시킬 수 있기 때문에, 게이트 절연층의 특성들이 저하될 수 있다. 또한 게이트 절연층에서의 이온들은 LTPS를 위한 차후의 고온 프로세서에서 더 확산될 수 있으며, 이는 게이트 절연층의 특성을 더 저하시킬 것이다.
본 발명의 목적은 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법을 제공하는 것이다.
본 발명의 목적은 다음의 기술적 해결방안에 의해 실현된다.
본 발명의 일 양태는, 활성층에 포토레지스트를 도포하는 단계; 및 포토레지스트를 통과하여 활성층으로 이온들을 주입하는 단계를 포함하는 활성층 이온 주입 방법을 제공한다.
본 발명의 다른 양태는, 활성층에 포토레지스트를 도포하는 단계; 및 포토레지스트를 통과하여 TFT 채널 영역에 대응하는 활성층의 제1 영역으로 이온들을 주입하는 단계를 포함하는 박박 트랜지스터용 활성층 이온 주입 방법을 제공한다.
본 발명의 실시예들의 기술적 해결 방안을 명확히 예시하기 위해, 실시예들의 도면이 간단히 후술되어 있는데, 명백히 말해서, 후술될 도면들은 본 발명의 일부 실시예와 관련되어 있을 뿐 본 발명을 제한하는 것이 아니다.
도 1은 종래의 LTPS TFT 디스플레이 패널의 단면을 개략적으로 예시한다.
도 2는 종래 기술에서 게이트 절연층을 통해 이온이 주입된 활성층의 구성을 개략적으로 예시한다.
도 3a는 본 발명의 일 실시예에 의해 제공되는 LTPS 활성층 이온 주입 방법의 흐름도이다.
도 3b는 본 발명의 일 실시예에 따라 포토레지스트가 도포된 활성층의 구성을 개략적으로 예시한다.
도 4a는 본 발명의 일 실시예에 따라 HTM 마스크를 사용하여 포토레지스트를 부분적으로 노광시키는 것을 개략적으로 예시한다.
도 4b는 본 발명의 일 실시예에 따라 TFT 소스-드레인 전극 마스크를 사용하여 포토레지스트를 부분적으로 노광시키는 것을 개략적으로 예시한다.
도 4c는 본 발명의 일 실시예에 따라 LTPS TFT 어레이 기판의 제조 중에 포토레지스트를 부분적으로 노광시킨 후 이온이 주입된 활성층의 구성을 개략적으로 예시한다.
본 발명의 실시예들의 목적, 기술적 상세사항, 및 이점들을 명백히 하기 위해, 실시예의 기술적 해결 방안들이 본 발명의 실시예들에 관한 도면과 함께 명확하게 완전히 이해될 수 있는 방식으로 설명될 것이다. 설명된 실시예들은 본 발명의 실시예의 단지 일부일 뿐 전체가 아님이 명백하다. 본원에 설명된 실시예에 기반하여, 당업자는 별다른 창조적 작업 없이 본 발명의 범위 내에 있어야 하는 다른 실시예(들)를 획득할 수 있다.
다르게 정의되지 않으면, 여기에 사용되는 모든 기술적 및 과학적 용어들은 본 발명이 속한 기술 분야의 당업자에 의해 흔히 이해되는 것과 동일한 의미를 갖는다. 본 발명을 위한 특허출원의 명세서 및 청구항에서 사용되는 "제1", "제2" 등의 용어는 임의의 순서, 양, 또는 중요도를 나타내려는 것이 아니라, 다양한 컴포넌트들을 구별하기 위한 것이다. 단수 관련 용어들은 양을 제한하려는 것이 아니라 적어도 하나의 존재를 나타내려는 것이다. "이루어지다", "이루어진", "포함하다", "포함하는" 등의 용어는 이들 용어 전에 언급된 구성요소 또는 대상물이 이들 용어 이후에 제시된 구성요소 또는 대상물 및 그의 균등물을 포괄함을 명시하고자 하는 것이며, 다른 구성요소 또는 객체를 배제하는 것은 아니다. "접속", "접속된" 등의 구문은 물리적 접속 또는 기계적 접속을 정의하려는 것이 아니라, 직간접적인 전기적 접속을 포함할 수 있다. "상부", "하부", "우측", "좌측" 등은 단지 상대적인 위치 관계를 나타내는데 사용되며, 설명된 객체의 위치가 변경되는 경우, 이에 따라 상대적 위치 관계도 변할 수 있다.
본 발명의 실시예들에 따른 LTPS 활성층 이온 주입 방법에서, 이온 주입 중에 활성층을 위한 보호층으로서 도포된 포토레지스트층이 사용되는데, 이는 활성층 이온 주입이 수행될 때 활성층을 손상시키지 않고, 후속된 프로세스 중에 게이트 절연층의 막 구조도 손상되지 않는 것을 보장하며, 이로써 TFT의 특성들을 보증할 수 있다.
본 발명의 제1 실시예는 활성층 이온 주입 방법을 제공한다. 도 3은 본 발명의 제1 실시예에 의해 제공되는 LTPS 활성층 이온 주입 방법의 흐름도로서, 다음의 단계를 포함한다.
단계 S301: 유리 기판(11)에 버퍼층(12)을 형성한다.
예를 들어, 유리 기판의 유해 성분이 폴리 실리콘 박막층의 특성에 영향을 미치는 것을 방지하기 위해, 버퍼층(12)은 (PECVD와 같은) 화학 기상 증착법(Chemical Vapor Deposition)을 사용하여 유리 기판(11)에 피착되며, 반면에 유리 기판(11)은 버퍼층을 피착하기 전에 미리 세척되어 유리 기판(11)의 세척도를 개선할 수 있다.
단계 S302: 버퍼층(12)에 폴리 실리콘층을 형성한다.
예를 들어, 비정질 실리콘 a-Si의 층을 버퍼층(12)에 피착하고 나서, 탈수소화 및 저온 결정화하여 폴리 실리콘의 층을 획득한다.
단계 S303: 패턴화 프로세스를 통해 활성층(13)을 형성한다.
예를 들어, 결정화를 통해 폴리 실리콘을 획득한 후, 활성층 마스크를 사용해서, 폴리 실리콘층을 노광, 현상, 에칭, 및 박리하여 활성층(13)을 형성한다.
단계 S304: 활성층(13)에 포토레지스트(15)를 도포한다.
예를 들어, 활성층(13)의 이온 주입 중에 활성층(13) 및 게이트 절연층(14)을 손상시키지 않기 위해, 본 발명의 실시예는 활성층(13)에 포토레지스트(15)를 도포한다. 포토레지스트(15)는 감광성이다. 그리고, 상이한 두께의 포토레지스트(15)는 주입되는 이온에 대한 상이한 투과율을 갖는다(예를 들어, 포토레지스트가 2μm 이상의 두께를 갖는 경우 이온들은 포토레지스트를 통과할 수 없음). 그러므로, 필요한 경우 활성층의 부분적인 영역에 이온이 주입될 수 있도록 상이한 두께를 갖는 포토레지스트(15)를 활성층에 도포할 수 있다.
도 3b는 포토레지스트(15)가 활성층(13)에 도포된 후의 구성을 개략적으로 예시한다.
단계 S305: 도포된 포토레지스트(15)를 통과시켜 활성층에 대해 이온 주입을 수행한다.
예를 들어, 상이한 두께의 포토레지스트는 주입되는 이온에 대하여 상이한 투과율을 갖는다. 그러므로, 필요한 경우 포토레지스트(15)를 통과하여 주입되는 이온이 요구되는 영역의 활성층에 상이한 두께를 갖는 포토레지스트(15)를 도포할 수 있다. 동일한 두께의 포토레지스트(15)를 도포한 후 포토레지스트(15)를 부분적으로 노광하는 것 또한 가능하다. 부분적으로 노광한 후, 포토레지스트(15)의 노광 부분은 이온들이 통과할 수 있는 두께를 가지며, 남은 비노광 부분은 이온들이 통과할 수 없는 두께를 갖는데, 이로써 이온 충격에 의한 손상으로부터 아래에 있는 활성층을 보호할 수 있다.
바람직하게, 이온 주입이 끝난 후에 포토레지스트(15)의 박리를 수행할 수 있으며, 이로써 포토레지스트(15)가 이온 주입 중에 손상되거나, 활성층의 특성들에 영향을 주는 경우에도 박리 후의 활성층의 특성들에 더 이상 영향을 미치지 않을 것이다. 도포된 포토레지스트 물질이 감광성일 뿐 아니라 반도체 디바이스의 특성들에 유해한 영향을 미치지 않으면, 박리는 필요 없다.
본 발명의 제1 실시예에 의해 제공되는 활성층 이온 주입 방법은 활성층에 포토레지스트를 도포하는 것을 통해 이온 주입을 수행함으로써 이온 주입 프로세스 중에 손상으로부터 활성층을 보호하고, 주입용 어레이 기판에서 게이트 절연층을 사용하는 것을 회피할 수 있으며, 이로써 어레이 기판의 특성을 개선할 수 있다.
본 발명의 제2 실시예는 제1 실시예에서의 활성층 이온 주입 방법을 사용하는 TFT용 활성층 이온 주입 방법을 제공한다.
예를 들어, LTPS TFT 어레이 기판의 제조 중에, TFT 특성들을 개선하기 위해, TFT 채널 영역에 대응하는 활성층의 영역에만 이온들을 주입하는 것이 필요하다. 그러므로, 본 발명의 실시예에서, 이온 주입은 TFT 채널 영역에 대응하는 활성층의 제1 영역에 수행된다. 다음에서, TFT 채널 영역에 대응하는 활성층의 제1 영역으로 이온들을 주입하는 방법을 상세히 설명할 것이다.
본 발명의 실시예에 의해 제공되는 TFT용 활성층 이온 주입 방법은 LTPS TFT 어레이 기판의 제조 프로세스에 적용되며, 여기서 활성층 패턴을 형성하기 전에 종래의 제조 프로세스들을 사용할 수 있는데, 즉 버퍼층을 유리 기판에 피착하고 나서, 버퍼층에 피착된 후 비정질 실리콘층을 탈수소화 및 저온 결정화하여 폴리 실리콘층을 획득한다. 결정화가 종료된 후, 활성층 마스크를 사용하여 폴리 실리콘층을 노광, 현상, 에칭, 및 박리하여 활성층의 패턴을 형성한다. 본 발명의 실시예는 종래의 기술들과 상이한 후속 제조 프로세스들에 대해 상세히 설명할 것이다.
본 발명의 실시예에서, 활성층 및 게이트 절연층 모두를 손상시키지 않고 TFT 채널 영역에 대응하는 활성층의 제1 영역으로 이온들을 주입하기 위해 본 발명의 제1 실시예에서 채택된 방법을 사용하는데, 즉 포토레지스트(15)를 활성층 상에 도포한다. 상이한 두께의 포토레지스트(15)가 이온에 대해 상이한 투과율을 갖기 때문에, 제1 영역에는 이온들의 통과를 허용하는 두께의 포토레지스트를 도포하는 한편, 다른 영역들에 다른 두께의 포토레지스트를 도포함으로써, 채널 영역에 대응하는 제1 영역에만 이온들이 주입되도록 한다.
동일한 층에서 상이한 두께로 포토레지스트(15)를 도포하는 프로세스는 제어하기 복잡하고 어렵다. 그러므로, 본 발명의 실시예에서 바람직하게는 이온들이 통과할 수 없는 두께를 갖는 포토레지스트(15)를 우선 도포한 후, 포토레지스트(15)가 부분적으로 노광되도록 노광 및 현상하여, 포토레지스트 전체 보유 영역(photoresist-completely-retained region) 및 포토레지스트 부분 보유 영역(photoresist-partially-retained region)을 형성한다. 이온들이 통과할 수 없는 두께를 갖는 포토레지스트 전체 보유 영역은 TFT의 소스 및 드레인 전극들을 갖는 영역에 대응한다. 이온들이 통과할 수 있는 두께를 갖는 포토레지스트 부분 보유 영역은 TFT 채널 영역에 대응한다.
본 발명의 실시예는 포토레지스트(15)가 부분적으로 노광되도록 다음의 방식으로 포토레지스트를 노광한다.
상이한 노광량은 포토레지스트(15)의 상이한 노광 정도의 원인이 될 수 있다. 바람직하게, 노광량을 조정하여 TFT 채널 영역에 대응하는 포토레지스트(15)를 부분적으로 노광하여 포토레지스트 부분 보유 영역을 형성한다.
바람직하게, 본 발명의 실시예에서 포토레지스트(15)를 노광하기 위해 하프톤 마스크(half-tone mask; HTM)가 사용된다. HTM 마스크는 투과하는 광의 강도가 상이한 영역에서 상이하게 하여 포토레지스트를 선택적으로 노광 및 현상한다. 도 4a는 HTM 마스크(41)를 사용하여 포토레지스트(15)를 노광하는 절차를 예시한다. HTM 마스크(41)는 불투명 영역(411) 및 반투명 영역(412)을 포함한다. 도면은 노광 후의 포토레지스트를 예시하는데, 여기서 포토레지스트 부분 보유 영역(151)은 HTM(41)의 반투명 영역(412)에 대응하며, 포토레지스트 전체 보유 영역(152)은 HTM(41)의 불투명 영역(411)에 대응한다. 포토레지스트 부분 보유 영역(151)은 TFT 채널 영역에 대응하는 활성층(13)의 제1 영역(131)에 대응하고, 포토레지스트 전체 보유 영역(152)은 TFT 드레인/소스 전극에 대응하는 활성층(13)의 제2 영역(132)에 대응한다.
그레이톤 마스크(gray tone mask)(GTM)도 그레이팅 효과(grating effect)를 이용하여 투과된 광의 강도가 상이한 영역에서 상이하게 하여 포토레지스트를 선택적으로 노광 및 현상할 수 있다. 그러므로, 본 발명의 실시예에서 GTM을 사용하여 포토레지스트(15)를 노광시키는 것도 바람직할 수 있다. GTM 또한 불투명 영역 및 반투명 영역을 포함하는데, 이로써 GTM의 반투명 영역은 포토레지스트 부분 보유 영역에 대응하고, 불투명 영역은 포토레지스트 전체 보유 영역에 대응한다.
본 발명의 실시예에 따른 HTM 또는 GTM을 사용하여 포토레지스트(15)를 부분적으로 노광하는 전술된 방법에 의해, 상이한 두께의 포토레지스트를 단일의 노광 및 현상을 통해 형성할 수 있으며, 이로써 제조 프로세스를 간소화할 수 있다.
더 바람직하게, 도 4b에 예시된 바와 같이, 포토레지스트를 노광하는 경우 본 발명의 실시예는 TFT 소스/드레인 전극 패턴을 형성하기 위한 TFT 소스/드레인 전극 마스크(42)를 사용하여 포토레지스트(15)를 노광할 수도 있다. TFT 소스/드레인 전극 마스크(42)는 패턴 영역(421) 및 노광 영역(422)을 포함한다. TFT 소스/드레인 전극 마스크(42)의 채널 영역에 대응하는 노광 영역(422)이 어떠한 패턴도 갖지 않기 때문에, 노광 영역(422)은 포토레지스트 부분 보유 영역(151)에 대응한다(또한, 활성층의 제1 영역(131)에 대응함). 노광량을 제어하여 채널 영역에 대응하는 포토레지스트(15)의 부분을 부분적으로 노광할 수 있으며, 결과적으로 포토레지스트 부분 보유 영역(151)을 형성한다. 유사하게, TFT 소스/드레인 전극에 대응하는 활성층의 제2 영역(132)에 대해 이온 주입이 필요 없기 때문에, TFT 소스/드레인 전극 마스크(42)의 패턴 영역(421)은 포토레지스트 전체 보유 영역(152)에 대응한다.
본 발명의 실시예에서, TFT 소스/드레인 전극 마스크를 직접 사용하여 포토레지스트를 노광하며, 이로써 어레이 기판을 제조할 때 마스크들의 개수가 증가하지 않고, 제조 프로세스가 간소화된다.
도 4c에 예시된 바와 같이, 전술한 바와 같이 포토레지스트를 부분적으로 노광한 후, 이온 주입을 수행한 경우, 포토레지스트 부분 보유 영역을 통해 TFT 채널 영역에 대응하는 활성층의 제1 영역에만 이온들이 들어갈 수 있으며, 포토레지스트 전체 보유 영역이 이온들이 통과하지 못하게 하는 두께를 갖기 때문에 포토레지스트 전체 보유 영역을 통해 활성층의 제2 영역에 아무런 이온들도 도달할 수 없다.
TFT 활성층에 이온들을 주입할 때, TFT 채널 영역에 대응하는 활성층의 제1 영역(151)으로 이온들을 주입하는 것만이 필요하며, 소스/드레인 전극에 대응하는 활성층의 제2 영역(152)에는 어떠한 이온도 주입할 필요가 없다. 그러나, 이온 주입 중에, 제조 프로세스들의 정밀도가 충분히 높지 않을 수도 있기 때문에 소스/드레인 전극에 대응하는 활성층의 제2 영역(152)으로 일부 이온들이 주입될 가능성이 있다. 그러므로, 본 발명의 실시예에서, 소스/드레인 전극 영역에 대응하는 활성층의 제2 영역(152)에는 고농도 역방향 이온 도핑(heavily reverse ion-doping)을 진행하여 TFT의 특성들을 더 증가시킬 수 있다.
전술한 이온 주입이 종료된 후, 포토레지스트(15)를 박리할 수 있다. 이 경우, 포토레지스트(15)가 손상되어 활성층의 특성들에 영향을 주더라도, 박리 후에 더 이상 영향을 끼치지 않는다. 어레이 기판을 제조하는 후속 프로세스에서, 이온 주입이 이미 행해졌기 때문에, 게이트 절연층을 피착한 후 게이트 금속층을 직접 피착할 수 있다. 어레이 기판을 제조하는 후속 프로세스들은 종래의 LTPS 프로세스일 수 있으며, 결과적으로 도 1에 예시된 LTPS TFT 구성을 형성한다.
본 발명의 실시예들에 의해 제공되는 LTPS TFT 어레이 기판을 제조하는 방법에 따르면, TFT 채널 영역에 대응하는 활성층의 제1 영역으로 이온들을 주입하는 경우, 도포된 포토레지스트를 활성층의 보호층으로서 사용한다. 또한, 이온 주입이 행해질 때, 포토레지스트를 박리한 후에 게이트 절연층을 피착하며, 이로써 활성층 및 게이트 절연층의 막 구조들이 이온들을 주입할 때 손상 받지 않는 것을 보장한다. 또한, 포토레지스트를 부분적으로 노광하는데 TFT 소스/드레인 전극 마스크를 사용하며, 그 결과 마스크들의 개수가 증가하지 않고, 이로써 제조 프로세스를 더 간소화할 수 있다.
전술한 설명은 단지 본 발명의 예시적인 실시예들에 관한 것으로서 본 발명의 범위를 제한하지 않으며, 본 발명의 범위는 첨부의 특허청구범위에 의해 정의된다.

Claims (9)

  1. 활성층 이온 주입 방법으로서,
    활성층에 포토레지스트를 도포하는 단계; 및
    상기 포토레지스트를 통과하여 상기 활성층으로 이온들을 주입하는 단계
    를 포함하는 활성층 이온 주입 방법.
  2. 제1항에 있어서,
    상기 포토레지스트를 통과하여 상기 활성층으로 이온들을 주입하는 단계 후에, 상기 포토레지스트를 박리하는 단계를 더 포함하는 활성층 이온 주입 방법.
  3. TFT용 활성층 이온 주입 방법으로서,
    활성층에 포토레지스트를 도포하는 단계; 및
    상기 포토레지스트를 통과하여 TFT 채널 영역에 대응하는 상기 활성층의 제1 영역으로 이온들을 주입하는 단계
    를 포함하는 TFT용 활성층 이온 주입 방법.
  4. 제3항에 있어서,
    TFT 채널 영역에 대응하는 상기 활성층의 제1 영역으로 이온들을 주입하는 단계는,
    상기 활성층에 도포된 포토레지스트를 노광 및 현상하여 포토레지스트 전체 보유 영역(photoresist-completely-retained region) 및 포토레지스트 부분 보유 영역(photoresist-partially-retained region)을 형성하고, 상기 포토레지스트 부분 보유 영역을 통과하여 상기 활성층의 제1 영역으로 이온들을 주입하는 단계를 포함하며,
    상기 포토레지스트 전체 보유 영역은 TFT 소스/드레인 전극 영역에 대응하고, 상기 포토레지스트 전체 보유 영역의 두께는 상기 이온들이 상기 포토레지스트 전체 보유 영역을 통과하는 것을 방지하도록 설계되며,
    상기 포토레지스트 부분 보유 영역은 상기 TFT 채널 영역에 대응하고, 상기 포토레지스트 부분 보유 영역의 두께는 상기 이온들이 상기 포토레지스트 부분 보유 영역을 통과하는 것을 허용하도록 설계되는 TFT용 활성층 이온 주입 방법.
  5. 제4항에 있어서,
    상기 활성층에 도포된 포토레지스트를 노광 및 현상하는 단계는 하프톤 마스크(half-tone mask)를 사용하여 상기 포토레지스트를 노광시키는 단계를 포함하며,
    상기 하프톤 마스크의 반투명 영역은 상기 포토레지스트 부분 보유 영역에 대응하고, 상기 하프톤 마스크의 불투명 영역은 상기 포토레지스트 전체 보유 영역에 대응하는 TFT용 활성층 이온 주입 방법.
  6. 제4항에 있어서,
    상기 활성층에 도포된 포토레지스트를 노광 및 현상하는 단계는 그레이톤 마스크(gray-tone mask)를 사용하여 상기 포토레지스트를 노광시키는 단계를 포함하며,
    상기 그레이톤 마스크의 반투명 영역은 상기 포토레지스트 부분 보유 영역에 대응하고, 상기 그레이톤 마스크의 불투명 영역은 상기 포토레지스트 전체 보유 영역에 대응하는 TFT용 활성층 이온 주입 방법.
  7. 제4항에 있어서,
    상기 활성층에 도포된 포토레지스트를 노광 및 현상하는 단계는 TFT 소스/드레인 전극 패턴을 형성하기 위한 TFT 소스/드레인 전극 마스크를 사용하여 상기 포토레지스트를 노광시키는 단계를 포함하며,
    상기 TFT 소스/드레인 전극 마스크의 노광 영역은 상기 포토레지스트 부분 보유 영역에 대응하고, TFT 소스/드레인 전극 마스크의 패턴 영역은 상기 포토레지스트 전체 보유 영역에 대응하는 TFT용 활성층 이온 주입 방법.
  8. 제3항 내지 제7항 중 어느 한 항에 있어서,
    TFT 소스/드레인 전극 영역에 대응하는 상기 활성층의 제2 영역에 이온들이 주입되는 조건에서, 상기 TFT 소스/드레인 전극 영역에 대응하는 상기 활성층의 상기 제2 영역을 고농도 역방향 이온 도핑(heavily reverse ion-doping)을 진행하는 단계를 더 포함하는 TFT용 활성층 이온 주입 방법.
  9. 제3항 내지 제7항 중 어느 한 항에 있어서,
    상기 이온 주입이 완료된 후, 상기 포토레지스트를 박리하는 단계를 더 포함하는 TFT용 활성층 이온 주입 방법.
KR1020130114131A 2012-09-28 2013-09-25 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법 KR20140042697A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210371558.1A CN102881571B (zh) 2012-09-28 2012-09-28 有源层离子注入方法及薄膜晶体管有源层离子注入方法
CN201210371558.1 2012-09-28

Publications (1)

Publication Number Publication Date
KR20140042697A true KR20140042697A (ko) 2014-04-07

Family

ID=47482856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130114131A KR20140042697A (ko) 2012-09-28 2013-09-25 활성층 이온 주입 방법 및 박막 트랜지스터용 활성층 이온 주입 방법

Country Status (5)

Country Link
US (1) US9230811B2 (ko)
EP (1) EP2713385B1 (ko)
JP (1) JP6227340B2 (ko)
KR (1) KR20140042697A (ko)
CN (1) CN102881571B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944975B (zh) * 2012-10-26 2014-06-11 京东方科技集团股份有限公司 一种掩膜板及其制造方法，阵列基板的制造方法
CN103700632B (zh) * 2013-12-26 2016-04-06 京东方科技集团股份有限公司 Cmos晶体管及其制作方法、显示面板和显示装置
US9449994B2 (en) 2014-02-25 2016-09-20 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US9489882B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
US9490276B2 (en) 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
KR102501162B1 (ko) * 2014-02-25 2023-02-16 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN104018215A (zh) * 2014-06-12 2014-09-03 中山大学 一种选择区域外延生长界面保护方法
KR102216678B1 (ko) 2014-07-14 2021-02-18 삼성디스플레이 주식회사 박막트랜지스터 제조방법
CN104485278A (zh) * 2014-12-12 2015-04-01 深圳市华星光电技术有限公司 一种阵列基板的掺杂方法和掺杂设备
KR20240054421A (ko) * 2014-12-31 2024-04-25 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
KR102479304B1 (ko) * 2014-12-31 2022-12-20 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN110870954B (zh) * 2018-09-04 2023-11-03 上海博泰悦臻网络技术服务有限公司 破窗装置及破窗方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481316A (en) * 1987-09-24 1989-03-27 Shimadzu Corp Ion implantation
KR0161389B1 (ko) * 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
JP3190878B2 (ja) * 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
CN1401142A (zh) * 2000-02-15 2003-03-05 松下电器产业株式会社 薄膜晶体管的制造方法和液晶显示装置
JP3522216B2 (ja) 2000-12-19 2004-04-26 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに液晶表示装置
JP2003224137A (ja) 2002-01-30 2003-08-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP3612525B2 (ja) * 2002-06-04 2005-01-19 Ｎｅｃ液晶テクノロジー株式会社 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
KR100891997B1 (ko) * 2002-11-20 2009-04-07 하이디스 테크놀로지 주식회사 프린지 필드 스위칭 액정표시장치의 제조방법
TW579604B (en) * 2002-12-17 2004-03-11 Ind Tech Res Inst Method of forming a top-gate type thin film transistor device
TWI222227B (en) * 2003-05-15 2004-10-11 Au Optronics Corp Method for forming LDD of semiconductor devices
KR101021715B1 (ko) * 2004-03-06 2011-03-15 엘지디스플레이 주식회사 스토리지 도핑공정을 개선한 액정표시소자의 제조방법
KR100611759B1 (ko) * 2004-06-22 2006-08-10 삼성에스디아이 주식회사 Ｃｍｏｓ 박막트랜지스터 및 그의 제조 방법
CN100470736C (zh) * 2004-07-12 2009-03-18 精工爱普生株式会社 半导体装置、半导体装置的制造方法及电光学装置
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
CN100401484C (zh) * 2004-12-01 2008-07-09 中华映管股份有限公司 薄膜晶体管的制造方法
JP4708099B2 (ja) * 2005-07-04 2011-06-22 シャープ株式会社 トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法
CN101060126A (zh) * 2007-03-27 2007-10-24 友达光电股份有限公司 薄膜晶体管与像素结构及其制造方法
JP4930324B2 (ja) * 2007-10-29 2012-05-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP5178209B2 (ja) 2008-01-16 2013-04-10 岩手東芝エレクトロニクス株式会社 半導体装置の製造方法
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102479680A (zh) * 2010-11-29 2012-05-30 中国科学院微电子研究所 半导体器件的制造方法
JP6004635B2 (ja) 2011-02-01 2016-10-12 キヤノン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN102881571A (zh) 2013-01-16
US20140094002A1 (en) 2014-04-03
EP2713385B1 (en) 2015-08-26
US9230811B2 (en) 2016-01-05
JP2014072523A (ja) 2014-04-21
EP2713385A1 (en) 2014-04-02
JP6227340B2 (ja) 2017-11-08
CN102881571B (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
US9230811B2 (en) Active layer ion implantation method and active layer ion implantation method for thin-film transistor
US9964854B2 (en) Doping method for array substrate and manufacturing equipment of the same
EP2881785B1 (en) Array substrate, manufacturing method therefor, and display apparatus
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
CN106206456B (zh) 一种阵列基板的制作方法、阵列基板及显示装置
US10241371B2 (en) Thin film transistor, method for manufacturing the same, array substrate and display device
WO2016090694A1 (zh) 一种阵列基板的掺杂方法和掺杂设备
KR20020036023A (ko) 액정 표시 장치용 어레이 기판의 제조 방법
US20140206139A1 (en) Methods for fabricating a thin film transistor and an array substrate
WO2016095306A1 (zh) 一种低温多晶硅薄膜晶体管的制造方法
US6391499B1 (en) Light exposure mask and method of manufacturing the same
WO2016145726A1 (zh) 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US11569275B2 (en) Array substrate, method for preparing the same, and display device
US20230230984A1 (en) Manufacturing method of array substrate, and display panel
WO2020073547A1 (zh) 薄膜晶体管及其制造方法
CN107195689A (zh) 一种薄膜晶体管及其制作方法、oled显示面板
US9780120B2 (en) Method for manufacturing array substrate, array substrate thereof and display device
US20190019893A1 (en) Array substrate, manufacturing method, and lcd panel
WO2015143746A1 (zh) 一种tft阵列基板的制造方法
KR100707019B1 (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
CN109904175B (zh) 一种显示面板的制作方法及一种显示面板
CN107591414B (zh) 阵列基板及其制作方法
US10411047B2 (en) Array substrate, manufacturing method thereof and display device
US20190096927A1 (en) Manufacturing method of thin film transistor and mask
CN111968945A (zh) 一种bce结构tft的制作方法及结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150430

Effective date: 20160125