JP2014072523A - 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 - Google Patents
活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 Download PDFInfo
- Publication number
- JP2014072523A JP2014072523A JP2013189213A JP2013189213A JP2014072523A JP 2014072523 A JP2014072523 A JP 2014072523A JP 2013189213 A JP2013189213 A JP 2013189213A JP 2013189213 A JP2013189213 A JP 2013189213A JP 2014072523 A JP2014072523 A JP 2014072523A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- photoresist
- region
- ion implantation
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000005468 ion implantation Methods 0.000 title claims abstract description 47
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 106
- 150000002500 ions Chemical class 0.000 claims abstract description 50
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 3
- 238000000576 coating method Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 113
- 239000000758 substrate Substances 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】本発明は、活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法を提供する。
【解決手段】該活性層のイオン注入方法は、活性層にフォトレジストを塗布するステップと、前記フォトレジストを介して前記活性層にイオンを注入すると、を備える。本発明の一局面は、活性層にフォトレジストを塗布するステップと、前記フォトレジストを介して前記活性層にイオンを注入するステップと、を備える活性層のイオン注入方法を提供する。本発明の他の局面は、活性層にフォトレジストを塗布するステップと、前記フォトレジストを介して薄膜トランジスタＴＦＴのチャンネル領域に対応する活性層の第１の領域にイオンを注入するステップと、を備える薄膜トランジスタの活性層のイオン注入方法を提供する。
【選択図】図３Ａ
【解決手段】該活性層のイオン注入方法は、活性層にフォトレジストを塗布するステップと、前記フォトレジストを介して前記活性層にイオンを注入すると、を備える。本発明の一局面は、活性層にフォトレジストを塗布するステップと、前記フォトレジストを介して前記活性層にイオンを注入するステップと、を備える活性層のイオン注入方法を提供する。本発明の他の局面は、活性層にフォトレジストを塗布するステップと、前記フォトレジストを介して薄膜トランジスタＴＦＴのチャンネル領域に対応する活性層の第１の領域にイオンを注入するステップと、を備える薄膜トランジスタの活性層のイオン注入方法を提供する。
【選択図】図３Ａ
Description
本発明は、液晶ディスプレイの製造分野に関し、特に、活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法に関する。
低温ポリシリコン技術(Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ‐ｓｉｌｉｃｏｎ、ＬＴＰＳ)で製造される表示パネルは、ディスプレイスクリーンの消費電力を低下することができるとともに、ＬＴＰＳＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）の表示パネルは、解像度が高く、反応速度が速く、輝度が高くて、開口率が高い等のメリットを有するため、ＬＴＰＳＴＦＴ表示パネルは、ますます広く応用されている。
ＬＴＰＳＴＦＴアレイ基板を製造する過程で、ＴＦＴの特性を向上するように、活性層にイオンを注入することは、不可欠な重要のステップである。図１は、現在広く応用されているＬＴＰＳＴＦＴ表示パネルの断面概略図である。従来技術に係るＬＴＰＳＴＦＴアレイ基板の製造工程では、まず、ガラス基板Ｐ１１上に、１層のバッファ層Ｐ１２を堆積し、そして、バッファ層Ｐ１２の全面にアモルファスシリコンａ‐Ｓｉを堆積し、脱水素工程及び低温結晶化工程によってポリシリコン層を形成する。結晶化が完了した後、活性層のマスクによって、活性層のパターンの露光、現像、エッチング、剥離等の工程を行って活性層Ｐ１３を形成し、形成された活性層Ｐ１３にイオンを注入する。
従来技術では、図２に示すように、活性層Ｐ１３にイオンを注入する場合、イオン注入のボンバードメントによって活性層Ｐ１３の表面を傷付けることを避けるように、一般的に、活性層Ｐ１３の表面に堆積されたゲート絶縁層Ｐ１４によってその表面を保護し、注入されたイオンがゲート絶縁層Ｐ１４を介して活性層Ｐ１３に入り、最終的に、イオン注入の効果が図れる。
然し、注入する過程で、ゲート絶縁層は、薄膜構造がドーピングイオンに傷つけられるだけでなく、イオンが残留することによって特性が悪化してしまう。さらに、ＬＴＰＳの後続の高温工程では、ゲート絶縁層におけるイオンが拡散することによって、ゲート絶縁層の特性がさらに影響される。
本発明は、活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法を提供する。
本発明は、以下の技術案によって実現される。
本発明は、以下の技術案によって実現される。
本発明の一局面は、
活性層にフォトレジストを塗布するステップと、
前記フォトレジストを介して前記活性層にイオンを注入するステップと、を備える活性層のイオン注入方法を提供する。
活性層にフォトレジストを塗布するステップと、
前記フォトレジストを介して前記活性層にイオンを注入するステップと、を備える活性層のイオン注入方法を提供する。
本発明の他の局面は、
活性層にフォトレジストを塗布するステップと、
前記フォトレジストを介して薄膜トランジスタＴＦＴのチャンネル領域に対応する活性層の第１の領域にイオンを注入するステップと、を備える薄膜トランジスタの活性層のイオン注入方法を提供する。
活性層にフォトレジストを塗布するステップと、
前記フォトレジストを介して薄膜トランジスタＴＦＴのチャンネル領域に対応する活性層の第１の領域にイオンを注入するステップと、を備える薄膜トランジスタの活性層のイオン注入方法を提供する。
以下、本発明の実施例の技術案をさらに明確にするように、実施例の図面を簡単に説明する。下記の図面は、当然ながら、本発明の実施例の一部のみに関するものであり、本発明を限定するものではない。
以下、本発明の実施例の目的、技術案及び利点をさらに明確にするように、本発明の実施例の図面を参照しながら、本発明の実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明の実施例の一部のみであり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造的労働をしない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に含まれる。
ここで使われる技術用語または科学技術用語は、特別に定義されていない場合、当業者が理解できる一般的な意味を有する。本願の明細書及び特許請求の範囲に記載の「第１」、「第２」及び類似する用語は、順序、数量または重要性を示すものではなく、異なる組成部分を区分するものにすぎない。同じように、「１つ」、「１」などの類似する用語は数量を限定するものではなく、少なくとも１つがあることを示すものである。「備える」または「含む」等の用語は、「備える」または「含む」の前に記載された素子または部材が、「備える」または「含む」の後に挙げられる素子または部材及びそれらと同等のものをカバーすることを指し、他の素子または部材を排除することではない。「接続」または「つながる」等の類似する用語は、物理的または機械的な接続に限定されるのではなく、直接的または間接的な接続にもかかわらず、電気的な接続も含む。「上」、「下」、「左」、「右」等は、相対的な位置関係を指すだけであり、説明された対象の絶対的な位置が変化した後、該相対的な位置関係も対応に変化する可能性がある。
本発明の実施例に係るＬＴＰＳ活性層のイオン注入方法は、塗布されたフォトレジストを活性層の保護層としてイオンを注入するのであり、活性層にイオンを注入するとき、活性層が破壊されないように確保され、後続の工程を行う場合、ゲート絶縁層の薄膜構造も破壊されないように確保され、ＴＦＴの特性が確保される。
本発明の実施例１は、ＬＴＰＳ活性層のイオン注入方法を提供する。図３Ａは、本発明の実施例１に係るＬＴＰＳ活性層のイオン注入方法のフローチャートである。該方法は、以下のステップを備える。
ステップＳ３０１では、基板１１にバッファ層１２を形成する。
例えば、ガラスの基板における有害物質が多結晶薄膜層の性能に影響することを防止するように、化学気相成長（例えばＰＥＣＶＤ）法によって、基板１１上にバッファ層１２を堆積する。さらに、バッファ層１２を堆積する前に、基板１１をプレクリーニングして、基板１１の清潔度を向上する必要がある。
例えば、ガラスの基板における有害物質が多結晶薄膜層の性能に影響することを防止するように、化学気相成長（例えばＰＥＣＶＤ）法によって、基板１１上にバッファ層１２を堆積する。さらに、バッファ層１２を堆積する前に、基板１１をプレクリーニングして、基板１１の清潔度を向上する必要がある。
ステップＳ３０２では、バッファ層１２にポリシリコン層を形成する。
例えば、バッファ層１２上に、１層のアモルファスシリコン層ａ‐Ｓｉを堆積し、そして、脱水素工程及び低温結晶化処理を行って、ポリシリコン層を得る。
例えば、バッファ層１２上に、１層のアモルファスシリコン層ａ‐Ｓｉを堆積し、そして、脱水素工程及び低温結晶化処理を行って、ポリシリコン層を得る。
ステップＳ３０３では、パターニング工程によって活性層１３を形成する。
例えば、結晶化が完了してポリシリコン層を得た後、活性層のマスクによって、ポリシリコン層に対して露光、現像、エッチング及び剥離等の工程をして、活性層１３を形成する。
例えば、結晶化が完了してポリシリコン層を得た後、活性層のマスクによって、ポリシリコン層に対して露光、現像、エッチング及び剥離等の工程をして、活性層１３を形成する。
ステップＳ３０４では、活性層１３にフォトレジスト１５を塗布する。
例えば、本発明の実施例では、活性層１３にイオン注入するとき、活性層１３及びゲート絶縁層１４をダメージしないように、活性層１３の上方にフォトレジスト１５を塗布する。フォトレジスト１５が感光性を有し、かつ異なる厚みのフォトレジスト１５はイオン注入に対する透過率が異なる（例えば、フォトレジストの厚みが２μｍ以上である場合、イオンが透過できなくなる）ため、実際の要求によって、活性層の一部に便利にイオンを注入するように、活性層に異なる厚みのフォトレジスト１５を塗布する。
図３Ｂは、活性層１３の上方にフォトレジスト１５を塗布した後の概略図である。
例えば、本発明の実施例では、活性層１３にイオン注入するとき、活性層１３及びゲート絶縁層１４をダメージしないように、活性層１３の上方にフォトレジスト１５を塗布する。フォトレジスト１５が感光性を有し、かつ異なる厚みのフォトレジスト１５はイオン注入に対する透過率が異なる（例えば、フォトレジストの厚みが２μｍ以上である場合、イオンが透過できなくなる）ため、実際の要求によって、活性層の一部に便利にイオンを注入するように、活性層に異なる厚みのフォトレジスト１５を塗布する。
図３Ｂは、活性層１３の上方にフォトレジスト１５を塗布した後の概略図である。
ステップＳ３０５では、塗布されたフォトレジスト１５を介して活性層にイオン注入する。
例えば、フォトレジストの厚みが異なると、イオン注入に対する透過率が異なるため、フォトレジスト１５においてイオンを注入する必要がある領域によって、異なる厚みのフォトレジスト１５を活性層上に塗布すればよい。当然ながら、同じ厚みのフォトレジスト１５を塗布した後、フォトレジスト１５を一部露光し、一部露光した後、フォトレジスト１５の露光された部分はイオンが透過できる厚みを有し、残りの露光されない部分は、イオンが透過できない厚みを有しているので、イオンボンバードメントによって下の活性層を破壊することが避けられる。
例えば、フォトレジストの厚みが異なると、イオン注入に対する透過率が異なるため、フォトレジスト１５においてイオンを注入する必要がある領域によって、異なる厚みのフォトレジスト１５を活性層上に塗布すればよい。当然ながら、同じ厚みのフォトレジスト１５を塗布した後、フォトレジスト１５を一部露光し、一部露光した後、フォトレジスト１５の露光された部分はイオンが透過できる厚みを有し、残りの露光されない部分は、イオンが透過できない厚みを有しているので、イオンボンバードメントによって下の活性層を破壊することが避けられる。
イオン注入が完了した後、フォトレジスト１５を剥離することが好ましい。イオン注入するとき、フォトレジスト１５は、ダメージされて活性層の特性が影響されても、剥離された後、活性層の特性に影響しないようになる。塗布されたフォトレジスト材料は、感光性を有するだけでなく、半導体デバイスの特性に影響しないなら、剥離しなくてもよい。
本発明の実施例１に係る活性層のイオン注入方法は、活性層の上方にフォトレジストを塗布してイオン注入することによって、活性層がイオン注入によってダメージされないようになり、アレイ基板におけるゲート絶縁層によってイオン注入することが避けられ、アレイ基板の特性が向上される。
本発明の実施例２は、実施例１に係る活性層のイオン注入方法によって、ＴＦＴ活性層にイオンを注入する方法を提供する。
例えば、低温ポリシリコンＴＦＴアレイ基板を製造する過程に、ＴＦＴの特性を向上するように、活性層の、ＴＦＴのチャンネル領域に対応する部分のみにイオンを注入する必要があるため、本発明の実施例では、活性層の、薄膜トランジスタＴＦＴのチャンネル領域に対応する第１の領域にイオンを注入すればよい。以下、活性層の、薄膜トランジスタＴＦＴのチャンネル領域に対応する第１の領域にイオンを注入する方法を詳しく説明する。
本発明の実施例に係るＴＦＴ活性層のイオン注入方法によって、低温ポリシリコンＴＦＴのアレイ基板の製造工程を行う。活性層のパターンを形成する前の工程は、従来の製造工程を用いてもよい。即ち、まず、ガラス基板に１層のバッファ層を堆積し、そして、バッファ層に１層のアモルファスシリコンを堆積し、脱水素工程及びＬＴＰＳ低温結晶化等の工程によってポリシリコン層を得る。結晶化した後、活性層のパターンのマスクによって活性層のパターンの露光、現像、エッチング、剥離等の工程をして、活性層パターンを形成する。本発明の実施例は、後続の従来技術と異なる製造工程のみを詳しく説明する。
本発明の実施例では、活性層においてＴＦＴのチャンネル領域に対応する第１の領域にイオンを注入し、活性層及びゲート絶縁層をダメージしないように、実施例１の方法によって、活性層の上方にフォトレジスト１５を塗布する。フォトレジスト１５の厚みが異なると、対応するイオンの透過率が異なるため、チャンネル領域に対応する第１の領域内のみにイオンを注入するように、該第１の領域に対応する部分にイオンが透過できる厚みがあるフォトレジスト１５を塗布し、他の領域にイオンが透過できない厚みがあるフォトレジスト１５を塗布する。
本発明の実施例では、フォトレジスト１５を塗布する時、同一層を異なる厚みに塗布することは、工程が複雑で、且つ制御しがたいため、まず、イオンが透過できない厚みに塗布し、そして、露光、現像処理によって、フォトレジスト１５を一部露光して、フォトレジスト完全保留領域及びフォトレジスト半保留領域を形成することが好ましい。その中では、フォトレジスト完全保留領域は、薄膜トランジスタＴＦＴ的ソース・ドレイン電極の領域に対応し、且つ厚みがイオン注入が透過できない厚みであり、フォトレジスト半保留領域は、ＴＦＴのチャンネル領域に対応し、且つ厚みがイオン注入が透過できる厚みである。
本発明の実施例では、フォトレジスト１５の一部露光を実現するように、以下の形態によってフォトレジストを露光してもよい。
本発明の実施例では、露光量が異なると、フォトレジスト１５が異なるように露光されるため、露光量を調整することによって、フォトレジスト１５の、ＴＦＴのチャンネル領域に対応する部分を露光するように制御し、フォトレジストの半保留領域を形成することが好ましい。
本発明の実施例では、半透過型マスク（ＨＴＭ）によってフォトレジスト１５を露光することが好ましい。ＨＴＭマスクは、光を透過する強度が領域によって異なるため、フォトレジストを選択的に露光、現像する。図４Ａは、ＨＴＭマスク４１によってフォトレジスト１５を露光処理する過程を示す。ＨＴＭマスク４１は、不透明領域４１１及び半透明領域４１２を備える。図に示されるのが露光後のフォトレジストであり、フォトレジスト半保留領域１５１がＨＴＭマスク４１の半透明領域４１２に対応し、フォトレジスト完全保留領域１５２がＨＴＭマスク４１の不透明領域４１１に対応する。フォトレジスト半保留領域１５１は、活性層１３の、ＴＦＴのチャンネル領域に対応する第１の領域１３１に対応し、フォトレジスト完全保留領域１５２は、活性層１３の、ＴＦＴソース・ドレイン電極に対応する第２の領域１３２に対応する。
グレートーンマスク（ＧＴＭマスク）は、グレーチング効果によって、マスクを領域によって光を透過する強度が異なるようにして、フォトレジストを選択的に露光、現像することが好ましい。ＧＴＭマスクも半透明領域及び不透明領域を有するため、本発明の実施例では、グレートーンマスクによって、前記フォトレジスト１５を露光処理し、グレートーンマスクは、半透明領域がフォトレジスト半保留領域に対応し、不透明領域がフォトレジスト完全保留領域に対応すればよい。
本発明の実施例において、上述したＨＴＭマスク又はＧＴＭマスクによってフォトレジスト１５を一部露光する方法は、一回の露光現像で、厚みが異なるフォトレジストを形成することができ、製造工程が簡単化される。
本発明の実施例では、図４Ｂに示すように、フォトレジストを露光するとき、ＴＦＴのソース・ドレイン電極のパターンを形成するＴＦＴのソース・ドレイン電極のマスク４２によって、前記フォトレジスト１５を露光することがさらに好ましい。このＴＦＴのソース・ドレイン電極のマスク４２はパターン領域４２１及び露光領域４２２を備える。ＴＦＴのソース・ドレイン電極のマスク４２がチャンネル領域の露光領域４２２においてパターンを有していないため、この露光領域４２２が前記フォトレジストの半保留領域１５１（それとともに、活性層の第１の領域１３１に対応する）に対応する。露光量を制御することによって、チャンネル領域に対応するフォトレジスト１５が一部露光され、最終的にフォトレジスト半保留領域１５１が形成される。それと同じように、前記ＴＦＴのソース・ドレイン電極が対応する活性層の第２の領域１３２に、イオン注入をする必要がないため、ＴＦＴのソース・ドレイン電極のマスク４２のパターン領域４２１は、フォトレジスト完全保留領域１５２に対応する。
本発明の実施例では、直接にＴＦＴのソース・ドレイン電極のマスクでフォトレジストを露光することによって、アレイ基板を製造する時、マスクの数を増やすことがなくなり、製造工程が簡単化される。
上述したフォトレジストを一部露光した後、図４Ｃに示すように、イオン注入をするとき、イオンがフォトレジスト半保留領域のみを透過して、活性層においてＴＦＴのチャンネル領域に対応する第１の領域に入るが、フォトレジスト完全保留領域の厚みがイオンが透過できない厚みであるため、フォトレジスト完全保留領域を介して注入されるイオンは活性層の第２の領域に到達できない。
ＴＦＴの活性層にイオンを注入する過程に、ＴＦＴのチャンネル領域に対応する活性層の第１の領域１３１のみにイオン注入すればよく、ソース・ドレイン電極に対応する活性層の第２の領域１３２にイオン注入をする必要がない。しかし、イオン注入の過程に、製造工程の精度が低いため、ソース・ドレイン電極領域に対応する活性層の第２の領域１３２に一部のイオンが注入される可能性があるため、本発明の実施例では、ＴＦＴの特性を向上するように、ソース・ドレイン電極領域に対応する活性層の第２の領域１３２にイオンを逆方向で高濃度にドープしてもよい。
上述したイオン注入が完了した後、フォトレジスト１５を剥離してもよい。これによって、フォトレジスト１５がイオンにダメージされ活性層の特性が影響されたとしても、剥離された後、活性層の特性が影響されないようになる。イオン注入が完了したため、後続のアレイ基板を製造する過程に、ゲート絶縁層を堆積した後、ゲート金属層を直接に堆積してもよい。後続のアレイ基板の製造工程は、従来のＬＴＰＳ工程を用いてもよく、最終的に図１に示すＬＴＰＳＴＦＴ構造を形成する。
本発明の実施例に係る低温ポリシリコンＴＦＴアレイ基板の製造方法は、塗布されたフォトレジストを活性層の保護層として、活性層の、ＴＦＴのチャンネル領域に対応する第１の領域にイオンを注入する。イオン注入が完了した後、フォトレジストを剥離してからゲート絶縁層を堆積してもよい。これによって、活性層にイオンを注入するとき、活性層及びゲート絶縁層の薄膜構造が破壊されなくなる。さらに、ＴＦＴソース・ドレイン電極のマスクによってフォトレジストを一部露光することで、マスクを追加せずにフォトレジストを露光し、製造工程がさらに簡単化される。
以上は、本発明の例示的な実施例だけであり、本発明の保護範囲を限定するものではない。本発明の保護範囲は、特許請求の範囲に基づく。
Ｐ１１ ガラス基板
Ｐ１２ バッファ層
Ｐ１３ 活性層
Ｐ１４ ゲート絶縁層
１１ 基板
１２ バッファ層
１３ 活性層
１４ ゲート絶縁層
１５ フォトレジスト
４１ ＨＴＭマスク
４２ マスク
１３１ 第１の領域
１３２ 第２の領域
１５１ フォトレジスト半保留領域
１５２ フォトレジスト完全保留領域
４１１ 不透明領域
４１２ 半透明領域
４２１ パターン領域
４２２ 露光領域
Ｐ１２ バッファ層
Ｐ１３ 活性層
Ｐ１４ ゲート絶縁層
１１ 基板
１２ バッファ層
１３ 活性層
１４ ゲート絶縁層
１５ フォトレジスト
４１ ＨＴＭマスク
４２ マスク
１３１ 第１の領域
１３２ 第２の領域
１５１ フォトレジスト半保留領域
１５２ フォトレジスト完全保留領域
４１１ 不透明領域
４１２ 半透明領域
４２１ パターン領域
４２２ 露光領域
Claims (9)
- 活性層のイオン注入方法であって、
活性層にフォトレジストを塗布するステップと、
前記フォトレジストを介して前記活性層にイオンを注入するステップと、を備えることを特徴とする活性層のイオン注入方法。 - 前記フォトレジストを介して前記活性層にイオンを注入するステップの後は、
前記フォトレジストを剥離するステップをさらに備えることを特徴とする請求項１に記載の活性層のイオン注入方法。 - 薄膜トランジスタの活性層のイオン注入方法であって、
活性層にフォトレジストを塗布するステップと、
前記フォトレジストを介してＴＦＴのチャンネル領域に対応する前記活性層の第１の領域にイオンを注入するステップと、を備えることを特徴とする薄膜トランジスタの活性層のイオン注入方法。 - 前記ＴＦＴのチャンネル領域に対応する前記活性層の第１の領域にイオンを注入するステップは、
前記活性層の上方に塗布された前記フォトレジストを露光・現像して、現像後に、フォトレジスト完全保留領域及びフォトレジスト半保留領域を形成し、前記フォトレジスト半保留領域を介して前記活性層の第１の領域にイオンを注入するステップを備え、
前記フォトレジスト完全保留領域は、ＴＦＴのソース・ドレイン電極の領域に対応し、且つ厚みが前記イオンが透過できないように設けられ、
前記フォトレジスト半保留領域は、前記ＴＦＴのチャンネル領域に対応し、且つ厚みが前記イオンが透過できるように設けられることを特徴とする請求項３に記載の薄膜トランジスタの活性層のイオン注入方法。 - 前記活性層の上方に塗布される前記フォトレジストを露光するステップは、
半透過型マスクによって前記フォトレジストを露光するステップを備え、
前記半透過型マスクは、半透明領域が前記フォトレジスト半保留領域に対応し、不透明領域が前記フォトレジスト完全保留領域に対応することを特徴とする請求項４に記載の薄膜トランジスタの活性層のイオン注入方法。 - 前記活性層の上方に塗布される前記フォトレジストを露光するステップは、
グレートーンマスクによって前記フォトレジストを露光するステップを備え、
前記グレートーンマスクは、半透明領域が前記フォトレジスト半保留領域に対応し、不透明領域が前記フォトレジスト完全保留領域に対応することを特徴とする請求項４に記載の薄膜トランジスタの活性層のイオン注入方法。 - 前記活性層の上方に塗布される前記フォトレジストを露光するステップは、
前記ＴＦＴのソース・ドレイン電極のパターンを形成する前記ＴＦＴのソース・ドレイン電極のマスクによって、前記フォトレジストを露光するステップを備え、
前記ＴＦＴのソース・ドレイン電極のマスクは、露光領域が前記フォトレジスト半保留領域に対応し、パターン領域が前記フォトレジスト完全保留領域に対応することを特徴とする請求項４に記載の薄膜トランジスタの活性層のイオン注入方法。 - イオンが前記ＴＦＴのソース・ドレイン電極領域に対応する前記活性層第の２の領域に注入される時、
前記ソース・ドレイン電極領域に対応する前記活性層の第２の領域にイオンを逆方向で高濃度ドープするステップを備えることを特徴とする請求項３〜７のいずれか１項に記載の薄膜トランジスタの活性層のイオン注入方法。 - イオン注入が完了した後、
前記フォトレジストを剥離するステップを備えることを特徴とする請求項３〜７のいずれか１項に記載の薄膜トランジスタの活性層のイオン注入方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210371558.1 | 2012-09-28 | ||
| CN201210371558.1A CN102881571B (zh) | 2012-09-28 | 2012-09-28 | 有源层离子注入方法及薄膜晶体管有源层离子注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014072523A true JP2014072523A (ja) | 2014-04-21 |
| JP6227340B2 JP6227340B2 (ja) | 2017-11-08 |
Family
ID=47482856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013189213A Active JP6227340B2 (ja) | 2012-09-28 | 2013-09-12 | 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9230811B2 (ja) |
| EP (1) | EP2713385B1 (ja) |
| JP (1) | JP6227340B2 (ja) |
| KR (1) | KR20140042697A (ja) |
| CN (1) | CN102881571B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170100503A (ko) * | 2014-02-25 | 2017-09-04 | 엘지디스플레이 주식회사 | 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102944975B (zh) * | 2012-10-26 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种掩膜板及其制造方法，阵列基板的制造方法 |
| CN103700632B (zh) * | 2013-12-26 | 2016-04-06 | 京东方科技集团股份有限公司 | Cmos晶体管及其制作方法、显示面板和显示装置 |
| US9490276B2 (en) * | 2014-02-25 | 2016-11-08 | Lg Display Co., Ltd. | Display backplane and method of fabricating the same |
| US9449994B2 (en) | 2014-02-25 | 2016-09-20 | Lg Display Co., Ltd. | Display backplane having multiple types of thin-film-transistors |
| US9489882B2 (en) | 2014-02-25 | 2016-11-08 | Lg Display Co., Ltd. | Display having selective portions driven with adjustable refresh rate and method of driving the same |
| CN104018215A (zh) * | 2014-06-12 | 2014-09-03 | 中山大学 | 一种选择区域外延生长界面保护方法 |
| KR102216678B1 (ko) | 2014-07-14 | 2021-02-18 | 삼성디스플레이 주식회사 | 박막트랜지스터 제조방법 |
| CN104485278A (zh) * | 2014-12-12 | 2015-04-01 | 深圳市华星光电技术有限公司 | 一种阵列基板的掺杂方法和掺杂设备 |
| CN107112330B (zh) * | 2014-12-31 | 2020-12-18 | 乐金显示有限公司 | 具有多种类型的薄膜晶体管的显示器背板 |
| KR20240023203A (ko) * | 2014-12-31 | 2024-02-20 | 엘지디스플레이 주식회사 | 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인 |
| CN110870954B (zh) * | 2018-09-04 | 2023-11-03 | 上海博泰悦臻网络技术服务有限公司 | 破窗装置及破窗方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481316A (en) * | 1987-09-24 | 1989-03-27 | Shimadzu Corp | Ion implantation |
| JPH08250446A (ja) * | 1995-02-16 | 1996-09-27 | Samsung Electron Co Ltd | グレートーンマスク、これを用いたパターンの形成方法およびイオン注入方法 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2004014622A (ja) * | 2002-06-04 | 2004-01-15 | Nec Lcd Technologies Ltd | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
| JP2004200651A (ja) * | 2002-12-17 | 2004-07-15 | Ind Technol Res Inst | トップゲート型薄膜トランジスタの形成方法 |
| JP2004343034A (ja) * | 2003-05-15 | 2004-12-02 | Au Optronics Corp | 半導体装置のｌｄｄを形成する方法 |
| JP2006054424A (ja) * | 2004-07-12 | 2006-02-23 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
| JP2007013055A (ja) * | 2005-07-04 | 2007-01-18 | Sharp Corp | トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法 |
| JP2009109610A (ja) * | 2007-10-29 | 2009-05-21 | Seiko Epson Corp | 露光用マスク、及び薄膜トランジスタの製造方法 |
| JP2010177668A (ja) * | 2009-01-30 | 2010-08-12 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
| JP2010212670A (ja) * | 2009-02-13 | 2010-09-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6716768B2 (en) * | 2000-02-15 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin-film transistor, and liquid-crystal display |
| JP3522216B2 (ja) | 2000-12-19 | 2004-04-26 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 |
| JP2003224137A (ja) | 2002-01-30 | 2003-08-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| KR100891997B1 (ko) * | 2002-11-20 | 2009-04-07 | 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 액정표시장치의 제조방법 |
| KR101021715B1 (ko) * | 2004-03-06 | 2011-03-15 | 엘지디스플레이 주식회사 | 스토리지 도핑공정을 개선한 액정표시소자의 제조방법 |
| KR100611759B1 (ko) * | 2004-06-22 | 2006-08-10 | 삼성에스디아이 주식회사 | Ｃｍｏｓ 박막트랜지스터 및 그의 제조 방법 |
| CN100470736C (zh) * | 2004-07-12 | 2009-03-18 | 精工爱普生株式会社 | 半导体装置、半导体装置的制造方法及电光学装置 |
| CN100401484C (zh) * | 2004-12-01 | 2008-07-09 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
| CN101060126A (zh) * | 2007-03-27 | 2007-10-24 | 友达光电股份有限公司 | 薄膜晶体管与像素结构及其制造方法 |
| JP5178209B2 (ja) | 2008-01-16 | 2013-04-10 | 岩手東芝エレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN102023433B (zh) * | 2009-09-18 | 2012-02-29 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102479680A (zh) * | 2010-11-29 | 2012-05-30 | 中国科学院微电子研究所 | 半导体器件的制造方法 |
| JP6004635B2 (ja) | 2011-02-01 | 2016-10-12 | キヤノン株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-09-28 CN CN201210371558.1A patent/CN102881571B/zh active Active
-
2013
- 2013-08-28 US US14/011,985 patent/US9230811B2/en active Active
- 2013-08-29 EP EP13182241.3A patent/EP2713385B1/en active Active
- 2013-09-12 JP JP2013189213A patent/JP6227340B2/ja active Active
- 2013-09-25 KR KR1020130114131A patent/KR20140042697A/ko not_active Application Discontinuation
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6481316A (en) * | 1987-09-24 | 1989-03-27 | Shimadzu Corp | Ion implantation |
| JPH08250446A (ja) * | 1995-02-16 | 1996-09-27 | Samsung Electron Co Ltd | グレートーンマスク、これを用いたパターンの形成方法およびイオン注入方法 |
| JPH11307780A (ja) * | 1998-04-27 | 1999-11-05 | Nec Kagoshima Ltd | 薄膜トランジスタの製造方法 |
| JP2004014622A (ja) * | 2002-06-04 | 2004-01-15 | Nec Lcd Technologies Ltd | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 |
| JP2004200651A (ja) * | 2002-12-17 | 2004-07-15 | Ind Technol Res Inst | トップゲート型薄膜トランジスタの形成方法 |
| JP2004343034A (ja) * | 2003-05-15 | 2004-12-02 | Au Optronics Corp | 半導体装置のｌｄｄを形成する方法 |
| JP2006054424A (ja) * | 2004-07-12 | 2006-02-23 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、並びに電気光学装置 |
| JP2007013055A (ja) * | 2005-07-04 | 2007-01-18 | Sharp Corp | トランジスタ製造用マスクおよびこれを用いてトランジスタを製造する方法 |
| JP2009109610A (ja) * | 2007-10-29 | 2009-05-21 | Seiko Epson Corp | 露光用マスク、及び薄膜トランジスタの製造方法 |
| JP2010177668A (ja) * | 2009-01-30 | 2010-08-12 | Samsung Mobile Display Co Ltd | 平板表示装置及びその製造方法 |
| JP2010212670A (ja) * | 2009-02-13 | 2010-09-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170100503A (ko) * | 2014-02-25 | 2017-09-04 | 엘지디스플레이 주식회사 | 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인 |
| KR102402602B1 (ko) * | 2014-02-25 | 2022-05-25 | 엘지디스플레이 주식회사 | 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102881571A (zh) | 2013-01-16 |
| KR20140042697A (ko) | 2014-04-07 |
| CN102881571B (zh) | 2014-11-26 |
| EP2713385B1 (en) | 2015-08-26 |
| US20140094002A1 (en) | 2014-04-03 |
| JP6227340B2 (ja) | 2017-11-08 |
| US9230811B2 (en) | 2016-01-05 |
| EP2713385A1 (en) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6227340B2 (ja) | 活性層のイオン注入方法及び薄膜トランジスタの活性層のイオン注入方法 | |
| US9964854B2 (en) | Doping method for array substrate and manufacturing equipment of the same | |
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| CN106206456B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN107086181B (zh) | 薄膜晶体管及其制作方法、阵列基板和显示器 | |
| WO2016090694A1 (zh) | 一种阵列基板的掺杂方法和掺杂设备 | |
| WO2016019602A1 (zh) | 高解析度amoled背板制造方法 | |
| US20140206139A1 (en) | Methods for fabricating a thin film transistor and an array substrate | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| US10340365B2 (en) | Method of manufacturing a thin film transistor | |
| US6699738B2 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
| WO2016145726A1 (zh) | 一种低温多晶硅薄膜晶体管阵列基板的制作方法 | |
| US11569275B2 (en) | Array substrate, method for preparing the same, and display device | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| WO2020073547A1 (zh) | 薄膜晶体管及其制造方法 | |
| CN107195689A (zh) | 一种薄膜晶体管及其制作方法、oled显示面板 | |
| US20190019893A1 (en) | Array substrate, manufacturing method, and lcd panel | |
| JP2015204351A (ja) | 感光膜の設置方法、半導体装置の製造方法、電気光学装置および電子機器 | |
| KR20170028429A (ko) | 공면형 산화물 반도체 tft 기판의 제작방법 | |
| US10411047B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN109300849B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制造方法 | |
| KR100548780B1 (ko) | 패턴형성방법 및 이를 이용한 전기소자 제조방법 | |
| KR20030053570A (ko) | 박막 트랜지스터의 제조 방법 | |
| CN111968945A (zh) | 一种bce结构tft的制作方法及结构 | |
| KR100707023B1 (ko) | 액정표시장치 제조시의 식각정지막 자기정렬방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170904 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6227340 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |