JP5178209B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5178209B2
JP5178209B2 JP2008006992A JP2008006992A JP5178209B2 JP 5178209 B2 JP5178209 B2 JP 5178209B2 JP 2008006992 A JP2008006992 A JP 2008006992A JP 2008006992 A JP2008006992 A JP 2008006992A JP 5178209 B2 JP5178209 B2 JP 5178209B2
Authority
JP
Japan
Prior art keywords
mask
transfer
charge
forming
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008006992A
Other languages
English (en)
Other versions
JP2009170653A (ja
Inventor
弘一 関根
修 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008006992A priority Critical patent/JP5178209B2/ja
Priority to TW097149078A priority patent/TWI397950B/zh
Priority to US12/352,799 priority patent/US7838344B2/en
Publication of JP2009170653A publication Critical patent/JP2009170653A/ja
Application granted granted Critical
Publication of JP5178209B2 publication Critical patent/JP5178209B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652Through-implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816Output structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866Surface Channel CCD
    • H01L29/76875Two-Phase CCD

Description

本発明は、半導体装置の製造方法に関するものであり、特に、電荷の転送方向に沿った濃度勾配を有する不純物領域が形成されたCCD装置の製造方法に関するものである。
従来のCCD装置は、半導体基板に電荷が転送される領域である埋め込みチャネルが形成され、この上部には、電荷の転送方向に対して垂直方向に、複数の転送電極が互いに平行に配置されていた。また、各転送電極下の埋め込みチャネルには、電荷の転送方向に向かってポテンシャルが深くなるような濃度勾配を有する不純物領域が形成されていた。従って、電荷は常にポテンシャルが深い領域に局在することになり、これによって高速かつ効率のよい電荷の転送を実現していた。
このような濃度勾配を有する不純物領域の製造方法に関して、次の方法が知られていた。すなわち、レジスト膜をリフロー処理によって軟化させ、表面張力を利用してレジスト膜の端部が勾配を有するように加工されたマスクを用い、このマスクの勾配を介して不純物を半導体基板に注入するものである。これによって、1回の不純物注入で不純物の濃度に勾配を設けていた(特許文献1)。
しかし、上記のCCD装置の製造方法には、次のような問題があった。
すなわち、リフロー処理は表面張力を利用しているため、これによって形成されるレジスト膜の勾配形状は、必ず上に凸の形状であった。さらに、勾配を設けることができるのはレジスト膜の端部のみであるため、長距離にわたって勾配を有するレジスト膜を形成することができず、結果として長距離にわたって濃度勾配を有する不純物領域を形成することができなかった。このように、上記の製造方法においては、形成されるレジスト膜の構造に制限され、自由な濃度プロファイルを有する不純物領域を形成することができなかった。
特開平5−267206号公報
本発明の課題は、自由な濃度プロファイルの形状を有する不純物領域を形成することができる半導体装置の製造方法を提供することにある。
本発明による半導体装置の製造方法は、半導体基板に埋め込みチャネルを形成する工程と、前記埋め込みチャネルの上部に酸化膜を介してレジスト層を一様に形成する工程と、電荷の転送方向に沿って光の透過率が連続的に変化する複数の透過領域が電荷の転送方向に沿って列状に配列されたグレーティングマスクを用いて前記レジスト層を露光する工程と、露光された前記レジスト層を現像することにより、電荷の転送方向に沿って膜厚が連続的に変化する複数の領域が電荷の転送方向に沿って列状に配列されたレジストマスクを形成する工程と、前記レジストマスクを介して前記埋め込みチャネルにイオンを注入することにより、それぞれが電荷の転送方向に沿って連続的に変化する不純物濃度を有し、電荷の転送方向に沿って列状に配列された複数の第1の不純物領域を形成する工程と、前記レジストマスクを除去後、前記複数の第1の不純物領域上の所定の位置にそれぞれ、酸化膜を介して転送電極を形成する工程と、を具備することを特徴とするものである。
本発明によれば、自由な濃度プロファイルの形状を有する不純物領域を形成することができる半導体装置の製造方法を提供することができる。
以下に、本発明によって製造される半導体装置及びその製造方法の実施形態を図1〜図15を用いて詳細に説明する。
(第1の実施形態)
図1は、第1の実施形態に係るCCD装置を示し、同図(a)はこのCCD装置を示す上面図であり、同図(b)は、同図(a)の破線A−A’構造断面図である。
図1に示すように、第1の実施形態に係るCCD装置は、p型の半導体基板11にn型の埋め込みチャネル12が形成されている。さらに埋め込みチャネル12内には複数のn+型の不純物領域13が形成されている。これらの不純物領域13は、それぞれが電荷の転送方向に向かって濃度が濃くなるような濃度勾配を有しており、不純物領域13の最も濃度が濃い箇所と、これに隣接する不純物領域13のうち、最も濃度が薄い箇所とは互いに接合されている。このように形成された不純物領域13の最も濃度が濃い箇所を含む一部の上には、それぞれ酸化膜14を介して転送電極15が配置されている。これら複数の転送電極15は、電荷の転送方向に対して垂直かつ、互いに平行に配置されている。
次に、実施形態1に係るCCD装置の動作について、図2を用いて説明する。図2は、第1の実施形態に係るCCD装置に形成されるポテンシャルを示し、同図(a)は、φ1に接続される転送電極15に負の電圧を供給するクロックパルス、φ2に接続される転送電極15に正の電圧を供給するクロックパルスが印加された場合のポテンシャルのプロファイルを示し、同図(b)は、φ1に接続される転送電極15に正の電圧を供給するクロックパルス、φ2に接続される転送電極15に負の電圧を供給するクロックパルスが印加された場合のポテンシャルのプロファイルを示す。なお、これらの図において、点線はクロックパルスを印加する前のポテンシャルプロファイル、実線はクロックパルスを印加したときのポテンシャルプロファイルを示している。
まず図2(a)に示すように、φ1に接続される転送電極15に負の電圧を有するクロックパルス、φ2に接続される転送電極15に正の電圧を有するクロックパルスが印加されたとき、φ1に接続される転送電極15下のポテンシャル浅く形成され、φ2に接続される転送電極15下のポテンシャルは深く形成される。このとき、φ2に接続される転送電極15下にポテンシャルの井戸が形成されるため、電荷16はφ2に接続される転送電極15下に形成された不純物領域13に局在することになる。
この状態で図2(b)に示すように、φ1に接続される転送電極15に正の電圧を供給するクロックパルス、φ2に接続される転送電極15に負の電圧を供給するクロックパルスが印加されたとき、φ1に接続される転送電極15下のポテンシャルは浅く形成され、φ2に接続される転送電極15下のポテンシャルは深く形成される。このとき、φ1に接続される転送電極15下にポテンシャルの井戸が形成されるため、φ2に接続される転送電極15下に形成された不純物領域13に局在していた電荷16は、φ1に接続される転送電極15下に形成された不純物領域13に転送される。ここで転送される電荷16は、常にポテンシャルの深い領域に局在するため、高速かつ高効率に電荷16を転送することが可能となる。以上の動作を繰り返すことで、電荷16は転送される。
次に、図1に示す第1の実施形態に係るCCD装置の製造方法について、図3〜図9を用いて詳細に説明する。図6及び図8を除く図3〜図9はいずれも、図1(a)の破線A−A’に沿った構造断面図を示している。
はじめに、図3に示すように、n型の埋め込みチャネル12が形成された半導体基板11上に、酸化膜14を形成する。
続いて、図4に示すように、不純物領域13を形成するためのマスクとなるレジスト層17を、酸化膜14上に一様に形成する。
続いて、図5に示すように、電荷16の転送方向に向かって除々に光の透過率が高くなるようにドットが形成されたグレーティングマスク18を用いてレジスト層17を露光する。このグレーティングマスク18を用いたときの光19の透過率とドットの密度の関係を図6に示す。図6に示すように、ドットが密になる箇所ほどマスクの透過率は低くなるため、レジスト層17の露光量は少なくなる。
続いて、図7に示すように、露光されたレジスト層17を現像する。ここで、レジスト層17に対する露光量と現像時のレジスト層17の残膜厚の関係を図8に示す。図8に示すように、レジスト層17に対する露光量が多くなるほど現像後のレジスト層17の残膜厚は薄くなる。このため、グレーティングマスク18が有するドットの密度の変化に応じた勾配を有するレジストマスク17’を形成することができる。
続いて、図9に示すように、勾配を有するレジストマスク17’を介してn型のイオン20を埋め込みチャネル12に注入する。このとき、レジストマスク17’の膜厚が厚い箇所ほどイオン20が注入される量は少なくなるため、1回のイオン注入で、レジストマスク17’の勾配と同じ濃度勾配を有する不純物領域13を形成することができる。
最後に、勾配を有するレジストマスク17’を除去後、転送電極15を所定の位置に配置することで、図1に示すようなCCD装置を製造することができる。
以上のように、本実施形態におけるCCD装置の製造方法によれば、グレーティングマスク18が有するドットの密度の変化に応じた勾配を有するレジストマスク17’を形成し、このレジストマスク17’を介してイオン20の注入を行うことで、転送電極15の下に長い勾配を有する不純物領域13を形成することができる。このような不純物領域13を形成することによって、長い電極幅の転送電極15を形成すること及び、転送電極15の配置間隔を長く形成することが可能となる。従って、電荷16の転送長が長い場合であっても、高速かつ高効率な電荷16の転送に必要な転送電極15の数を減らすことが可能であり、これらの転送電極15にクロックパルスを供給するクロックドライバの消費電力を小さくすることが可能である。
なお、本実施形態においては、不純物領域13をn型の不純物領域としたため、電荷16の転送方向に対して光の透過率が高く変化するグレーティングマスク18を用いた。しかし、不純物領域13をp型の不純物領域とする場合には、電荷16の転送方向に向かって光の透過率が低く変化するグレーティングマスクを用いてレジスト層17を露光・現像したものを用いてイオン注入を行えば、電荷16の転送方向に向かって深くなるポテンシャルを形成することができる。
以上に示した第1の実施形態に係るCCD装置は、例えばCCDイメージセンサの様々な箇所に用いることができる。図10に、第1の実施形態に係るCCD装置を用いたCCDイメージセンサの上面図を示す。図10に示すCCDイメージセンサは、半導体基板11に埋め込み形成され、受光した光を電荷に変換する複数の光電変換素子101と、これらの光電変換素子101で生成された電荷を読み出す複数の読み出しゲート102と、それぞれの読み出しゲート102で読み込まれた電荷を転送するための転送路である埋め込みチャネル103と、を具備している。さらに埋め込みチャネル103は、それぞれの読み出しゲート102に読み込まれた電荷を転送する複数の垂直転送チャネル103−1と、これら垂直転送チャネル103−1によって転送された電荷を、出力回路104に転送する水平転送チャネル103−2からなる。
このようなCCDイメージセンサは、複数の読み出しゲート102上に配置された読み出しゲート電極105にパルスを印加することで、各光電変素子101で生成された電荷16を、それぞれに接続された読み出しゲート102に読み込む。読み込まれた電荷16は、それぞれの読み出しゲート102に接続された垂直転送チャネル103−1上に配置された垂直転送電極106−1にパルスを印加することで、垂直転送チャネル103−1内を移動し、水平転送チャネル103−2に転送される。水平転送チャネル103−2に転送された電荷は、この上部に配置される複数の水平転送電極106−2にパルスを印加することで、水平転送チャネル103−2内を移動し、出力回路104に転送される。
このようなCCDイメージセンサにおいて、第1の実施形態に係るCCD装置は、垂直転送部及び水平転送部に用いることができる。図11は、図10の破線A-A’に沿った垂直転送部の構造断面図を示し、図12は、図10の破線B-B’に沿った水平転送部の構造断面図を示す。
図11及び図12に示すように、垂直転送チャネル103−1や水平転送チャネル103−2に、第1の実施形態に係るCCD装置を用いることで、低消費電力で、高速かつ高効率に電荷を転送することが可能になる。また、高効率に電荷を転送することが可能であるため、従来のように、電荷の転送方向に向かって転送チャネル103のチャネル幅を広げることで飽和電荷量を高くする必要はなく、直線状に転送チャネル103を形成することが可能となる。よって、転送チャネル103の設計が容易になる。さらに、図10に示すように、電荷の転送路長に差がある場合であっても、転送路長が長い箇所ほど急な濃度勾配を有する不純物領域13を形成することで、電荷を高速に転送させることが可能であるため、電荷の転送時間の違いによる遅延を防止することも可能である。
(第2の実施形態)
図13は、第2の実施形態に係るCCD装置を示し、同図(a)はこのCCD装置を示す上面図であり、同図(b)は、同図(a)の破線A−A’構造断面図である。
図13に示す第2の実施形態に係るCCD装置は、p型の半導体基板21の表面にn型の埋め込みチャネル22が形成されている。さらに埋め込みチャネル22内には、電荷の転送方向に向かって濃度が濃くなるような勾配を持つ複数のn+型の第1の不純物領域23−1が形成されている。さらに、これらの第1の不純物領域23−1の間には、第1の不純物領域23−1と同じ濃度勾配である第2のn+型の不純物領域23−2が形成されており、これら第1の不純物領域23−1および第2の不純物領域23−2は互いに接合している。また、これら第1の不純物領域23−1および第2の不純物領域23−2上には酸化膜24が形成され、このうち、第1の不純物領域23−1上には酸化膜24を介して転送電極25が電荷の転送方向に対して垂直かつ、所定の間隔を有して平行に配置されている。
次に、第2の実施形態に係るCCD装置の動作について、図14を用いて説明する。本実施形態においては、第1の実施形態のようないわゆる2相駆動ではなく、1相の駆動クロックのみで動作する、いわゆる単相駆動である。図14は、第2の実施形態に係るCCD装置に形成されるポテンシャルを示し、同図(a)は、クロックパルスが転送電極に供給されていないときのポテンシャルプロファイルを示し、図14(b)は、正の電圧を供給するクロックパルスが印加された場合のポテンシャルプロファイルを示す。なお、これらの図において、点線は電圧を印加する前のポテンシャルプロファイル、実線は電圧を印加したときのポテンシャルプロファイルを示している。
まず図14(a)に示すように、クロックパルスが印加されないとき、転送電極25下に形成された第1の不純物領域23−1に局在していた電荷26は、転送電極25間に形成された第2の不純物領域23−2に転送される。この状態で図14(b)に示すように、φ1に正の電圧を供給するクロックパルスが印加されたとき、転送電極25下のポテンシャルは深く形成される。従って、第2の不純物領域23−2に局在していた電荷26は、第1の不純物領域23−1に呼び込まれるように転送される。このような第2の実施形態に係るCCD装置であっても、第1の実施形態と同様の効果を得ることが可能である。また、第2の実施形態においては単相駆動であるため、実施形態1と比べて、クロックパルスを供給するクロックドライバの簡略化及び、駆動タイミングの簡易化が可能である。
このような第2の実施形態に係るCCD装置の製造方法は、第1の実施形態とほぼ同様である。しかし、第2の実施形態に係るCCD装置の製造方法においては、転送電極25を形成後、この転送電極25をマスクとして用いてさらにイオン注入を行う工程をさらに有する。
以上に本実施の形態のCCD装置及びその製造方法を示したが、実施の形態はこれらに限るものではない。
例えば、上記の各実施形態においては、グレーティングマスク18の光の透過率が一定の割合で変化するものであり、これによって一定の勾配を有する(第1の)不純物領域13(23−1)を形成していた。しかし、ドットを有するグレーティングマスク18を用いて勾配を有するレジストマスク17´を形成する方法は、ドットの密度を自由に決定することで、レジストマスク17´を自由な形状に形成することが可能である。従って、上記の実施形態で示した不純物領域13(23−1)の形成方法によれば、1回のイオン注入で、自由な濃度プロファイルを有する不純物領域13(23−1)を形成することができる。例えば、図15に示すように、下に凸の濃度プロファイルを有する不純物領域31を形成することも可能である。このような不純物領域31を形成することで、下に凸のポテンシャルプロファイル32が形成されるため、ポテンシャルの深い領域が広く形成される。これによって、ポテンシャルが深い領域に局在できる電荷33は多くなるため、飽和電荷量を高くすることが可能となる。従って、チャネル幅を狭くすることも可能である。従って、CCD装置の小型化も可能となる。
また、本実施形態においては、ドットを有するグレーティングマスクを用いて勾配を有するレジストマスクを形成していたが、光の透過率に差異を有するグレーティングマスクであれば、どんなマスクであっても同様の効果を得ることが可能である。
また、上記に説明した実施形態においては埋め込みチャネル及び第1の不純物領域の導電型をn型、第2の不純物領域の導電型はp型であった。しかし、第1、第2の不純物領域の濃度プロファイルによって形成されるポテンシャルプロファイルが、電荷の転送方向に向かって深くなる勾配を有するようなポテンシャルプロファイルであれば、チャネル領域や不純物領域がどんな導電型であってもよい。ただし、これらの導電型の組み合わせによって形成されるポテンシャルプロファイルは変化するため、それぞれに適切なクロックパルスを各電極に供給する必要がある。
また、第1の実施形態においては、正負の互いに逆相のクロックパルスを、連続して配置される転送電極に対して交互に、同じタイミングで供給していたが、電圧の大小の異なる2種類のクロックパルスを同様に同じタイミングで供給してもよい。
また、本発明の実施形態においてはCCD装置の不純物領域を形成する方法について説明したが、本発明は、濃度勾配を有する不純物領域が形成された半導体装置全てにおいて適用可能である。例えば、上記に示した実施の形態において、3個の転送電極を有し、この3個の電極が順にドレイン電極、ゲート電極、ソース電極に対応したMOS型トランジスタを製造する場合においても適用可能である。すなわち、ゲート電極の下に形成されるチャネル不純物領域において、上述した製造方法と同様に、上述した濃度勾配と同様の不純物領域を形成することも可能である。なおこの場合、ドレイン電極、ソース電極の下にそれぞれ形成される不純物領域は、濃度勾配を有する不純物領域である必要はない。
第1の実施形態のCCD装置を示し、同図(a)はこの電荷転送素子を示す上面図であり、同図(b)は、同図(a)の破線A−A’構造断面図である。 第1の実施形態のCCD装置の動作を説明する説明図である。 第1の実施形態のCCD装置の製造方法を説明するための説明図である。 第1の実施形態のCCD装置の製造方法を説明するための説明図である。 第1の実施形態のCCD装置の製造で使用するグレーティングマスクを示す上面図及びこれを用いた露光を説明するための説明図である。 グレーティングマスクのドット密度とこのマスクの光の透過率の関係を説明する説明図である。 第1の実施形態のCCD装置の製造方法を説明するための説明図である。 光の透過率とレジスト残膜厚の関係を説明する説明図である。 第1の実施形態のCCD装置の製造方法を説明するための説明図である。 第1の実施形態のCCD装置を用いたCCDイメージセンサを示す上面図である。 図10の破線A-A’に沿った垂直転送チャネルの構造断面図である。 図10の破線B-B’に沿った水平転送チャネルの構造断面図である。 第2の実施形態のCCD装置を示し、同図(a)はこのCCD装置を示す上面図であり、同図(b)は、同図(a)の破線A−A’構造断面図である。 第2の実施形態のCCD装置の動作を説明する説明図である。 ポテンシャルプロファイルの形状を説明する説明図である。
符号の説明
11,21:p型半導体基板
12、22:埋め込みチャネル
13、23−1:(第1の)不純物領域
23−2:第2の不純物領域
14、24:酸化膜
15、25:転送電極
16、26:電荷
17:レジスト層
17’:レジストマスク
18:グレーティングマスク
19:光
20:不純物
31:下に凸の濃度プロファイルを有する不純物領域
32:下に凸のポテンシャルプロファイル
33:電荷
101:光電変換素子
102:読み出しゲート
103:埋め込みチャネル
103−1:垂直転送チャネル
103−2:水平転送チャネル
104:出力回路
105:読み出しゲート電極
106−1:垂直転送電極
106−2:垂直転送電極

Claims (4)

  1. 半導体基板に埋め込みチャネルを形成する工程と、
    前記埋め込みチャネルの上部に酸化膜を介してレジスト層を一様に形成する工程と、
    電荷の転送方向に沿って光の透過率が連続的に変化する複数の透過領域が電荷の転送方向に沿って列状に配列されたグレーティングマスクを用いて前記レジスト層を露光する工程と、
    露光された前記レジスト層を現像することにより、電荷の転送方向に沿って膜厚が連続的に変化する複数の領域が電荷の転送方向に沿って列状に配列されたレジストマスクを形成する工程と、
    前記レジストマスクを介して前記埋め込みチャネルにイオンを注入することにより、それぞれが電荷の転送方向に沿って連続的に変化する不純物濃度を有し、電荷の転送方向に沿って列状に配列された複数の第1の不純物領域を形成する工程と、
    前記レジストマスクを除去後、前記複数の第1の不純物領域上の所定の位置にそれぞれ、酸化膜を介して転送電極を形成する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 複数の前記転送電極を形成後、さらに、
    これらの転送電極をマスクとしてそれぞれの前記第1の不純物領域にイオンを注入することにより複数の第2の不純物領域を形成する工程、
    を具備することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記グレーティングマスクは、前記透過領域の光の透過率の変化をドットの密度で制御するマスクであることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記埋め込みチャネル前記第1の不純物領域、および前記第2の不純物領域の導電型はそれぞれn型であり、前記グレーティングマスクは、前記透過領域のドットの密度を制御することにより、電荷の転送方向に沿って光の透過率が高く変化するマスクであることを特徴とする請求項2に記載の半導体装置の製造方法。
JP2008006992A 2008-01-16 2008-01-16 半導体装置の製造方法 Expired - Fee Related JP5178209B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008006992A JP5178209B2 (ja) 2008-01-16 2008-01-16 半導体装置の製造方法
TW097149078A TWI397950B (zh) 2008-01-16 2008-12-16 半導體ccd裝置的製造方法
US12/352,799 US7838344B2 (en) 2008-01-16 2009-01-13 Method for manufacturing a charge coupled device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006992A JP5178209B2 (ja) 2008-01-16 2008-01-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009170653A JP2009170653A (ja) 2009-07-30
JP5178209B2 true JP5178209B2 (ja) 2013-04-10

Family

ID=40850998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006992A Expired - Fee Related JP5178209B2 (ja) 2008-01-16 2008-01-16 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7838344B2 (ja)
JP (1) JP5178209B2 (ja)
TW (1) TWI397950B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287656A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 固体撮像装置の製造方法
JP2011197553A (ja) 2010-03-23 2011-10-06 Toshiba Corp 露光用マスク、不純物層を有する半導体装置の製造方法および固体撮像装置
JP2012015283A (ja) * 2010-06-30 2012-01-19 Toshiba Corp 固体撮像装置の製造方法
JP5204184B2 (ja) 2010-09-17 2013-06-05 株式会社東芝 半導体装置の製造方法
JP2012069574A (ja) 2010-09-21 2012-04-05 Toshiba Corp 不純物層の形成方法、露光用マスクおよび固体撮像装置の製造方法
JP2013042074A (ja) * 2011-08-19 2013-02-28 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
CN102881571B (zh) 2012-09-28 2014-11-26 京东方科技集团股份有限公司 有源层离子注入方法及薄膜晶体管有源层离子注入方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4842633A (en) * 1987-08-25 1989-06-27 Matsushita Electric Industrial Co., Ltd. Method of manufacturing molds for molding optical glass elements and diffraction gratings
JPH04367237A (ja) * 1991-06-14 1992-12-18 Sony Corp Ccd固体撮像素子
JP3185339B2 (ja) * 1992-03-19 2001-07-09 ソニー株式会社 電荷結合素子の製造方法
JPH06151475A (ja) * 1992-11-16 1994-05-31 Matsushita Electron Corp 電荷転送装置及びその製造方法
JP3611613B2 (ja) * 1994-12-27 2005-01-19 Hoya株式会社 三次元形状の形成方法、該方法により形成した三次元構造体およびプレス成形型
KR0161389B1 (ko) * 1995-02-16 1999-01-15 윤종용 마스크 및 이를 사용한 패턴형성방법
KR100223847B1 (ko) * 1997-05-06 1999-10-15 구본준 반도체 소자의 구조 및 제조 방법
JPH11266003A (ja) * 1998-03-17 1999-09-28 Texas Instr Japan Ltd 半導体装置およびその製造方法
GB2349237A (en) * 1999-04-24 2000-10-25 Sharp Kk An optical element, method of manufacture thereof and a display device incorporating said element.
US7176074B1 (en) * 2006-08-10 2007-02-13 Chunghwa Picture Tubes, Ltd. Manufacturing method of thin film transistor array substrate

Also Published As

Publication number Publication date
TWI397950B (zh) 2013-06-01
JP2009170653A (ja) 2009-07-30
TW200933709A (en) 2009-08-01
US20090181501A1 (en) 2009-07-16
US7838344B2 (en) 2010-11-23

Similar Documents

Publication Publication Date Title
JP5178209B2 (ja) 半導体装置の製造方法
JP2008060550A (ja) 撮像装置
US8323860B2 (en) Solid-state imaging device producing method and exposure mask
US7948048B2 (en) Semiconductor device and method for manufacturing same
JP2006237415A (ja) 固体撮像装置
JP6348272B2 (ja) 電荷結合素子及びその製造方法、並びに固体撮像装置
JP4907941B2 (ja) 固体撮像装置およびその駆動方法
EP0485125B1 (en) Charge transfer device, process for its manufacture, and method driving the device
JP2009038520A (ja) 撮像装置
US20070278535A1 (en) Solid-state imaging device and imaging apparatus
JP2012064861A (ja) 半導体装置の製造方法
WO2016035494A1 (ja) 固体撮像装置
EP2665097B1 (en) Semiconductor imaging device
TWI235607B (en) Solid-state imaging device and driving method thereof
JP6818075B2 (ja) 固体撮像装置
JP2006108485A (ja) 固体撮像装置
KR100311493B1 (ko) 고체촬상소자및그의제조방법
US20130221463A1 (en) Solid-state imaging element
JPS62290175A (ja) 電荷転送デバイス
JP2011165817A (ja) 半導体装置の製造方法
JP2023139087A (ja) 固体撮像装置
JP2004047630A (ja) 固体撮像装置
JP2005243840A (ja) 電荷結合装置、固体撮像装置、及びそれらの駆動方法
US8436402B2 (en) Exposure mask used for manufacturing a semiconductor device having impurity layer and a semiconductor device
TW201104858A (en) Back-illuminated solid-state image pickup device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

LAPS Cancellation because of no payment of annual fees