JP2008060550A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2008060550A
JP2008060550A JP2007188088A JP2007188088A JP2008060550A JP 2008060550 A JP2008060550 A JP 2008060550A JP 2007188088 A JP2007188088 A JP 2007188088A JP 2007188088 A JP2007188088 A JP 2007188088A JP 2008060550 A JP2008060550 A JP 2008060550A
Authority
JP
Japan
Prior art keywords
gate electrode
transfer
electrode
electron
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007188088A
Other languages
English (en)
Inventor
Isato Nakajima
勇人 中島
Tatsu Shimizu
竜 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007188088A priority Critical patent/JP2008060550A/ja
Priority to US11/831,356 priority patent/US7821042B2/en
Publication of JP2008060550A publication Critical patent/JP2008060550A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Abstract

【課題】信号電荷を電圧変換部に転送する際に、データを読み出すための電極に対応する信号電荷の転送領域の電位が変動するのを抑制することが可能な撮像装置を提供する。
【解決手段】このＣＭＯＳイメージセンサ（撮像装置）は、電子を蓄積するための電子蓄積部３ａと、電子蓄積部３ａに電子を蓄積する電界を発生させるための転送ゲート電極１０と、電子蓄積部３ａに蓄積された電子を衝突電離させて増倍するための電子増倍部３ｂと、電子増倍部３ｂに電子が衝突電離する電界を発生させるための増倍ゲート電極８と、フローティングディフュージョン領域５と、転送ゲート電極１０とフローティングディフュージョン領域５との間に設けられ、電子蓄積部３ａからフローティングディフュージョン領域５に電子を転送するための読出ゲート電極１１とを備えている。そして、増倍ゲート電極８は、転送ゲート電極１０に対して読出ゲート電極１１とは反対側に設けられている。
【選択図】図３

Description

本発明は、撮像装置に関し、特に、信号電荷を増加するための電荷増加部を備えた撮像装置に関する。
従来、電子（信号電荷）を増倍（増加）するための増倍部（電荷増加部）を備えたＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサ（撮像装置）が知られている（たとえば、特許文献１参照）。
図１７は、上記特許文献１に開示された従来のＣＣＤイメージセンサの構造を示した断面図である。まず、図１７を参照して、上記特許文献１に開示された従来のＣＣＤイメージセンサの構造について説明する。
上記特許文献１に開示された従来のＣＣＤイメージセンサでは、図１７に示すように、シリコン基板１０１の表面上にゲート酸化物１０２が形成されている。また、ゲート酸化物１０２の上面上の所定領域には、所定の間隔を隔てて４つのゲート電極１０３〜１０６が形成されている。このゲート電極１０３〜１０６には、４相のクロック信号Φ１１〜Φ１４が供給されるように構成されている。
また、ゲート電極１０３〜１０６下の転送チャネル１０７には、それぞれ、画素分離障壁、一時的蓄積井戸、電荷転送障壁および電荷集積井戸が形成されている。この画素分離障壁は、一時的蓄積井戸と隣接する画素の電荷集積井戸とを区分するとともに、隣接する電荷集積井戸の電子を一時的蓄積井戸に転送する機能を有している。また、一時的蓄積井戸は、電子が転送される際に、電子を一時的に蓄積する機能を有している。また、電荷転送障壁は、一時的蓄積井戸と電荷集積井戸とを区分するとともに、一時的蓄積井戸に蓄積された電子を電荷集積井戸に転送する機能を有している。
また、電荷集積井戸は、一時的蓄積井戸から転送された電子を蓄積する機能を有するとともに、電界による衝突電離により電子を増倍するための増倍部としての機能も有している。すなわち、電荷転送障壁と電荷集積井戸との界面には、高い電位に調整された高電界領域１０８が形成されていることによって、高電界領域１０８に転送された電子が高電界領域１０８からエネルギを得る。そして、エネルギを得た電子は、高電界領域１０８を移動中にシリコン基板１０１の格子原子と衝突し、その衝突により、電子および正孔が生成される。生成された電子および正孔のうち、高電界領域１０８中の電界によって電子のみが電荷集積井戸に集められる。これにより、電子の増倍が行われる。なお、この電子の増倍は、受光領域のフォトダイオードにより生成された電子を転送する過程において行われている。
次に、図１７を参照して、従来のＣＣＤイメージセンサの増倍動作について説明する。
まず、ゲート電極１０３にクロック信号Φ１１を供給してゲート電極１０３をオン状態にするとともに、ゲート電極１０３にクロック信号Φ１１を供給した時から所定時間経過後に、隣接する画素のゲート電極１０６をオフ状態にする。これにより、隣接する画素の電荷集積井戸に蓄積された電子が画素分離障壁に転送される。
そして、ゲート電極１０４にクロック信号Φ１２を供給してゲート電極１０４をオン状態にするとともに、ゲート電極１０３をオフ状態にする。これにより、画素分離障壁に転送された電子が一時的蓄積井戸に転送される。
次に、ゲート電極１０６にクロック信号Φ１４を供給してゲート電極１０６をオン状態にする。これにより、ゲート電極１０６に高電圧が印加されて、電荷転送障壁と電荷集積井戸との界面に高電界領域１０８が形成される。その後、ゲート電極１０６をオン状態にしたまま、ゲート電極１０４をオフ状態にすることによって、一時的蓄積井戸に蓄積された電子が電荷転送障壁を越えて電荷集積井戸に転送される。これにより、転送された電子が高電界による衝突電離によって増倍されるとともに、増倍された電子が電荷集積井戸に蓄積される。なお、ゲート電極１０５には、クロック信号Φ１３は常に供給されず、ゲート電極１０５はオフ状態のまま一定である。
図１８は、図１７に示した従来のＣＣＤイメージセンサの構造をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（撮像装置）に適用した場合に考えられる仮想上の構造を示した断面図である。図１８を参照して、従来のＣＣＤイメージセンサの構造を適用した場合に考えられる仮想上のＣＭＯＳイメージセンサの構造について説明する。
このＣＭＯＳイメージセンサでは、図１８に示すように、シリコン基板２０１の表面近傍の所定領域に電子の転送領域であるｎ型不純物領域（転送チャネル）２０１ａが形成されるとともに、シリコン基板２０１の表面上のｎ型不純物領域２０１ａに対応する領域にゲート酸化物２０２が形成されている。また、ゲート酸化物２０２の上面上の所定領域には、従来のＣＣＤイメージセンサと同様の機能を有する４つのゲート電極２０３〜２０６に加えて、さらに、フローティングディフュージョン領域２０８に電子を転送してデータを読み出すためのゲート電極２０７（第３電極）が設けられている。また、このＣＭＯＳイメージセンサは、フォトダイオード２０９により生成された電子を従来のＣＣＤイメージセンサと同様に電荷集積井戸に増倍させて蓄積するとともに、電荷集積井戸に蓄積された電子をゲート電極２０６をオフ状態にすることにより、フローティングディフュージョン領域２０８に転送するように構成されている。
特許第３４８３２６１号公報
しかしながら、図１８に示した従来のＣＣＤイメージセンサの構造を適用した場合に考えられる仮想上のＣＭＯＳイメージセンサでは、データを読み出すために電荷集積井戸に蓄積された電子をフローティングディフュージョン領域２０８に転送する際に、ゲート電極２０６がオフ状態にされる。このとき、ゲート電極２０６に供給されていた高電圧のクロック信号Φ２４が立ち下げられるので、ゲート電極２０６に対応する電子の転送領域（ｎ型不純物領域２０１ａ）の電位が大きく変動する。このため、このゲート電極２０６に対応する電子の転送領域の電位の大きな変動がゲート電極２０６に隣接するデータを読み出すためのゲート電極２０７（第３電極）に対応する電子の転送領域に伝わるので、ゲート電極２０７に対応する電子の転送領域の電位が変動するという不都合がある。その結果、電荷集積井戸からフローティングディフュージョン領域２０８に転送される電子の数にばらつきが発生するので、データの読出しを正確に行うのが困難になるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、信号電荷を電圧変換部に転送する際に、データを読み出すための電極に対応する信号電荷の転送領域の電位が変動するのを抑制することが可能な撮像装置を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面における撮像装置は、信号電荷を蓄積するとともに、転送するための蓄積部と、蓄積部に信号電荷を蓄積する電界を発生させるための第１電極と、蓄積部に蓄積された信号電荷を衝突電離させて増加するための電荷増加部と、電荷増加部に信号電荷が衝突電離する電界を発生させるための第２電極と、信号電荷を電圧に変換するための電圧変換部と、第１電極と電圧変換部との間に設けられ、蓄積部から電圧変換部に信号電荷を転送するための第３電極とを備え、第２電極は、第１電極に対して第３電極および電圧変換部とは反対側に設けられている。なお、本発明の信号電荷は、電子または正孔を意味する。
この発明の一の局面による撮像装置では、上記のように、第１電極と電圧変換部との間に第３電極を設けるとともに、第１電極に対して第３電極および電圧変換部とは反対側に第２電極を設けることによって、データの読出しを行う際に、信号電荷が衝突電離する電界を発生させるための第２電極に印加される高い電圧を変化させることなく、第１電極に印加される比較的低い電圧を変化させることにより、蓄積部に蓄積された信号電荷を電圧変換部に転送することができる。このため、データの読出しを行う場合に、第２電極に対応する信号電荷の転送領域における高い電位が変化することに起因して第３電極に対応する信号電荷の転送領域の電位が変動するのを抑制することができるので、蓄積部から電圧変換部に転送される信号電荷の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
上記一の局面による撮像装置において、好ましくは、第２電極と第１電極との間に設けられ、信号電荷を転送するための第４電極をさらに備え、第２電極により信号電荷が衝突電離する電界を発生させた状態で、蓄積部に蓄積された信号電荷を電荷増加部に転送するように第１電極および第４電極を制御する。このように構成すれば、容易に、蓄積部に蓄積された電荷を電荷増加部に転送して増加することができる。
上記第４電極を備えた撮像装置において、好ましくは、電荷増加部により増加された信号電荷を蓄積部に転送するように第２電極、第４電極および第１電極を制御する。このように構成すれば、容易に、電荷増加部により増加された信号電荷を蓄積部に転送して蓄積することができる。
この場合において、好ましくは、蓄積部から電荷増加部への信号電荷の転送による増加と、電荷増加部から蓄積部への信号電荷の転送とを交互に繰り返し行う。このように構成すれば、信号電荷の増加動作を複数回行うことができるので、信号電荷の増加率を向上させることができる。これにより、信号電荷の数をより有効に増加させることができる。
上記一の局面による撮像装置において、好ましくは、信号電荷を生成する光電変換部と、光電変換部と第２電極との間に設けられた第５電極とをさらに備え、第５電極、第２電極、電荷増加部、第１電極、蓄積部、第３電極および電圧変換部を１つの画素内に含む。このように１つの画素内に第５電極、第２電極、電荷増加部、第１電極、蓄積部、第３電極および電圧変換部を含むとともに、第２電極を、第１電極に対して第３電極および電圧変換部と反対側に形成するように構成することによって、データの読出しを正確に行うことが可能なＣＭＯＳイメージセンサを提供することができる。
上記一の局面による撮像装置において、好ましくは、信号電荷を生成する光電変換部と、第２電極と第１電極との間に設けられ、信号電荷を転送するための第４電極と、光電変換部と第２電極との間に設けられた第５電極とをさらに備え、第５電極、第２電極、第４電極、第１電極および第３電極の下方には、それぞれ、転送チャネルが設けられており、蓄積部から電荷増加部への信号電荷の転送動作時、および、電荷増加部から蓄積部への信号電荷の転送動作時に、第５電極に対応する転送チャネルおよび第３電極に対応する転送チャネルの少なくとも一方の電位が第４電極に対応する転送チャネルの電位よりも低くなるように制御される。このように構成すれば、第５電極および第３電極の少なくとも一方の電極に対応する転送チャネルにおける電位が、第４電極に対応する転送チャネルにおける電位よりも低くなる。つまり、転送チャネルにおいて、第５電極および第３電極に対応する転送チャネルの少なくとも一方の転送チャネルにおけるポテンシャルの方が、第４電極に対応する転送チャネルにおけるポテンシャルよりも高くなる。したがって、信号電荷の蓄積部から電荷増加部への転送動作時および、信号電荷の電荷増加部から蓄積部への転送動作時に、信号電荷が、第５電極または第３電極に対応する転送チャネルに発生する障壁（電荷障壁）を越えて光電変換部側または電圧変換部側に漏れるのを抑制することができる。これにより、確実に、転送される信号電荷の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図であり、図２および図３は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。まず、図１〜図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。なお、第１実施形態では、撮像装置の一例であるパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２および図３に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するため素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部（ＰＤ）４およびｎ＋型不純物領域からなるフローティングディフュージョン領域５が形成されている。なお、フォトダイオード部４は、本発明の「光電変換部」の一例であり、フローティングディフュージョン領域５は、本発明の「電圧変換部」の一例である。
フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。フローティングディフュージョン領域５は、転送チャネル３の不純物濃度（ｎ−）よりも高い不純物濃度（ｎ＋）を有する。また、フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。
ここで、第１実施形態では、転送チャネル３の上面上に、ゲート絶縁膜６が形成されている。また、ゲート絶縁膜６の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極７と、増倍ゲート電極８と、転送ゲート電極９と、転送ゲート電極１０と、読出ゲート電極１１とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。すなわち、転送ゲート電極７は、フォトダイオード部４と隣接するように形成されている。また、転送ゲート電極７は、フォトダイオード部４と増倍ゲート電極８との間に形成されている。また、転送ゲート電極９は、増倍ゲート電極８と転送ゲート電極１０との間に形成されている。また、増倍ゲート電極８は、転送ゲート電極１０に対して読出ゲート電極１１およびフローティングディフュージョン領域５とは反対側に形成されている。また、読出ゲート電極１１は、転送ゲート電極１０とフローティングディフュージョン領域５との間に形成されている。また、読出ゲート電極１１は、フローティングディフュージョン領域５と隣接するように形成されている。なお、転送ゲート電極７、９および転送ゲート電極１０は、それぞれ、本発明の「第５電極」、「第４電極」および「第１電極」の一例である。また、増倍ゲート電極８は、本発明の「第２電極」の一例であり、読出ゲート電極１１は、本発明の「第３電極」の一例である。
また、図４に示すように、転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、転送ゲート電極１０および読出ゲート電極１１には、それぞれ、コンタクト部７ａ、８ａ、９ａ、１０ａおよび１１ａを介して、電圧制御のためのクロック信号Φ１、Φ２、Φ３、Φ４およびΦ５を供給する配線層２０、２１、２２、２３および２４が電気的に接続されている。なお、この配線層２０、２１、２２、２３および２４は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極７、増倍ゲート電極８、転送ゲート電極９、転送ゲート電極１０および読出ゲート電極１１にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、コンタクト部５ａを介して信号を取り出すための信号線２５が電気的に接続されている。なお、この信号線２５は、列毎に形成されているとともに、各列の複数の画素５０のフローティングディフュージョン領域５に電気的に接続されている。
また、図３に示すように、転送ゲート電極７、９、１０および読出ゲート電極１１に、それぞれ、配線層２０、２２、２３および２４を介してクロック信号Φ１、Φ３、Φ４およびΦ５のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７、９、１０および読出ゲート電極１１に約２．９Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極７、９、１０および読出ゲート電極１１にクロック信号Φ１、Φ３、Φ４およびΦ５のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極７、９、１０および読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。なお、転送ゲート電極７、９、１０および読出ゲート電極１１にクロック信号Φ１、Φ３、Φ４およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７、９、１０および読出ゲート電極１１下の転送チャネル３が約１Ｖの電位に調整された状態となるように構成されている。
また、増倍ゲート電極８に配線層２１からクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極８に約２４Ｖの電圧が印加されるように構成されている。これにより、増倍ゲート電極８にクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極８下の転送チャネル３が約２５Ｖの高い電位に調整された状態になるように構成されている。なお、増倍ゲート電極８にクロック信号Φ２のオフ信号（Ｌレベルの信号）が供給されている場合には、増倍ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態となるように構成されている。また、フォトダイオード部４およびフローティングディフュージョン領域５は、それぞれ、約３Ｖおよび約５Ｖの電位に調整された状態となるように構成されている。
これにより、図２に示すように、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）は、転送ゲート電極１０にオン信号（Ｈレベルの信号）が供給されている場合に、転送ゲート電極１０下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）に電子を一時的に蓄積する電界が形成されるように構成されている。なお、電子蓄積部３ａは、本発明の「蓄積部」の一例である。
また、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）は、増倍ゲート電極８にオン信号（Ｈレベルの信号）が供給されている場合に、約２５Ｖの電位に調整されることによって、増倍ゲート電極８下の転送チャネル３（電子増倍部（電荷集積井戸）３ｂ）に電子を衝突電離させて増倍（増加）する高電界が形成されるように構成されている。また、電子の衝突電離は、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）と転送ゲート電極９下の転送チャネル３との境界部で発生するように構成されている。なお、電子増倍部３ｂは、本発明の「電荷増加部」の一例である。
また、転送ゲート電極７下の転送チャネル３は、転送ゲート電極７にオン信号（Ｈレベルの信号）が供給されている場合に、フォトダイオード部４に蓄積された電子を電子増倍部３ｂに転送する機能を有するとともに、転送ゲート電極７にオフ信号（Ｌレベルの信号）が供給されている場合に、フォトダイオード部４と電子増倍部３ｂとを区分するフォトダイオード分離障壁として機能する。
また、転送ゲート電極９下の転送チャネル３は、転送ゲート電極９にオン信号（Ｈレベルの信号）が供給されている場合に、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送する機能を有する。また、転送ゲート電極９下の転送チャネル３は、転送ゲート電極９にオフ信号（Ｌレベルの信号）が供給されている場合に、電子蓄積部３ａと電子増倍部３ｂとを区分する電荷転送障壁として機能する。すなわち、転送ゲート電極９は、オン信号（Ｈレベルの信号）が供給されることにより、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送するとともに、電子増倍部３ｂに蓄積された電子を電子蓄積部３ａに転送することが可能なように構成されている。
また、読出ゲート電極１１下の転送チャネル３は、読出ゲート電極１１にオン信号（Ｈレベルの信号）が供給されている場合に、電子蓄積部３ａに蓄積された電子をフローティングディフュージョン領域５に転送する機能を有するとともに、読出ゲート電極１１にオフ信号（Ｌレベルの信号）が供給されている場合に、電子蓄積部３ａとフローティングディフュージョン領域５とを区分する機能を有する。すなわち、読出ゲート電極１１は、オン信号（Ｈレベルの信号）が供給されることにより、電子蓄積部３ａに蓄積された電子をフローティングディフュージョン領域５に転送することが可能なように構成されている。
また、図５に示すように、各列の信号線２５の一方端には、それぞれ、リセットゲートトランジスタ２６のソースが接続されている。このリセットゲートトランジスタ２６のゲートには、リセット信号が供給されるとともに、ドレインには、リセット電圧ＶＲＤ（約５Ｖ）が印加されている。これにより、リセットゲートトランジスタ２６は、画素５０のデータの読出し後に、信号線２５の電圧をリセット電圧ＶＲＤ（約５Ｖ）にリセットするとともに、画素５０のデータの読出し時に、フローティングディフュージョン領域５を電気的に浮いた状態（フローティング状態）に保持する機能を有する。
また、各列の信号線２５の他方端は、それぞれ、電圧変換トランジスタ２７のゲートに接続されている。この電圧変換トランジスタ２７のソースは、選択トランジスタ２８のドレインに接続されているとともに、ドレインには、電源電圧ＶＤＤが供給されている。選択トランジスタ２８のゲートには、列選択線が接続されているとともに、ソースには、出力線が接続されている。出力線には、１つのトランジスタ２９のドレインが接続されている。トランジスタ２９のソースは、接地されているとともに、ゲートには、トランジスタ２９を定電流源として機能させるための所定の電圧が印加されている。また、各列の電圧変換トランジスタ２７と、トランジスタ２９とによって、ソースフォロワ回路が構成されている。
次に、図５を参照して、第１実施形態によるＣＭＯＳイメージセンサの読出動作について説明する。
まず、所定の行の配線層２４に、Ｈレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の読出ゲート電極１１をオン状態にするとともに、所定の行の配線層２３に、Ｌレベルの信号を供給することにより、撮像部５１の１行分の各画素５０の転送ゲート電極１０をオフ状態にする。これにより、１行分の各画素５０の電子蓄積部３ａに蓄積された電子が各画素５０のフローティングディフュージョン領域５に読み出される。したがって、各列の信号線２５には、所定の行の各画素５０の信号に応じた電位が現れる。なお、この状態では、選択トランジスタ２８がオフ状態であるため、電圧変換トランジスタ２７およびトランジスタ２９からなるソースフォロワ回路には電流は流れない。
次に、列選択線に順次Ｈレベルの信号を供給することによって、選択トランジスタ２８を順次オン状態にする。これにより、各列の電圧変換トランジスタ２７および選択トランジスタ２８と、トランジスタ２９とを介して、順次電流が流れるので、各電圧変換トランジスタ２７のオン状態（各電圧変換トランジスタ２７のゲート電位（信号線２５の電位））に応じて各画素５０毎の信号が出力される。そして、全ての出力が終了した後、リセットゲートトランジスタ２６のゲートにＨレベルのリセット信号を供給することにより、リセットゲートトランジスタ２６をオン状態にすることによって、信号線２５の電位を約５Ｖにリセットする。上記の動作を繰り返すことによって、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。
図６は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。図７は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。次に、図６および図７を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作について説明する。
まず、図６の期間Ａにおいて、図７に示すように、転送ゲート電極７をオン状態にすることにより、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整された状態になる。このとき、フォトダイオード部４が約３Ｖの電位に調整されているので、フォトダイオード部４により生成されるとともに、蓄積された電子がフォトダイオード部４から転送ゲート電極７下の転送チャネル３に転送される。その後、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の転送チャネル３が約２５Ｖの電位に調整された状態になる。このとき、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整されているので、転送ゲート電極７下の転送チャネル３に転送された電子が増倍ゲート電極８下の転送チャネル３に転送される。その後、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極７下の転送チャネル３が約１Ｖの電位に調整された状態になる。
次に、図６の期間Ｂにおいて、図７に示すように、転送ゲート電極９をオン状態にするとともに、増倍ゲート電極８をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態となるとともに、増倍ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、増倍ゲート電極８下の転送チャネル３に蓄積された電子は、増倍ゲート電極８下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極９下の転送チャネル３へと転送される。
次に、図６の期間Ｃにおいて、図７に示すように、転送ゲート電極１０をオン状態にするとともに、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態となるとともに、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極９下の転送チャネル３に転送された電子は、転送ゲート電極９下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極１０下の転送チャネル３へと転送される。これにより、フォトダイオード部４から転送された電子が一時的に転送ゲート電極１０下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）に蓄積される。その後、後述する電子の増倍動作が複数回（たとえば、約４００回）繰り返し行われる。これにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。
次に、図６の期間Ｄにおいて、図７に示すように、電子が一時的に転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された状態で、読出ゲート電極１１をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、約４Ｖの電位に調整された読出ゲート電極１１下の転送チャネル３を介して、転送ゲート電極１０下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約５Ｖ）に調整されているフローティングディフュージョン領域５へと転送される。
図８は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。図９は、本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。次に、図８および図９を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作について説明する。
まず、電子の増倍動作は、図７の期間Ｃの転送動作の後、図８の期間Ｅにおいて、図９に示すように、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に電子が蓄積された状態で、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）が約２５Ｖの高い電位に調整された状態となる。
次に、図８の期間Ｆにおいて、図９に示すように、転送ゲート電極９をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極１０下の転送チャネル３に蓄積された電子は、転送ゲート電極１０下の転送チャネル３の電位（約１Ｖ）よりも高い電位（約４Ｖ）に調整されている転送ゲート電極９下の転送チャネル３へと転送される。また、転送ゲート電極９下の転送チャネル３に転送された電子は、転送ゲート電極９下の転送チャネル３の電位（約４Ｖ）よりも高い電位（約２５Ｖ）に調整されている増倍ゲート電極８下の転送チャネル３へと転送される。そして、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に転送された電子が増倍ゲート電極８下の転送チャネル３と転送ゲート電極９下の転送チャネル３との境界部を移動中に高電界からエネルギを得る。そして、高いエネルギを有する電子は、シリコン原子と衝突して電子と正孔とを生成する。その後、衝突電離により生成された電子は、電界により増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積される。
次に、図８の期間Ｇにおいて、図９に示すように、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。
次に、上記した図７の期間ＢおよびＣの電子の転送動作を行うことにより、増倍ゲート電極８下の転送チャネル３（電子増倍部（電荷集積井戸）３ｂ）に蓄積された電子が転送ゲート電極１０下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）に転送される。その後、上記した期間Ｅ〜Ｇの増倍動作および期間ＢおよびＣの転送動作を複数回（たとえば、約４００回）繰り返し行うことにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。
第１実施形態では、上記のように、転送ゲート電極１０とフローティングディフュージョン領域５との間に読出ゲート電極１１を設けるとともに、転送ゲート電極１０に対して読出ゲート電極１１およびフローティングディフュージョン領域５とは反対側に増倍ゲート電極８を設けることによって、データの読出しを行う際に、電子が衝突電離する電界を発生させるための増倍ゲート電極８に印加される高電圧（約２４Ｖ）を変化させることなく、転送ゲート電極１０に印加される比較的低電圧（約２．９Ｖ）を変化させることにより、電子蓄積部３ａに蓄積された電子をフローティングディフュージョン領域５に転送することができる。このため、データの読出しを行う場合に、増倍ゲート電極下の転送チャネル３（電子増倍部３ｂ）の高電位（２５Ｖ）が変化することに起因して読出ゲート電極１１下の転送チャネル３の電位が変動するのを抑制することができるので、電子蓄積部３ａからフローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
また、第１実施形態では、増倍ゲート電極８と転送ゲート電極１０との間に電子を転送するための転送ゲート電極９を設け、かつ、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）を約２５Ｖの高電位に調整した状態で、転送ゲート電極９をオン状態にするとともに、転送ゲート電極１０をオフ状態にし、その後、転送ゲート電極９をオフ状態にすることによって、容易に、電子蓄積部３ａに蓄積された電子を電子増倍部３ｂに転送して増倍することができる。
また、第１実施形態では、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に電子が蓄積された状態で、転送ゲート電極９をオン状態にするとともに、増倍ゲート電極８をオフ状態にし、その後、転送ゲート電極１０をオン状態にするとともに、転送ゲート電極９をオフ状態にすることによって、容易に、電子増倍部３ｂにより増倍された電子を電子蓄積部３ａに転送して蓄積することができる。
また、第１実施形態では、電子蓄積部３ａから電子増倍部３ｂへの電子の転送による増倍と、電子増倍部３ｂから電子蓄積部３ａへの電子の転送とを交互に繰り返し行うことによって、電子の増倍動作を複数回（たとえば、約４００回）行うことができるので、電子の増倍率を向上させることができる。これにより、フォトダイオード部４から転送された電子の数を約２０００倍に増加させることができる。
（第２実施形態）
図１０は、本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１１〜図１４は、図１０に示した本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するための図である。この第２実施形態では、上記した第１実施形態とは異なり、転送ゲート電極７および読出ゲート電極１１にクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給される際に、転送チャネル３の転送ゲート電極７および読出ゲート電極１１下の部分の電位が、転送チャネル３の増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０下の部分の電位よりも低い電位（高いポテンシャル）になるように調整される例について説明する。
ここで、第２実施形態では、図１０に示すように、増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０に、それぞれ、配線層２１、２２および２３を介してクロック信号Φ２、Φ３およびΦ４のオフ信号（Ｌレベルの信号）が供給されている場合には、増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０に約０Ｖの電圧が印加される。また、このとき、増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０下の転送チャネル３は、約１Ｖの電位に調整された状態となる。また、転送ゲート電極７および読出ゲート電極１１に、それぞれ、配線層２０および２４を介してクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に約−２Ｖの電圧が印加される。また、このとき、転送ゲート電極７および読出ゲート電極１１下の転送チャネル３は、約０．５Ｖの電位に調整された状態となる。なお、第２実施形態のその他の構成は、第１実施形態の構成と同様であるので説明を省略する。
次に、第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明する。
まず、図１１の期間Ａにおいて、図１２に示すように、転送ゲート電極７をオン状態にすることにより、転送ゲート電極７下の転送チャネル３が約４Ｖの電位に調整された状態になる。このため、約３Ｖの電位に調整されたフォトダイオード部４により蓄積された電子が、フォトダイオード部４から転送ゲート電極７下の転送チャネル３に転送される。その後、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の転送チャネル３が約２５Ｖの電位に調整された状態になる。これにより、転送ゲート電極７下の転送チャネル３に転送された電子が、増倍ゲート電極８下の転送チャネル３に転送される。そして、転送ゲート電極７をオフ状態にすることにより、転送ゲート電極７下の転送チャネル３が約０．５Ｖの電位に調整された状態になる。なお、この時点（期間Ａの終了時点）で、転送ゲート電極７下の転送チャネル３および読出ゲート電極１１下の転送チャネル３と増倍ゲート電極８下の転送チャネル３との電位差は、約２４．５Ｖとなり、転送チャネル３内において、最も電位差が大きい状態となる。
次に、図１１の期間Ｂにおいて、図１２に示すように、転送ゲート電極９をオン状態にするとともに、増倍ゲート電極８をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、増倍ゲート電極８下の転送チャネル３が約１Ｖの電位に調整された状態になる。これにより、増倍ゲート電極８下の転送チャネル３に蓄積された電子は、転送ゲート電極９下の転送チャネル３へと転送される。
次に、図１１の期間Ｃにおいて、図１２に示すように、転送ゲート電極１０をオン状態にするとともに、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極９下の転送チャネル３に転送された電子は、転送ゲート電極１０下の転送チャネル３へと転送される。これにより、フォトダイオード部４から転送された電子が一時的に転送ゲート電極１０下の転送チャネル３（電子蓄積部（一時的蓄積井戸）３ａ）に蓄積される。その後、後述する電子の増倍動作が複数回（たとえば、約４００回）繰り返し行われる。これにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。
次に、図１１の期間Ｄにおいて、図１２に示すように、電子が一時的に転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された状態で、読出ゲート電極１１をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態になる。このため、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子は、約４Ｖの電位に調整された読出ゲート電極１１下の転送チャネル３を介して、約５Ｖの電位に調整されているフローティングディフュージョン領域５へと転送される。なお、期間Ａにおいて、電子を増倍ゲート電極８下の転送チャネル３に転送するとともに転送ゲート電極７をオフ状態にした時点から、期間Ｄにおいて、電子をフローティングディフュージョン領域５へと転送するために読出ゲート電極１１をオン状態にするまで、転送ゲート電極７下の転送チャネル３および読出ゲート電極１１下の転送チャネル３の電位は、約０．５Ｖに維持されている。
次に、ＣＭＯＳイメージセンサの電子の増倍動作について説明する。
まず、図１１の期間Ｃの転送動作の後、図１３の期間Ｅにおいて、図１４に示すように、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に電子が蓄積された状態で、増倍ゲート電極８をオン状態にすることにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）が約２５Ｖの高い電位に調整された状態となる。
次に、図１３の期間Ｆにおいて、図１４に示すように、転送ゲート電極９をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約４Ｖの電位に調整された状態になるとともに、転送ゲート電極１０下の転送チャネル３が約１Ｖの電位に調整された状態となる。このため、転送ゲート電極１０下の転送チャネル３に蓄積された電子は、転送ゲート電極９下の転送チャネル３へと転送される。また、転送ゲート電極９下の転送チャネル３に転送された電子は、増倍ゲート電極８下の転送チャネル３へと転送される。そして、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に転送された電子は、第１実施形態と同様にして、シリコン原子と衝突して電子と正孔とを生成するとともに、衝突電離により生成された電子は、電界により増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積される。
そして、図１３の期間Ｇにおいて、図１４に示すように、転送ゲート電極９をオフ状態にすることにより、転送ゲート電極９下の転送チャネル３が約１Ｖの電位に調整された状態になる。
次に、上記した図１１の期間Ｂおよび期間Ｃにおける電子の転送動作を行うことにより、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に蓄積された電子が転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に転送される。その後、上記した期間Ｅ〜Ｇの増倍動作および期間ＢおよびＣの転送動作を複数回（たとえば、約４００回）繰り返し行うことにより、フォトダイオード部４から転送された電子が約２０００倍に増倍される。
なお、上記のように、期間Ｅにおいて、電子を転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に電子が蓄積された状態から、期間Ｇにおいて、電子を増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）に転送して蓄積するまで、転送ゲート電極７下の転送チャネル３および読出ゲート電極１１下の転送チャネル３の電位は、約０．５Ｖの状態に維持される。すなわち、第２実施形態では、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）から、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）への電子の転送動作時、および、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時に、転送ゲート電極７下の転送チャネル３における電位、および、読出ゲート電極１１下の転送チャネル３における電位が、増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下のそれぞれの転送チャネル３における電位よりも低くなるように制御される。
第２実施形態では、上記のように、転送ゲート電極１０とフローティングディフュージョン領域５との間に読出ゲート電極１１を設けるとともに、転送ゲート電極１０に対して読出ゲート電極１１およびフローティングディフュージョン領域５とは反対側に増倍ゲート電極８を設けることによって、データの読出しを行う際に、電子が衝突電離する電界を発生させるための増倍ゲート電極８に印加される高電圧（約２４Ｖ）を変化させることなく、転送ゲート電極１０に印加される比較的低電圧（約２．９Ｖ）を変化させることにより、電子蓄積部３ａに蓄積された電子をフローティングディフュージョン領域５に転送することができる。このため、データの読出しを行う場合に、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）における高い電位（約２４Ｖ）が変化することに起因して読出ゲート電極１１下の転送チャネル３の電位が変動するのを抑制することができるので、電子蓄積部３ａからフローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
また、第２実施形態では、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）から増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）への電子の転送動作時、および、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時に、転送ゲート電極７下の転送チャネル３の電位および読出ゲート電極１１下の転送チャネル３の電位を増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下の転送チャネル３のそれぞれの電位よりも低くなるように制御することによって、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位が増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下の転送チャネル３の電位よりも低くなる。つまり、転送チャネル３において、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３におけるポテンシャルの方が、増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下の転送チャネル３におけるポテンシャルよりも高くなるので、その分、電子の移動に対する障壁（電荷障壁）の障壁性が高くなる。したがって、電子の転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）から増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）への電子の転送動作時、および、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時において、電子が転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３に発生する電荷障壁を越えて、フォトダイオード部４またはフローティングディフュージョン領域５に漏れるのを抑制することができる。これにより、確実に、電子蓄積部３ａからフローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
なお、第２実施形態のその他の動作および効果は、上記第１実施形態と同様である。
（第３実施形態）
図１５は、本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。この第３実施形態では、上記した第２実施形態とは異なり、転送ゲート電極７および読出ゲート電極１１にクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給される際に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位が、それぞれ、異なる電位で、かつ、増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下の転送チャネル３の電位よりも低い電位（高いポテンシャル）になるように調整される例について説明する。
第３実施形態では、図１５に示すように、増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０に、それぞれ、配線層２１、２２および２３を介してクロック信号Φ２、Φ３およびΦ４のオフ信号（Ｌレベルの信号）が供給されている場合には、増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０に約０Ｖの電圧が印加される。このとき、増倍ゲート電極８、転送ゲート電極９および転送ゲート電極１０下の転送チャネル３は、約１Ｖの電位に調整された状態となる。また、転送ゲート電極７および読出ゲート電極１１に、それぞれ、配線層２０および２４を介してクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に、それぞれ、約−２Ｖおよび約−１Ｖの電圧が印加される。このとき、転送ゲート電極７下の転送チャネル３および読出ゲート電極１１下の転送チャネル３は、それぞれ、約０．５Ｖおよび約０．８Ｖの電位に調整された状態となる。なお、第３実施形態のその他の構成および動作は、第１実施形態の構成および動作と同様である。
第３実施形態では、上記のように、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）から増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）への電子の転送動作時、および、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時に、転送ゲート電極７下および読出ゲート電極１１下の転送チャネル３の電位を増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下の転送チャネル３の電位よりも低くなるように制御するとともに、転送ゲート電極７下の転送チャネル３の電位を読出ゲート電極１１下の転送チャネル３の電位よりも低くなるように制御することによって、転送チャネル３において、電子増倍部３ｂに隣接する位置である転送ゲート電極７下の部分のポテンシャルが最も高くなる（電荷障壁が最も高くなる）。これにより、電子の転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）から増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）への電子の転送動作時、および、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時において、電子が転送ゲート電極７下の転送チャネル３に発生する電荷障壁を越えてフォトダイオード部４に漏れるのを抑制することができる。また、読出ゲート電極１１下の転送チャネル３の電位も増倍ゲート電極８下、転送ゲート電極９下および転送ゲート電極１０下の転送チャネル３の電位より低いので、電子が読出ゲート電極１１下の転送チャネル３に発生する電荷障壁を越えてフローティングディフュージョン領域５に漏れるのを抑制することができる。
なお、第３実施形態のその他の効果は、上記第１実施形態と同様である。
（第４実施形態）
図１６は、本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。この第４実施形態では、上記した第２実施形態の構成において、さらに、転送ゲート電極７のゲート長を、他のゲート電極のゲート長に比べて大きく形成した例について説明する。
第４実施形態では、図１６に示すように、転送ゲート電極７のゲート長（図１６のＬ１）は、転送ゲート電極７以外のゲート電極のゲート長（図１６のＬ２）よりも大きくなるように構成されている。また、第４実施形態では、転送ゲート電極７および読出ゲート電極１１に、それぞれ、配線層２０および２４を介してクロック信号Φ１およびΦ５のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極７および読出ゲート電極１１に、それぞれ、約−１．５Ｖおよび約−２Ｖの電圧が印加される。このとき、転送ゲート電極７および読出ゲート電極１１下の転送チャネル３は、約０．５Ｖの電位に調整された状態となる。なお、第４実施形態のその他の構成および動作は、第１実施形態の構成および動作と同様である。
第４実施形態では、上記のように、転送ゲート電極７のゲート長（図１６のＬ１）を、転送ゲート電極７以外のゲート電極のゲート長（図１６のＬ２）よりも大きくなるように構成することによって、転送ゲート電極７のゲート長の大きさに比例して、転送ゲート電極７下の転送チャネル３のポテンシャルにより発生する障壁（電荷障壁）の長さ（図１６の矢印Ｘ方向の長さ）も大きくなる。したがって、電子の転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）から増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）への電子の転送動作時、および、増倍ゲート電極８下の転送チャネル３（電子増倍部３ｂ）から転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）への電子の転送動作時において、電子が転送ゲート電極７下の転送チャネル３に発生する障壁（電荷障壁）を越えてフォトダイオード部４に漏れるのを、上記した第２実施形態に比べて、より確実に抑制することができる。これにより、確実に、電子蓄積部３ａからフローティングディフュージョン領域５に転送される電子の数にばらつきが発生するのを抑制することができる。その結果、データの読出しを正確に行うことができる。
なお、第４実施形態のその他の効果は、上記第１実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第４実施形態では、撮像装置の一例として各画素５０において電荷信号を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。
また、上記第１〜第４実施形態では、各列の複数の画素５０毎に１つのリセットゲートトランジスタ２６を形成する例を示したが、本発明はこれに限らず、１つの画素毎に１つのリセットゲートトランジスタを形成するようにしてもよい。
また、上記第１〜第４実施形態では、期間Ｇにおいて転送ゲート電極９をオフ状態にした後、期間Ｂにおいて転送ゲート電極９をオン状態にするとともに、増倍ゲート電極８をオフ状態にすることによって、電子増倍部３ｂに蓄積された電子を転送ゲート電極９下の転送チャネル３に転送する例を示したが、本発明はこれに限らず、電子の増倍後において、転送ゲート電極９をオン状態に維持するとともに、増倍ゲート電極８をオフ状態にすることによって、電子増倍部３ｂに蓄積された電子を転送ゲート電極９下の転送チャネル３に転送するようにしてもよい。
また、上記第１〜第４実施形態では、転送ゲート電極７、９、１０および読出ゲート電極１１がオン状態の場合に、転送ゲート電極７、９、１０および読出ゲート電極１１下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極７、９、１０および読出ゲート電極１１がオン状態の場合に、転送ゲート電極７、９、１０および読出ゲート電極１１下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。
また、上記第１〜第４実施形態では、読出ゲート電極１１をオン状態にするとともに、転送ゲート電極１０をオフ状態にすることにより、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子が、約４Ｖの電位に調整された読出ゲート電極１１下の転送チャネル３を介して、転送ゲート電極１０下の転送チャネル３の電位（約１Ｖ）よりも高い約５Ｖの電位に調整されたフローティングディフュージョン領域５に転送される例を示したが、本発明はこれに限らず、読出ゲート電極１１をオン状態にするとともに、転送ゲート電極１０をオン状のまま維持することにより、転送ゲート電極１０下の転送チャネル３（電子蓄積部３ａ）に蓄積された電子が、転送ゲート電極１０および読出ゲート電極１１下の転送チャネル３の電位（約４Ｖ）よりも高い約５Ｖの電位に調整されたフローティングディフュージョン領域５に転送されるようにしてもよい。
また、上記第１〜第４実施形態では、ｐ型シリコン基板１の表面に転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５を形成する例を示したが、本発明はこれに限らず、ｎ型シリコン基板の表面にｐ型ウェル領域を形成するとともに、そのｐ型ウェル領域の表面に転送チャネル、フォトダイオード部およびフローティングディフュージョン領域を形成するようにしてもよい。
また、上記第１〜第４実施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
また、上記第３実施形態では、転送ゲート電極７および読出ゲート電極１１をオフ状態にした際に、転送ゲート電極７下の転送チャネル３の電位の方が、読出ゲート電極１１下の転送チャネル３の電位よりも低くなるように制御される例を示したが、本発明はこれに限らず、転送ゲート電極７下の転送チャネル３の電位よりも、読出ゲート電極１１下の転送チャネル３の電位の方が低くなるように制御してもよい。
また、上記第４実施形態では、転送ゲート電極７のゲート長が、転送ゲート電極７以外のゲート電極のゲート長よりも大きくなるように構成する例を示したが、本発明はこれに限らず、読出ゲート電極１１のゲート長が読出ゲート電極１１以外のゲート電極のゲート長よりも大きくなるように構成してもよい。また、転送ゲート電極７および読出ゲート電極１１の両方のゲート長が転送ゲート電極７および読出ゲート電極１１以外のゲート電極のゲート長よりも大きくなるように構成してもよい。この場合、転送チャネル３の電子増倍部３ｂのより近傍に配置された転送ゲート電極７のゲート長をより大きくするように構成した方が、電子の漏れを抑制する効果上より有効である。
本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するための信号波形図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの電子の転送動作を説明するためのポテンシャル図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するための信号波形図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の増倍動作を説明するためのポテンシャル図である。 本発明の第３実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 本発明の第４実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 従来のＣＣＤイメージセンサの構造を示した断面図である。 図１７に示した従来のＣＣＤイメージセンサの構造をＣＭＯＳイメージセンサに適用した場合に考えられる仮想上の構造を示した断面図である。
符号の説明
３ａ 電子蓄積部（蓄積部）
３ｂ 電子増倍部（電荷増加部）
４ フォトダイオード部（光電変換部）
５ フローティングディフュージョン領域（電圧変換部）
７ 転送ゲート電極（第５電極）
８ 増倍ゲート電極（第２電極）
９ 転送ゲート電極（第４電極）
１０ 転送ゲート電極（第１電極）
１１ 読出ゲート電極（第３電極）

Claims (6)

  1. 信号電荷を蓄積するとともに、転送するための蓄積部と、
    前記蓄積部に信号電荷を蓄積する電界を発生させるための第１電極と、
    前記蓄積部に蓄積された信号電荷を衝突電離させて増加するための電荷増加部と、
    前記電荷増加部に信号電荷が衝突電離する電界を発生させるための第２電極と、
    信号電荷を電圧に変換するための電圧変換部と、
    前記第１電極と前記電圧変換部との間に設けられ、前記蓄積部から前記電圧変換部に信号電荷を転送するための第３電極とを備え、
    前記第２電極は、前記第１電極に対して前記第３電極および前記電圧変換部とは反対側に設けられている、撮像装置。
  2. 前記第２電極と前記第１電極との間に設けられ、信号電荷を転送するための第４電極をさらに備え、
    前記第２電極により信号電荷が衝突電離する電界を発生させた状態で、前記蓄積部に蓄積された信号電荷を前記電荷増加部に転送するように前記第１電極および前記第４電極を制御する、請求項１に記載の撮像装置。
  3. 前記電荷増加部により増加された信号電荷を前記蓄積部に転送するように前記第２電極、前記第４電極および前記第１電極を制御する、請求項２に記載の撮像装置。
  4. 前記蓄積部から前記電荷増加部への信号電荷の転送による増加と、前記電荷増加部から前記蓄積部への信号電荷の転送とを交互に繰り返し行う、請求項３に記載の撮像装置。
  5. 信号電荷を生成する光電変換部と、
    前記光電変換部と前記第２電極との間に設けられた第５電極とをさらに備え、
    前記第５電極、前記第２電極、前記電荷増加部、前記第１電極、前記蓄積部、前記第３電極および前記電圧変換部を１つの画素内に含む、請求項１〜４のいずれか１項に記載の撮像装置。
  6. 信号電荷を生成する光電変換部と、
    前記第２電極と前記第１電極との間に設けられ、信号電荷を転送するための第４電極と、
    前記光電変換部と前記第２電極との間に設けられた第５電極とをさらに備え、
    前記第５電極、前記第２電極、前記第４電極、前記第１電極および前記第３電極の下方には、それぞれ、転送チャネルが設けられており、
    前記蓄積部から前記電荷増加部への信号電荷の転送動作時、および、前記電荷増加部から前記蓄積部への信号電荷の転送動作時に、前記第５電極に対応する転送チャネルおよび前記第３電極に対応する転送チャネルの少なくとも一方の電位が前記第４電極に対応する転送チャネルの電位よりも低くなるように制御される、請求項１〜５のいずれか１項に記載の撮像装置。
JP2007188088A 2006-07-31 2007-07-19 撮像装置 Withdrawn JP2008060550A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007188088A JP2008060550A (ja) 2006-07-31 2007-07-19 撮像装置
US11/831,356 US7821042B2 (en) 2006-07-31 2007-07-31 Imaging device including a multiplier electrode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006207359 2006-07-31
JP2007188088A JP2008060550A (ja) 2006-07-31 2007-07-19 撮像装置

Publications (1)

Publication Number Publication Date
JP2008060550A true JP2008060550A (ja) 2008-03-13

Family

ID=39112533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007188088A Withdrawn JP2008060550A (ja) 2006-07-31 2007-07-19 撮像装置

Country Status (2)

Country Link
US (1) US7821042B2 (ja)
JP (1) JP2008060550A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065271A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054870A (ja) * 2007-08-28 2009-03-12 Sanyo Electric Co Ltd 撮像装置
US7969492B2 (en) * 2007-08-28 2011-06-28 Sanyo Electric Co., Ltd. Image pickup apparatus
US7755685B2 (en) * 2007-09-28 2010-07-13 Sarnoff Corporation Electron multiplication CMOS imager
JP2009130015A (ja) * 2007-11-21 2009-06-11 Sanyo Electric Co Ltd 撮像装置
JP2009130669A (ja) * 2007-11-26 2009-06-11 Sanyo Electric Co Ltd 撮像装置
FR2924862B1 (fr) * 2007-12-10 2010-08-13 Commissariat Energie Atomique Dispositif microelectronique photosensible avec multiplicateurs par avalanche
US20090152605A1 (en) * 2007-12-18 2009-06-18 Sanyo Electric Co., Ltd. Image sensor and cmos image sensor
JP2010010740A (ja) * 2008-06-24 2010-01-14 Sanyo Electric Co Ltd 撮像装置
JP2010027668A (ja) * 2008-07-15 2010-02-04 Sanyo Electric Co Ltd 撮像装置
WO2010092644A1 (ja) * 2009-02-13 2010-08-19 パナソニック株式会社 固体撮像装置及びカメラ
EP2284897B1 (en) * 2009-08-14 2021-06-30 Heptagon Micro Optics Pte. Ltd. Demodulation pixel incorporating majority carrier current, buried channel and high-low junction
FR2973160B1 (fr) * 2011-03-23 2013-03-29 E2V Semiconductors Capteur d'image a multiplication d'electrons
FR2973162B1 (fr) * 2011-03-23 2013-11-22 E2V Semiconductors Capteur d'image a tres haute dynamique
US8847285B2 (en) 2011-09-26 2014-09-30 Semiconductor Components Industries, Llc Depleted charge-multiplying CCD image sensor
JP5573978B2 (ja) * 2012-02-09 2014-08-20 株式会社デンソー 固体撮像素子およびその駆動方法
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
FR3031237B1 (fr) * 2014-12-29 2016-12-23 E2V Semiconductors Capteur d'image a pixels actifs en technologie cmos a multiplication d'electrons
US10560652B2 (en) * 2016-04-22 2020-02-11 Sony Corporation Stacked solid-state image sensor comprising vertical transistor for generating a pixel signal, switching between first and second driving methods thereof, and electronic apparatus
US20200099878A1 (en) * 2018-09-25 2020-03-26 Omnivision Technologies, Inc. Cmos image sensor with multiple stage transfer gate
CN111405210B (zh) * 2020-03-20 2022-01-28 中国电子科技集团公司第四十四研究所 像元级倍增内线帧转移ccd像素结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4032767A (en) * 1976-02-26 1977-06-28 The United States Of America As Represented By The Secretary Of The Navy High-frequency ccd adder and multiplier
NL7610351A (nl) * 1976-09-17 1978-03-21 Philips Nv Ladingsoverdrachtinrichting.
US4280141A (en) * 1978-09-22 1981-07-21 Mccann David H Time delay and integration detectors using charge transfer devices
US4366550A (en) * 1979-01-15 1982-12-28 Westinghouse Electric Corp. Monolithic sequential processor for four-quadrant multiplier arrays
JPS59132669A (ja) * 1983-01-20 1984-07-30 Sony Corp 電荷転送装置
FR2551919B1 (fr) * 1983-09-13 1986-10-10 Thomson Csf Dispositif photosensible a transfert de ligne
DE69231482T2 (de) * 1991-07-11 2001-05-10 Texas Instruments Inc Für einen CCD-Bildsensor mit kleiner Bildpunktgrösse geeigneter Ladungsvervielfachungsdetektor (CMD)
JP3483261B2 (ja) 1992-07-10 2004-01-06 テキサス インスツルメンツ インコーポレイテツド イメージセンサ
JP3689866B2 (ja) * 2002-05-30 2005-08-31 日本テキサス・インスツルメンツ株式会社 Ｃｍｄ及びｃｍｄ搭載ｃｃｄ装置
JP4212623B2 (ja) * 2006-01-31 2009-01-21 三洋電機株式会社 撮像装置
JP2008192648A (ja) * 2007-01-31 2008-08-21 Sanyo Electric Co Ltd 撮像装置
US7485840B2 (en) * 2007-02-08 2009-02-03 Dalsa Corporation Semiconductor charge multiplication amplifier device and semiconductor image sensor provided with such an amplifier device
US20090152605A1 (en) * 2007-12-18 2009-06-18 Sanyo Electric Co., Ltd. Image sensor and cmos image sensor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065271A (ja) * 2013-09-25 2015-04-09 ソニー株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
US9571776B2 (en) 2013-09-25 2017-02-14 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same
US9832410B2 (en) 2013-09-25 2017-11-28 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus including plurality of charge holding electrodes, and method of operating the same
US10104327B2 (en) 2013-09-25 2018-10-16 Sony Semiconductor Solutions Corporation Solid-State imaging device and electronic apparatus including plurality of charge holding electrodes and method of operating the same
US10574924B2 (en) 2013-09-25 2020-02-25 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same
US11070760B2 (en) 2013-09-25 2021-07-20 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same
US11627275B2 (en) 2013-09-25 2023-04-11 Sony Semiconductor Solutions Corporation Solid-state imaging device and method of operating the same, and electronic apparatus and method of operating the same

Also Published As

Publication number Publication date
US7821042B2 (en) 2010-10-26
US20080048212A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
JP2008060550A (ja) 撮像装置
JP4212623B2 (ja) 撮像装置
JP2009054870A (ja) 撮像装置
US7642499B2 (en) Image sensor comprising multilayer wire
US9621827B2 (en) Imaging element, driving method, and electronic apparatus
WO2011058684A1 (ja) 固体撮像装置
JP2009130015A (ja) 撮像装置
US20080024636A1 (en) Imaging device
JP2009135242A (ja) 撮像装置
US20090152605A1 (en) Image sensor and cmos image sensor
JP2009038520A (ja) 撮像装置
JP2010027668A (ja) 撮像装置
JP2009147049A (ja) 撮像装置
JP2018093297A (ja) 光電変換装置、撮像システム
JP2009130669A (ja) 撮像装置
JP2010003868A (ja) 撮像装置
CN101118917A (zh) 摄像装置
KR20140003418A (ko) 고체 촬상 장치
JP2010010740A (ja) 撮像装置
JP2009059847A (ja) 撮像装置
US9659988B2 (en) Image pickup apparatus
JP2010021348A (ja) 撮像装置
JP2009059852A (ja) 撮像装置
JP2009147064A (ja) 撮像装置
JP2006210468A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100901