JP2009147049A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2009147049A JP2009147049A JP2007321702A JP2007321702A JP2009147049A JP 2009147049 A JP2009147049 A JP 2009147049A JP 2007321702 A JP2007321702 A JP 2007321702A JP 2007321702 A JP2007321702 A JP 2007321702A JP 2009147049 A JP2009147049 A JP 2009147049A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- transfer
- multiplication
- transfer channel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】高感度な撮像装置を提供する。
【解決手段】この撮像装置(CMOSイメージセンサ)は、p型シリコン基板10と、ゲート絶縁膜11と、1つの転送ゲート電極12、1つの増倍ゲート電極13および1つの読出ゲート電極14の3つのゲート電極と、フォトダイオード部(PD)15と、n型不純物領域からなるフローティングディフュージョン領域16と、素子分離領域17とにより構成されている。転送ゲート電極12、増倍ゲート電極13および読出ゲート電極14は、ゲート絶縁膜11の上面上の所定領域に所定の間隔を隔てて形成されている。フォトダイオード部15の表面上と、フォトダイオード部15の素子分離領域17と接する側の側面には、暗電流が発生するのを抑制するためのp+型不純物領域15aが形成されている。
【選択図】図2
【解決手段】この撮像装置(CMOSイメージセンサ)は、p型シリコン基板10と、ゲート絶縁膜11と、1つの転送ゲート電極12、1つの増倍ゲート電極13および1つの読出ゲート電極14の3つのゲート電極と、フォトダイオード部(PD)15と、n型不純物領域からなるフローティングディフュージョン領域16と、素子分離領域17とにより構成されている。転送ゲート電極12、増倍ゲート電極13および読出ゲート電極14は、ゲート絶縁膜11の上面上の所定領域に所定の間隔を隔てて形成されている。フォトダイオード部15の表面上と、フォトダイオード部15の素子分離領域17と接する側の側面には、暗電流が発生するのを抑制するためのp+型不純物領域15aが形成されている。
【選択図】図2
Description
本発明は、撮像装置に関する。
従来、撮像装置(CMOSイメージセンサ)が知られている(たとえば、特許文献1参照)。
上記特許文献1には、光電変換機能を有するとともに、光電変換により生成された電子を蓄積するためのフォトダイオード部と、電界による衝突電離により電子を増倍(増加)するための電界を印加する増倍ゲート電極を含む増倍部と、フォトダイオード部と増倍ゲート電極との間に、フォトダイオード部および増倍ゲート電極に隣接するように設けられた1つの転送ゲート電極とを備える撮像装置(CMOSイメージセンサ)が開示されている。
特許文献1に記載の撮像装置にあっては、監視カメラや暗視カメラなど、光量が乏しい環境下で用いられる製品にも適したものであるが、近年のセキュリティ強化の需要もあり、撮像装置の感度については更なる向上が望まれている。
この発明は、上記のような課題を解決するためになされたものであり、高感度な撮像装置を提供することをその目的とする。
上記目的を達成するために、この発明の一の局面における撮像装置は、光電変換機能を有する第1キャリア蓄積部と、キャリアを転送するための電界を印加する第1電極と、第1電極の下方に形成され、光電変換機能を有する第2キャリア蓄積部とを備える。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態の説明では、撮像装置の一例であるアクティブ(Active)型のCMOSイメージセンサに本発明を適用した場合について説明する。
(第1実施形態)
図1は、本発明の第1実施形態によるCMOSイメージセンサの全体構成を示した平面図であり、図2は、図1に示した第1実施形態によるCMOSイメージセンサの構造を示した断面図である。また、図3は、図1に示した第1実施形態によるCMOSイメージセンサの画素を示した平面図であり、図4は、図1に示した第1実施形態によるCMOSイメージセンサの構成を示した回路図である。まず、図1〜図4を参照して、第1実施形態によるCMOSイメージセンサの構造について説明する。
図1は、本発明の第1実施形態によるCMOSイメージセンサの全体構成を示した平面図であり、図2は、図1に示した第1実施形態によるCMOSイメージセンサの構造を示した断面図である。また、図3は、図1に示した第1実施形態によるCMOSイメージセンサの画素を示した平面図であり、図4は、図1に示した第1実施形態によるCMOSイメージセンサの構成を示した回路図である。まず、図1〜図4を参照して、第1実施形態によるCMOSイメージセンサの構造について説明する。
第1実施形態によるCMOSイメージセンサは、図1に示すように、複数の画素1を含む撮像部2と、行選択レジスタ3と、列選択レジスタ4とを備えている。また、画素1は、図2に示すように、p型シリコン基板10と、ゲート絶縁膜11と、1つの転送ゲート電極12、1つの増倍ゲート電極13および1つの読出ゲート電極14の3つのゲート電極と、フォトダイオード部(PD)15と、n型不純物領域からなるフローティングディフュージョン領域16と、素子分離領域17とにより構成されている。なお、転送ゲート電極12および増倍ゲート電極13は、それぞれ、本発明の「第1電極」および「第2電極」の一例である。また、フォトダイオード部15は、本発明の「第1キャリア蓄積部」の一例である。また、ゲート絶縁膜11は、p型シリコン基板10の表面上に所定の間隔を隔てて形成されている。また、転送ゲート電極12、増倍ゲート電極13および読出ゲート電極14は、ゲート絶縁膜11の上面上の所定領域に所定の間隔を隔てて形成されている。また、フォトダイオード部15は、p型シリコン基板10の表面近傍に形成されるとともに、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有している。また、フォトダイオード部15の表面上と、フォトダイオード部15の素子分離領域17と接する側の側面には、暗電流が発生するのを抑制するためのp+型不純物領域15aが形成されている。これにより、フォトダイオード部15は、埋め込み型フォトダイオードとなる。また、転送ゲート電極12は、フォトダイオード部15と増倍ゲート電極13との間に、フォトダイオード部15および増倍ゲート電極13に隣接するように形成されている。
また、n型不純物領域からなるフローティングディフュージョン領域16は、p型シリコン基板10の表面に形成されるとともに、転送された電子による電荷信号を電圧に変換するために設けられている。このフローティングディフュージョン領域16は、転送ゲート電極12、増倍ゲート電極13および読出ゲート電極14を介して、フォトダイオード部15と対向するとともに、読出ゲート電極14に隣接するように形成されている。また、フォトダイオード部15とフローティングディフュージョン領域16との間に位置するp型シリコン基板10の表面近傍には、n型不純物領域からなる転送チャネル18が形成されている。この転送チャネル18は、フローティングディフュージョン領域16の不純物濃度(n+)よりも低い不純物濃度(n−)を有する。
また、転送ゲート電極12および増倍ゲート電極13は、約100nm以下の厚みを有するポリシリコンまたはITO(Indium Tin Oxide)などの光を透過することが可能な部材から形成される。ここで、第1実施形態では、転送ゲート電極12下および増倍ゲート電極13下の転送チャネル18には、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部18aおよび18bが形成される。なお、フォトダイオード部18aおよび18bは、それぞれ、本発明の「第2キャリア蓄積部」および「第3キャリア蓄積部」の一例である。また、増倍ゲート電極13の電子の転送方向のゲート長L1は、転送ゲート電極12および読出ゲート電極14のゲート長L2よりも大きくなるように構成されている。これにより、増倍ゲート電極13の電子の転送方向のゲート長L1と、転送ゲート電極12および読出ゲート電極14のゲート長L2とが等しい場合と異なり、より多くの電子を増倍ゲート電極13下の転送チャネル18に蓄積することが可能となる。なお、増倍ゲート電極13の電子の転送方向のゲート長L1と、転送ゲート電極12および読出ゲート電極14のゲート長L2とを等しくしてもよい。
また、素子分離領域17は、フォトダイオード部15と、隣接する画素1のフローティングディフュージョン領域16との間のp型シリコン基板10の表面近傍に形成されている。この素子分離領域17は、隣接する画素1のフォトダイオード部15によって生成された電子が、画素1内のフローティングディフュージョン領域16に混入するのを抑制する機能を有している。なお、フォトダイオード部15およびフローティングディフュージョン領域16が形成されている領域のp型シリコン基板10の表面上には、ゲート絶縁膜11は、形成されていない。
また、図2に示すように、読出ゲート電極14、フローティングディフュージョン領域16および素子分離領域17の表面上には、図示しない絶縁膜を挟むようにして、光が入射するのを抑制するためのAlなどの金属からなる遮光膜19が形成されている。
また、図3に示すように、転送ゲート電極12、増倍ゲート電極13および読出ゲート電極14には、それぞれ、電圧制御のためのクロック信号を供給するための配線20、21および22がそれぞれコンタクト部12a、13aおよび14aを介して電気的に接続されている。また、フローティングディフュージョン領域16には、信号を取り出すための信号線23がコンタクト部16aを介して電気的に接続されている。
ここで、第1実施形態では、図2に示すように、転送ゲート電極12、増倍ゲート電極13、および、読出ゲート電極14にクロック信号のオン信号(Hレベルの信号)が供給されることによって、転送ゲート電極12および読出ゲート電極14には、約3Vの電圧が印加されるとともに、増倍ゲート電極13には、約15Vの電圧が印加される。これにより、転送ゲート電極12下の転送チャネル18、および、読出ゲート電極14下の転送チャネル18は、それぞれ、約5Vおよび約4Vに電位が調整された状態になる。また、増倍ゲート電極13下の転送チャネル18は、約16Vの高い電位に調整された状態となる。また、第1実施形態では、クロック信号のオフ信号(Lレベルの信号)が供給されている状態では、転送ゲート電極12下の転送チャネル18、増倍ゲート電極13下の転送チャネル18、および、読出ゲート電極14下の転送チャネル18は、それぞれ、約2V、約1Vおよび約1Vに電位が調整された状態となっている。また、フォトダイオード部15およびフローティングディフュージョン領域16は、それぞれ、約3Vおよび約5Vに電位が調整された状態となっている。
また、第1実施形態では、図2に示すように、増倍ゲート電極13に約15Vの高電圧が印加されることによって、増倍ゲート電極13下の転送チャネル18は、高い電位(約16V)に調整された状態となる。これにより、転送ゲート電極12下の転送チャネル18と増倍ゲート電極13下の転送チャネル18との境界に、高電界が印加された高電界領域18cが形成される。そして、フォトダイオード部15に蓄積された電子が転送されて、高電界領域18cに達すると、高電界領域18cの高電界による衝突電離によって、転送された電子が増倍(増加)される。また、増倍ゲート電極13と増倍ゲート電極13下の転送チャネル18とにより増倍部24が構成されている。
また、読出ゲート電極14は、電圧が印加されることによって、高電界領域18cによって増倍された電子による電荷信号を電圧信号として読み出すためのフローティングディフュージョン領域16に転送する機能を有している。
また、図4に示すように、画素1には、行列状(マトリックス状)に配置された複数の画素1毎に信号を取り出すための、リセットゲートトランジスタTrと、増幅トランジスタTr1と、増幅トランジスタTr1に接続される画素選択トランジスタTr2とが設けられている。リセットゲートトランジスタTrは、読み出し後に、信号線23の電圧をリセット電圧VRD(約5V)にリセットするとともに、読み出し時に、フローティングディフュージョン領域16を電気的に浮いた状態に保持する機能を有する。このリセットゲートトランジスタTrのゲートには、リセット信号が供給される。また、リセットゲートトランジスタTrのドレインには、リセット電圧VRD(約5V)が印加される。また、リセットゲートトランジスタTrのソースは、信号線23に接続されている。また、信号線23は、増幅トランジスタTr1のゲートに接続されており、増幅トランジスタTr1のドレインには、電源電圧VDDが接続されるとともに、増幅トランジスタTr1のソースには、画素選択トランジスタTr2のドレインが接続される。また、画素選択トランジスタTr2のソースには、相関二重サンプリング(CDS)回路29の一方端に接続される出力線30aが接続されている。また、相関二重サンプリング回路29の他方端は、列選択トランジスタのドレインに接続されている。また、列選択トランジスタのソースは、出力線30bに接続されている。
また、図3に示すように、リセットゲートトランジスタTrのリセットゲート電極31には、コンタクト部31aを介してリセットゲート線32が接続されており、リセット信号が供給される。リセットゲートトランジスタTrのドレインは、コンタクト部33aを介して電源電位(VDD)線34に接続される。また、リセットゲートトランジスタTrのソースおよび読出ゲート電極14のソースを構成するフローティングディフュージョン領域16と増幅トランジスタTr1のゲート電極35とは、コンタクト部16aおよび35aを介して信号線23により接続されている。また、画素選択トランジスタTr2のゲート電極36には、コンタクト部36aを介して画素選択線37が接続されるとともに、ソースには、コンタクト部38を介して出力線30aが接続されている。
次に、図4を参照して、第1実施形態によるCMOSイメージセンサの読出動作について説明する。
まず、所定の1行分の画素1のリセットゲートトランジスタTrをオン状態にすることによって、信号線23の電位をリセットする。その後、リセットされた所定の1行分の画素1の画素選択トランジスタTr2をオン状態にすることにより、リセットレベルの信号が相関二重サンプリング回路29に読み出される。次に、相関二重サンプリング回路29に読み出された所定の1行分の画素1の配線22に、Hレベルの信号を供給することによって、撮像部2の1行分の画素1の読出ゲート電極14をオン状態にする。これにより、1行分の画素1のフォトダイオード部15で生成された電子が信号線23に読み出される。そして、この状態から、リセットレベルの信号が相関二重サンプリング回路29に読み出された所定の1行分の画素1の画素選択トランジスタTr2をオン状態にすることによって、増幅トランジスタTr1および画素選択トランジスタTr2を介して、フォトダイオード部15の信号が相関二重サンプリング回路29に読み出される。そして、相関二重サンプリング回路29では、このリセットレベルの信号とフォトダイオード部15の信号との両方をサンプリングし、減算を行うことによって、リセットノイズを除去した信号が出力される。この後、列選択トランジスタを順次オン状態にすることにより、各画素1毎の信号が出力される。上記の動作を繰り返すことによって、第1実施形態によるCMOSイメージセンサの読出動作が行われる。なお、電子の読出動作時には、電子の読出しを行っている最中にもフォトダイオード部15、18aおよび18bに光が照射されるため、最初に読出動作が行われる画素1と、最後に読出動作が行われる画素1とでは、画素1に照射される光量が異なる。よって、上記のように行毎に電子を読み出す読出動作では、行毎に順次、蓄積される電子のリセットと電子の蓄積の開始とを行うローリングシャッタが行われる。
次に、上記行毎に電子を読み出す読出動作と異なり、全ての画素1に蓄積される電子を一斉に読み出す読出動作を説明する。まず、撮像部2の全ての配線22に、Hレベルの信号を供給することによって、撮像部2の全ての画素1の読出ゲート電極14を一斉にオン状態にする。これにより、各画素1のフォトダイオード部15に蓄積される電子を、各画素1のフローティングディフュージョン領域16に蓄積するとともに、信号線23に読み出す。なお、この状態では、画素選択トランジスタTr2がオフ状態であるため、相関二重サンプリング回路29には電流は流れない。この状態から、所定の1行分の画素選択線37(画素選択トランジスタTr2のゲート電極36)にHレベルの信号を供給することによって、所定の1行分の画素選択トランジスタTr2をオン状態にする。これによって、増幅トランジスタTr1および画素選択トランジスタTr2を介して、フォトダイオード部15の信号が相関二重サンプリング回路29に読み出される。この後、この状態から、フォトダイオード部15の信号が相関二重サンプリング回路29に読み出された所定の1行分の画素1のリセットゲートトランジスタTrをオン状態にすることにより、所定の1行分の信号線23の電位をリセットする。そして、この所定の1行分の画素1の画素選択トランジスタTr2をオン状態にすることにより、所定の1行分の画素1のリセットレベルの信号が相関二重サンプリング回路29に読み出される。そして、相関二重サンプリング回路29では、リセットレベルの信号とフォトダイオード部15の信号との両方をサンプリングし、減算を行うことによって、リセットノイズを除去した信号が出力される。この後、列選択トランジスタを順次オン状態にすることにより、各画素1毎の信号が出力される。上記の動作を繰り返すことによって、第1実施形態によるCMOSイメージセンサの読出動作が行われる。なお、フローティングディフュージョン領域16の表面上には、遮光膜19(図2参照)が形成されているので、電子がフローティングディフュージョン領域16に蓄積されている間に、フローティングディフュージョン領域16に光は照射しない。これにより、フォトダイオード部15に蓄積される電子をフローティングディフュージョン領域16に一斉に読み出しても、読み出した後にフローティングディフュージョン領域16に電子は追加されないので、撮像装置の画素1に蓄積される電子のリセットと電子の蓄積の開始とを一斉に行うグローバルシャッタを行うことが可能となる。
図5は、図1に示した第1実施形態によるCMOSイメージセンサの増倍動作を説明するための信号波形図である。図6〜図8は、図1に示した第1実施形態によるCMOSイメージセンサの増倍動作を説明するための断面図である。次に、図5〜図8を参照して、本発明の第1実施形態によるCMOSイメージセンサの増倍動作について説明する。
まず、図6に示すように、フォトダイオード部15、18aおよび18bに光が入射されると、図5の期間Aにおいて、光電変換により、フォトダイオード部15、18aおよび18bに電子が生成される。このとき、オフ状態の転送ゲート電極12下の転送チャネル18は、約2Vに電位に調整された状態となっているとともに、オフ状態の増倍ゲート電極13下の転送チャネル18は、約1Vに電位が調整された状態となっている。また、フォトダイオード部15は、約3Vに電位が調整されているため、フォトダイオード部18aおよび18bにおいて生成された電子は、フォトダイオード部18aおよび18bよりも電位が高いフォトダイオード部15に蓄積される。
次に、図5の期間Bにおいて、転送ゲート電極12をオフ状態のまま、増倍ゲート電極13をオン状態にする。これにより、図7に示すように、増倍ゲート電極13下の転送チャネル18の電位を、約16Vに調整する。このとき、転送ゲート電極12下の転送チャネル18は、約2Vに電位が調整された状態となっている。また、フォトダイオード部15は、約3Vに電位が調整されているため、生成された電子は、フォトダイオード部15よりも電位が低い転送ゲート電極12下の転送チャネル18には転送されずに、フォトダイオード部15に蓄積された状態となる。
次に、図5の期間Cにおいて、増倍ゲート電極13をオン状態にしておくとともに、転送ゲート電極12をオン状態にする。これにより、図8に示すように、増倍ゲート電極13下の転送チャネル18が、約16Vの高い電位に調整された状態で、転送ゲート電極12下の転送チャネル18を、約5Vの電位に調整する。これにより、フォトダイオード部15に蓄積された電子は、フォトダイオード部15の電位(約3V)よりも高い電位(約5V)に調整された転送ゲート電極12下の転送チャネル18へと転送されるとともに、転送ゲート電極12下の転送チャネル18に転送された電子は、転送ゲート電極12下の転送チャネル18の電位(約5V)よりも、さらに高い電位(約16V)に調整された増倍ゲート電極13下の転送チャネル18へと転送される。この時、転送ゲート電極12下の転送チャネル18から増倍ゲート電極13下の転送チャネル18へと転送された電子は、転送ゲート電極12下の転送チャネル18と増倍ゲート電極13下の転送チャネル18との境界に形成された高電界領域18cを移動中に、高電界領域18cの高電界からエネルギを得るとともに、エネルギを得た電子は、シリコン原子と衝突して電子と正孔とが生成される(衝突電離)ことによって新たな電子が生成される。その後、フォトダイオード部15から転送された電子および衝突電離によって生成された電子は、高電界領域18cの電界によって、増倍ゲート電極13下の転送チャネル18に蓄積される。
図9は、図1に示した第1実施形態によるCMOSイメージセンサの逆転送動作を説明するための信号波形図である。図10および図11は、図1に示した第1実施形態によるCMOSイメージセンサの逆転送動作を説明するための断面図である。次に、図9〜図11を参照して、本発明の第1実施形態によるCMOSイメージセンサの逆転送動作について説明する。なお、逆転送動作とは、増倍ゲート電極13下の転送チャネル18に蓄積された電子を、フォトダイオード部15に転送する動作をいう。
まず、図9の期間Dにおいて、転送ゲート電極12をオン状態にしておくとともに、増倍ゲート電極13をオフ状態にする。これにより、図10に示すように、転送ゲート電極12下の転送チャネル18が、約5Vに電位が調整された状態で、増倍ゲート電極13下の転送チャネル18が、約1Vに電位が調整される。このため、増倍ゲート電極13下の転送チャネル18に蓄積された電子は、増倍ゲート電極13下の転送チャネル18の電位(約1V)よりも高い電位(約5V)に調整されている転送ゲート電極12下の転送チャネル18へと転送される。
次に、図9の期間Eにおいて、増倍ゲート電極13をオフ状態にしておくとともに、転送ゲート電極12もオフ状態にする。これにより、図11に示すように、増倍ゲート電極13下の転送チャネル18が、約1Vに電位が調整された状態で、転送ゲート電極12下の転送チャネル18も、約5Vに電位が調整された状態から、約2Vに電位が調整された状態となる。また、フォトダイオード部15は、転送ゲート電極12下の転送チャネル18の電位(約2V)および増倍ゲート電極13下の転送チャネル18の電位(約1V)よりも高い電位(約3V)に調整された状態にある。このため、転送ゲート電極12下の転送チャネル18に転送された電子は、より高い電位に調整されているフォトダイオード部15へと転送される。このようにして、増倍ゲート電極13下の転送チャネル18に蓄積された電子は、フォトダイオード部15へと転送される。そして、フォトダイオード部15へと転送された電子は、再び上記増倍動作によって、フォトダイオード部15から高電界領域18cを経て、増倍ゲート電極13下の転送チャネル18へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極13下の転送チャネル18に蓄積される。また、そのように増倍されて蓄積された電子による電荷信号は、上述した読出動作のように、フローティングディフュージョン領域16および信号線23を介して、電圧信号として読み出される。
第1実施形態では、上記のように、フォトダイオード部15と、転送ゲート電極12下の転送チャネル18に形成されるフォトダイオード部18aと、増倍ゲート電極13下の転送チャネル18に形成されるフォトダイオード部18bとの3つのフォトダイオード部を備えることによって、1つのフォトダイオード部を有する撮像装置と異なり、フォトダイオード部の表面積が大きくなるので、撮像装置の感度を高くすることができる。
また、第1実施形態では、上記のように、フォトダイオード部18aと、フォトダイオード部18bとには、それぞれ、転送ゲート電極12と増倍ゲート電極13とから可変の電圧が印加されるように構成する。これにより、転送ゲート電極12および増倍ゲート電極13をオン状態にすることにより、フォトダイオード部18aおよびフォトダイオード部18bに電子を蓄積することができるとともに、転送ゲート電極12および増倍ゲート電極13をオフ状態にすることにより、フォトダイオード部18aおよびフォトダイオード部18bに蓄積された電子を転送することができる。
また、第1実施形態では、上記のように、増倍ゲート電極13により印加される電界による衝突電離により、増倍ゲート電極13下の高電界領域18cにおいて電子を増倍することによって、撮像装置の感度をより高くすることができる。
(第2実施形態)
図12は、本発明の第2実施形態によるCMOSイメージセンサの増倍動作を説明するための信号波形図である。図13〜図15は、本発明の第2実施形態によるCMOSイメージセンサの増倍動作を説明するための断面図である。図12〜図15を参照して、この第2実施形態では、上記第1実施形態と異なり、転送ゲート電極12および増倍ゲート電極13に負の電圧が印加されるCMOSイメージセンサの動作について説明する。なお、第2実施形態の構造は、上記第1実施形態と同様である。
図12は、本発明の第2実施形態によるCMOSイメージセンサの増倍動作を説明するための信号波形図である。図13〜図15は、本発明の第2実施形態によるCMOSイメージセンサの増倍動作を説明するための断面図である。図12〜図15を参照して、この第2実施形態では、上記第1実施形態と異なり、転送ゲート電極12および増倍ゲート電極13に負の電圧が印加されるCMOSイメージセンサの動作について説明する。なお、第2実施形態の構造は、上記第1実施形態と同様である。
まず、図12の期間Aにおいて、図13に示すように、フォトダイオード部15、18aおよび18bに光が入射されると、光電変換により、フォトダイオード部15、18aおよび18bに電子が生成される。ここで、第2実施形態では、転送ゲート電極12下の転送チャネル18は、転送ゲート電極12に負の電圧である−5Vの電圧が印加されることにより、約0Vに電位が調整された状態となっている。また、増倍ゲート電極13下の転送チャネル18は、増倍ゲート電極13に負の電圧である−5Vの電圧が印加されることにより、約0Vに電位が調整された状態となっている。また、フォトダイオード部15は、約3Vに電位が調整されているため、フォトダイオード部18aおよび18bにおいて生成された電子は、フォトダイオード部18aおよび18bよりも電位が高いフォトダイオード部15に蓄積される。
次に、図12の期間Bにおいて、転送ゲート電極12をオフ状態のまま、増倍ゲート電極13をオン状態にする。これにより、図14に示すように、増倍ゲート電極13下の転送チャネル18の電位を、約16Vに調整する。このとき、転送ゲート電極12下の転送チャネル18は、約0Vに電位が調整された状態となっている。また、フォトダイオード部15は、約3Vに電位が調整されているため、生成された電子は、フォトダイオード部15よりも電位が低い転送ゲート電極12下の転送チャネル18には転送されずに、フォトダイオード部15に蓄積された状態となる。
次に、図12の期間Cにおいて、増倍ゲート電極13をオン状態にしておくとともに、転送ゲート電極12をオン状態にする。これにより、図15に示すように、増倍ゲート電極13下の転送チャネル18が、約16Vの高い電位に調整された状態で、転送ゲート電極12下の転送チャネル18を、約4Vの電位に調整する。これにより、フォトダイオード部15に蓄積された電子は、フォトダイオード部15の電位(約3V)よりも高い電位(約4V)に調整された転送ゲート電極12下の転送チャネル18へと転送されるとともに、転送ゲート電極12下の転送チャネル18に転送された電子は、転送ゲート電極12下の転送チャネル18の電位(約4V)よりも、さらに高い電位(約16V)に調整された増倍ゲート電極13下の転送チャネル18へと転送される。この時、転送ゲート電極12下の転送チャネル18から増倍ゲート電極13下の転送チャネル18へと転送された電子は、転送ゲート電極12下の転送チャネル18と増倍ゲート電極13下の転送チャネル18との境界に形成された高電界領域18cを移動中に、高電界領域18cの高電界からエネルギを得るとともに、エネルギを得た電子は、シリコン原子と衝突して電子と正孔とが生成される(衝突電離)ことによって新たな電子が生成される。その後、フォトダイオード部15から転送された電子および衝突電離によって生成した電子は、高電界領域18cの電界によって、増倍ゲート電極13下の転送チャネル18に蓄積される。
図16は、本発明の第2実施形態によるCMOSイメージセンサの逆転送動作を説明するための信号波形図である。図17および図18は、本発明の第2実施形態によるCMOSイメージセンサの逆転送動作を説明するための断面図である。次に、図16〜図18を参照して、本発明の第2実施形態によるCMOSイメージセンサの逆転送動作について説明する。
まず、図16の期間Dにおいて、転送ゲート電極12をオン状態にしておくとともに、増倍ゲート電極13をオフ状態にする。これにより、図17に示すように、転送ゲート電極12下の転送チャネル18が、約4Vに電位が調整された状態で、増倍ゲート電極13下の転送チャネル18が、約0Vに電位が調整される。このため、増倍ゲート電極13下の転送チャネル18に蓄積された電子は、増倍ゲート電極13下の転送チャネル18の電位(約0V)よりも高い電位(約4V)に調整されている転送ゲート電極12下の転送チャネル18へと転送される。
次に、図16の期間Eにおいて、増倍ゲート電極13をオフ状態にしておくとともに、転送ゲート電極12もオフ状態にする。これにより、図18に示すように、増倍ゲート電極13下の転送チャネル18が、約0Vに電位が調整された状態で、転送ゲート電極12下の転送チャネル18も、約4Vに電位が調整された状態から、増倍ゲート電極13下の転送チャネル18と同じ約0Vに電位が調整された状態となる。また、フォトダイオード部15は、転送ゲート電極12下の転送チャネル18の電位(約0V)および増倍ゲート電極13下の転送チャネル18の電位(約0V)よりも高い電位(約3V)に調整された状態にある。このため、転送ゲート電極12下の転送チャネル18に転送された電子は、より高い電位に調整されているフォトダイオード部15へと転送される。このようにして、増倍ゲート電極13下の転送チャネル18に蓄積された電子は、フォトダイオード部15へと転送される。そして、フォトダイオード部15へと転送された電子は、再び上記増倍動作によって、フォトダイオード部15から高電界領域18cを経て、増倍ゲート電極13下の転送チャネル18へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極13下の転送チャネル18に蓄積される。また、そのように増倍されて蓄積された電子による電荷信号は、上述した読出動作のように、フローティングディフュージョン領域16および信号線23を介して、電圧信号として読み出される。
第2実施形態では、上記のように、転送ゲート電極12と増倍ゲート電極13とには、負の電圧である−5Vを印加することによって、転送ゲート電極12下と増倍ゲート電極13下の転送チャネル18の表面に正孔が集まる。この正孔により、転送チャネル18とゲート絶縁膜11との界面に生じる界面準位が満たされるので、転送ゲート電極12下と増倍ゲート電極13下の転送チャネル18に暗電流が流れるのを抑制することができる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
(第3実施形態)
図19は、本発明の第3実施形態によるCMOSイメージセンサの構造を示した断面図である。図19を参照して、この第3実施形態では、上記第1実施形態と異なり、フォトダイオード部15が読出ゲート電極14と隣接するように形成された画素40を含むCMOSイメージセンサの構造について説明する。
図19は、本発明の第3実施形態によるCMOSイメージセンサの構造を示した断面図である。図19を参照して、この第3実施形態では、上記第1実施形態と異なり、フォトダイオード部15が読出ゲート電極14と隣接するように形成された画素40を含むCMOSイメージセンサの構造について説明する。
この第3実施形態によるCMOSイメージセンサの画素40の断面構造としては、図19に示すように、p型シリコン基板10の表面に、各画素40をそれぞれ分離するための素子分離領域17が形成されている。また、素子分離領域17によって囲まれる各画素40のp型シリコン基板10の表面には、素子分離領域17の一方から所定の間隔を隔てて、n型不純物領域からなる転送チャネル41を挟むように、フォトダイオード部15が形成されている。また、フォトダイオード部15の表面上には、暗電流が発生するのを抑制するためのp+型不純物領域15bが形成されている。これにより、フォトダイオード部15は、埋め込み型フォトダイオードとなる。また、各画素40のp型シリコン基板10の表面には、フォトダイオード部15から所定の間隔を隔てて、n型不純物領域からなる転送チャネル42を挟むように、フローティングディフュージョン領域16が形成されている。また、転送チャネル41および42は、フローティングディフュージョン領域16の不純物濃度(n+)よりも低い不純物濃度(n−)を有する。また、フローティングディフュージョン領域16は、素子分離領域17の他方と隣接するように形成されている。
また、転送チャネル41の上面上には、ゲート絶縁膜43が形成されている。このゲート絶縁膜43の上面上の所定領域には、所定の間隔を隔てて約100nm以下の厚みを有するポリシリコンまたはITOなどの光を透過することが可能な部材からなる転送ゲート電極12および増倍ゲート電極13が形成されている。ここで、第3実施形態では、転送ゲート電極12下および増倍ゲート電極13下のn型不純物領域からなる転送チャネル41では、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部41aおよび41bが形成されている。また、転送ゲート電極12は、フォトダイオード部15と隣接するように形成されているとともに、増倍ゲート電極13は、素子分離領域17の一方と隣接するように形成されている。また、転送チャネル42の上面上には、ゲート絶縁膜44が形成されている。このゲート絶縁膜44の上面上の所定領域には、読出ゲート電極14が形成されている。この読出ゲート電極44は、フォトダイオード部15とフローティングディフュージョン領域16との間に、フォトダイオード部15およびフローティングディフュージョン領域16と隣接するように形成されている。また、増倍ゲート電極13と増倍ゲート電極13下の転送チャネル41とにより増倍部45が構成されている。また、読出ゲート電極14、フローティングディフュージョン領域16および素子分離領域17の表面上には、図示しない絶縁膜を挟むようにして、光が入射するのを抑制するためのAlなどの金属からなる遮光膜19が形成されている。
なお、第3実施形態のその他の構成は、上記第1実施形態と同様である。また、第3実施形態の効果は、上記第1実施形態と同様である。
(第4実施形態)
図20は、本発明の第4実施形態によるCMOSイメージセンサの構造を示した断面図である。図20を参照して、この第4実施形態では、上記第1実施形態と異なり、フォトダイオード部15上に転送ゲート電極52が形成された画素50を含むCMOSイメージセンサの構造について説明する。
図20は、本発明の第4実施形態によるCMOSイメージセンサの構造を示した断面図である。図20を参照して、この第4実施形態では、上記第1実施形態と異なり、フォトダイオード部15上に転送ゲート電極52が形成された画素50を含むCMOSイメージセンサの構造について説明する。
この第4実施形態によるCMOSイメージセンサの画素50の断面構造としては、図20に示すように、p型シリコン基板10のフォトダイオード部15および転送チャネル18と対応する上面上に、ゲート絶縁膜51が形成されている。このゲート絶縁膜51の上面上のフォトダイオード部15と対応する領域には、転送ゲート電極52が形成されている。また、ゲート絶縁膜51の上面上の転送チャネル18と対応する領域には、転送ゲート電極12、増倍ゲート電極13および読出ゲート電極14がフォトダイオード部15側から順に所定の間隔を隔てて形成されている。また、転送ゲート電極52、転送ゲート電極12、および、増倍ゲート電極13は、約100nm以下の厚みを有するポリシリコンまたはITOなどの光を透過することが可能な部材から形成されている。ここで、第4実施形態では、転送ゲート電極12下および増倍ゲート電極13下のn型不純物領域からなる転送チャネル18では、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部18aおよび18bが形成されている。また、転送ゲート電極52は、クロック信号のオン信号(Hレベルの信号)が供給されることにより、約3Vの電圧が印加されるように構成されている。また、転送ゲート電極52に約3Vの電圧が印加されている場合には、転送ゲート電極52下のフォトダイオード部15は、約4Vの電位に調整されている。なお、転送ゲート電極52にクロック信号のオフ信号(Lレベルの信号)が供給されている場合には、フォトダイオード部15は、約1Vの電位に調整されている。
なお、第4実施形態のその他の構成は、上記第1実施形態と同様である。また、第4実施形態の効果は、上記第1実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第4実施形態では、転送チャネルの表面上に形成されるゲート絶縁膜上には、1画素あたり1本の転送ゲート電極と1本の増倍ゲート電極とが形成される例を示したが、本発明はこれに限らず、図21に示す第1変形例のように、1画素あたり3本の転送ゲート電極12、61および62と1本の増倍ゲート電極13とを形成してもよい。なお、図21に示す第1変形例では、転送ゲート電極12および61が、約100nm以下の厚みを有するポリシリコンまたはITOなどの光を透過することが可能な部材から形成されている。そして、転送ゲート電極12下および61下の転送チャネル63には、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部63aおよび63bが形成される。また、遮光膜19は、転送ゲート電極62、増倍ゲート電極13、読出ゲート電極14、フローティングディフュージョン領域16および素子分離領域17の表面上に形成される。また、図22に示す第2変形例のように、転送ゲート電極12、61および62と増倍ゲート電極13とが、約100nm以下の厚みを有するポリシリコンまたはITOなどの光を透過することが可能な部材から形成されていてもよい。この場合、転送ゲート電極12下、61下および62下と増倍ゲート電極13下との転送チャネル63には、入射光量に応じて電子を生成し、その生成された電子を蓄積する機能を有するフォトダイオード部63a、63b、63cおよび63dが形成される。なお、遮光膜19は、読出ゲート電極14、フローティングディフュージョン領域16および素子分離領域17の表面上に形成される。また、フォトダイオード部を2つ以上有する構造であれば、上記第1〜第4実施形態、第1変形例および第2変形例以外の構造でもよい。
また、上記第1〜第4実施形態では、フォトダイオード部の表面上に暗電流が発生するのを抑制するためのp+型不純物領域15aおよび15bを形成する例を示したが、本発明はこれに限らず、図23に示す第3変形例のように、転送ゲート電極12下および増倍ゲート電極13下の転送チャネル18の表面上にもp+型不純物領域18dを形成してもよい。なお、p+型不純物領域18dは、本発明の「不純物領域」の一例である。これにより、転送ゲート電極12下および増倍ゲート電極13下のフォトダイオード部18aおよび18bの表面上に暗電流が発生するのを抑制することができる。
また、上記第1〜第4実施形態では、本発明を撮像装置の一例であるCMOSイメージセンサに適用する例を示したが、本発明はこれに限らず、CMOSイメージセンサ以外の撮像装置に適用してもよい。たとえば、CMOSイメージセンサ以外の撮像装置であるCCDイメージセンサに本発明を適用するようにしてもよい。
また、上記第1〜第4実施形態では、p型シリコン基板上に撮像装置を形成した例を示したが、本発明はこれに限らず、n型シリコン基板上にp型の不純物拡散領域を形成したものを基板として用いてもよい。
また、上記第1〜第4実施形態では、キャリアとして電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることで、キャリアとして正孔を用いるようにしてもよい。
12 転送ゲート電極(第1電極)
13 増倍ゲート電極(第2電極)
15 フォトダイオード部(第1キャリア蓄積部)
18 転送チャネル
18a フォトダイオード部(第2キャリア蓄積部)
18b フォトダイオード部(第3キャリア蓄積部)
18d p+型不純物領域(不純物領域)
13 増倍ゲート電極(第2電極)
15 フォトダイオード部(第1キャリア蓄積部)
18 転送チャネル
18a フォトダイオード部(第2キャリア蓄積部)
18b フォトダイオード部(第3キャリア蓄積部)
18d p+型不純物領域(不純物領域)
Claims (6)
- 光電変換機能を有する第1キャリア蓄積部と、
キャリアを転送するための電界を印加する第1電極と、
前記第1電極の下方に形成され、光電変換機能を有する第2キャリア蓄積部とを備える、撮像装置。 - 前記第1電極とは異なる第2電極と、
前記第1電極および前記第2電極の下方に形成され、キャリアの転送動作が行われる転送チャネルとをさらに備え、
前記転送チャネルは、前記第2キャリア蓄積部と、前記第2電極の下方に形成され、光電変換機能を有する第3キャリア蓄積部とを含む、請求項1に記載の撮像装置。 - 前記第2キャリア蓄積部と、前記第3キャリア蓄積部とには、それぞれ、前記第1電極と前記第2電極とから可変の電圧が印加されるように構成されている、請求項2に記載の撮像装置。
- 前記第2電極により印加される電界による衝突電離により、前記第2電極下の前記転送チャネルにおいてキャリアが増加されるように構成されている、請求項3に記載の撮像装置。
- 前記第1電極と前記第2電極とには、負の電圧が印加されるように構成されている、請求項2〜4のいずれか1項に記載の撮像装置。
- 前記第1電極および前記第2電極が形成される前記転送チャネルの表面には、前記転送チャネルと異なる導電型の不純物領域が形成されている、請求項2〜5のいずれか1項に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007321702A JP2009147049A (ja) | 2007-12-13 | 2007-12-13 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007321702A JP2009147049A (ja) | 2007-12-13 | 2007-12-13 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009147049A true JP2009147049A (ja) | 2009-07-02 |
Family
ID=40917341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007321702A Pending JP2009147049A (ja) | 2007-12-13 | 2007-12-13 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009147049A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011040926A (ja) * | 2009-08-10 | 2011-02-24 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
CN102034844A (zh) * | 2009-09-28 | 2011-04-27 | 索尼公司 | 固体摄像装置、其制造方法以及电子设备 |
JP2012004569A (ja) * | 2010-06-15 | 2012-01-05 | E2V Semiconductors | 電子増倍画像センサー及び対応する方法 |
US8298853B2 (en) | 2010-08-10 | 2012-10-30 | International Business Machines Corporation | CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture |
WO2013118492A1 (ja) * | 2012-02-09 | 2013-08-15 | 株式会社デンソー | 固体撮像装置およびその駆動方法 |
US10141354B2 (en) | 2014-10-23 | 2018-11-27 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and image acquisition device |
-
2007
- 2007-12-13 JP JP2007321702A patent/JP2009147049A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9124837B2 (en) | 2009-08-10 | 2015-09-01 | Sony Corporation | Solid-state image pickup device and driving method thereof, and electronic apparatus |
JP2011040926A (ja) * | 2009-08-10 | 2011-02-24 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
US8619170B2 (en) | 2009-08-10 | 2013-12-31 | Sony Corporation | Solid-state image pickup device with plural transfer structures to transfer charge to plural accumulation portions |
CN102034844A (zh) * | 2009-09-28 | 2011-04-27 | 索尼公司 | 固体摄像装置、其制造方法以及电子设备 |
JP2012004569A (ja) * | 2010-06-15 | 2012-01-05 | E2V Semiconductors | 電子増倍画像センサー及び対応する方法 |
US8298853B2 (en) | 2010-08-10 | 2012-10-30 | International Business Machines Corporation | CMOS pixel sensor cells with poly spacer transfer gates and methods of manufacture |
TWI493702B (zh) * | 2012-02-09 | 2015-07-21 | Denso Corp | Solid image pickup device and its driving method |
CN104115271A (zh) * | 2012-02-09 | 2014-10-22 | 株式会社电装 | 固态成像装置及其驱动方法 |
JP2013179275A (ja) * | 2012-02-09 | 2013-09-09 | Denso Corp | 固体撮像素子およびその駆動方法 |
WO2013118492A1 (ja) * | 2012-02-09 | 2013-08-15 | 株式会社デンソー | 固体撮像装置およびその駆動方法 |
CN104115271B (zh) * | 2012-02-09 | 2017-02-22 | 株式会社电装 | 固态成像装置及其驱动方法 |
US9653514B2 (en) | 2012-02-09 | 2017-05-16 | Denso Corporation | Solid-state imaging device and method for driving the same |
US10141354B2 (en) | 2014-10-23 | 2018-11-27 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and image acquisition device |
US10720457B2 (en) | 2014-10-23 | 2020-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and image acquisition device |
US11532652B2 (en) | 2014-10-23 | 2022-12-20 | Panasonic Intellectual Property Management Co., Ltd. | Imaging device and image acquisition device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7821042B2 (en) | Imaging device including a multiplier electrode | |
JP4212623B2 (ja) | 撮像装置 | |
US8692303B2 (en) | Solid-state imaging device, electronic device, and manufacturing method for solid-state imaging device | |
WO2011058684A1 (ja) | 固体撮像装置 | |
JP2009054870A (ja) | 撮像装置 | |
US7642499B2 (en) | Image sensor comprising multilayer wire | |
JP2009130015A (ja) | 撮像装置 | |
WO2010137269A1 (ja) | 固体撮像装置 | |
JP2009147049A (ja) | 撮像装置 | |
US20090152605A1 (en) | Image sensor and cmos image sensor | |
JP2018092990A (ja) | 光電変換装置、撮像システム | |
JP2010027668A (ja) | 撮像装置 | |
US8154060B2 (en) | Image sensor and sensor unit | |
JP2018093297A (ja) | 光電変換装置、撮像システム | |
JP2009130669A (ja) | 撮像装置 | |
JP2010003868A (ja) | 撮像装置 | |
US8233065B2 (en) | Charge detection device and charge detection method, solid-state imaging device and driving method thereof, and imaging device | |
JP2010021348A (ja) | 撮像装置 | |
JP2010010740A (ja) | 撮像装置 | |
JP2009059852A (ja) | 撮像装置 | |
JP2008218756A (ja) | 光電変換装置及び撮像システム | |
JP2009059847A (ja) | 撮像装置 | |
JP2009147064A (ja) | 撮像装置 | |
JP2009158737A (ja) | 撮像装置 | |
JP2009170866A (ja) | 撮像装置 |