JP2009059847A - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP2009059847A JP2009059847A JP2007225183A JP2007225183A JP2009059847A JP 2009059847 A JP2009059847 A JP 2009059847A JP 2007225183 A JP2007225183 A JP 2007225183A JP 2007225183 A JP2007225183 A JP 2007225183A JP 2009059847 A JP2009059847 A JP 2009059847A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- unit
- transfer
- potential
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】信号電荷の増倍効率が低下することを抑制することが可能な撮像装置を提供する。
【解決手段】このCMOSイメージセンサ(撮像装置)は、電子(信号電荷)を生成するフォトダイオード部4と、電子を蓄積するための電子蓄積部4aと、電子蓄積部4aに蓄積された電子を衝突電離させて増倍するための電子増倍部3bと、少なくとも電子の増倍動作および転送動作の際に、フォトダイオード部4の電位を制御する電位制御ゲート電極10とを備える。
【選択図】図2
【解決手段】このCMOSイメージセンサ(撮像装置)は、電子(信号電荷)を生成するフォトダイオード部4と、電子を蓄積するための電子蓄積部4aと、電子蓄積部4aに蓄積された電子を衝突電離させて増倍するための電子増倍部3bと、少なくとも電子の増倍動作および転送動作の際に、フォトダイオード部4の電位を制御する電位制御ゲート電極10とを備える。
【選択図】図2
Description
本発明は、撮像装置に関し、特に、信号電荷を増加するための領域を備えた撮像装置に関する。
従来、電子(信号電荷)を増倍(増加)させるための領域を備えたCCD(Charge Coupled Device)イメージセンサ(撮像装置)が知られている(たとえば、特許文献1参照)。
図22は、上記特許文献1に開示された従来の増倍型CCDイメージセンサの構造を示した断面図である。まず、図22を参照して、上記特許文献1に開示された従来の増倍型CCDイメージセンサの構造について説明する。
上記特許文献1に開示された従来の増倍型CCDイメージセンサでは、図22に示すように、シリコン基板101の表面上にゲート酸化物102が形成されている。また、ゲート酸化物102の上面上の所定領域には、所定の間隔を隔てて4つのゲート電極103〜106が形成されている。このゲート電極103〜106には、4相のクロック信号Φ11〜Φ14が供給されるように構成されている。
また、ゲート電極103〜106下の転送チャネル107には、それぞれ、画素分離障壁、一時的蓄積井戸、電荷転送障壁および電荷集積井戸が形成されている。この画素分離障壁は、一時的蓄積井戸と隣接する画素の電荷集積井戸とを区分するとともに、隣接する電荷集積井戸の電子を一時的蓄積井戸に転送する機能を有している。また、一時的蓄積井戸は、電子(信号電荷)が転送される際に、電子を一時的に蓄積する機能を有している。また、電荷転送障壁は、一時的蓄積井戸と電荷集積井戸とを区分するとともに、一時的蓄積井戸に蓄積された電子を電荷集積井戸に転送する機能を有している。
また、電荷集積井戸は、一時的蓄積井戸から転送された電子を蓄積する機能を有するとともに、電界による衝突電離により電子を増倍するための増倍部としての機能も有している。すなわち、電荷転送障壁と電荷集積井戸との界面には、高い電位に調整された高電界領域108が形成されていることによって、高電界領域108に転送された電子が高電界領域108からエネルギを得る。そして、エネルギを得た電子は、高電界領域108を移動中にシリコン基板101の格子原子と衝突し、その衝突により、電子および正孔が生成される。生成された電子および正孔のうち、高電界領域108中の電界によって電子のみが電荷集積井戸に集められる。これにより、電子の増倍が行われる。なお、この電子の増倍は、受光領域のフォトダイオードにより生成された電子を転送する過程において行われている。
次に、図22を参照して、従来の増倍型CCDイメージセンサの増倍動作について説明する。
まず、ゲート電極103にクロック信号Φ11を供給してゲート電極103をオン状態にするとともに、ゲート電極103にクロック信号Φ11を供給した時から所定時間経過後に、隣接する画素のゲート電極106をオフ状態にする。これにより、隣接する画素の電荷集積井戸に蓄積された電子(信号電荷)が画素分離障壁に転送される。
そして、ゲート電極104にクロック信号Φ12を供給してゲート電極104をオン状態にするとともに、ゲート電極103をオフ状態にする。これにより、画素分離障壁に転送された電子が一時的蓄積井戸に転送される。
次に、ゲート電極106にクロック信号Φ14を供給してゲート電極106をオン状態にする。これにより、ゲート電極106に高電圧が印加されて、電荷転送障壁と電荷集積井戸との界面に高電界領域108が形成される。その後、ゲート電極106をオン状態にしたまま、ゲート電極104をオフ状態にすることによって、一時的蓄積井戸に蓄積された電子が電荷転送障壁を越えて電荷集積井戸に転送される。これにより、転送された電子が高電界による衝突電離によって増倍されるとともに、増倍された電子が電荷集積井戸に蓄積される。なお、ゲート電極105には、クロック信号Φ13は常に供給されず、ゲート電極105はオフ状態のまま一定である。
次に、従来の増倍型CCDイメージセンサの構造をCMOS(Complementary Metal Oxide Semiconductor)イメージセンサ(撮像装置)に適用した場合について考えられる仮想上のCMOSイメージセンサの構造について説明する。
この仮想上のCMOSイメージセンサでは、シリコン基板の表面近傍の所定領域に電子(信号電荷)の転送領域である不純物領域(転送チャネル)が形成されるとともに、シリコン基板の表面上の不純物領域に対応する領域にゲート酸化物が形成される。また、ゲート酸化物の上面上の所定領域には、従来の増倍型CCDイメージセンサと同様の機能を有する4つのゲート電極に加えて、さらに、フローティングディフュージョン領域に電子を転送してデータを読み出すためのゲート電極が設けられる。また、この仮想上のCMOSイメージセンサは、従来の増倍型CCDイメージセンサと同様に、フォトダイオードにより生成された電子を不純物領域内の電荷集積井戸と一時的蓄積井戸との間を交互に転送させることにより増倍させるように構成される。そして、増倍させた電子を電荷集積井戸に蓄積するとともに、蓄積された電子をフローティングディフュージョン領域に転送するように構成される。
上記のように、従来の増倍型CCDイメージセンサの構造を仮想上のCMOSイメージセンサに適用した場合、5本のゲート電極からなる構成であることにより、CMOSイメージセンサを小型化するのが困難であるという不都合があると考えられる。一方で、この不都合を解決するための構成として、電子を、フォトダイオードおよび一時的蓄積井戸間において転送させることにより増倍させる構成が考えられる。これにより、電子を電荷集積井戸に蓄積させる電界を発生させるためのゲート電極と、電荷集積井戸に電子を転送させるためのゲート電極とが必要なくなるので、ゲート電極の本数を3本に減少させることが可能となる。その結果、CMOSイメージセンサを小型化させることが可能であると考えられる。
しかしながら、上記のような仮想上のCMOSイメージセンサにおいて、3本のゲート電極による構成を適用した場合、フォトダイオードにより生成された電子(信号電荷)を不純物領域内に転送する際の一時的蓄積井戸における電位の変化に起因して、フォトダイオードの電位が変動する場合があると考えられる。したがって、フォトダイオードの電位が安定しないことにより、不純物領域に電子を完全に転送できない場合があると考えられる。その結果、撮像装置(CMOSイメージセンサ)の増倍効率が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、信号電荷の増倍効率が低下することを抑制することが可能な撮像装置を提供することである。
上記目的を達成するために、この発明の一の局面における撮像装置は、信号電荷を生成する光電変換部と、信号電荷を蓄積するための蓄積部と、蓄積部に蓄積された信号電荷を衝突電離させて増加するための電荷増加部と、少なくとも信号電荷の増加動作および転送動作の際に、光電変換部の電位を制御する電位制御手段とを備える。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態によるCMOSイメージセンサの全体構成を示した平面図であり、図2は、本発明の第1実施形態によるCMOSイメージセンサにおけるポテンシャル図である。また、図3は、図1に示した第1実施形態によるCMOSイメージセンサの構造を示した断面図である。また、図4は、図1に示した第1実施形態によるCMOSイメージセンサの画素を示した平面図であり、図5は、図1に示した第1実施形態によるCMOSイメージセンサの回路構成を示した回路図である。まず、図1〜図5を参照して、第1実施形態によるCMOSイメージセンサの構造について説明する。なお、第1実施形態では、撮像装置の一例であるアクティブ(Active)型のCMOSイメージセンサに本発明を適用した場合について説明する。
図1は、本発明の第1実施形態によるCMOSイメージセンサの全体構成を示した平面図であり、図2は、本発明の第1実施形態によるCMOSイメージセンサにおけるポテンシャル図である。また、図3は、図1に示した第1実施形態によるCMOSイメージセンサの構造を示した断面図である。また、図4は、図1に示した第1実施形態によるCMOSイメージセンサの画素を示した平面図であり、図5は、図1に示した第1実施形態によるCMOSイメージセンサの回路構成を示した回路図である。まず、図1〜図5を参照して、第1実施形態によるCMOSイメージセンサの構造について説明する。なお、第1実施形態では、撮像装置の一例であるアクティブ(Active)型のCMOSイメージセンサに本発明を適用した場合について説明する。
第1実施形態によるCMOSイメージセンサは、図1に示すように、マトリクス状(行列状)に配置された複数の画素50を含む撮像部51と、行選択レジスタ52と、列選択レジスタ53とを備えている。
第1実施形態によるCMOSイメージセンサの画素50の断面構造としては、図2および図3に示すように、p型シリコン基板1の表面に、各画素50をそれぞれ分離するための素子分離領域2が形成されている。また、素子分離領域2によって囲まれる各画素50のp型シリコン基板1の表面には、n−型不純物領域からなる転送チャネル3を挟むように所定の間隔を隔てて、フォトダイオード部(PD)4およびn+型不純物領域からなるフローティングディフュージョン領域5が形成されている。なお、素子分離領域2は、本発明の「素子分離部」の一例である。また、フォトダイオード部4およびフローティングディフュージョン領域5は、それぞれ、本発明の「光電変換部」および「電圧変換部」の一例である。
フォトダイオード部4は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部4は、素子分離領域2に隣接するとともに、転送チャネル3に隣接するように形成されている。フローティングディフュージョン領域5は、転送チャネル3の不純物濃度(n−)よりも高い不純物濃度(n+)を有する。また、フローティングディフュージョン領域5は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域5は、素子分離領域2に隣接するとともに、転送チャネル3に隣接するように形成されている。これにより、フローティングディフュージョン領域5は、転送チャネル3を介してフォトダイオード部4と対向するように形成されている。
また、転送チャネル3の上面上に、ゲート絶縁膜6が形成されている。また、ゲート絶縁膜6の上面上の所定領域には、所定の間隔を隔てて、転送ゲート電極7と、増倍ゲート電極8と、読出ゲート電極9とが、フォトダイオード部4側からフローティングディフュージョン領域5側に向かってこの順番に形成されている。すなわち、転送ゲート電極7は、フォトダイオード部4と隣接するように形成されている。また、転送ゲート電極7は、フォトダイオード部4と増倍ゲート電極8との間に形成されている。また、読出ゲート電極9は、増倍ゲート電極8とフローティングディフュージョン領域5との間に形成されている。また、読出ゲート電極9は、フローティングディフュージョン領域5と隣接するように形成されている。なお、転送ゲート電極7、増倍ゲート電極8および読出ゲート電極9は、それぞれ、本発明の「第3電極」、「第2電極」および「第4電極」の一例である。
ここで、第1実施形態では、フォトダイオード部4の上面上には、ゲート絶縁膜6を介して、フォトダイオード部4の電位を制御するための電位制御ゲート電極10が形成されている。また、電位制御ゲート電極10は、撮像に用いられる露光光線を透過可能な透明な部材により形成されているとともに、電位制御ゲート電極10の厚さ(図2のt1)は、電位制御ゲート電極10以外のゲート電極の厚さ(図2のt2)よりも小さくなるように形成されている。なお、電位制御ゲート電極10は、本発明の「第1電極」の一例である。
また、図4に示すように、転送ゲート電極7、増倍ゲート電極8、読出ゲート電極9、および、電位制御ゲート電極10には、それぞれ、コンタクト部7a、8a、9aおよび10aを介して、電圧制御のためのクロック信号Φ1、Φ2、Φ3およびΦ4を供給する配線層20、21、22および23が電気的に接続されている。なお、この配線層20、21、22および23は、行毎に形成されているとともに、各行の複数の画素50の転送ゲート電極7、増倍ゲート電極8、読出ゲート電極9および電位制御ゲート電極10にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域5には、コンタクト部5aを介して信号を取り出すための信号線24が電気的に接続されている。なお、この信号線24は、列毎に形成されているとともに、各列の複数の画素50のフローティングディフュージョン領域5に電気的に接続されている。
また、図3に示すように、転送ゲート電極7および読出ゲート電極9に、それぞれ、配線層20および22を介してクロック信号Φ1およびΦ3のオン信号(Hレベルの信号)が供給されている場合には、転送ゲート電極7および読出ゲート電極9に約2.9Vの電圧が印加されるように構成されている。これにより、転送ゲート電極7および読出ゲート9にクロック信号Φ1およびΦ3のオン信号(Hレベルの信号)が供給されている場合には、転送ゲート電極7下および読出ゲート電極9下の転送チャネル3が約4Vの電位に調整された状態になるように構成されている。
また、増倍ゲート電極8に配線層21からクロック信号Φ2のオン信号(Hレベルの信号)が供給されている場合には、増倍ゲート電極8に約24Vの電圧が印加されるように構成されている。これにより、増倍ゲート電極8にクロック信号Φ2のオン信号(Hレベルの信号)が供給されている場合には、増倍ゲート電極8下の転送チャネル3が約25Vの高い電位に調整された状態になるように構成されている。
また、転送ゲート電極7、増倍ゲート電極8および読出ゲート電極9にクロック信号Φ1、Φ2およびΦ3のオフ信号(Lレベルの信号)が供給されている場合には、転送ゲート電極7、増倍ゲート電極8および読出ゲート電極9に約0Vの電圧が印加されるように構成されている。これにより、転送ゲート電極7下、増倍ゲート電極8下および読出ゲート電極9下の転送チャネル3が、約1Vの電位に調整された状態となるように構成されている。
ここで、第1実施形態では、電位制御ゲート電極10には、フォトダイオード部4と転送ゲート電極7下の転送チャネル3との間における電子の転送動作時、および、転送ゲート電極7下の転送チャネル3と増倍ゲート電極8下の転送チャネル3との間における電子の転送動作時において、常にフォトダイオード部4の電位が約3Vに固定されるようなクロック信号Φ4が供給されるように構成されている。具体的には、電位制御ゲート電極10に約0Vの電圧が印加されることにより、フォトダイオード部4は、約3Vの電位に調整された状態となるように構成されている。なお、フローティングディフュージョン領域5は、約5Vの電位になるように調整されている。
また、第1実施形態では、図2に示すように、フォトダイオード部4は、光電変換によって電子を生成するとともに、生成した電子を蓄積する電子蓄積部4aとしての機能を有している。また、転送ゲート電極7は、オン信号が供給されることにより、フォトダイオード部4の電子蓄積部4aに蓄積された電子を、転送ゲート電極7下の転送チャネル3を介して増倍ゲート電極8下の転送チャネル3に位置する電子増倍部3bに転送する機能を有している。また、フォトダイオード部4に蓄積された電子を増倍する際に、増倍ゲート電極8にオン信号を供給することにより、増倍ゲート電極8下の転送チャネル3に位置する電子増倍部3bに高電界が印加される。そして、フォトダイオード部4から転送された電子が、電子増倍部3bに発生した高電界により加速するとともに、不純物領域における格子原子との衝突電離によって増倍されるように構成されている。また、電子の衝突電離は、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)と転送ゲート電極7下の転送チャネル3との境界部で発生するように構成されている。なお、電子蓄積部4aおよび電子増倍部3bは、それぞれ、本発明の「蓄積部」および「電荷増加部」の一例である。
また、転送ゲート電極7下の転送チャネル3は、転送ゲート電極7にオン信号(Hレベルの信号)が供給されている場合に、フォトダイオード部4の電子蓄積部4aに蓄積された電子を増倍ゲート電極8下の転送チャネル3における電子増倍部3bに転送する機能を有する。また、転送ゲート電極7にオフ信号(Lレベルの信号)が供給されている場合には、フォトダイオード部4の電子蓄積部4aと、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)とを区分する分離障壁として機能する。
また、読出ゲート電極9下の転送チャネル3は、読出ゲート電極9にオン信号(Hレベルの信号)が供給されている場合に、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)に蓄積された電子をフローティングディフュージョン領域5に転送する機能を有するとともに、読出ゲート電極9にオフ信号(Lレベルの信号)が供給されている場合に、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)とフローティングディフュージョン領域5とを区分する機能を有する。
また、図4および図5に示すように、各々の画素50は、転送ゲート電極7と、増倍ゲート電極8と、読出ゲート電極9と、電位制御ゲート電極10と、リセットゲート電極11を含むリセットゲートトランジスタTr1と、増幅トランジスタTr2と、画素選択トランジスタTr3と、PD部リセットゲートトランジスタTr4とを備えている。転送ゲート電極7には、フォトダイオード部4が接続されている。また、リセットゲートトランジスタTr1のリセットゲート電極11には、コンタクト部11aを介してリセットゲート線30が接続されており、リセット信号が供給される。リセットゲートトランジスタTr1のドレイン(リセットドレイン12)は、コンタクト部12aを介して電源電位(VDD)線31に接続される。また、リセットゲートトランジスタTr1のソースおよび読出ゲート電極9のソースを構成するフローティングディフュージョン領域5と増幅トランジスタTr2のゲート40とは、コンタクト部5aおよび40aを介して信号線24により接続されている。また、増幅トランジスタTr2のソースには、画素選択トランジスタTr3のドレインが接続されている。また、画素選択トランジスタTr3のゲート41には、コンタクト部41aを介して行選択線32が接続されるとともに、ソースには、コンタクト部42を介して出力線33が接続されている。また、PD部リセットゲートトランジスタTr4は、リセットゲート電極43を含むとともに、リセットゲート電極43には、リセット信号が供給される。第1実施形態では、以上の回路構成を行うことにより、読出ゲート電極9のオンオフ制御は行毎に行われる一方で、読出ゲート電極9以外のゲート電極のオンオフ制御は、画素50全体に対して行われる。
図6は、本発明の第1実施形態によるCMOSイメージセンサの電子の増倍動作を説明するためのポテンシャル図である。図7は、本発明の第1実施形態によるCMOSイメージセンサの電子の増倍動作を説明するための信号波形図である。次に、図6および図7を参照して、第1実施形態によるCMOSイメージセンサの電子の増倍動作について説明する。
まず、図6に示すように、フォトダイオード部4に光が入射されると、光電変換により、フォトダイオード部4に電子が生成される。ここで、図7に示す期間Aにおいては、転送ゲート電極7および増倍ゲート電極8には約0Vの電圧が印加されている。これにより、転送ゲート電極7下、および、増倍ゲート電極8下のそれぞれの転送チャネル3の電位が約1V(オフ状態)に調整されている。また、期間Aにおいて、電位制御ゲート電極10に約0Vの電圧が印加されていることにより、フォトダイオード部4は、約3Vに固定された状態に調整されている。
次に、図7に示す期間Bにおいて、増倍ゲート電極8に約24Vの電圧が印加される。これにより、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)は、約25Vの高い電位に調整された状態(オン状態)になる(図6参照)。なお、期間Bにおいても、期間Aに引き続き、フォトダイオード部4と増倍ゲート電極8との間の転送ゲート電極7には約1Vの電圧が印加され続けるように制御される。つまり、転送ゲート電極7下の転送チャネル3はオフ状態にあるとともに、フォトダイオード部4と増倍ゲート電極8下の転送チャネル3との分離障壁として機能している。これにより、フォトダイオード部4における電子蓄積部4aに蓄積された電子は、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)には転送されない。
次に、図7に示す期間Cにおいて、増倍ゲート電極8下の転送チャネル3がオン状態に維持された状態で、転送ゲート電極7に約2.9Vの電圧が印加されることにより、転送ゲート電極7下の転送チャネル3の電位が約4Vに調整されたオン状態になる。これにより、フォトダイオード部4の電子蓄積部4a(約3V)に蓄積された電子は、転送ゲート電極7下の転送チャネル3(約4V)を介して、より高電位(約25V)である増倍ゲート電極8下の転送チャネル3(電子増倍部3b)に転送される。そして、転送ゲート電極7下の転送チャネル3と増倍ゲート電極8下の転送チャネル3との境界において、電子が衝突電離することにより増倍される。
ここで、第1実施形態では、フォトダイオード部4の電子蓄積部4aに蓄積された電子が増倍ゲート電極8下の転送チャネル3(電子増倍部3b)へ転送される間、電位制御ゲート電極10にはフォトダイオード部4を約3Vに固定するための電圧(約0V)が供給される。
また、第1実施形態では、フォトダイオード部4の電子蓄積部4aから増倍ゲート電極8下の転送チャネル3(電子増倍部3b)へ電子が転送される間、読出ゲート電極9下の転送チャネル3の電位は、約1Vに調整されたオフ状態に維持される。つまり、読出ゲート電極9には、約0Vのオフ電圧が印加され続ける。
図8は、本発明の第1実施形態によるCMOSイメージセンサの電子の逆転送動作を説明するためのポテンシャル図である。図9は、本発明の第1実施形態によるCMOSイメージセンサの電子の転送動作を説明するための信号波形図である。次に、図8および図9を参照して、第1実施形態によるCMOSイメージセンサの電子の逆転送動作について説明する。なお、逆転送動作とは、電子増倍部3bに蓄積された電子をフォトダイオード部4へ転送する動作をいう。
まず、図8および図9に示すように、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)に電子が蓄積されている状態の際に、期間Dにおいて、転送ゲート電極7をオン状態にするとともに、増倍ゲート電極8をオフ状態にする。これにより、図8に示すように、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)が約1Vの電位に調整されるとともに、転送ゲート電極7下の転送チャネル3が約4Vの電位に調整される状態になる。このため、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)に蓄積された電子は、より高電位である転送ゲート電極7下の転送チャネル3に転送される。次に、図9の期間Eにおいて、転送ゲート電極7をオフ状態にすることにより、転送ゲート電極7下の転送チャネル3の電位が約1Vに調整される。これにより、電子は、より高電位であるフォトダイオード部4の電子蓄積部4aに転送される。なお、期間Dおよび期間Eにおいては、電位制御ゲート電極10には、フォトダイオード部4の電位が約3Vに固定されるように約0Vの電圧が印加され続ける。
以上のように、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)に蓄積された電子がフォトダイオード部4へと転送される。そして、フォトダイオード部4へと転送された電子は、再度、上記増倍動作により、フォトダイオード部4から増倍ゲート電極8下の転送チャネル3(電子増倍部3b)へと転送されるとともに、上記増倍動作および上記逆転送動作が繰り返される。これによって、電子の増倍が繰り返されるとともに、増倍された電子は、電荷信号として増倍ゲート電極8下の転送チャネル3(電子増倍部3b)に蓄積される。また、このとき、フォトダイオード部4は、電位制御ゲート電極10により約3Vの電位に固定され続ける。なお、このように増倍されて蓄積された電子による電荷信号は、所望のレベルまで増幅された後、読出ゲート電極9(図2参照)を介してフローティングディフュージョン領域5(図2参照)に読み出されるとともに、電圧信号に変換されて画素毎に読み出される。
ここで、フォトダイオード部4の電位を制御することなく電子の増倍動作および転送動作を行った場合の電子の増倍効率について説明する。まず、フォトダイオード部4の電子蓄積部4aと電子増倍部3bとにより電子の増倍動作および転送動作を繰り返し複数回行った場合、図10に示すように、約15.0Vの電荷に対して約500回行うことにより、電子は約20倍に増倍される。これに対して、フォトダイオード部4に電子蓄積部4aを設けることなく、たとえば、電子増倍部3bと同様に、電子蓄積部を転送チャネル3内に設けることにより、フォトダイオード部4以外の部分で電子の増倍動作および転送動作を行う場合、図11に示すように、約15.0Vの電荷に対して約180回程度行うことにより電子は約20倍に増倍される。これにより、フォトダイオード部4を利用して電子を増倍させる場合における電子の増倍効率は、フォトダイオード部4を利用することなく電子を増倍させる場合における電子の増倍効率に比べて約半分程度になる。これは、フォトダイオード部4を利用して電子を増倍させる際に、フォトダイオード部4の電位を制御していないことにより、フォトダイオード部4の電位が不安定になることに起因すると考えられる。
具体的には、電子の増倍動作(電子をフォトダイオード部4から電子増倍部3bへ転送させる動作)において、増倍ゲート電極8にオフ電圧が印加された状態からオン電圧を印加した際に、電子増倍部3bが低い電位の状態から高い電位の状態になることにより、電子増倍部3bの電位の大きな変化に起因して、フォトダイオード部4の電位も高くなる(ポテンシャルが低くなる)ように変化する。したがって、この状態において、転送ゲート電極7にオン電圧を印加することにより転送ゲート電極7下の転送チャネル3のポテンシャルが低い状態に変化したとしても、転送ゲート電極7下の転送チャネル3のポテンシャルの方が、電位の変化したフォトダイオード部4のポテンシャルよりも高い状態である場合がある。したがって、フォトダイオード部4の電子が、全て電子増倍部3bへ転送できないことにより、電子の増倍効率が低下する。
また、電子の逆転送動作(電子を電子増倍部3bからフォトダイオード部4へ転送させる動作)においても、増倍ゲート電極8にオン電圧が印加された状態からオフ電圧を印加した際に、電子増倍部3bが低い電位の状態から高い電位の状態になることにより、電子増倍部3bの電位の大きな変化に起因して、フォトダイオード部4の電位も低くなる(ポテンシャルが高くなる)ように変化する。したがって、この状態において、転送ゲート電極7にオン電圧を印加することにより転送ゲート電極7下の転送チャネル3のポテンシャルが高い状態に変化したとしても、転送ゲート電極7下の転送チャネル3のポテンシャルよりも、電位の変化したフォトダイオード部4のポテンシャルの方が高い状態になる場合がある。したがって、電子増倍部3bの電子が、全てフォトダイオード部4へ転送できない状態になる。以上により、図10および図11に示すように、フォトダイオード部4の電位を制御しない状態において、フォトダイオード部4を利用して電子を増倍させた場合の電子の増倍効率は、フォトダイオード部4を利用することなく電子を増倍させた場合の電子の増倍効率よりも低くなる。
第1実施形態では、上記のように、フォトダイオード部4と転送チャネル3との間において電子の増倍動作および転送動作を行う際に、フォトダイオード部4の電位を制御するための電位制御ゲート電極10を備えるように構成することによって、電位制御ゲート電極10に所定の電圧(約0V)を印加することによりフォトダイオード部4の電位を制御することができる。これにより、電子の増倍動作および転送動作における転送ゲート電極7下および増倍ゲート電極8下のそれぞれの転送チャネル3の電位の変化に起因して、フォトダイオード部4の電位が変動することを抑制することができる。したがって、フォトダイオード部4の電位が不安定になることを抑制することができるので、フォトダイオード部4に蓄積された電子を、転送チャネル3に完全に転送することができる。その結果、CMOSイメージセンサの増倍効率が低下するのを抑制することができる。また、電子の増倍動作および転送動作の際に電位制御ゲート電極10に所定の電圧(約0V)を印加し続けることにより、フォトダイオード部4を所定の電位(約3V)に固定し続けることができる。したがって、確実に転送チャネル3に電子を転送することができるので、CMOSイメージセンサの増倍効率が低下するのを抑制することができる。
また、上記第1実施形態では、フォトダイオード部4に電子蓄積部4aとしての機能を有するように構成することによって、電子蓄積部4aに対応するゲート電極を別途設ける必要がないので、その分、CMOSイメージセンサを小型化することができる。また、このとき、転送ゲート電極7および増倍ゲート電極8のオンオフ制御により、電子を電子蓄積部4aから電子増倍部3bへと転送するように制御するとともに、電位制御ゲート電極10により電子蓄積部4aを有するフォトダイオード部4の電位を制御するように構成することによって、フォトダイオード部4を電子蓄積部4aとしての機能を有するように構成しても、フォトダイオード部4の電位を不安定にすることなく、電位制御ゲート電極10に電圧を印加することによってフォトダイオード部4の電位を確実に制御することができる。また、電位制御ゲート電極10によりフォトダイオード部4の電位を確実に制御することができるので、電子蓄積部4aから電子増倍部3bへの転送による電子の増倍動作と、電子増倍部3bから電子蓄積部4aへの電子の逆転送動作とを交互に繰り返し行うように制御しても、フォトダイオード部4の電位を安定化させ続けることができる。したがって、CMOSイメージセンサの増倍効率が低下するのを抑制することができる。
また、第1実施形態では、フォトダイオード部4に隣接するとともに、転送チャネル3とは反対側の領域に素子分離領域2を形成することによって、電子増倍部3bに蓄積された電子をフォトダイオード部4へ転送する際(逆転送動作)に、フォトダイオード部4へ転送された電子がフォトダイオード部4から漏れるのを抑制することができる。すなわち、画素分離領域2は、電子の逆転送動作時に起因した電子の漏洩に対する障壁として機能する。
また、第1実施形態では、電子をフォトダイオード部4の電子蓄積部4aから電子増倍部3bへ転送する際(増倍動作)に、読出ゲート電極9にオフ電圧(約1V)を印加し続けるように制御するように構成することによって、電子の増倍動作が行われる際には読出ゲート電極9下の転送チャネル3の電位が約1Vの低い状態に維持される。これにより、電子の増倍動作の際には、読出ゲート電極9下の転送チャネル3におけるポテンシャルが高い状態に維持されるので、電子増倍部3bへ転送された電子が電子増倍部3bから漏れるのを抑制することができる。すなわち、読出ゲート電極9にオフ電圧が印加されることにより、読出ゲート電極9下の転送チャネル3は、電子の増倍動作時に起因した電子の漏洩に対する障壁として機能する。
(第2実施形態)
図12および図13は、本発明の第2実施形態によるCMOSイメージセンサの増倍動作および逆転送動作を説明するための信号波形図である。第2実施形態では、上記した第1実施形態とは異なり、電子の増倍動作時および逆転送動作時において、転送ゲート電極7下および増倍ゲート電極8下の転送チャネル3の電位の変化に対応して、電位制御ゲート電極10からフォトダイオード部4へ印加する電圧を変化するように制御する例について説明する。なお、第2実施形態のCMOSイメージセンサにおける構成は、第1実施形態のCMOSイメージセンサにおける構成と同様である。
図12および図13は、本発明の第2実施形態によるCMOSイメージセンサの増倍動作および逆転送動作を説明するための信号波形図である。第2実施形態では、上記した第1実施形態とは異なり、電子の増倍動作時および逆転送動作時において、転送ゲート電極7下および増倍ゲート電極8下の転送チャネル3の電位の変化に対応して、電位制御ゲート電極10からフォトダイオード部4へ印加する電圧を変化するように制御する例について説明する。なお、第2実施形態のCMOSイメージセンサにおける構成は、第1実施形態のCMOSイメージセンサにおける構成と同様である。
また、第2実施形態による電子の増倍動作時および逆転送動作時における転送ゲート電極7および増倍ゲート電極8についてのオンオフ制御は、図12および図13に示すように、上記した第1実施形態と同様である。
ここで、第2実施形態では、図12に示すように、電子の増倍動作時において、転送ゲート電極7または増倍ゲート電極8に対してオン状態となる電圧が印加された際に、電位制御ゲート電極10には、転送ゲート電極7および増倍ゲート電極8に印加される電圧の極性とは逆の極性(マイナス極性)に、所定の電圧を印加するように構成されている。
具体的には、図12の期間Aにおいて、転送ゲート電極7および増倍ゲート電極8にオフ状態となる電圧が印加されている状態においては、電位制御ゲート電極10に、約0Vの電圧が印加される。これにより、期間Aにおいて、第1実施形態と同様に、フォトダイオード部4が約3Vの電位に調整される。
そして、図12の期間Bにおいて、増倍ゲート電極8にオン状態となる電圧が印加されるとともに、期間Cにおいては、転送ゲート電極7にオン状態となる電圧が印加される。この期間Bおよび期間Cにおいては、上記した期間Aとは異なり、転送ゲート電極7および増倍ゲート電極8にオン状態となるような電圧が印加される一方で、電位制御ゲート電極10には、約−2.9Vの電圧が印加される。
また、第2実施形態では、図13に示すように、電子の逆転送動作時においても、転送ゲート電極7および増倍ゲート電極8にオン状態となる電圧が印加された際に、電位制御ゲート電極10には、転送ゲート電極7および増倍ゲート電極8に印加される電圧の極性とは逆の極性(マイナス極性)に、所定の電圧を印加するように構成されている。
具体的には、図13の期間Dにおいて、増倍ゲート電極8に対してオン状態となる電圧(約24V)が印加されていた状態から、オフ状態となる電圧(約0V)が印加されるように切り替わる際に、電位制御ゲート電極10においては、約−2.9Vの電圧が印加されていた状態から、約+2.9Vの電圧が印加されるように調整される。そして、期間Eにおいて、転送ゲート電極7が、オン状態となる電圧(約2.9V)が印加されていた状態からオフ状態となる電圧(約0V)が印加される際には、電位制御ゲート電極10に対しては、期間Dより引き続き約+2.9Vの電圧が印加される。
第2実施形態では、上記のように、電子の増倍動作および転送動作の際に、フォトダイオード部4の電位を、電子蓄積部4aおよび電子増倍部3bの電位の変化の大きさに対応するような大きさで、かつ、電子蓄積部4aおよび電子増倍部3bの電位の変化する側の極性と反対の極性に変化させるように電位制御ゲート電極10に所定の電圧を印加するように制御することによって、電子蓄積部4aおよび電子増倍部3bの電位の変化に起因して、電子蓄積部4aおよび電子増倍部3bの電位の変化する極性側にフォトダイオード部4の電位が変動するのを抑制することができる。したがって、フォトダイオード部4の電位を所定の電位(約3V)に維持することができる。その結果、電子を完全に転送することができるので、CMOSイメージセンサの増倍効率が低下するのを抑制することができる。
また、上記第2実施形態では、電子蓄積部4aおよび電子増倍部3bの電位が変化する毎に、フォトダイオード部4の電位も電子蓄積部4aおよび電子増倍部3bの電位の変化と同じ極性側に変化するのを抑制することができるので、フォトダイオード部4の電位を所定の電位(約3V)により、安定的に維持することができる。また、電子蓄積部4aおよび電子増倍部3bの電位が変化する毎に、電位制御ゲート電極10に印加する電圧を制御するので、より短い時間における電子蓄積部4aおよび電子増倍部3bの電位の変化に対しても、フォトダイオード部4の電位を所定の電位(約3V)に維持することができる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
(第3実施形態)
図14は、本発明の第3実施形態によるCMOSイメージセンサの全体構成を示した平面図であり、図15は、本発明の第3実施形態によるCMOSイメージセンサにおけるポテンシャル図である。また、図16は、図14に示した第3実施形態によるCMOSイメージセンサの構造を示した断面図である。また、図17は、図14に示した第3施形態によるCMOSイメージセンサの画素を示した平面図であり、図18は、図14に示した第3実施形態によるCMOSイメージセンサの回路構成を示した回路図である。第3実施形態では、上記第1実施形態とは異なり、上記第1実施形態におけるCMOSイメージセンサの構成に、増倍ゲート電極8下の電子増倍部3bにより増倍した電子を転送するための転送ゲート電極13と、転送ゲート電極13および読出ゲート電極9の間に形成されるとともに、電子を読出ゲート電極9を介してフローティングディフュージョン領域5へ転送するための転送ゲート電極14とをさらに備えるとともに、転送ゲート電極14下の転送チャネル3に、電子蓄積部3aを設ける例について説明する。
図14は、本発明の第3実施形態によるCMOSイメージセンサの全体構成を示した平面図であり、図15は、本発明の第3実施形態によるCMOSイメージセンサにおけるポテンシャル図である。また、図16は、図14に示した第3実施形態によるCMOSイメージセンサの構造を示した断面図である。また、図17は、図14に示した第3施形態によるCMOSイメージセンサの画素を示した平面図であり、図18は、図14に示した第3実施形態によるCMOSイメージセンサの回路構成を示した回路図である。第3実施形態では、上記第1実施形態とは異なり、上記第1実施形態におけるCMOSイメージセンサの構成に、増倍ゲート電極8下の電子増倍部3bにより増倍した電子を転送するための転送ゲート電極13と、転送ゲート電極13および読出ゲート電極9の間に形成されるとともに、電子を読出ゲート電極9を介してフローティングディフュージョン領域5へ転送するための転送ゲート電極14とをさらに備えるとともに、転送ゲート電極14下の転送チャネル3に、電子蓄積部3aを設ける例について説明する。
本発明の第3実施形態によるCMOSイメージセンサは、図15および図16に示すように、転送チャネル3の上面上に形成されたゲート絶縁膜6の上面上の所定領域に、所定の間隔を隔てて、転送ゲート電極7、増倍ゲート電極8、転送ゲート電極13、転送ゲート電極14および読出ゲート電極9が、フォトダイオード部4側からフローティングディフュージョン領域5側に向かってこの順番に形成されている。図17および図18に示すように、転送ゲート電極13および転送ゲート電極14には、それぞれ、コンタクト部13aおよび14aを介して、電圧制御のためのクロック信号Φ5およびΦ6を供給する配線層25および26が電気的に接続されている。
また、図16に示すように、転送ゲート電極13および転送ゲート電極14に、それぞれ、配線層25および26を介してクロック信号Φ5およびΦ6のオン信号(Hレベルの信号)が供給されている場合には、転送ゲート電極13および転送ゲート電極14に約2.9Vの電圧が印加されるとともに、転送ゲート電極13下および転送ゲート電極14下の転送チャネル3が約4Vの電位に調整された状態になるように構成されている。
また、転送ゲート電極13および転送ゲート電極14に、それぞれ、配線層25および26を介してクロック信号Φ5およびΦ6のオン信号(Lレベルの信号)が供給されている場合には、転送ゲート電極13および転送ゲート電極14に約0Vの電圧が印加されるとともに、転送ゲート電極13下および転送ゲート電極14下の転送チャネル3が約1Vの電位に調整された状態になるように構成されている。なお、第3実施形態のその他の構成は、第1実施形態と同様である。
図19は、第3実施形態における電子の転送動作を説明するための信号波形図である。図20は、第3実施形態における電子の転送動作を説明するためのポテンシャル図である。次に、図19および図20を参照して、第3実施形態における電子の転送動作について説明する。
まず、図19および図20に示すように、期間Aにおいて、増倍ゲート電極8にオン状態となる電圧(約24V)が印加された後に、転送ゲート電極7にオン状態となる電圧(約2.9V)を印加することにより、フォトダイオード部4において生成された電子が転送ゲート電極7下の転送チャネル3を介して増倍ゲート電極8下の電子増倍部3bに転送される。
次に、期間Bにおいて、転送ゲート電極13にオン状態となる電圧(約2.9V)を印加した後に、オン状態に調整されていた増倍ゲート電極8にオフ状態となる電圧(約0V)を印加する。これにより、電子は増倍ゲート電極8下の転送チャネル3(電子増倍部3b)から転送ゲート電極13下の転送チャネル3へと転送される。
次に、期間Cにおいて、転送ゲート電極14にオン状態となる電圧(約2.9V)を印加した後に、オン状態に調整されていた転送ゲート電極13にオフ状態となる電圧(約0V)を印加する。これにより、電子は転送ゲート電極13下の転送チャネル3から転送ゲート電極14下の転送チャネル3(電子蓄積部3a)に転送される。
次に、期間Dにおいて、読出ゲート電極9にオン状態となる電圧(約2.9V)を印加した後に、オン状態に調整されていた転送ゲート電極14にオフ状態となる電圧(約0V)を印加する。これにより、電子は転送ゲート電極14下の転送チャネル3(電子蓄積部3a)から、読出ゲート電極9下の転送チャネル3を介してフローティングディフュージョン領域5に転送される。
ここで、第3実施形態では、フォトダイオード部4から転送チャネル3へ電子を転送する際に、電位制御ゲート電極10には、約0Vの電圧が印加され続けるように構成されている。これにより、電子の転送動作時におけるフォトダイオード部4は、電位制御ゲート電極10に印加された約0Vの電圧により、約3Vの電位に固定され続けるように制御される。
また、第3実施形態における電子の増倍動作は、増倍ゲート電極8、転送ゲート電極13および転送ゲート電極14をオンオフ制御することにより、電子は、転送ゲート電極13下の転送チャネル3を介して、増倍ゲート電極8下の転送チャネル3(電子増倍部3b)と転送ゲート電極14下の転送チャネル3(電子蓄積部3a)との間を転送するように制御される。そして、電子蓄積部3aと電子増倍部3bとの間を複数回(たとえば、約400回)往復するように制御されることにより、フォトダイオード部4から転送された電子は約2000倍に増倍される。
第3実施形態では、上記のように、フォトダイオード部4から転送チャネル3への電子の転送動作時に、フォトダイオード部4を所定の電位(約3V)に固定するために電位制御ゲート電極10に所定の電圧(約0V)を印加するように制御することによって、フォトダイオード部4により生成された電子を転送チャネル3へ転送する際に、電子蓄積部3aおよび電子増倍部3bの電位の変化に起因して、フォトダイオード部4の電位が変動することを抑制することができる。これにより、電子の転送時においてフォトダイオード部4の電位を安定させることができるので、電子を転送チャネル3に完全に転送することができる。
(第4実施形態)
図21は、本発明の第4実施形態によるCMOSイメージセンサにおける電子の転送動作を説明するための信号波形図である。第4実施形態では、上記した第3実施形態と同様の構成において、電子の転送動作時における転送ゲート電極7下および増倍ゲート電極8下の転送チャネル3の電位の変化に対応するように、電位制御ゲート電極10に印加する電圧を制御する例について説明する。
図21は、本発明の第4実施形態によるCMOSイメージセンサにおける電子の転送動作を説明するための信号波形図である。第4実施形態では、上記した第3実施形態と同様の構成において、電子の転送動作時における転送ゲート電極7下および増倍ゲート電極8下の転送チャネル3の電位の変化に対応するように、電位制御ゲート電極10に印加する電圧を制御する例について説明する。
ここで、第4実施形態では、図21に示すように、フォトダイオード部4から転送チャネル3への電子の転送動作時において、転送ゲート電極7および増倍ゲート電極8にオン状態となる電圧が印加された際、電位制御ゲート電極10に対して、転送ゲート電極7および増倍ゲート電極8に印加される電圧の極性とは逆の極性(第4実施形態ではマイナス極性)に、所定の電圧が印加される。
具体的には、図21に示す期間Aおよび期間Bにおいて、フォトダイオード部4に蓄積された電子を転送チャネル3に転送する際に、増倍ゲート電極8および転送ゲート電極7が、順次オン状態になる。この際、増倍ゲート電極8および転送ゲート電極7に、それぞれ、約24Vおよび約2.9Vの電圧が印加される一方で、電位制御ゲート電極10には、約−2.9Vの電位が印加される。
なお、第4実施形態のその他の構成および動作は、上記第1実施形態と同様である。
上記第4実施形態では、上記のように、フォトダイオード部4から転送チャネル3への電子の転送動作時における電子蓄積部3aおよび電子増倍部3bの電位の変化に対応するように、電位制御ゲート電極10に印加する電圧を制御することによって、フォトダイオード部4の電位が、電子蓄積部3aおよび電子増倍部3bの電位の変化に伴って変動するのを抑制することができる。これにより、フォトダイオード部4により生成された電子を転送チャネル3へ転送する際に、フォトダイオード部4の電位を安定させることができるので、電子を転送チャネル3に完全に転送することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1〜第4実施形態では、撮像装置の一例として各画素50において電荷信号を増幅するアクティブ(Active)型のCMOSイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅しないパッシブ(Passive)型のCMOSイメージセンサにも適用可能である。
また、上記第1および第2実施形態では、転送ゲート電極7および読出ゲート電極9がオン状態の場合に、転送ゲート電極7および読出ゲート電極9下の転送チャネル3が約4Vの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極7および読出ゲート電極9がオン状態の場合に、転送ゲート電極7および読出ゲート電極9下の転送チャネル3がそれぞれ異なる電位に調整された状態になるようにしてもよい。
また、上記第3および第4実施形態では、転送ゲート電極7、13、14および読出ゲート電極9がオン状態の場合に、転送ゲート電極7、13、14および読出ゲート電極9下の転送チャネル3が約4Vの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極7、13、14および読出ゲート電極9がオン状態の場合に、転送ゲート電極7、13、14および読出ゲート電極9下の転送チャネル3がそれぞれ異なる電位に調整された状態になるようにしてもよい。
また、上記第1〜第4実施形態では、p型シリコン基板1の表面に転送チャネル3、フォトダイオード部4およびフローティングディフュージョン領域5を形成する例を示したが、本発明はこれに限らず、n型シリコン基板の表面にp型ウェル領域を形成するとともに、そのp型ウェル領域の表面に転送チャネル、フォトダイオード部およびフローティングディフュージョン領域を形成するようにしてもよい。
また、上記第1〜第4実施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
また、上記第1〜第4実施形態では、電位制御ゲート電極10の厚さを、電位制御ゲート電極10以外のゲート電極の厚さよりも小さくなるように形成する例を示したが、本発明はこれに限らず、電位制御ゲート電極10の厚さを、電位制御ゲート電極10以外のゲート電極の厚さと同程度の大きさにしてもよい。また、電位制御ゲート電極10の厚さを、電位制御ゲート電極10以外のゲート電極の厚さよりも大きくなるように形成してもよい。
2 素子分離領域(素子分離部)
3b 電子増倍部(電荷増加部)
4 フォトダイオード部(光電変換部)
4a 電子蓄積部(蓄積部)
5 フローティングディフュージョン領域(電圧変換部)
7 転送ゲート電極(第3電極)
8 増倍ゲート電極(第2電極)
9 読出ゲート電極(第4電極)
10 電位制御ゲート電極(第1電極)
3b 電子増倍部(電荷増加部)
4 フォトダイオード部(光電変換部)
4a 電子蓄積部(蓄積部)
5 フローティングディフュージョン領域(電圧変換部)
7 転送ゲート電極(第3電極)
8 増倍ゲート電極(第2電極)
9 読出ゲート電極(第4電極)
10 電位制御ゲート電極(第1電極)
Claims (7)
- 信号電荷を生成する光電変換部と、
信号電荷を蓄積するための蓄積部と、
前記蓄積部に蓄積された信号電荷を衝突電離させて増加するための電荷増加部と、
少なくとも信号電荷の増加動作および転送動作の際に、前記光電変換部の電位を制御する電位制御手段とを備えた、撮像装置。 - 前記電位制御手段は、前記光電変換部の表面上に設けられるとともに、前記光電変換部の電位を制御するための第1電極を含む、請求項1に記載の撮像装置。
- 前記第1電極は、信号電荷の増加動作および転送動作の際に、前記光電変換部を所定の電位に固定するための電圧を印加するように制御されるように構成されている、請求項2に記載の撮像装置。
- 前記第1電極は、信号電荷の増加動作および転送動作の際に、前記光電変換部の電位を、前記蓄積部および前記電荷増加部の電位の変化の大きさに対応するような大きさで、かつ、前記蓄積部および前記電荷増加部の電位の変化する側の極性と反対の極性に変化させるような電圧を印加するように制御されるように構成されている、請求項2に記載の撮像装置。
- 衝突電離により信号電荷を増加させる電界を前記電荷増加部に発生させるための第2電極と、
前記光電変換部と前記第2電極との間に形成されるとともに、信号電荷を転送させる電界を発生させるための第3電極とをさらに備え、
前記光電変換部は前記蓄積部としての機能を有し、
前記電位制御手段により前記蓄積部として機能する光電変換部の電位を制御するとともに、前記第2電極および前記第3電極をオンオフ制御することにより、信号電荷を前記蓄積部として機能する光電変換部から前記電荷増加部へ転送するように制御するように構成されている、請求項1〜4のいずれか1項に記載の撮像装置。 - 前記蓄積部として機能する光電変換部から前記電荷増加部への信号電荷の転送による増加と、前記電荷増加部から前記蓄積部として機能する光電変換部への信号電荷の転送とを交互に繰り返し行う、請求項5に記載の撮像装置。
- 前記光電変換部の前記第3電極とは反対側に隣接するように形成された素子分離部と、
信号電荷を電圧に変換するための電圧変換部と、
前記第2電極と前記電圧変換部との間に設けられ、信号電荷を転送するための電界を発生させるための第4電極とをさらに備え、
前記第4電極は、光電変換部から前記電荷増加部への信号電荷の転送の際にオフ状態になるように制御されるように構成されている、請求項5または6に記載の撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225183A JP2009059847A (ja) | 2007-08-31 | 2007-08-31 | 撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225183A JP2009059847A (ja) | 2007-08-31 | 2007-08-31 | 撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009059847A true JP2009059847A (ja) | 2009-03-19 |
Family
ID=40555341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225183A Pending JP2009059847A (ja) | 2007-08-31 | 2007-08-31 | 撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009059847A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004569A (ja) * | 2010-06-15 | 2012-01-05 | E2V Semiconductors | 電子増倍画像センサー及び対応する方法 |
CN112864183A (zh) * | 2021-01-18 | 2021-05-28 | 上海集成电路装备材料产业创新中心有限公司 | 一种改善传输迟滞的像元结构 |
US11430827B2 (en) | 2019-01-08 | 2022-08-30 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and camera |
-
2007
- 2007-08-31 JP JP2007225183A patent/JP2009059847A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004569A (ja) * | 2010-06-15 | 2012-01-05 | E2V Semiconductors | 電子増倍画像センサー及び対応する方法 |
US11430827B2 (en) | 2019-01-08 | 2022-08-30 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus and camera |
CN112864183A (zh) * | 2021-01-18 | 2021-05-28 | 上海集成电路装备材料产业创新中心有限公司 | 一种改善传输迟滞的像元结构 |
CN112864183B (zh) * | 2021-01-18 | 2023-08-25 | 上海集成电路装备材料产业创新中心有限公司 | 一种改善传输迟滞的像元结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4212623B2 (ja) | 撮像装置 | |
JP2008060550A (ja) | 撮像装置 | |
JP4494492B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
JP2009054870A (ja) | 撮像装置 | |
WO2011058684A1 (ja) | 固体撮像装置 | |
TWI255548B (en) | Solid-state image capturing apparatus | |
JP4198166B2 (ja) | 撮像装置 | |
US7642499B2 (en) | Image sensor comprising multilayer wire | |
JP2009130015A (ja) | 撮像装置 | |
US8367998B2 (en) | Image sensor having a charge pump circuit and a drive transistor | |
JP2009135242A (ja) | 撮像装置 | |
JP2010027668A (ja) | 撮像装置 | |
JP2009038520A (ja) | 撮像装置 | |
JP2009147049A (ja) | 撮像装置 | |
JP2008124395A (ja) | 固体撮像装置 | |
JP2009130669A (ja) | 撮像装置 | |
JP2018093297A (ja) | 光電変換装置、撮像システム | |
JP2009059847A (ja) | 撮像装置 | |
JP2010003868A (ja) | 撮像装置 | |
JP2010010740A (ja) | 撮像装置 | |
TW201628396A (zh) | 固體攝像裝置 | |
JP2010021348A (ja) | 撮像装置 | |
JP2009147064A (ja) | 撮像装置 | |
JP2007096791A (ja) | 増幅型固体撮像装置 | |
JP2009059852A (ja) | 撮像装置 |