JP2009059852A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2009059852A
JP2009059852A JP2007225249A JP2007225249A JP2009059852A JP 2009059852 A JP2009059852 A JP 2009059852A JP 2007225249 A JP2007225249 A JP 2007225249A JP 2007225249 A JP2007225249 A JP 2007225249A JP 2009059852 A JP2009059852 A JP 2009059852A
Authority
JP
Japan
Prior art keywords
gate electrode
transfer
electrode
multiplication
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007225249A
Other languages
English (en)
Inventor
Kaori Misawa
佳居 実沢
Tatsu Shimizu
竜 清水
Mamoru Arimoto
護 有本
Isato Nakajima
勇人 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007225249A priority Critical patent/JP2009059852A/ja
Priority to US12/201,995 priority patent/US20090057734A1/en
Publication of JP2009059852A publication Critical patent/JP2009059852A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76825—Structures for regeneration, refreshing, leakage compensation or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】電子の転送領域への光の入射に起因するノイズが発生するのを抑制することが可能な撮像装置を提供する。
【解決手段】このＣＭＯＳイメージセンサ（撮像装置）は、電子を生成するフォトダイオード部４と、フォトダイオード部４に隣接するとともに、フォトダイオード部４により生成された電子を転送させる電界を発生させるための転送ゲート電極８と、転送ゲート電極８に対しフォトダイオード部４とは反対側に設けられるとともに、転送ゲート電極８上に乗り上げるように形成され、電子を転送する電界を発生させるための増倍ゲート電極９とを備える。
【選択図】図２

Description

本発明は、撮像装置に関し、特に、信号電荷を生成する光電変換部を備えた撮像装置に関する。
従来、電子（信号電荷）を生成する光電変換部を備えたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ（撮像装置）が知られている（たとえば、特許文献１参照）。
上記特許文献１には、フォトダイオード（光電変換部）と、フォトダイオードの電荷を除去する電子シャッタ読出電極と、フォトダイオードの電荷を読み出す信号読出電極と、読み出された電荷を蓄積する信号蓄積電極と、蓄積された電荷を出力する出力用ゲートとを備えたＣＭＯＳイメージセンサが開示されている。この上記特許文献１に記載のＣＭＯＳイメージセンサでは、平面的に見て、フォトダイオードの一方側面に電子シャッタ読出電極が接続されているとともに、フォトダイオードの他方側面に信号読出電極、信号蓄積電極および出力用ゲートが、フォトダイオード側からこの順番で接続されている。
特開２００４−１６５４６７号公報
しかしながら、上記特許文献１に記載のＣＭＯＳイメージセンサでは、フォトダイオードによる受光時に、光は、フォトダイオードに入射するとともに、フォトダイオードに隣接する電極および電子の転送領域である不純物領域に対しても入射する場合がある。この場合には、電子の転送領域である不純物領域に光が入射するのに起因してノイズが発生するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、電子の転送領域への光の入射に起因するノイズが発生するのを抑制することが可能な撮像装置を提供することである。
上記目的を達成するために、この発明の一の局面における撮像装置は、電子を生成する光電変換部と、光電変換部に隣接するとともに、光電変換部により生成された電子を転送させる電界を発生させるための第１電極と、光電変換部に第１電極を介して隣接するとともに、第１電極上に乗り上げるように形成され、電子を転送する電界を発生させるための第２電極とを備える。
以下、本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１は、本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。また、図２〜図４は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図５は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図６は、図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。まず、図１〜図６を参照して、第１実施形態によるＣＭＯＳイメージセンサの構造について説明する。なお、第１実施形態では、撮像装置の一例であるパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサに本発明を適用した場合について説明する。
第１実施形態によるＣＭＯＳイメージセンサは、図１に示すように、マトリクス状（行列状）に配置された複数の画素５０を含む撮像部５１と、行選択レジスタ５２と、列選択レジスタ５３とを備えている。
第１実施形態によるＣＭＯＳイメージセンサの画素５０の断面構造としては、図２〜図４に示すように、ｐ型シリコン基板１の表面に、各画素５０をそれぞれ分離するための素子分離領域２が形成されている。また、素子分離領域２によって囲まれる各画素５０のｐ型シリコン基板１の表面には、ｎ−型不純物領域からなる転送チャネル３を挟むように所定の間隔を隔てて、フォトダイオード部（ＰＤ）４およびｎ＋型不純物領域からなるフローティングディフュージョン領域５が形成されている。また、撮像部５１の画素５０の上面上には、光が画素に入射するのを抑制するための遮光膜６が形成されている。また、遮光膜６には、それぞれの画素５０のフォトダイオード部４の上方に位置する領域に、外部からの光をフォトダイオード部４に導くための入射孔６ａが形成されている。また、遮光膜６は、たとえば、Ａｌ（アルミニウム）からなる。なお、フォトダイオード部４は、本発明の「光電変換部」の一例である。
フォトダイオード部４は、入射光量に応じて電子を生成するとともに、その生成された電子を蓄積する機能を有する。また、フォトダイオード部４は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。フローティングディフュージョン領域５は、転送チャネル３の不純物濃度（ｎ−）よりも高い不純物濃度（ｎ＋）を有する。また、フローティングディフュージョン領域５は、転送された電子による電荷信号を保持するとともに、この電荷信号を電圧に変換する機能を有する。また、フローティングディフュージョン領域５は、素子分離領域２に隣接するとともに、転送チャネル３に隣接するように形成されている。これにより、フローティングディフュージョン領域５は、転送チャネル３を介してフォトダイオード部４と対向するように形成されている。
また、転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５の上面上には、ＳｉＯ２からなる第１絶縁膜７ａが形成されている。また、第１絶縁膜７ａ上には、転送ゲート電極８と、増倍ゲート電極９と、読出ゲート電極１０とが、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。また、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０は、第１絶縁膜７ａ上に形成されているとともに、転送ゲート８および読出ゲート電極１０の側面および上面は第１絶縁膜７ａに覆われている。また、第１絶縁膜７ａ上にはＳｉＮからなる第２絶縁膜７ｂが形成されている。また、第２絶縁膜７ｂと遮光膜６との間には、ＳｉＯ２またはＳｉＮからなる層間絶縁膜７ｃが第２絶縁膜７ｂおよびゲート電極を覆うように形成されている。また、増倍ゲート電極９は、ポリシリコン膜からなるとともに、第２絶縁膜７ｂ上に形成されている。なお、第１絶縁膜７ａおよび第２絶縁膜７ｂは、本発明の「反射抑制膜」の一例であるとともに、層間絶縁膜７ｃは、本発明の「絶縁膜」の一例である。また、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０は、それぞれ、本発明の「第１電極」、「第２電極」および「第３電極」の一例である。
また、転送ゲート電極８は、フォトダイオード部４と増倍ゲート電極９との間に形成されている。また、読出ゲート電極１０は、増倍ゲート電極９とフローティングディフュージョン領域５との間に形成されている。また、読出ゲート電極１０は、フローティングディフュージョン領域５と隣接するように形成されている。
ここで、第１実施形態では、増倍ゲート電極９は、第１絶縁膜７ａおよび第２絶縁膜７ｂを介して転送ゲート電極９の上面上に乗り上げるように形成されていることにより、フォトダイオード部４と隣接するように形成されている。また、第１実施形態では、増倍ゲート電極９の厚み（図２のｔ１）は、増倍ゲート電極９以外の電極の厚み（図２のｔ２）よりも大きい。また、ポリシリコン膜からなる増倍ゲート電極９（屈折率約３．４２）は、第１絶縁膜７ａおよび第２絶縁膜７ｂ上に形成された層間絶縁膜７ｃ（ＳｉＯ２膜 屈折率約１．４６、または、ＳｉＮ膜 屈折率約２．００）よりも屈折率が高くなるため、遮光膜６の入射孔６ａを通過した光は、ゲート電極９の側壁により反射されてフォトダイオード部４へ導かれるように構成されている。
また、図５に示すように、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０には、それぞれ、コンタクト部８ａ、９ａおよび１０ａを介して、電圧制御のためのクロック信号Φ１、Φ２およびΦ３を供給する配線層２０、２１および２２が電気的に接続されている。なお、この配線層２０、２１および２２は、行毎に形成されているとともに、各行の複数の画素５０の転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０にそれぞれ電気的に接続されている。また、フローティングディフュージョン領域５には、コンタクト部５ａを介して信号を取り出すための信号線２３が電気的に接続されている。なお、この信号線２３は、列毎に形成されているとともに、各列の複数の画素５０のフローティングディフュージョン領域５に電気的に接続されている。
また、図３に示すように、転送ゲート電極８および読出ゲート電極１０に、それぞれ、配線層２０および２２を介してクロック信号Φ１およびΦ３のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極８および読出ゲート電極１０に約２．９Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極８および読出ゲート電極１０にクロック信号Φ１およびΦ３のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極８下および読出ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。
また、増倍ゲート電極９に配線層２１からクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極９に約２４Ｖの電圧が印加されるように構成されている。これにより、増倍ゲート電極９にクロック信号Φ２のオン信号（Ｈレベルの信号）が供給されている場合には、増倍ゲート電極９下の転送チャネル３が約２５Ｖの高い電位に調整された状態になるように構成されている。
また、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０にクロック信号Φ１、Φ２およびΦ３のオフ信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極８、増倍ゲート電極９および読出ゲート電極１０に約０Ｖの電圧が印加されるように構成されている。これにより、転送ゲート電極８下、増倍ゲート電極９下および読出ゲート電極１０下の転送チャネル３が、約１Ｖの電位に調整された状態となるように構成されている。なお、フローティングディフュージョン領域５は、約５Ｖの電位になるように調整されている。
また、図４に示すように、第１実施形態において、フォトダイオード部４は、光電変換によって電子を生成するとともに、生成した電子を蓄積する電子蓄積部４ａとしての機能を有している。また、転送ゲート電極８は、オン信号が供給されることにより、フォトダイオード部４の電子蓄積部４ａに蓄積された電子を、転送ゲート電極８下の転送チャネル３を介して増倍ゲート電極９下の転送チャネル３に位置する電子増倍部３ａに転送する機能を有している。また、フォトダイオード部４に蓄積された電子を増倍する際に、増倍ゲート電極９にオン信号を供給することにより、増倍ゲート電極９下の転送チャネル３に位置する電子増倍部３ａに高電界が印加される。そして、フォトダイオード部４から転送された電子が、電子増倍部３ａに発生した高電界により加速するとともに、不純物領域における格子原子との衝突電離によって増倍されるように構成されている。また、電子の衝突電離は、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）内における、転送ゲート電極８下の転送チャネル３との境界部近傍で発生するように構成されている。なお、電子増倍部３ａは、本発明の「電荷増加部」の一例である。
また、転送ゲート電極８下の転送チャネル３は、転送ゲート電極８にオン信号（Ｈレベルの信号）が供給されている場合に、フォトダイオード部４の電子蓄積部４ａに蓄積された電子を増倍ゲート電極９下の転送チャネル３における電子増倍部３ａに転送する機能を有する。また、転送ゲート電極８にオフ信号（Ｌレベルの信号）が供給されている場合には、フォトダイオード部４の電子蓄積部４ａと、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）とを区分する分離障壁として機能する。
また、読出ゲート電極１０下の転送チャネル３は、読出ゲート電極１０にオン信号（Ｈレベルの信号）が供給されている場合に、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）に蓄積された電子をフローティングディフュージョン領域５に転送する機能を有するとともに、読出ゲート電極１０にオフ信号（Ｌレベルの信号）が供給されている場合に、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）とフローティングディフュージョン領域５とを区分する機能を有する。
また、図６に示すように、各列の信号線２３の一方端には、それぞれ、リセットゲートトランジスタ２４のソースが接続されている。このリセットゲートトランジスタ２４のゲートには、リセット信号が供給されるとともに、ドレインには、リセット電圧ＶＲＤ（約５Ｖ）が印加されている。これにより、リセットゲートトランジスタ２４は、画素５０のデータの読出し後に、信号線２３の電圧をリセット電圧ＶＲＤ（約５Ｖ）にリセットするとともに、画素５０のデータの読出し時に、フローティングディフュージョン領域５を電気的に浮いた状態（フローティング状態）に保持する機能を有する。
また、各列の信号線２３の他方端は、それぞれ、電圧変換トランジスタ２５（Ｔｒ１）のゲートに接続されている。電圧変換トランジスタ２５のソースは、選択トランジスタ２６（Ｔｒ２）のドレインに接続されているとともに、電圧変換トランジスタ２５のドレインには、電源電圧ＶＤＤが供給されている。選択トランジスタ２６のゲートには、列選択線が接続されているとともに、ソースには、出力線２７が接続されている。出力線２７には、１つのトランジスタ２８（Ｔｒ３）のドレインが接続されている。トランジスタ２８のソースは、接地されているとともに、ゲートには、トランジスタ２８を定電流源として機能させるための所定の電圧が印加されている。また、各列の電圧変換トランジスタ２５と、トランジスタ２８とによって、ソースフォロワ回路が構成されている。
次に、図５および図６を参照して、第１実施形態によるＣＭＯＳイメージセンサの読出動作について説明する。まず、所定の行の配線層２２に、Ｈレベルの信号を供給することによって、読出ゲート電極１０をオン状態にする。これにより、撮像部５１の１行分の画素５０におけるフォトダイオード部４により生成された電子を信号線２３に読み出す。なお、この状態では、トランジスタ２６は、オン状態になる一方で、トランジスタ２７はオフ状態であるため、トランジスタ２６およびトランジスタ２８からなるソースフォロア回路には電流は流れない。この状態から、列選択線に順次Ｈレベルの信号を供給することによって、撮像部５１の１列分の画素５０毎に、トランジスタ２７を順次オン状態にする。これにより、各列のトランジスタ２６および２７と、トランジスタ２８とを介して順次電流が流れるので、各画素５０毎の信号が出力される。そして、全ての出力が終了すると、リセットゲートトランジスタ２４をオン状態にすることによって、信号線２３の電位をリセットする。上記の動作を繰り返すことにより、第１実施形態によるＣＭＯＳイメージセンサの読出動作が行われる。
図７および図９は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送および増倍動作を説明するためのポテンシャル図である。図８および図１０は、本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の増倍動作を説明するための信号波形図である。次に、図７〜図１０を参照して、第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作について説明する。
まず、図７に示すように、フォトダイオード部４に光が入射されると、光電変換により、フォトダイオード部４に電子が生成される。そして、図７および図８に示す期間Ａにおいて、増倍ゲート電極９に約２４Ｖの電圧が印加される。これにより、増倍ゲート電極９下の転送チャネル３の電位が約２５Ｖ（オン状態）の高い電位に調整される。次に、期間Ｂにおいて、増倍ゲート電極９下の転送チャネル３がオン状態に維持された状態で、転送ゲート電極８に約２．９Ｖの電圧が印加される。これにより、フォトダイオード部４の電子蓄積部４ａ（約３Ｖ）に蓄積された電子は、転送ゲート電極８下の転送チャネル３（約４Ｖ）を介して、より高電位（約２５Ｖ）である増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）に転送される。そして、転送ゲート電極８下の転送チャネル３と増倍ゲート電極９下の転送チャネル３との境界において、電子が衝突電離することにより増倍される。
そして、期間Ｃにおいて、転送ゲート電極８に約０Ｖの電圧が印加されることにより、転送ゲート電極８下の転送チャネル３がオフ状態（約１Ｖ）に調整される。これにより、電子は、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）に保持された状態となる。次に、期間Ｄにおいて、読出ゲート電極１０に約２．９Ｖの電圧を印加した後に増倍ゲート電極９に約０Ｖの電圧を印加することより、順次読出ゲート電極１０下の転送チャネル３の電位が約４Ｖに調整されるとともに、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）の電位が約１Ｖに調整される。これにより、電子増倍部３ａに保持されていた電子は、読出ゲート電極１０下の転送チャネル３（約４Ｖ）を介してフローティングディフュージョン領域５（約５Ｖ）へと転送され、電子の転送動作は完了する。
また、電子の増倍動作においては、図７および図８の期間Ａ〜期間Ｃの動作を行うことにより増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）に電子が蓄積された状態で、図９および図１０に示す期間Ｅにおいて、転送ゲート電極８をオン状態にした後に、増倍ゲート電極９をオフ状態にする。これにより、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）が約１Ｖの電位に調整されるとともに、転送ゲート電極８下の転送チャネル３が約４Ｖの電位に調整される状態になる。このため、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）に蓄積された電子は、より高電位である転送ゲート電極８下の転送チャネル３に転送される。次に、期間Ｆにおいて、転送ゲート電極８をオフ状態にすることにより、転送ゲート電極８下の転送チャネル３の電位が約１Ｖに調整される。これにより、電子は、より高電位であるフォトダイオード部４の電子蓄積部４ａに転送される。なお、上記の期間Ａ〜Ｃ、期間Ｅおよび期間Ｆの動作を複数回（たとえば、約４００回）行われるように制御されることにより、フォトダイオード部４から転送された電子は約２０００倍に増倍される。また、このように増倍されて蓄積された電子による電荷信号は、上述した読出動作により、フローティングディフュージョン領域５および信号線２３を介して、電圧信号として読み出される。
第１実施形態では、上記のように、増倍ゲート電極９を、フォトダイオード部４に転送ゲート電極８を介して隣接するとともに、転送ゲート電極８上に乗り上げるように形成することによって、遮光膜６の入射孔６ａから斜め方向に入射した光は、転送チャネル３に入射されることなく増倍ゲート電極９の側面により反射される。これにより、転送チャネル３に光が入射することを抑制することができるので、ＣＭＯＳイメージセンサにノイズが発生するのを抑制することができる。また、増倍ゲート電極９の側面により反射した光はフォトダイオード部４に入射されるので、光の利用率を高くすることができる。したがって、ＣＭＯＳイメージセンサの感度を向上することができる。
また、上記第１実施形態では、増倍ゲート電極９の厚み（図２のｔ１）を、転送ゲート電極８（図２のｔ２）よりも大きくなるように形成することによって、遮光膜６の入射孔６ａから斜め方向に入射した光を増倍ゲート電極９の側面により確実に反射させることができるので、転送チャネル３に光が入射するのを確実に抑制することができる。また、増倍ゲート電極９の厚みに対して、転送ゲート電極８の厚みを小さくなるように形成することによって、厚みが小さい分、フォトダイオード部４との間に働く引張り応力または圧縮応力が小さくなるので、応力に起因する結晶欠陥が発生するのを抑制することができる。したがって、結晶欠陥に起因して暗電流が発生するのを抑制することができる。
また、上記第１実施形態では、ポリシリコン膜からなる増倍ゲート電極９の屈折率（約３．４２）を、ＳｉＯ２からなる第１絶縁膜７ａおよびＳｉＮからなる第２絶縁膜７ｂの上部に形成された層間絶縁膜７ｃ（ＳｉＯ２膜 屈折率約１．４６、または、ＳｉＮ膜 屈折率約２．００）よりも大きくなるように構成するとともに、第１実施形態においては、増倍ゲート電極９の屈折率を層間絶縁膜７ｃの屈折率の約２倍程の大きさの屈折率になるように構成することによって、遮光膜６に形成された入射孔６ａから斜め入射した光を確実にフォトダイオード部４に反射させることができる。また、フォトダイオード部４は、屈折率の低いＳｉＯ２からなる第１絶縁膜７ａおよびＳｉＮからなる第２絶縁膜７ｂに覆われているので、光を反射させることなく確実にフォトダイオード部４に入射させることができる。したがって、フォトダイオード部４の集光率を向上させることができる。
（第２実施形態）
図１１は、本発明の第２実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。また、図１２〜図１４は、図１１に示した第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。また、図１５は、図１１に示した第２実施形態によるＣＭＯＳイメージセンサの画素を示した平面図であり、図１６は、図１１に示した第２実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。この第２実施形態では、上記第１実施形態におけるＣＭＯＳイメージセンサの構成において、増倍ゲート電極９下の電子増倍部３ａにより増倍した電子を転送するための転送ゲート電極１１と、転送ゲート電極１１および読出ゲート電極１０の間に形成されるとともに、電子を読出ゲート電極１０を介してフローティングディフュージョン領域５へ転送するための転送ゲート電極１２とをさらに備えるとともに、転送ゲート電極１２下の転送チャネル３に電子蓄積部３ｂを設ける例について説明する。
本発明の第２実施形態によるＣＭＯＳイメージセンサは、図１２〜図１４に示すように、転送チャネル３の上面上に形成された第１絶縁膜７ａの上面上に、所定の間隔を隔てて、転送ゲート電極８、増倍ゲート電極９、転送ゲート電極１１、転送ゲート電極１２および読出ゲート電極１０が、フォトダイオード部４側からフローティングディフュージョン領域５側に向かってこの順番に形成されている。また、転送ゲート電極８、転送ゲート電極１１、転送ゲート電極１２および読出ゲート電極１０の側面および上面は、第１絶縁膜７ａに覆われている。また、第１絶縁膜７ａ上には、第２絶縁膜７ｂが形成されているとともに、増倍ゲート電極９は、第２絶縁膜７ｂ上に形成されている。また、増倍ゲート電極９は、上記第１実施形態と同様に、第１絶縁膜７ａおよび第２絶縁膜７ｂを介して転送ゲート電極９の上面上に乗り上げるように形成されていることにより、フォトダイオード部４と隣接するように形成されている。
また、図１５および図１６に示すように、転送ゲート電極１１および転送ゲート電極１２には、それぞれ、コンタクト部１１ａおよび１２ａを介して、電圧制御のためのクロック信号Φ４およびΦ５を供給する配線層３０および３１が電気的に接続されている。
また、図１４に示すように、転送ゲート電極１１および転送ゲート電極１２に、それぞれ、配線層３０および３１を介してクロック信号Φ４およびΦ５のオン信号（Ｈレベルの信号）が供給されている場合には、転送ゲート電極１１および転送ゲート電極１２に約２．９Ｖの電圧が印加されるとともに、転送ゲート電極１１下および転送ゲート電極１２下の転送チャネル３が約４Ｖの電位に調整された状態になるように構成されている。
また、転送ゲート電極１１および転送ゲート電極１２に、それぞれ、配線層３０および３１を介してクロック信号Φ４およびΦ５のオン信号（Ｌレベルの信号）が供給されている場合には、転送ゲート電極１１および転送ゲート電極１２に約０Ｖの電圧が印加されるとともに、転送ゲート電極１１下および転送ゲート電極１２下の転送チャネル３が約１Ｖの電位に調整された状態になるように構成されている。なお、第２実施形態のその他の構成は、第１実施形態と同様である。
図１７は、第２実施形態における電子の転送動作を説明するためのポテンシャル図である。また図１８は、第２実施形態における電子の転送動作を説明するための信号波形図である。次に、図１７および図１８を参照して、第２実施形態における電子の転送動作について説明する。
まず、図１７および図１８に示すように、期間Ａにおいて、増倍ゲート電極９にオン状態となる電圧（約２４Ｖ）が印加された後に、転送ゲート電極８にオン状態となる電圧（約２．９Ｖ）を印加することにより、フォトダイオード部４において生成された電子が転送ゲート電極８下の転送チャネル３を介して増倍ゲート電極９下の電子増倍部３ａに転送される。
次に、期間Ｂにおいて、転送ゲート電極１１にオン状態となる電圧（約２．９Ｖ）を印加した後に、オン状態に調整されていた増倍ゲート電極９にオフ状態となる電圧（約０Ｖ）を印加する。これにより、電子は増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）から転送ゲート電極１１下の転送チャネル３へと転送される。
次に、期間Ｃにおいて、転送ゲート電極１２にオン状態となる電圧（約２．９Ｖ）を印加した後に、オン状態に調整されていた転送ゲート電極１１にオフ状態となる電圧（約０Ｖ）を印加する。これにより、電子は転送ゲート電極１１下の転送チャネル３から転送ゲート電極１２下の転送チャネル３（電子蓄積部３ｂ）に転送される。
次に、期間Ｄにおいて、読出ゲート電極１０にオン状態となる電圧（約２．９Ｖ）を印加した後に、オン状態に調整されていた転送ゲート電極１２にオフ状態となる電圧（約０Ｖ）を印加する。これにより、電子は転送ゲート電極１２下の転送チャネル３（電子蓄積部３ｂ）から、読出ゲート電極１０下の転送チャネル３を介してフローティングディフュージョン領域５に転送される。
また、第２実施形態における電子の増倍動作は、増倍ゲート電極９、転送ゲート電極１１および転送ゲート電極１２をオンオフ制御することにより、電子は、転送ゲート電極１１下の転送チャネル３を介して、増倍ゲート電極９下の転送チャネル３（電子増倍部３ａ）と転送ゲート電極１２下の転送チャネル３（電子蓄積部３ｂ）との間を転送するように制御される。
第２実施形態においても、上記第１実施形態と同様に、増倍ゲート電極９をフォトダイオード部４に転送ゲート電極８を介して隣接するとともに、転送ゲート電極８上に乗り上げるように形成することによって、遮光膜６の入射孔６ａから斜め方向に入射した光は、転送チャネル３に入射されることなく増倍ゲート電極９により反射される。これにより、転送チャネル３に光が入射することを抑制することができるので、ＣＭＯＳイメージセンサにノイズが発生するのを抑制することができる。また、増倍ゲート電極９により反射した光はフォトダイオード部４に入射されるので、光の利用率を高くすることができる。したがって、ＣＭＯＳイメージセンサの感度を向上することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１および第２実施形態では、撮像装置の一例として各画素５０において電荷信号を増幅しないパッシブ（Ｐａｓｓｉｖｅ）型のＣＭＯＳイメージセンサを示したが、本発明はこれに限らず、各画素において電荷信号を増幅するアクティブ（Ａｃｔｉｖｅ）型のＣＭＯＳイメージセンサにも適用可能である。
また、上記第１および第２実施形態では、各列の複数の画素５０毎に１つのリセットゲートトランジスタ２４を形成する例を示したが、本発明はこれに限らず、１つの画素毎に１つのリセットゲートトランジスタを形成するようにしてもよい。
また、上記第１および第２実施形態では、転送ゲート電極８および読出ゲート電極１０がオン状態の場合に、転送ゲート電極８および読出ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極８および読出ゲート電極１０がオン状態の場合に、転送ゲート電極８および読出ゲート電極１０下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。
また、上記第２実施形態では、転送ゲート電極８、１１、１２および読出ゲート電極１０がオン状態の場合に、転送ゲート電極８、１１、１２および読出ゲート電極１０下の転送チャネル３が約４Ｖの電位に調整された状態になる例を示したが、本発明はこれに限らず、転送ゲート電極８、１１，１２および読出ゲート電極１０がオン状態の場合に、転送ゲート電極８、１１，１２および読出ゲート電極１０下の転送チャネル３がそれぞれ異なる電位に調整された状態になるようにしてもよい。
また、上記第１および第２実施形態では、ｐ型シリコン基板１の表面に転送チャネル３、フォトダイオード部４およびフローティングディフュージョン領域５を形成する例を示したが、本発明はこれに限らず、ｎ型シリコン基板の表面にｐ型ウェル領域を形成するとともに、そのｐ型ウェル領域の表面に転送チャネル、フォトダイオード部４およびフローティングディフュージョン領域５を形成するようにしてもよい。
また、上記第１および第２実施形態では、信号電荷として電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることにより、信号電荷として正孔を用いるようにしてもよい。
また、上記第１および第２実施形態では、増倍ゲート電極９の厚さ（ｔ１）を、増倍ゲート電極９以外のゲート電極の厚さ（ｔ２）よりも大きくなるように形成する例を示したが、本発明はこれに限らず、増倍ゲート電極９以外のゲート電極の厚さを、増倍ゲート電極９の厚さと同程度の大きさにしてもよい。
また、上記第１および第２実施形態では、増倍ゲート電極以外の電極の厚さ（ｔ２）を、それぞれ、同程度の大きさになるように形成する例を示したが、本発明はこれに限らず、増倍ゲート電極以外の電極の厚さを、それぞれ異なる大きさに形成してもよい。
また、上記第１および第２実施形態では、チャネル領域３、フォトダイオード部４およびフローティングディフュージョン領域５の上面に、第１絶縁膜７ａおよび第２絶縁膜７ｂを形成する例を示したが、本発明はこれに限らず、第１絶縁膜７ａおよび第２絶縁膜７ｂのいずれか一方の絶縁膜のみを形成するようにしてもよい。
また、上記第２実施形態では、増倍ゲート電極９下の転送チャネル３に電子増倍部３ａを設けるとともに、転送ゲート電極１２下の転送チャネル３に電子蓄積部３ｂを設ける例を示したが、本発明はこれに限らず、図１９に示すように、第２実施形態における増倍ゲート電極９下の転送チャネル３に電子蓄積部３ｂを設けるとともに、第２実施形態における転送ゲート電極１２下の転送チャネル３に電子増倍部３ａを設けるようにしてもよい。この場合、増倍ゲート電極９および転送ゲート電極１２に印加される電圧の大きさは、第２実施形態においてそれぞれの電極に印加される電圧の大きさと反対の大きさになる。
本発明の第１実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。 図１に示した本発明の第１実施形態によるＣＭＯＳイメージセンサにおける断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。 図１に示した第１実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサの電子の転送動作および増倍動作を説明するためのポテンシャル図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作および増倍動作を説明するための信号波形図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作および増倍動作を説明するためのポテンシャル図である。 本発明の第１実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作および増倍動作を説明するための信号波形図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの全体構成を示した平面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの構造を示した断面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの画素を示した平面図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサの回路構成を示した回路図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するためのポテンシャル図である。 本発明の第２実施形態によるＣＭＯＳイメージセンサにおける電子の転送動作を説明するための信号波形図である。 本発明における第２実施形態による変形例を説明するための図である。
符号の説明
３ａ 電子増倍部（電荷増加部）
４ フォトダイオード部（光電変換部）
５ フローティングディフュージョン領域（電圧変換部）
７ａ 第１絶縁膜（反射抑制膜）
７ｂ 第２絶縁膜（反射抑制膜）
７ｃ 層間絶縁膜（絶縁膜）
８ 転送ゲート電極（第１電極）
９ 増倍ゲート電極（第２電極）
１０ 読出ゲート電極（第３電極）

Claims (5)

  1. 信号電荷を生成する光電変換部と、
    前記光電変換部に隣接するとともに、前記光電変換部により生成された信号電荷を転送させる電界を発生させるための第１電極と、
    前記第１電極に対し前記光電変換部とは反対側に設けられるとともに、前記第１電極上に乗り上げるように形成され、信号電荷を転送する電界を発生させるための第２電極とを備えた、撮像装置。
  2. 前記第２電極の厚みは、前記第１電極の厚みよりも大きい、請求項１に記載の撮像装置。
  3. 少なくとも前記光電変換部の上面上に形成されるとともに、光が反射するのを抑制する反射抑制膜をさらに備え、
    前記第２電極の屈折率は、前記光電変換部および前記反射抑制膜上に形成された絶縁膜の屈折率より大きい、請求項１または２に記載の撮像装置。
  4. 信号電荷を衝突電離させて増加するための電荷増加部をさらに備える、請求項１〜３のいずれか１項に記載の撮像装置。
  5. 信号電荷を電圧に変換するための電圧変換部と、
    前記電圧変換部に信号電荷を転送する電界を発生させるための第３電極とをさらに備え、
    前記光電変換部、前記第１電極、前記第２電極、前記第３電極、前記電荷増加部および前記電圧変換部を１つの画素内に含む、請求項４に記載の撮像装置。
JP2007225249A 2007-08-31 2007-08-31 撮像装置 Withdrawn JP2009059852A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007225249A JP2009059852A (ja) 2007-08-31 2007-08-31 撮像装置
US12/201,995 US20090057734A1 (en) 2007-08-31 2008-08-29 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225249A JP2009059852A (ja) 2007-08-31 2007-08-31 撮像装置

Publications (1)

Publication Number Publication Date
JP2009059852A true JP2009059852A (ja) 2009-03-19

Family

ID=40406024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225249A Withdrawn JP2009059852A (ja) 2007-08-31 2007-08-31 撮像装置

Country Status (2)

Country Link
US (1) US20090057734A1 (ja)
JP (1) JP2009059852A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040926A (ja) * 2009-08-10 2011-02-24 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090152605A1 (en) * 2007-12-18 2009-06-18 Sanyo Electric Co., Ltd. Image sensor and cmos image sensor
US8907385B2 (en) * 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040926A (ja) * 2009-08-10 2011-02-24 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および電子機器
US8619170B2 (en) 2009-08-10 2013-12-31 Sony Corporation Solid-state image pickup device with plural transfer structures to transfer charge to plural accumulation portions
US9124837B2 (en) 2009-08-10 2015-09-01 Sony Corporation Solid-state image pickup device and driving method thereof, and electronic apparatus

Also Published As

Publication number Publication date
US20090057734A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
JP2009054870A (ja) 撮像装置
JP2008060550A (ja) 撮像装置
JP4212623B2 (ja) 撮像装置
JP5371330B2 (ja) 固体撮像装置
JP4494492B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP5573978B2 (ja) 固体撮像素子およびその駆動方法
WO2011058684A1 (ja) 固体撮像装置
JP2008294175A (ja) 固体撮像装置およびカメラ
JP2009130015A (ja) 撮像装置
JP2009135242A (ja) 撮像装置
JP2007088305A (ja) 固体撮像装置およびその製造方法、並びにカメラ
JP2010027668A (ja) 撮像装置
US20090152605A1 (en) Image sensor and cmos image sensor
JP2009147049A (ja) 撮像装置
JP2009038520A (ja) 撮像装置
JP2008294176A (ja) 固体撮像装置およびカメラ
JP2010003868A (ja) 撮像装置
JP2009059852A (ja) 撮像装置
JP2009130669A (ja) 撮像装置
JP2010021348A (ja) 撮像装置
JP2010010740A (ja) 撮像装置
JP2010056475A (ja) 固体撮像素子及び撮像装置
JP2009059847A (ja) 撮像装置
JP2010040572A (ja) 撮像装置
JP2006210468A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100901