JP6348272B2 - 電荷結合素子及びその製造方法、並びに固体撮像装置 - Google Patents

電荷結合素子及びその製造方法、並びに固体撮像装置 Download PDF

Info

Publication number
JP6348272B2
JP6348272B2 JP2013229743A JP2013229743A JP6348272B2 JP 6348272 B2 JP6348272 B2 JP 6348272B2 JP 2013229743 A JP2013229743 A JP 2013229743A JP 2013229743 A JP2013229743 A JP 2013229743A JP 6348272 B2 JP6348272 B2 JP 6348272B2
Authority
JP
Japan
Prior art keywords
region
charge
potential
transfer
coupled device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013229743A
Other languages
English (en)
Other versions
JP2015090906A (ja
Inventor
慎一郎 ▲高▼木
慎一郎 ▲高▼木
康人 米田
康人 米田
久則 鈴木
久則 鈴木
村松　雅治
雅治 村松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013229743A priority Critical patent/JP6348272B2/ja
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to PCT/JP2014/079141 priority patent/WO2015068668A1/ja
Priority to US15/033,408 priority patent/US9967503B2/en
Priority to KR1020167013939A priority patent/KR102138959B1/ko
Priority to EP14859669.5A priority patent/EP3067933B1/en
Priority to CN201480058196.8A priority patent/CN105659385B/zh
Priority to TW103138417A priority patent/TWI640088B/zh
Publication of JP2015090906A publication Critical patent/JP2015090906A/ja
Application granted granted Critical
Publication of JP6348272B2 publication Critical patent/JP6348272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14837—Frame-interline transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、入射したエネルギー線（光／Ｘ線）を電荷（電子）に変換し、半導体内部のポテンシャルを変化させることにより、変換された電荷を転送する電荷結合素子（ＣＣＤ）及びその製造方法、この電荷結合素子を備えた固体撮像装置に関する。
従来、入射したエネルギー線を電荷に変換する固体撮像素子は、数多く知られている（特許文献１〜３参照）。特に、医療分野等における電荷結合素子においては、画素サイズの大きなものが要求されている。大きなサイズの画素を用いれば、電荷の転送回数を減らすことができるからである。
特開２００４−３０３９８２号公報 特開２０１２−１５１３６４号公報 特開平６−２８３７０４号公報
しかしながら、電荷結合素子においては、フリンジング電界というポテンシャル傾斜を利用して、発生した電荷を転送しているが、画素サイズが大きくなると、画素の中央部において、ポテンシャルが位置に対してフラットになり、電荷が転送されにくくなる傾向がある。
本発明は、このような課題に鑑みてなされたものであり、入射したエネルギー線を電荷に変換した後、その電荷を十分に転送可能な電荷結合素子及びその製造方法、この電荷結合素子を備えた固体撮像装置を提供することを目的とする。
上述の課題を解決するため、本発明に係る電荷結合素子は、一方向に整列した複数の画素領域を有する半導体基板と、前記半導体基板上に設けられた絶縁膜と、を備えた電荷結合素子において、個々の画素領域は、入射したエネルギー線を光電変換する光電変換領域と、前記光電変換領域内において前記一方向に沿った電荷の転送を促進するポテンシャル傾斜を形成する傾斜ポテンシャル形成手段と、前記絶縁膜上に設けられた第１転送電極と、前記絶縁膜上に設けられ、前記第１転送電極と、この画素領域に隣接する画素領域との間に配置された第２転送電極と、前記半導体基板における前記第１転送電極直下に位置するバッファ領域と、前記半導体基板における前記第２転送電極直下に位置する電荷蓄積領域と、を備え、前記バッファ領域の不純物濃度は、前記電荷蓄積領域の不純物濃度よりも低く、前記第１転送電極と前記第２転送電極とは、電気的に接続され、ある画素領域における前記電荷蓄積領域と、この画素領域の後段に隣接する画素領域における前記光電変換領域との間であって、前記傾斜ポテンシャル形成手段の直下に、前記光電変換領域よりも不純物濃度が低いポテンシャル障壁領域が形成されており、前記傾斜ポテンシャル形成手段は、前記光電変換領域の直上に位置し、前記絶縁膜上に設けられた抵抗性ゲート電極であり、前記抵抗性ゲート電極の前記一方向の両端間には所定の固定電圧が印加されることを特徴とする。
傾斜ポテンシャル形成手段により、画素サイズが大きな場合においても、光電変換領域内において発生した電荷を、一方向に十分に転送することができる。転送された電荷は、バッファ領域を介して、電荷蓄積領域に転送される。バッファ領域及び電荷蓄積領域の無バイアス状態でのポテンシャル（電位）は、不純物濃度差により異なっており、電荷蓄積領域の方が深く、電荷を蓄積しやすくなっている。一方、これらのバッファ領域及び電荷蓄積領域には、電気的に接続された第１及び第２転送電極により、絶縁膜を介して、同一のポテンシャルが与えられる。したがって、第１及び第２転送電極への印加電位を上下させることにより、バッファ領域を介して電荷蓄積領域に電荷を蓄積し（第１状態）、蓄積された電荷を、後段の画素へ転送する（第２状態）ことが可能となる。
また、前記第１転送電極及び前記第２転送電極は、１つの共通電極から構成することもできる。この場合、構造が簡単化されるという効果がある。
また、ある画素領域における前記電荷蓄積領域と、この画素領域の後段に隣接する画素領域における前記光電変換領域との間に、前記光電変換領域よりも不純物濃度が低いポテンシャル障壁領域が形成されていることを特徴とする。このように、不純物濃度が低いポテンシャル障壁領域が存在する場合、後段の画素領域から、対象の画素領域の電荷蓄積領域への電荷の逆流を防止することができる。
前記傾斜ポテンシャル形成手段は、前記光電変換領域の直上に位置し、前記絶縁膜上に設けられた抵抗性ゲート電極（ｒｅｓｉｓｔｉｖｅ ｇａｔｅ ｅｌｅｃｔｒｏｄｅ）であり、前記抵抗性ゲート電極の前記一方向の両端間には所定の固定電圧が印加されることを特徴とする。抵抗性ゲート電極を配置して、その両端間に固定電圧を印加することにより、抵抗性ゲート電極直下の半導体領域において、ポテンシャル傾斜を作り出すことができる。したがって、大面積の画素を用いた場合においても、十分に電荷を転送することが可能となる。
抵抗性ゲート電極や転送電極には、駆動回路からポテンシャルを与えることができる。駆動回路は制御装置によって制御される。
本発明の固体撮像装置は、上述の電荷結合素子と、前記電荷結合素子を駆動する駆動回路と、前記駆動回路を制御する制御装置と、を備え、前記制御装置は、前記第１及び第２転送電極の電位が同時に上下振動するように、前記駆動回路を制御することを特徴とする。この場合、電位の上下により、上述の第１状態及び第２状態を交互に作り出すことが可能となる。
また、上記共通電極を備える電荷結合素子を製造する電荷結合素子の製造方法において、前記バッファ領域は、前記光電変換領域となる不純物を前記半導体基板の表面に添加した後、添加によって形成された半導体領域とは逆の導電型の不純物を一部に添加してキャリア補償を行うことで形成することを特徴とする。キャリアの補償により、低濃度のバッファ領域を容易に形成することができる。
本発明の電荷結合素子および固体撮像装置によれば、入射したエネルギー線を電荷に変換した後、その電荷を十分に転送することができ、その製造方法を用いれば、そのバッファ領域の部分を容易に製造することができる。
電荷結合素子を備えた固体撮像装置の平面構成を示す図である。 図１に示した電荷結合素子の断面図（ＩＩ−ＩＩ矢印線断面）である。 図１に示した電荷結合素子の断面図（ＩＩＩ−ＩＩＩ矢印線断面）である。 垂直方向の画素列におけるポテンシャル変化を説明するための図である。 各信号のポテンシャルの変化を示す図表である。 抵抗性ゲート電極の平面図である。 第１形態の光電変換領域の平面図である。 第２形態の光電変換領域の平面図である。 第３形態の光電変換領域の平面図である。 垂直方向の画素列の終端部を説明するための電荷結合素子の部分的な平面図である。 図１０に示した電荷結合素子の断面図（Ａ−Ａ矢印線断面）である。 垂直方向の画素列の終端部を説明するための電荷結合素子の部分的な平面図である。 図１２に示した電荷結合素子の断面図（Ａ−Ａ矢印線断面）（図１３（Ａ）），この断面のＸ軸方向に沿ったポテンシャル図（Ｂ），（Ｃ）である。 最終段の画素における電荷蓄積領域を変形した場合の電荷結合素子の部分的な平面図である。 変形した構造に係る電荷結合素子の断面図である。 垂直方向の画素列におけるポテンシャル変化を説明するための図である。 裏面照射型の電荷結合素子の部分的な断面図である。 転送電極を共通した場合における電荷結合素子の転送電極近傍の断面図である。 不純物の注入について説明するための図である。 電子転送方向の位置（μｍ）とポテンシャル（Ｖ）及び電子走行時間（μｓ）との関係を示すグラフである。
以下、実施の形態に係る電荷結合素子及びその製造方法、この電荷結合素子を備えた固体撮像装置について説明する。なお、同一要素には同一符号を用いることとし、重複する説明は省略する。
まず、本発明に至る前提について説明する。まず、電荷結合素子（ＣＣＤ）において、１つの画素内において、エネルギー線（光／Ｘ線等）の入射によって発生した電子の挙動を調査した。以下、ＣＣＤの構成において一般的である２相駆動型ＣＣＤについて説明する。画素は、バッファ領域と電荷蓄積領域からなる。バッファ領域と電荷蓄積領域は１対となっており、共通のバイアスが与えられる。同一バイアス下ではバッファ領域のポテンシャルは電荷蓄積領域のポテンシャルより浅い。一つの画素は、２対のバッファ領域と電荷蓄積領域により構成される。
図２０は、電子転送方向の位置（μｍ）とポテンシャル（Ｖ）及び電子走行時間（μｓ）との関係を示すグラフである。
正方形の画素サイズが、２４μｍ、４８μｍ、９６μｍの場合、図の線で示されるようなポテンシャル分布となった。位置が０μｍの地点から、負の方向に伸びポテンシャルが概ね上向きに増加する領域が第一のバッファ領域、位置が０μｍの地点から正の方向に延びる概ねフラットとなる領域が第一の電荷蓄積領域、その次にポテンシャルが下向きに増加して概ねフラットとなる領域が第二のバッファ領域、更に、その次のポテンシャル井戸を形成する領域が第二の電荷蓄積領域である。第一の電荷蓄積領域と第一のバッファ領域には共通の第一のバイアスが、第二の電荷蓄積領域と第二のバッファ領域には共通の第二のバイアスが与えられる。各領域の境界近傍ではポテンシャルが傾斜しているため、フリンジング領域が形成されている。図２０では、第一のバイアスよりも第二のバイアスのほうが大きな電圧が与えられ、第一の電荷蓄積領域の電荷は、第二のバッファ領域を介して第２の電荷蓄積領域に転送される。第二のバイアスよりも第一のバイアスのほうに大きな電圧を与えることで、第二の電荷蓄積領域に蓄積された電荷は、第二の電荷蓄積領域と隣接する画素の第一のバッファ領域を介して第一の電荷蓄積領域に転送される。この操作を繰り返すことで、複数画素にわたる電荷転送を行う。
画素サイズが２４μｍの場合、第一の電荷蓄積領域の端である位置０μｍにおいて発生した電子は、１×１０−３（μｓ）後には、第２の電荷蓄積領域に到達している。画素サイズが４８μｍの場合、位置０μｍにおいて発生した電子は、１．２×１０−１（μｓ）後には、第２の電荷蓄積領域に到達している。一方、画素サイズが９６μｍの場合、位置０μｍにおいて発生した電子は、ポテンシャルがフラットな領域が大きすぎるため、第２の電荷蓄積領域には到達しない。
そこで、本実施形態に係る電荷結合素子においては、画素の大部分において、傾斜ポテンシャルを形成する構成とした。傾斜ポテンシャルを形成する手段には、複数のものが考えられるが、絶縁膜を介して抵抗性ゲート電極を光電変換領域の上に配置し、抵抗性ゲート電極の両端に電圧を印加することが好ましい。
抵抗性ゲート電極を用いた場合においては、画素サイズが、２４μｍ、４８μｍ、９６μｍの場合、それぞれの画素内における電界強度の最小値は、６３（Ｖ／ｎｍ）、４１（Ｖ／ｎｍ）、１８（Ｖ／ｎｍ）となる。画素サイズが、２４μｍ、４８μｍ、９６μｍの場合、抵抗性ゲート電極を用いない２相駆動のＣＣＤでは、それぞれの画素内における電界強度の最小値が、２８（Ｖ／ｎｍ）、１．２（Ｖ／ｎｍ）、０（Ｖ／ｎｍ）である。したがって、抵抗性ゲート電極を用いることにより、これを用いない場合よりも、電界強度を増加させることができるが分かる。なお、この結果は、２相駆動のＣＣＤの場合、バッファ領域と電荷蓄積領域の長さの比率を１：２とした場合の結果であり、抵抗性ゲート電極を用いた場合、バッファ領域の長さを４μｍ、電荷蓄積領域の長さを８μｍとした場合の結果である。
以下、実施の形態に係る電荷結合素子について詳説する。
図１は、電荷結合素子を備えた固体撮像装置の平面構成を示す図、図２は、図１に示した電荷結合素子の断面図（ＩＩ−ＩＩ矢印線断面）である。
図２に示すように、この電荷結合素子１００は、Ｙ軸方向（一方向）に整列した複数の画素領域ＰＸ（図２においてはＰＸ（１）、ＰＸ（２）として示す）を有する半導体基板１０と、半導体基板１０上に設けられた絶縁膜２０とを備えている。Ｐ型（第１導電型）の半導体基板１０の表面側には、半導体基板本体１０Ａよりも高濃度に不純物（Ｐ型）が添加されたコンタクト領域Ｃ１が形成され、コンタクト領域Ｃ１には電極Ｅ１（図１参照）が接触して電気的に接続されている。半導体基板１０の表面側には二次元撮像領域を構成する複数の画素列ＡＲが形成されており、各画素列は、Ｙ軸方向に整列した複数の画素領域ＰＸを備えている。なお、コンタクト領域Ｃ１は、半導体基板１０の外縁を囲むように形成してもよい。
図１に示すように、各画素列ＡＲの終端部には、電子の通過を制御する転送ゲート電極ＴＧが設けられており、転送ゲート電極ＴＧを介して、水平レジスタＨＲが配置されている。水平レジスタＨＲは、転送ゲート電極ＴＧを介して、これに流入した電子を水平方向（Ｘ軸負方向）に転送する。転送された電子は、アンプＡに入力され、電圧に変換されて、外部に出力される。
図２に示すように、個々の画素領域ＰＸは、入射したエネルギー線を光電変換する光電変換領域Ｓ１（なお、空乏層が広がるＰＮ接合は、半導体基板本体１０Ａと光電変換領域Ｓ１との界面に形成されている）と、光電変換領域Ｓ１内において一方向に沿ったポテンシャル傾斜を形成する抵抗性ゲート電極Ｒ（傾斜ポテンシャル形成手段）とを備えている。また、個々の画素領域ＰＸは、絶縁膜２０上に設けられた第１転送電極Ｔ１と、絶縁膜２０上に設けられ、第１転送電極Ｔ１と、この画素領域ＰＸ（１）に隣接する画素領域ＰＸ（２）との間に配置された第２転送電極Ｔ２とを備えている。更に、個々の画素領域ＰＸは、半導体基板１０における第１転送電極Ｔ１直下に位置するバッファ領域Ｂと、半導体基板１０における第２転送電極Ｔ２直下に位置する電荷蓄積領域Ｓ２とを備えている。
ここで、バッファ領域Ｂの不純物濃度（第２導電型：Ｎ型）は、電荷蓄積領域Ｓ２の不純物濃度（Ｎ型）よりも低く、第１転送電極Ｔ１と第２転送電極Ｔ２とは、電気的に接続されている。
なお、本例では、傾斜ポテンシャル形成手段は、光電変換領域Ｓ１の直上に位置し、絶縁膜２０上に設けられた抵抗性ゲート電極Ｒであり、駆動回路１０１から抵抗性ゲート電極ＲのＹ軸方向の両端間には所定の固定電圧が印加されるが、上述のように、半導体基板表面の二次元濃度分布を用いても、傾斜ポテンシャル形成手段は構成することができる。傾斜ポテンシャル形成手段は、電荷転送方向に沿った電荷の転送を促進する。
抵抗性ゲート電極Ｒを用いる場合、絶縁膜２０上に抵抗性ゲート電極Ｒを配置して、その両端間に固定電圧を印加することにより、抵抗性ゲート電極直下の半導体領域において、ポテンシャル傾斜を作り出すことができる。ここでは、抵抗性ゲート電極Ｒにおける電子転送方向の前段に電位ＲＧＬを加え、後段に電位ＲＧＨ（＞ＲＧＬ）を加える。換言すれば、グランドとの間には、電圧ＲＧＬ，ＲＧＨがそれぞれ印加される。後段の方が、電位が高いため、負の電荷を有する電子は、電位の高い後段へと流れていく。したがって、大面積の画素を用いた場合においても、十分に電荷を転送することが可能となる。
抵抗性ゲート電極Ｒにより、画素サイズが大きな場合においても、光電変換領域Ｓ１内において発生した電荷を、一方向に十分に転送することができる。転送された電荷は、バッファ領域Ｂを介して、電荷蓄積領域Ｓ２に転送される。バッファ領域Ｂ及び電荷蓄積領域Ｓ２の無バイアス状態でのポテンシャル（電位）は、不純物濃度差により異なっており、電荷蓄積領域Ｓ２の方が深く、電荷を蓄積しやすくなっている。一方、これらのバッファ領域Ｂ及び電荷蓄積領域Ｓ２には、電気的に接続された第１転送電極Ｔ１及び第２転送電極Ｔ２により、絶縁膜を介して、同一のバイアスが与えられる。したがって、第１転送電極Ｔ１及び第２転送電極Ｔ２への印加電位（転送信号ＰＶ）を上下させることにより、バッファ領域Ｂを介して電荷蓄積領域Ｓ２に電荷を蓄積し（第１状態）、蓄積された電荷を、後段の画素へ転送する（第２状態）ことが可能となる。
抵抗性ゲート電極Ｒや転送電極Ｔ１，Ｔ２には、駆動回路１０１からポテンシャルを与えることができる。駆動回路１０１は制御装置１０２によって制御される。制御装置１０２は、マイクロコンピュータなどから構成され、制御装置１０２への制御入力に応じて、予めプログラムされたクロック信号を駆動回路１０１へと送出する。駆動回路１０１に、所定のクロック信号が入力されると、駆動回路１０１は、定電圧ＲＧＬ，ＲＧＨと、１相の転送信号ＰＶを生成する。例えば、駆動回路１０１は、クロック信号の入力開始を検知して、一定時間の間、一定の電圧ＲＧＬ，ＲＧＨを発生すると共に、クロック信号を必要に応じて分周し、分周されたクロック信号の立ち上がりのタイミングで、転送信号ＰＶの電位を上昇させ、立下りのタイミングで転送信号ＰＶの電位を低下させる。
すなわち、この固体撮像装置は、電荷結合素子１００と、電荷結合素子１００を駆動する駆動回路１０１と、駆動回路１０１を制御する制御装置１０２とを備え、制御装置１０２は、第１転送電極Ｔ１及び第２転送電極Ｔ２の電位が、転送信号ＰＶの印加によって、同時に上下振動するように、駆動回路１０１を制御する。この場合、電位の上下により、上述の「第１状態」及び「第２状態」を交互に作り出すことが可能となる。
図３は、図１に示した電荷結合素子の断面図（ＩＩＩ−ＩＩＩ矢印線断面）である。
垂直方向の画素列の最後の画素領域ＰＸ（ｌａｓｔ）まで転送された電子は、最後のバッファ領域Ｂと電荷蓄積領域Ｓ２に蓄積される。最後のバッファ領域Ｂと電荷蓄積領域Ｓ２上には、絶縁膜２０を介して、共通の転送電極ＳＴＧが配置されているものとするが、これは分離してもよい。最後の電荷蓄積領域Ｓ２に隣接して、Ｎ型のチャネル領域Ｂ３が設けられており、チャネル領域Ｂ３上には絶縁膜２０を介して、転送ゲート電極ＴＧが配置されている。転送ゲート電極ＴＧは、水平レジスタＨＲへの電荷転送を制御するものであり、ゲート用のクロック信号ＴＧＶが印加される。クロック信号ＴＧＶは、クロック信号ＰＶと同じでもよいが、ビニング動作を行う設定にしてもよい。
転送ゲート電極ＴＧに基準値より高い電位を与えて、ゲートを開けると、最終の画素領域ＰＸ（ｌａｓｔ）に蓄積された電荷が、チャネル領域Ｂ３を介して、水平レジスタ用の転送電極ＰＨ直下に形成された半導体領域に流れ込む。この半導体領域は、バッファ領域Ｂ＊と電荷蓄積領域Ｓ２＊からなり、それぞれバッファ領域Ｂ及び電荷蓄積領域Ｓ２と同一の構成とすることができる。
水平レジスタＨＲの電荷蓄積領域Ｓ２＊に蓄積された電荷は、絶縁膜２０上に設けられた水平方向の転送電極ＰＨに水平方向の転送信号を印加することで、水平方向に転送されるが、この転送信号及び転送ゲート電極ＴＧに印加される転送信号も、制御装置１０２の指示により、駆動回路１０１によって生成される。
図４は、垂直方向の画素列におけるポテンシャル変化を説明するための図であり、図５は、各信号のポテンシャルの変化を示す図表である。なお、以下のグラフでは、ポテンシャルはφで示され、図面下向きが正方向である。
電荷転送を行う期間においては、全ての期間ｔ１〜ｔ２（図５参照）において、抵抗性ゲート電極Ｒの両端に印加される電位ＲＧＬ，ＲＧＨは一定である（グランドとの間ではそれぞれ電圧を示す）。もちろん、電位ＲＧＬ，ＲＧＨを印加しておき、光電変換を行いながら、光電変換領域内における電荷転送を行ってもよいが、光電変換時に抵抗性ゲート電極Ｒの両端間には電圧を与えないで電子を蓄積し、しかる後、電荷転送時のみに電圧を与えてもよい。
第１の期間ｔ１では、図４の（Ａ）に示すように、抵抗性ゲート電極Ｒの配置される光電変換領域Ｓ１のポテンシャルは、電子（黒丸）の転送方向（図面右側：図１のＹ軸負方向）に進むにしたがって深くなり、第１転送電極Ｔ１の直下のバッファ領域Ｂのポテンシャルは大きく深くなり、第２転送電極Ｔ２直下の電荷蓄積領域Ｓ２では、更に深くなる。電荷蓄積領域Ｓ２は、これに隣接するバッファ領域Ｂと後段の光電変換領域Ｓ１とに挟まれて、ポテンシャル井戸を形成している。（Ａ）の状態の場合、この第１転送電極Ｔ１及び第２転送電極Ｔ２には、共に、転送信号ＰＶにより、基準値よりも高いポテンシャルが加えられている。
第２の期間ｔ２では、図４の（Ｂ）に示すように、抵抗性ゲート電極Ｒの配置される光電変換領域Ｓ１のポテンシャルに変化はないが、第１転送電極Ｔ１の直下のバッファ領域Ｂのポテンシャルが、光電変換領域Ｓ１のポテンシャルよりも小さくなり、ポテンシャル障壁を構成する。バッファ領域Ｂよりも電荷蓄積領域Ｓ２のポテンシャルは深く、後段の光電変換領域Ｓ１よりも浅いため、電荷蓄積領域Ｓ２に蓄積された電子は、後段の光電変換領域に流れ込むが、バッファ領域Ｂによって形成されるポテンシャル障壁により電子はブロックされ、光電変換領域Ｓ１の図面の右端で一時的に蓄積される。
以後、これらの第１の期間ｔ１と第２の期間ｔ２の動作を繰り返す。すなわち、図４の（Ｂ）の期間の後、第１の期間ｔ１となる。この場合、図４の（Ｃ）に示すように、抵抗性ゲート電極Ｒの配置される光電変換領域Ｓ１のポテンシャルに変化はないが、バッファ領域Ｂ及び光電変換領域Ｓ１のポテンシャルが、第１の期間ｔ１と同じ状態に変化し、これと同一の動作が行われる。更に、次の期間では、第２の期間ｔ２と同じ状態に変化し、これと同一の動作が行われる。
次に、傾斜ポテンシャル形成手段について説明する。
図６は、傾斜ポテンシャル形成手段としての抵抗性ゲート電極Ｒの平面図である。抵抗性ゲート電極Ｒは、例えば、光電変換領域Ｓ１よりも低い抵抗率を有するポリシリコンなどからなる。抵抗Ｒの両端間の好適な抵抗値は、１ｋΩ以上１０ＭΩ以下に設定することができる。抵抗性ゲート電極Ｒは、ＸＹ平面内において長方形を構成しているが、台形などの他の多角形形状とすることも可能である。抵抗性ゲート電極Ｒの両端には、電位ＲＧＬ，ＲＧＨが与えられ、電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
図７は、傾斜ポテンシャル形成手段としての第１形態の光電変換領域Ｓ１の平面図である。すなわち、本例は、上述の抵抗性ゲート電極Ｒを用いずに、光電変換領域Ｓ１の不純物濃度を変化させ、同様に傾斜ポテンシャルを形成したものである。電子は図面の右方向に転送されるが、電荷転送の前段側領域Ｓ１１の不純物濃度よりも、後段側領域Ｓ１２の不純物濃度の方が高く設定されている。この場合も、後段側領域Ｓ１２のポテンシャルが前段側領域Ｓ１１よりも深くなり、前段側領域Ｓ１１と後段側領域Ｓ１２との境界近傍に傾斜したフリンジング電界が形成される。すなわち、電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
図８は、傾斜ポテンシャル形成手段としての第２形態の光電変換領域の平面図である。すなわち、本例でも、上述の抵抗性ゲート電極Ｒを用いずに、光電変換領域Ｓ１の不純物濃度を変化させ、同様に傾斜ポテンシャルを形成したものである。電子は図面の右方向に転送されるが、電荷転送方向（Ｙ方向）とは逆に向かうにしたがって、Ｘ軸方向幅が狭くなる台形状のテーパー領域Ｓ１２＊が、残余の光電変換領域Ｓ１１＊をＹ軸方向に横切るように延びている。テーパー領域Ｓ１２＊の不純物濃度は、光電変換領域Ｓ１１＊の不純物濃度よりも高く設定されている。この場合も、幅方向の平均ポテンシャルが、電荷転送方向の後段側領域において、前段側領域よりも深くなり、光電変換領域Ｓ１内において電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
図９は、傾斜ポテンシャル形成手段としての第３形態の光電変換領域の平面図である。すなわち、本例でも、上述の抵抗性ゲート電極Ｒを用いずに、光電変換領域Ｓ１の不純物濃度を変化させ、同様に傾斜ポテンシャルを形成したものである。本例の光電変換領域Ｓ１は、第２形態におけるテーパー領域Ｓ１２＊を、複数の微小半導体領域Ｓ１２＊＊に置換したものであり、個々の微小半導体領域Ｓ１２＊＊の形状は長方形などの多角形であるが、複数の微小半導体領域Ｓ１２＊＊の幅方向（Ｘ軸方向）両端間の距離の最大値は、電荷転送方向とは逆方向（Ｙ軸正方向）に向かうにしたがって、小さくなっている。
微小半導体領域Ｓ１２＊＊の不純物濃度は、残余の光電変換領域Ｓ１１＊の不純物濃度よりも高く設定されている。この場合も、幅方向の平均ポテンシャルが、電荷転送方向の後段側領域において、前段側領域よりも深くなり、光電変換領域Ｓ１内において電荷転送方向への電荷の転送を促進するポテンシャル傾斜が形成される。
図１０は、垂直方向の画素列の終端部を説明するための電荷結合素子の部分的な平面図であり、図１１は、図１０に示した電荷結合素子の断面図（Ａ−Ａ矢印線断面）である。
複数の画素領域ＰＸからなる画素列の終端には、上述の転送電極ＳＴＧ、転送ゲート電極ＴＧ、水平方向の転送電極ＰＨが、Ｙ軸の負方向に沿って、順次形成されている。この構成の場合、電荷蓄積領域Ｓ２はＸ軸方向に均一に広がるＮ型半導体層を構成しており、転送電極ＳＴＧ直下の電荷を、所望のタイミングで排出できないという課題がある。
図１２は、垂直方向の画素列の終端部を説明するための電荷結合素子の部分的な平面図であり、図１３は、図１２に示した電荷結合素子の断面図（Ａ−Ａ矢印線断面）（図１３（Ａ）），この断面のＸ軸方向に沿ったポテンシャル図（Ｂ），（Ｃ）である。
複数の画素領域ＰＸからなる画素列の終端では、上述の転送電極ＳＴＧ、転送ゲート電極ＴＧ、水平方向の転送電極ＰＨが、Ｙ軸の負方向に沿って、並んで形成されている。転送電極ＳＴＧのＸ軸方向に隣接して、絶縁膜２０上には、リセットゲート電極ＡＲＧが形成されている。
リセットゲート電極ＡＲＧの直下には、電荷蓄積領域Ｓ２に隣接し、これよりも低い不純物濃度を有するチャネル領域Ｂ２が形成されており、チャネル領域Ｂ２に隣接して、電荷排出用のドレイン領域ＡＲＤが形成されている。リセットゲート電極ＡＲＧに基準より低い電位を与えた場合（Ｂ）、チャネル領域Ｂ２においてポテンシャル障壁が形成され、電子は電荷蓄積領域Ｓ２に蓄積されているが、基準より高い電位を与えた場合（Ｃ）、ポテンシャル障壁は消失し、電子（黒丸）は、ドレイン領域ＡＲＤへと流れる。リセットゲート電極ＡＲＧに高い電位を与えるタイミングは、例えば、ビニング動作の終了時など、所望の目的に応じて設定される。
図１４は、最終段の画素領域における抵抗性ゲート電極Ｒ及び光電変換領域Ｓ１の平面形状を変形した場合の電荷結合素子の部分的な平面図である。図１３に示したものとの相違点は、最終段の画素領域ＰＸ（ｌａｓｔ）における抵抗性ゲート電極Ｒ及び光電変換領域Ｓ１の平面形状が異なり、その他の構成は、図１２のものと同一である。最終段の画素領域ＰＸ（ｌａｓｔ）における抵抗性ゲート電極Ｒ及び光電変換領域Ｓ１のＸＹ平面形状は、端部において、電荷転送方向に向かうに従って幅が狭くなっている。なお、抵抗性ゲート電極Ｒ及び光電変換領域Ｓ１のＸＹ平面形状は同一であるため、同図では抵抗性ゲート電極Ｒのみを示している。この構造により、転送されてきた電荷を、ドレイン領域ＡＲＤに導くことなく、転送電極ＳＴＧの直下の電荷蓄積領域Ｓ２に転送することができる。
図１５は、変形した構造に係る電荷結合素子の断面図であり、図１６は、垂直方向の画素列におけるポテンシャル変化を説明するための図である。図１５に示す構造の図２に示したものとの相違点は、光電変換領域の電荷転送方向の前段側に、低不純物濃度のポテンシャル障壁領域ＢＲを設けた点であり、その他の構成は同一である。
すなわち、ある画素領域ＰＸ（１）における電荷蓄積領域Ｓ２と、この画素領域の後段に隣接する画素領域ＰＸ（２）における光電変換領域Ｓ１との間に、光電変換領域Ｓ１よりも不純物濃度が低いポテンシャル障壁領域ＢＲが形成されている。このように、不純物濃度が低いポテンシャル障壁領域ＢＲが存在する場合、後段の画素領域ＰＸ（２）から、対象の画素領域の電荷蓄積領域Ｓ２への電荷の逆流を防止することができる。
すなわち、図１６の（Ａ）、（Ｂ），（Ｃ）は、それぞれ、図４の（Ａ）、（Ｂ），（Ｃ）の状態に対応する図であるが、ポテンシャル障壁領域ＢＲは、（Ａ）の状態においては、次段の画素領域ＰＸ（２）への電子の不要な転送を抑制し、また、（Ｃ）の状態から（Ａ）の状態に戻る場合において、電子の逆流を防止している。
図１７は、裏面照射型の電荷結合素子の部分的な断面図である。
本例の図２に示したものとの相違点は、半導体基板本体１０Ａを裏面側から薄膜化し、入射光Ｌ１を裏面から入射させる構成とした点である。半導体基板本体１０Ａの周辺部の厚みは、中央部の厚みよりも厚く、中央部の厚みは例えば５μｍ以上１００μｍ以下に設定される。これにより、裏面側から光電変換領域Ｓ１に入射する光を遮る電極がなくなるため、高感度な撮像が可能となる。
図１８は、各画素領域ＰＸにおいて、第１転送電極Ｔ１及び第２転送電極Ｔ２を共通した場合における電荷結合素子の転送電極近傍の断面図である。
すなわち、本例は、第１転送電極Ｔ１及び第２転送電極Ｔ２は、１つの共通電極Ｔ１２から構成したものであり、その他の構造は、上述の実施形態のものと同一である。この場合、構造が簡単化されるという効果がある。
なお、特に、上記共通の転送電極Ｔ１２又はＳＴＧを備える電荷結合素子の製造方法においては、バッファ領域Ｂは、Ｎ型（第２導電型）の半導体領域に、Ｐ型（第１導電型）の不純物を添加し、キャリア補償を行って形成することができる。換言すれば、バッファ領域Ｂは、光電変換領域Ｓ１となる不純物を半導体基板１０の表面に添加した後、添加によって形成された半導体領域Ｓとは逆の導電型の不純物を一部に添加してキャリア補償を行うことで形成する。すなわち、キャリアの補償により、低濃度のバッファ領域Ｂを容易に形成することができる。以下、詳説する。
図１９は、不純物の注入方法について説明するための図である。
まず、Ｐ型の半導体基板１０の表面の全面にＮ型の不純物をイオン注入して添加し、Ｎ型の半導体領域Ｓを形成する（Ａ１）。次に、Ｎ型半導体領域Ｓ上にポリシリコン等からなる抵抗層Ｒを形成する。この形成にはスパッタ法などを用いることができる。次に、抵抗層Ｒ上に開口を有するマスクＭ１を形成し、このマスクＭ１を用いて、抵抗層Ｒをエッチングしてパターニングする（Ｂ１）。更に、別のマスクＭ２を用意し、抵抗層Ｒの開口位置と、マスクＭ２の開口位置をずらして、開口の一部のみが重なるようにマスクＭ２を配置し、このマスクＭ２の開口エッジと抵抗層Ｒの開口エッジ（セルフアライメント）を用いてＰ型の不純物をＮ型の半導体領域Ｓ内に注入して添加し、添加された領域のキャリアを補償して、上述のバッファ領域Ｂを形成する（Ｃ１）。また、半導体基板上の絶縁膜２０は、抵抗層Ｒの形成前に形成してあり、抵抗層及び上述の電極は絶縁膜２０上に通常の方法でパターニングされるが、図１９では記載を省略している。
また、キャリア補償を行わない方法を用いても、バッファ領域Ｂを形成することはできるが、この場合には、抵抗層の開口によるセルフアライメントを用いることができないため、キャリア補償を用いた方法と比較して、バッファ領域の形成位置精度が高くない。
キャリア補償を用いない方法の場合、まず、Ｐ型の半導体基板１０の表面側に、マスクＭ０を配置し、Ｎ型の不純物を注入して添加し、Ｎ型の半導体領域Ｓを形成する（Ａ２）。マスクＭ０の存在している直下の領域１０’には不純物は添加されない。次に、半導体基板１０の全面上にポリシリコン等からなる抵抗層Ｒを形成し、抵抗層Ｒ上に開口を有するマスクＭ１を配置し、このマスクＭ１を用いて、抵抗層Ｒをエッチングし、パターニングを行う。この場合、パターニングされた抵抗層Ｒの開口位置と、半導体基板１０の表面の不純物が添加されていない領域１０’は、マスクＭ１の合わせ精度に起因して、微妙に位置がずれることになる。
次に、別のマスクＭ２を用意し、抵抗層Ｒの開口位置と、マスクＭ２の開口位置をずらして、開口の一部のみが重なるようにマスクＭ２を配置し、このマスクＭ２の開口と抵抗層Ｒの開口（セルフアライメント）を用いて、低濃度のＮ型の不純物を、Ｎ型半導体領域でないＰ型の領域１０’内に注入して添加し、Ｎ型のバッファ領域Ｂを形成する。この場合、バッファ領域Ｂの位置が、上記方法に比較して、正確でなくなる。
すなわち、上記工程（Ｂ２）において、マスクＭ１の開口の左エッジの位置が、領域１０’の左エッジよりも右側にずれた場合、（Ｃ２）に示すように、バッファ領域Ｂの左側にＮ型不純物が添加されない領域ＬＤが形成される。
一方、上記工程（Ｂ２）において、マスクＭ１の開口の左エッジの位置が、領域１０’の左エッジよりも左側にずれた場合（（Ｂ３）として示す）、（Ｃ３）に示すように、バッファ領域Ｂの右側にＮ型不純物が高濃度に添加された領域ＨＤが形成される。
最後に、材料について説明する。
上述の半導体基板１０はシリコン（Ｓｉ）からなり、バッファ領域、電荷蓄積領域に添加されるＮ型不純物はＮ，Ｐ又はＡｓ、Ｐ型不純物はＢ又はＡｌとすることができる。それぞれの不純物濃度／厚みの好適値は、以下の通りである。
・半導体基板本体１０Ａ：１０１３以上１０１9以下（ｃｍ−３）／５００００以上８０００００以下（ｎｍ）
・光電変換領域Ｓ１：１０１２以上１０１７以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・バッファ領域Ｂ：１０１１以上１０１７以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・電荷蓄積領域Ｓ２：１０１２以上１０１７以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１１：１０１２以上１０１８以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１２：１０１３以上１０１９以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１１＊：１０１２以上１０１８以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１２＊：１０１３以上１０１９以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・領域Ｓ１２＊＊：１０１３以上１０１９以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・テーパー領域Ｓ１２＊：１０１２以上１０１８以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・チャネル領域Ｂ２：１０１１以上１０１７以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・ドレイン領域ＡＲＤ：１０１７以上１０２０以下（ｃｍ−３）／１００以上５０００以下（ｎｍ）
・ポテンシャル障壁領域ＢＲ：１０１１以上１０１７以下（ｃｍ−３）／１００以上５，０００以下（ｎｍ）
１０…半導体基板、Ｂ…バッファ領域、Ｓ１…光電変換領域、Ｓ２…電荷蓄積領域。

Claims (4)

  1. 一方向に整列した複数の画素領域を有する半導体基板と、
    前記半導体基板上に設けられた絶縁膜と、
    を備えた電荷結合素子において、
    個々の画素領域は、
    入射したエネルギー線を光電変換する光電変換領域と、
    前記光電変換領域内において前記一方向に沿った電荷の転送を促進するポテンシャル傾斜を形成する傾斜ポテンシャル形成手段と、
    前記絶縁膜上に設けられた第１転送電極と、
    前記絶縁膜上に設けられ、前記第１転送電極と、この画素領域に隣接する画素領域との間に配置された第２転送電極と、
    前記半導体基板における前記第１転送電極直下に位置するバッファ領域と、
    前記半導体基板における前記第２転送電極直下に位置する電荷蓄積領域と、
    を備え、
    前記バッファ領域の不純物濃度は、前記電荷蓄積領域の不純物濃度よりも低く、
    前記第１転送電極と前記第２転送電極とは、電気的に接続され、
    ある画素領域における前記電荷蓄積領域と、この画素領域の後段に隣接する画素領域における前記光電変換領域との間であって、前記傾斜ポテンシャル形成手段の直下に、前記光電変換領域よりも不純物濃度が低いポテンシャル障壁領域が形成されており、
    前記傾斜ポテンシャル形成手段は、前記光電変換領域の直上に位置し、前記絶縁膜上に設けられた抵抗性ゲート電極であり、前記抵抗性ゲート電極の前記一方向の両端間には所定の固定電圧が印加されることを特徴とする電荷結合素子。
  2. 前記第１転送電極及び前記第２転送電極は、１つの共通電極から構成されている、
    ことを特徴とする請求項１に記載の電荷結合素子。
  3. 請求項１又は２のいずれか１項に記載の電荷結合素子と、
    前記電荷結合素子を駆動する駆動回路と、
    前記駆動回路を制御する制御装置と、
    を備え、
    前記制御装置は、前記第１及び第２転送電極の電位が同時に上下振動するように、前記駆動回路を制御する、
    ことを特徴とする固体撮像装置。
  4. 請求項２に記載の電荷結合素子を製造する電荷結合素子の製造方法において、
    前記バッファ領域は、前記光電変換領域となる不純物を前記半導体基板の表面に添加した後、添加によって形成された半導体領域とは逆の導電型の不純物を一部に添加してキャリア補償を行うことで形成することを特徴とする電荷結合素子の製造方法。
JP2013229743A 2013-11-05 2013-11-05 電荷結合素子及びその製造方法、並びに固体撮像装置 Active JP6348272B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2013229743A JP6348272B2 (ja) 2013-11-05 2013-11-05 電荷結合素子及びその製造方法、並びに固体撮像装置
US15/033,408 US9967503B2 (en) 2013-11-05 2014-10-31 Charge-coupled device, manufacturing method thereof, and solid-state imaging element
KR1020167013939A KR102138959B1 (ko) 2013-11-05 2014-10-31 전하 결합 소자 및 그 제조 방법 및 고체 촬상 장치
EP14859669.5A EP3067933B1 (en) 2013-11-05 2014-10-31 Charge-coupled device, manufacturing method therefor, and solid-state imaging element
PCT/JP2014/079141 WO2015068668A1 (ja) 2013-11-05 2014-10-31 電荷結合素子及びその製造方法、並びに固体撮像装置
CN201480058196.8A CN105659385B (zh) 2013-11-05 2014-10-31 电荷耦合元件及其制造方法、以及固体摄像装置
TW103138417A TWI640088B (zh) 2013-11-05 2014-11-05 Charge coupled device, method of manufacturing the same, and solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013229743A JP6348272B2 (ja) 2013-11-05 2013-11-05 電荷結合素子及びその製造方法、並びに固体撮像装置

Publications (2)

Publication Number Publication Date
JP2015090906A JP2015090906A (ja) 2015-05-11
JP6348272B2 true JP6348272B2 (ja) 2018-06-27

Family

ID=53041445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013229743A Active JP6348272B2 (ja) 2013-11-05 2013-11-05 電荷結合素子及びその製造方法、並びに固体撮像装置

Country Status (7)

Country Link
US (1) US9967503B2 (ja)
EP (1) EP3067933B1 (ja)
JP (1) JP6348272B2 (ja)
KR (1) KR102138959B1 (ja)
CN (1) CN105659385B (ja)
TW (1) TWI640088B (ja)
WO (1) WO2015068668A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9860466B2 (en) * 2015-05-14 2018-01-02 Kla-Tencor Corporation Sensor with electrically controllable aperture for inspection and metrology systems
JP6808317B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP6808316B2 (ja) * 2015-12-04 2021-01-06 キヤノン株式会社 撮像装置、および、撮像システム
JP7504559B2 (ja) 2017-09-04 2024-06-24 浜松ホトニクス株式会社 固体撮像装置
JP2022064479A (ja) * 2020-10-14 2022-04-26 浜松ホトニクス株式会社 光センサ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682693B2 (ja) * 1984-08-17 1994-10-19 松下電子工業株式会社 電荷転送装置
JP3297947B2 (ja) 1993-03-24 2002-07-02 ソニー株式会社 固体撮像素子
JP3334992B2 (ja) * 1994-02-22 2002-10-15 浜松ホトニクス株式会社 Ｃｃｄ固体撮像装置および製造方法
JP3474638B2 (ja) * 1994-06-30 2003-12-08 株式会社東芝 固体撮像装置
JPH08195485A (ja) * 1995-01-18 1996-07-30 Matsushita Electron Corp 固体撮像装置およびその製造方法
US5793070A (en) * 1996-04-24 1998-08-11 Massachusetts Institute Of Technology Reduction of trapping effects in charge transfer devices
JPH1132166A (ja) * 1997-07-09 1999-02-02 Canon Inc イメージセンサと画像読み取り装置
US6465820B1 (en) * 1998-09-16 2002-10-15 Dalsa, Inc. CMOS compatible single phase CCD charge transfer device
JP2002231926A (ja) * 2001-02-01 2002-08-16 Fuji Photo Film Co Ltd ラインセンサおよびそれを用いた放射線画像情報読取装置
JP2004303982A (ja) * 2003-03-31 2004-10-28 Matsushita Electric Ind Co Ltd 固体撮像素子
EP2093801B1 (en) * 2006-11-28 2016-11-16 Hamamatsu Photonics K.K. Solid-state imaging element
JP5484692B2 (ja) * 2008-06-13 2014-05-07 シャープ株式会社 固体撮像素子および電子情報機器
JP2011054596A (ja) * 2009-08-31 2011-03-17 Renesas Electronics Corp Ｃｃｄイメージセンサ
JP5485919B2 (ja) * 2011-01-14 2014-05-07 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP5463373B2 (ja) * 2012-02-23 2014-04-09 シャープ株式会社 固体撮像素子及び固体撮像素子の製造方法

Also Published As

Publication number Publication date
WO2015068668A1 (ja) 2015-05-14
KR102138959B1 (ko) 2020-07-28
JP2015090906A (ja) 2015-05-11
US20160286147A1 (en) 2016-09-29
TWI640088B (zh) 2018-11-01
CN105659385B (zh) 2019-05-10
CN105659385A (zh) 2016-06-08
TW201523859A (zh) 2015-06-16
US9967503B2 (en) 2018-05-08
EP3067933B1 (en) 2020-11-25
EP3067933A1 (en) 2016-09-14
KR20160082682A (ko) 2016-07-08
EP3067933A4 (en) 2017-06-21

Similar Documents

Publication Publication Date Title
EP3618116B1 (en) Solid-state imaging element and electronic machine
TWI278108B (en) Back-illuminated type solid-state imaging device and method of manufacturing the same
JP6348272B2 (ja) 電荷結合素子及びその製造方法、並びに固体撮像装置
JP5680979B2 (ja) 固体撮像装置
JP5243984B2 (ja) 電子増倍機能内蔵型の固体撮像素子
JP6211898B2 (ja) リニアイメージセンサ
EP3190622B1 (en) Solid-state imaging device
JP4122960B2 (ja) 固体撮像素子
EP2665097B1 (en) Semiconductor imaging device
JP2011054596A (ja) Ｃｃｄイメージセンサ
JP7316046B2 (ja) 光電変換装置およびカメラ
JP2010073804A (ja) 固体撮像装置
JP2006294799A (ja) 固体撮像素子及びその製造方法
JP2006179696A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180531

R150 Certificate of patent or registration of utility model

Ref document number: 6348272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250