KR102138959B1 - 전하 결합 소자 및 그 제조 방법 및 고체 촬상 장치 - Google Patents
전하 결합 소자 및 그 제조 방법 및 고체 촬상 장치 Download PDFInfo
- Publication number
- KR102138959B1 KR102138959B1 KR1020167013939A KR20167013939A KR102138959B1 KR 102138959 B1 KR102138959 B1 KR 102138959B1 KR 1020167013939 A KR1020167013939 A KR 1020167013939A KR 20167013939 A KR20167013939 A KR 20167013939A KR 102138959 B1 KR102138959 B1 KR 102138959B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- charge
- potential
- transfer
- photoelectric conversion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000003384 imaging method Methods 0.000 title description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 61
- 238000009825 accumulation Methods 0.000 claims abstract description 60
- 230000004888 barrier function Effects 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000005036 potential barrier Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 10
- 108091006146 Channels Proteins 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14837—Frame-interline transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/50—Constructional details
- H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
Abstract
개개의 화소 영역 PX는 광전 변환 영역 S1과, 저항성 게이트 전극 R과, 제1 전송 전극 T1과, 제2 전송 전극 T2와, 반도체 기판(10)에 있어서의 제1 전송 전극 T1 바로 아래에 위치하는 배리어 영역 B와, 반도체 기판(10)에 있어서의 제2 전송 전극 T2 바로 아래에 위치하는 전하 축적 영역 S2를 구비하고 있다. 배리어 영역 B의 불순물 농도는, 전하 축적 영역 S2의 불순물 농도보다도 낮고, 제1 전송 전극 T1과, 제2 전송 전극 T2는, 전기적으로 접속되어 있다.
Description
본 발명은 입사된 에너지선(광/X선)을 전하(전자)로 변환하여, 반도체 내부의 포텐셜을 변화시킴으로써, 변환된 전하를 전송하는 전하 결합 소자(CCD) 및 그 제조 방법, 이 전하 결합 소자를 구비한 고체 촬상 장치에 관한 것이다.
종래, 입사된 에너지선을 전하로 변환하는 고체 촬상 소자는, 많이 알려져 있다(특허 문헌 1~3 참조). 특히, 의료 분야 등에 있어서의 전하 결합 소자에 있어서는, 화소 사이즈가 큰 것이 요구되고 있다. 큰 사이즈의 화소를 이용하면, 전하의 전송 횟수를 줄일 수 있기 때문이다.
그렇지만, 전하 결합 소자에 있어서는, 프린징(fringing) 전계라고 하는 포텐셜 경사를 이용하여, 발생한 전하를 전송하고 있지만, 화소 사이즈가 커지면, 화소의 중앙부에 있어서, 포텐셜이 위치에 대해서 플랫하게 되어, 전하가 전송되기 어려워지는 경향이 있다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로서, 입사된 에너지선을 전하로 변환한 후, 그 전하를 충분히 전송 가능한 전하 결합 소자 및 그 제조 방법, 이 전하 결합 소자를 구비한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
상술의 과제를 해결하기 위해서, 본 발명에 따른 전하 결합 소자는, 일 방향으로 정렬된 복수의 화소 영역을 가지는 반도체 기판과, 상기 반도체 기판상에 마련된 절연막을 구비한 전하 결합 소자에 있어서, 개개의 화소 영역은, 입사된 에너지선을 광전(光電) 변환하는 광전 변환 영역과, 상기 광전 변환 영역 내에 있어서 상기 일 방향을 따른 전하의 전송을 촉진하는 포텐셜 경사를 형성하는 경사 포텐셜 형성 수단과, 상기 절연막상에 마련된 제1 전송 전극과, 상기 절연막상에 마련되고, 상기 제1 전송 전극과, 이 화소 영역에 인접하는 화소 영역과의 사이에 배치된 제2 전송 전극과, 상기 반도체 기판에 있어서의 상기 제1 전송 전극 바로 아래에 위치하는 배리어 영역과, 상기 반도체 기판에 있어서의 상기 제2 전송 전극 바로 아래에 위치하는 전하 축적 영역을 구비하고, 상기 배리어 영역의 불순물 농도는, 상기 전하 축적 영역의 불순물 농도보다도 낮고, 상기 제1 전송 전극과 상기 제2 전송 전극은, 전기적으로 접속되어 있는 것을 특징으로 한다.
경사 포텐셜 형성 수단에 의해, 화소 사이즈가 큰 경우에 있어서도, 광전 변환 영역 내에 있어서 발생한 전하를, 일 방향으로 충분히 전송할 수 있다. 전송된 전하는, 배리어 영역을 통해서, 전하 축적 영역에 전송된다. 배리어 영역 및 전하 축적 영역의 무바이어스 상태에서의 포텐셜(전위)은, 불순물 농도차에 따라 다르고, 전하 축적 영역의 쪽이 깊어, 전하를 축적하기 쉬워져 있다. 한편, 이들 배리어 영역 및 전하 축적 영역에는, 전기적으로 접속된 제1 및 제2 전송 전극에 의해, 절연막을 통해서, 동일한 포텐셜이 주어진다. 따라서 제1 및 제2 전송 전극으로의 인가 전위를 상하(上下)로 진동시킴으로써, 배리어 영역을 통해서 전하 축적 영역에 전하를 축적하고(제1 상태), 축적된 전하를 후단의 화소로 전송하는(제2 상태) 것이 가능해진다.
또, 상기 제1 전송 전극 및 상기 제2 전송 전극은, 1개의 공통 전극으로 구성할 수도 있다. 이 경우, 구조가 간단화된다고 하는 효과가 있다.
또, 어느 화소 영역에 있어서의 상기 전하 축적 영역과, 이 화소 영역의 후단에 인접하는 화소 영역에 있어서의 상기 광전 변환 영역의 사이에, 상기 광전 변환 영역보다도 불순물 농도가 낮은 포텐셜 장벽 영역이 형성되어 있는 것을 특징으로 한다. 이와 같이, 불순물 농도가 낮은 포텐셜 장벽 영역이 존재하는 경우, 후단의 화소 영역으로부터, 대상의 화소 영역의 전하 축적 영역으로의 전하의 역류(逆流)를 방지할 수 있다.
상기 경사 포텐셜 형성 수단은, 상기 광전 변환 영역의 바로 위에 위치하고, 상기 절연막상에 마련된 저항성 게이트 전극(resistive gate electrode)이며, 상기 저항성 게이트 전극의 상기 일 방향의 양단 사이에는 소정의 고정 전압이 인가되는 것을 특징으로 한다. 저항성 게이트 전극을 배치하고, 그 양단 사이에 고정 전압을 인가함으로써, 저항성 게이트 전극 바로 아래의 반도체 영역에 있어서, 포텐셜 경사를 만들어 낼 수 있다. 따라서 대면적의 화소를 이용했을 경우에 있어서도, 충분히 전하를 전송하는 것이 가능해진다.
저항성 게이트 전극이나 전송 전극에는, 구동 회로로부터 포텐셜을 줄 수 있다. 구동 회로는 제어장치에 의해서 제어된다.
본 발명의 고체 촬상 장치는, 상술의 전하 결합 소자와, 상기 전하 결합 소자를 구동하는 구동 회로와, 상기 구동 회로를 제어하는 제어장치를 구비하고, 상기 제어장치는, 상기 제1 및 제2 전송 전극의 전위가 동시에 상하 진동하도록, 상기 구동 회로를 제어하는 것을 특징으로 한다. 이 경우, 전위의 상하에 의해, 상술의 제1 상태 및 제2 상태를 교호(交互)로 만들어 내는 것이 가능해진다.
또, 상기 공통 전극을 구비하는 전하 결합 소자를 제조하는 전하 결합 소자의 제조 방법에 있어서, 상기 배리어 영역은, 상기 광전 변환 영역이 되는 불순물을 상기 반도체 기판의 표면에 첨가한 후, 첨가에 의해서 형성된 반도체 영역과는 반대의 도전형의 불순물을 일부에 첨가하여 캐리어 보상을 행함으로써 형성하는 것을 특징으로 한다. 캐리어의 보상에 의해, 저농도의 배리어 영역을 용이하게 형성할 수 있다.
본 발명의 전하 결합 소자 및 고체 촬상 장치에 의하면, 입사된 에너지선을 전하로 변환한 후, 그 전하를 충분히 전송할 수 있고, 그 제조 방법을 이용하면, 그 배리어 영역의 부분을 용이하게 제조할 수 있다.
도 1은 전하 결합 소자를 구비한 고체 촬상 장치의 평면 구성을 나타내는 도면이다.
도 2는 도 1에 도시한 전하 결합 소자의 단면도(II－II 화살표선 단면)이다.
도 3은 도 1에 도시한 전하 결합 소자의 단면도(III－III 화살표선 단면)이다.
도 4는 수직 방향의 화소열에 있어서의 포텐셜 변화를 설명하기 위한 도면이다.
도 5는 각 신호의 포텐셜의 변화를 나타내는 도표이다.
도 6은 저항성 게이트 전극의 평면도이다.
도 7은 제1 형태의 광전 변환 영역의 평면도이다.
도 8은 제2 형태의 광전 변환 영역의 평면도이다.
도 9는 제3 형태의 광전 변환 영역의 평면도이다.
도 10은 수직 방향의 화소열의 종단부를 설명하기 위한 전하 결합 소자의 부분적인 평면도이다.
도 11은 도 10에 도시한 전하 결합 소자의 단면도(A－A 화살표선 단면)이다.
도 12는 수직 방향의 화소열의 종단부를 설명하기 위한 전하 결합 소자의 부분적인 평면도이다.
도 13은 도 12에 도시한 전하 결합 소자의 단면도(A－A 화살표선 단면)(도 13 (A)), 이 단면의 X축 방향을 따른 포텐셜도 (B), (C)이다.
도 14는 최종단의 화소에 있어서의 전하 축적 영역을 변형했을 경우의 전하 결합 소자의 부분적인 평면도이다.
도 15는 변형한 구조에 따른 전하 결합 소자의 단면도이다.
도 16은 수직 방향의 화소열에 있어서의 포텐셜 변화를 설명하기 위한 도면이다.
도 17은 이면(裏面) 조사형의 전하 결합 소자의 부분적인 단면도이다.
도 18은 전송 전극을 공통으로 한 경우에 있어서의 전하 결합 소자의 전송 전극 근방의 단면도이다.
도 19는 불순물의 주입에 대해 설명하기 위한 도면이다.
도 20은 전자 전송 방향의 위치(㎛)와 포텐셜(V) 및 전자 주행 시간(㎲)의 관계를 나타내는 그래프이다.
도 2는 도 1에 도시한 전하 결합 소자의 단면도(II－II 화살표선 단면)이다.
도 3은 도 1에 도시한 전하 결합 소자의 단면도(III－III 화살표선 단면)이다.
도 4는 수직 방향의 화소열에 있어서의 포텐셜 변화를 설명하기 위한 도면이다.
도 5는 각 신호의 포텐셜의 변화를 나타내는 도표이다.
도 6은 저항성 게이트 전극의 평면도이다.
도 7은 제1 형태의 광전 변환 영역의 평면도이다.
도 8은 제2 형태의 광전 변환 영역의 평면도이다.
도 9는 제3 형태의 광전 변환 영역의 평면도이다.
도 10은 수직 방향의 화소열의 종단부를 설명하기 위한 전하 결합 소자의 부분적인 평면도이다.
도 11은 도 10에 도시한 전하 결합 소자의 단면도(A－A 화살표선 단면)이다.
도 12는 수직 방향의 화소열의 종단부를 설명하기 위한 전하 결합 소자의 부분적인 평면도이다.
도 13은 도 12에 도시한 전하 결합 소자의 단면도(A－A 화살표선 단면)(도 13 (A)), 이 단면의 X축 방향을 따른 포텐셜도 (B), (C)이다.
도 14는 최종단의 화소에 있어서의 전하 축적 영역을 변형했을 경우의 전하 결합 소자의 부분적인 평면도이다.
도 15는 변형한 구조에 따른 전하 결합 소자의 단면도이다.
도 16은 수직 방향의 화소열에 있어서의 포텐셜 변화를 설명하기 위한 도면이다.
도 17은 이면(裏面) 조사형의 전하 결합 소자의 부분적인 단면도이다.
도 18은 전송 전극을 공통으로 한 경우에 있어서의 전하 결합 소자의 전송 전극 근방의 단면도이다.
도 19는 불순물의 주입에 대해 설명하기 위한 도면이다.
도 20은 전자 전송 방향의 위치(㎛)와 포텐셜(V) 및 전자 주행 시간(㎲)의 관계를 나타내는 그래프이다.
이하, 실시 형태에 따른 전하 결합 소자 및 그 제조 방법, 이 전하 결합 소자를 구비한 고체 촬상 장치에 대해 설명한다. 또한, 동일 요소에는 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
우선, 본 발명에 이르는 전제에 대해서 설명한다. 우선, 전하 결합 소자(CCD)에 있어서, 1개의 화소 내에 있어서, 에너지선(광/X선 등)의 입사에 의해서 발생한 전자의 거동(擧動)을 조사했다. 이하, CCD의 구성에 있어서 일반적인 2상 구동형 CCD에 대해 설명한다. 화소는 배리어 영역과 전하 축적 영역으로 이루어진다. 배리어 영역과 전하 축적 영역은 1쌍으로 되어 있고, 공통의 바이어스가 주어진다. 동일 바이어스 하에서는 배리어 영역의 포텐셜은 전하 축적 영역의 포텐셜보다 얕다. 하나의 화소는 2쌍의 배리어 영역과 전하 축적 영역에 의해 구성된다.
도 20은 전자 전송 방향의 위치(㎛)와 포텐셜(V) 및 전자 주행 시간(㎲)의 관계를 나타내는 그래프이다.
정사각형의 화소 사이즈가 24㎛, 48㎛, 96㎛인 경우, 도면의 선으로 나타내지는 것 같은 포텐셜 분포가 되었다. 위치가 0㎛인 지점에서부터, 음의 방향으로 신장하여 포텐셜이 대체로 상향(上向)으로 증가하는 영역이 제1 배리어 영역, 위치가 0㎛인 지점에서부터 양의 방향으로 연장되는 대체로 플랫이 되는 영역이 제1 전하 축적 영역, 그 다음에 포텐셜이 하향으로 증가하여 대체로 플랫이 되는 영역이 제2 배리어 영역, 추가로 그 다음의 포텐셜 우물을 형성하는 영역이 제2 전하 축적 영역이다. 제1 전하 축적 영역과 제1 배리어 영역에는 공통의 제1 바이어스가, 제2 전하 축적 영역과 제2 배리어 영역에는 공통의 제2 바이어스가 주어진다. 각 영역의 경계 근방에서는 포텐셜이 경사져 있기 때문에, 프린징 영역이 형성되어 있다. 도 20에서는, 제1 바이어스보다도 제2 바이어스 쪽이 큰 전압이 주어지고, 제1 전하 축적 영역의 전하는, 제2 배리어 영역을 통해서 제2 전하 축적 영역에 전송된다. 제2 바이어스보다도 제1 바이어스 쪽에 큰 전압을 줌으로써, 제2 전하 축적 영역에 축적된 전하는, 제2 전하 축적 영역과 인접하는 화소의 제1 배리어 영역을 통해서 제1 전하 축적 영역에 전송된다. 이 조작을 반복함으로써, 복수 화소에 걸친 전하 전송을 행한다.
화소 사이즈가 24㎛인 경우, 제1 전하 축적 영역의 단(端)인 위치 0㎛에 있어서 발생한 전자는, 1×10－3 (㎲) 후에는, 제2 전하 축적 영역에 도달하고 있다. 화소 사이즈가 48㎛인 경우, 위치 0㎛에 있어서 발생한 전자는 1.2×10－1(㎲) 후에는, 제2 전하 축적 영역에 도달하고 있다. 한편, 화소 사이즈가 96㎛인 경우, 위치 0㎛에 있어서 발생한 전자는, 포텐셜이 플랫한 영역이 너무 크기 때문에, 제2 전하 축적 영역에는 도달하지 않는다.
이에, 본 실시 형태에 따른 전하 결합 소자에 있어서는, 화소의 대부분에 있어서, 경사 포텐셜을 형성하는 구성으로 했다. 경사 포텐셜을 형성하는 수단에는, 복수의 것을 생각할 수 있지만, 절연막을 통해서 저항성 게이트 전극을 광전 변환 영역의 위에 배치하고, 저항성 게이트 전극의 양단에 전압을 인가하는 것이 바람직하다.
저항성 게이트 전극을 이용했을 경우에 있어서는, 화소 사이즈가 24㎛, 48㎛, 96㎛인 경우, 각각의 화소 내에 있어서의 전계 강도의 최소치는, 63(V/nm), 41(V/nm), 18(V/nm)이 된다. 화소 사이즈가 24㎛, 48㎛, 96㎛인 경우, 저항성 게이트 전극을 이용하지 않는 2상 구동의 CCD에서는, 각각의 화소 내에 있어서의 전계 강도의 최소치가, 28(V/nm), 1.2(V/nm), 0(V/nm)이다. 따라서 저항성 게이트 전극을 이용함으로써, 이것을 이용하지 않는 경우보다도, 전계 강도를 증가시킬 수 있다는 것을 알 수 있다. 또한, 이 결과는, 2상 구동의 CCD의 경우, 배리어 영역과 전하 축적 영역의 길이의 비율을 1：2로 했을 경우의 결과이고, 저항성 게이트 전극을 이용했을 경우, 배리어 영역의 길이를 4㎛, 전하 축적 영역의 길이를 8㎛로 했을 경우의 결과이다.
이하, 실시 형태에 따른 전하 결합 소자에 대해 상세하게 설명한다.
도 1은 전하 결합 소자를 구비한 고체 촬상 장치의 평면 구성을 나타내는 도면, 도 2는 도 1에 도시한 전하 결합 소자의 단면도(II－II 화살표선 단면)이다.
도 2에 도시하는 것처럼, 이 전하 결합 소자(100)는 Y축 방향(일 방향)으로 정렬된 복수의 화소 영역 PX(도 2에 있어서는 PX(1), PX(2)로서 나타냄)를 가지는 반도체 기판(10)과, 반도체 기판(10)상에 마련된 절연막(20)을 구비하고 있다. P형(제1 도전형)의 반도체 기판(10)의 표면측에는, 반도체 기판 본체(10A)보다도 고농도로 불순물(P형)이 첨가된 컨택트 영역 C1이 형성되고, 컨택트 영역 C1에는 전극 E1(도 1 참조)이 접촉되어 전기적으로 접속되어 있다. 반도체 기판(10)의 표면측에는 이차원 촬상 영역을 구성하는 복수의 화소열 AR이 형성되어 있고, 각 화소열은 Y축 방향으로 정렬된 복수의 화소 영역 PX를 구비하고 있다. 또한, 컨택트 영역 C1은 반도체 기판(10)의 바깥 가장자리를 둘러싸도록 형성해도 된다.
도 1에 도시하는 것처럼, 각 화소열 AR의 종단부에는, 전자의 통과를 제어하는 전송 게이트 전극 TG가 마련되어 있고, 전송 게이트 전극 TG를 통해서, 수평 레지스터 HR이 배치되어 있다. 수평 레지스터 HR은 전송 게이트 전극 TG를 통해서, 이것에 유입된 전자를 수평 방향(X축 음방향)으로 전송한다. 전송된 전자는 앰프 A에 입력되어, 전압으로 변환되어, 외부에 출력된다.
도 2에 도시하는 것처럼, 개개의 화소 영역 PX는, 입사된 에너지선을 광전 변환하는 광전 변환 영역 S1(또한, 공핍층(空乏層)이 확대되는 PN 접합은, 반도체 기판 본체(10A)와 광전 변환 영역 S1의 계면에 형성되어 있음)과, 광전 변환 영역 S1 내에 있어서 일 방향을 따른 포텐셜 경사를 형성하는 저항성 게이트 전극 R(경사 포텐셜 형성 수단)을 구비하고 있다. 또, 개개의 화소 영역 PX는 절연막(20)상에 마련된 제1 전송 전극 T1과, 절연막(20)상에 마련되고, 제1 전송 전극 T1과, 이 화소 영역 PX(1)에 인접하는 화소 영역 PX(2)의 사이에 배치된 제2 전송 전극 T2를 구비하고 있다. 추가로, 개개의 화소 영역 PX는, 반도체 기판(10)에 있어서의 제1 전송 전극 T1 바로 아래에 위치하는 배리어 영역 B와, 반도체 기판(10)에 있어서의 제2 전송 전극 T2 바로 아래에 위치하는 전하 축적 영역 S2를 구비하고 있다.
여기서, 배리어 영역 B의 불순물 농도(제2 도전형：N형)는, 전하 축적 영역 S2의 불순물 농도(N형)보다도 낮고, 제1 전송 전극 T1과 제2 전송 전극 T2는, 전기적으로 접속되어 있다.
또한, 본 예에서는, 경사 포텐셜 형성 수단은 광전 변환 영역 S1의 바로 위에 위치하고, 절연막(20)상에 마련된 저항성 게이트 전극 R이고, 구동 회로(101)로부터 저항성 게이트 전극 R의 Y축 방향의 양단 사이에는 소정의 고정 전압이 인가되지만, 상술한 것처럼, 반도체 기판 표면의 이차원 농도 분포를 이용해도, 경사 포텐셜 형성 수단은 구성할 수 있다. 경사 포텐셜 형성 수단은 전하 전송 방향을 따른 전하의 전송을 촉진한다.
저항성 게이트 전극 R을 이용하는 경우, 절연막(20)상에 저항성 게이트 전극 R을 배치하고, 그 양단 사이에 고정 전압을 인가함으로써, 저항성 게이트 전극 바로 아래의 반도체 영역에 있어서, 포텐셜 경사를 만들어 낼 수 있다. 여기에서는, 저항성 게이트 전극 R에 있어서의 전자 전송 방향의 전단에 전위 RGL를 가하고, 후단에 전위 RGH(＞RGL)를 가한다. 환언하면, 그라운드와의 사이에는, 전압 RGL, RGH가 각각 인가된다. 후단이, 전위가 높기 때문에, 음의 전하를 가지는 전자는, 전위가 높은 후단으로 흘러 간다. 따라서 대면적의 화소를 이용했을 경우에 있어서도, 충분히 전하를 전송하는 것이 가능해진다.
저항성 게이트 전극 R에 의해, 화소 사이즈가 큰 경우에 있어서도, 광전 변환 영역 S1 내에 있어서 발생한 전하를, 일 방향으로 충분히 전송할 수 있다. 전송된 전하는, 배리어 영역 B를 통해서, 전하 축적 영역 S2에 전송된다. 배리어 영역 B 및 전하 축적 영역 S2의 무바이어스 상태에서의 포텐셜(전위)은, 불순물 농도차에 따라 다르고, 전하 축적 영역 S2의 쪽이 깊어, 전하를 축적하기 쉬워져 있다. 한편, 이들 배리어 영역 B 및 전하 축적 영역 S2에는, 전기적으로 접속된 제1 전송 전극 T1 및 제2 전송 전극 T2에 의해, 절연막을 통해서, 동일한 바이어스가 주어진다. 따라서 제1 전송 전극 T1 및 제2 전송 전극 T2로의 인가 전위(전송 신호 PV)를 상하시킴으로써, 배리어 영역 B를 통해서 전하 축적 영역 S2에 전하를 축적하고(제1 상태), 축적된 전하를, 후단의 화소로 전송하는(제2 상태) 것이 가능해진다.
저항성 게이트 전극 R이나 전송 전극 T1, T2에는, 구동 회로(101)로부터 포텐셜을 줄 수 있다. 구동 회로(101)는 제어장치(102)에 의해서 제어된다. 제어장치(102)는 마이크로 컴퓨터 등으로 구성되고, 제어장치(102)로의 제어 입력에 따라서, 미리 프로그램된 클록 신호를 구동 회로(101)로 송출한다. 구동 회로(101)에, 소정의 클록 신호가 입력되면, 구동 회로(101)는 정전압 RGL, RGH와, 1상의 전송 신호 PV를 생성한다. 예를 들면, 구동 회로(101)는 클록 신호의 입력 개시를 검지하고, 일정시간 동안, 일정한 전압 RGL, RGH를 발생시킴과 아울러, 클록 신호를 필요에 따라서 분주하여, 분주된 클록 신호의 상승 타이밍에서, 전송 신호 PV의 전위를 상승시키고, 하강 타이밍에서 전송 신호 PV의 전위를 저하시킨다.
즉, 이 고체 촬상 장치는 전하 결합 소자(100)와, 전하 결합 소자(100)를 구동하는 구동 회로(101)와, 구동 회로(101)를 제어하는 제어장치(102)를 구비하고, 제어장치(102)는 제1 전송 전극 T1 및 제2 전송 전극 T2의 전위가, 전송 신호 PV의 인가에 따라서, 동시에 상하 진동하도록, 구동 회로(101)를 제어한다. 이 경우, 전위의 상하에 의해, 상술의 「제1 상태」및 「제2 상태」를 교호로 만들어 내는 것이 가능해진다.
도 3은 도 1에 도시한 전하 결합 소자의 단면도(III－III 화살표선 단면)이다.
수직 방향의 화소열의 마지막 화소 영역 PX(last)까지 전송된 전자는, 마지막 배리어 영역 B와 전하 축적 영역 S2에 축적된다. 마지막 배리어 영역 B와 전하 축적 영역 S2상에는, 절연막(20)을 통해서, 공통의 전송 전극 STG가 배치되어 있는 것으로 하지만, 이것은 분리해도 된다. 마지막 전하 축적 영역 S2에 인접하여, N형의 채널 영역 B3이 마련되어 있고, 채널 영역 B3상에는 절연막(20)을 통해서, 전송 게이트 전극 TG가 배치되어 있다. 전송 게이트 전극 TG는 수평 레지스터 HR로의 전하 전송을 제어하는 것이고, 게이트용의 클록 신호 TGV가 인가된다. 클록 신호 TGV는 클록 신호 PV와 같아도 되지만, 비닝 동작을 행하는 설정으로 해도 된다.
전송 게이트 전극 TG에 기준치보다 높은 전위를 주어, 게이트를 열면, 최종의 화소 영역 PX(last)에 축적된 전하가, 채널 영역 B3를 통해서, 수평 레지스터용의 전송 전극 PH 바로 아래에 형성된 반도체 영역에 유입된다. 이 반도체 영역은, 배리어 영역 B*와 전하 축적 영역 S2*로 이루어지고, 각각 배리어 영역 B 및 전하 축적 영역 S2와 동일한 구성으로 할 수 있다.
수평 레지스터 HR의 전하 축적 영역 S2*에 축적된 전하는, 절연막(20)상에 마련된 수평 방향의 전송 전극 PH에 수평 방향의 전송 신호를 인가함으로써, 수평 방향으로 전송되지만, 이 전송 신호 및 전송 게이트 전극 TG에 인가되는 전송 신호도, 제어장치(102)의 지시에 따라, 구동 회로(101)에 의해서 생성된다.
도 4는 수직 방향의 화소열에 있어서의 포텐셜 변화를 설명하기 위한 도면이고, 도 5는 각 신호의 포텐셜의 변화를 나타내는 도표이다. 또한, 이하의 그래프에서는, 포텐셜은 φ로 나타내지고, 도면 하향이 양방향이다.
전하 전송을 행하는 기간에 있어서는, 모든 기간 t1~t2(도 5 참조)에 있어서, 저항성 게이트 전극 R의 양단에 인가되는 전위 RGL, RGH는 일정하다(그라운드와의 사이에서는 각각 전압을 나타냄). 물론, 전위 RGL, RGH를 인가해 두고, 광전 변환을 행하면서, 광전 변환 영역 내에 있어서의 전하 전송을 행해도 되지만, 광전 변환시에 저항성 게이트 전극 R의 양단 사이에는 전압을 주지 않고 전자를 축적하고, 그리고 나서, 전하 전송시에만 전압을 주어도 된다.
제1 기간 t1에서는, 도 4의 (A)에 도시하는 것처럼, 저항성 게이트 전극 R이 배치되는 광전 변환 영역 S1의 포텐셜은, 전자(검은 원)의 전송 방향(도면 우측：도 1의 Y축 음방향)으로 나아감에 따라서 깊어져서, 제1 전송 전극 T1의 바로 아래의 배리어 영역 B의 포텐셜은 크게 깊어지고, 제2 전송 전극 T2 바로 아래의 전하 축적 영역 S2에서는, 더욱 깊어진다. 전하 축적 영역 S2는, 이것에 인접하는 배리어 영역 B와 후단의 광전 변환 영역 S1의 사이에 끼어서, 포텐셜 우물을 형성하고 있다. (A) 상태의 경우, 이 제1 전송 전극 T1 및 제2 전송 전극 T2에는, 모두, 전송 신호 PV에 의해, 기준치보다도 높은 포텐셜이 가해져 있다.
제2 기간 t2에서는, 도 4의 (B)에 도시하는 것처럼, 저항성 게이트 전극 R이 배치되는 광전 변환 영역 S1의 포텐셜에 변화는 없지만, 제1 전송 전극 T1의 바로 아래의 배리어 영역 B의 포텐셜이, 광전 변환 영역 S1의 포텐셜보다도 작아져, 포텐셜 장벽을 구성한다. 배리어 영역 B보다도 전하 축적 영역 S2의 포텐셜은 깊고, 후단의 광전 변환 영역 S1보다도 얕기 때문에, 전하 축적 영역 S2에 축적된 전자는, 후단의 광전 변환 영역에 유입되지만, 배리어 영역 B(버퍼 영역)에 의해서 형성되는 포텐셜 장벽에 의해 전자는 블록되어, 광전 변환 영역 S1의 도면의 우단에서 일시적으로 축적된다.
이후, 이들 제1 기간 t1과 제2 기간 t2의 동작을 반복한다. 즉, 도 4의 (B)의 기간 후, 제1 기간 t1이 된다. 이 경우, 도 4의 (C)에 도시하는 것처럼, 저항성 게이트 전극 R이 배치되는 광전 변환 영역 S1의 포텐셜에 변화는 없지만, 배리어 영역 B 및 광전 변환 영역 S1의 포텐셜이, 제1 기간 t1과 같은 상태로 변화하여, 이것과 동일한 동작이 행해진다. 또한, 다음의 기간에서는, 제2 기간 t2와 같은 상태로 변화하여, 이것과 동일한 동작이 행해진다.
다음으로, 경사 포텐셜 형성 수단에 대해 설명한다.
도 6은 경사 포텐셜 형성 수단으로서의 저항성 게이트 전극 R의 평면도이다. 저항성 게이트 전극 R은, 예를 들면, 광전 변환 영역 S1보다도 낮은 저항율을 가지는 폴리 실리콘 등으로 이루어진다. 저항 R의 양단간의 바람직한 저항값은, 1kΩ이상 10 MΩ이하로 설정할 수 있다. 저항성 게이트 전극 R은, XY 평면 내에 있어서 직사각형을 구성하고 있지만, 사다리꼴 등의 다른 다각형 형상으로 하는 것도 가능하다. 저항성 게이트 전극 R의 양단에는, 전위 RGL, RGH가 주어져서, 전하 전송 방향으로의 전하의 전송을 촉진하는 포텐셜 경사가 형성된다.
도 7은 경사 포텐셜 형성 수단으로서의 제1 형태의 광전 변환 영역 S1의 평면도이다. 즉, 본 예는, 상술의 저항성 게이트 전극 R을 이용하지 않고, 광전 변환 영역 S1의 불순물 농도를 변화시켜서, 마찬가지로 경사 포텐셜을 형성한 것이다. 전자는 도면의 오른쪽 방향으로 전송되지만, 전하 전송의 전단측 영역 S11의 불순물 농도보다도, 후단측 영역 S12의 불순물 농도의 쪽이 높게 설정되어 있다. 이 경우도, 후단측 영역 S12의 포텐셜이 전단측 영역 S11보다도 깊어져, 전단측 영역 S11과 후단측 영역 S12의 경계 근방에 경사진 프린징 전계가 형성된다. 즉, 전하 전송 방향으로의 전하의 전송을 촉진하는 포텐셜 경사가 형성된다.
도 8은 경사 포텐셜 형성 수단으로서의 제2 형태의 광전 변환 영역의 평면도이다. 즉, 본 예에서도, 상술의 저항성 게이트 전극 R을 이용하지 않고, 광전 변환 영역 S1의 불순물 농도를 변화시켜서, 마찬가지로 경사 포텐셜을 형성한 것이다. 전자는 도면의 오른쪽 방향으로 전송되지만, 전하 전송 방향(Y방향)과는 반대를 향함에 따라서 X축 방향폭이 좁아지는 사다리꼴 형상의 테이퍼 영역 S12*가, 잔여의 광전 변환 영역 S11*을 Y축 방향으로 횡단하도록 연장되어 있다. 테이퍼 영역 S12*의 불순물 농도는, 광전 변환 영역 S11*의 불순물 농도보다도 높게 설정되어 있다. 이 경우도, 폭방향의 평균 포텐셜이, 전하 전송 방향의 후단측 영역에 있어서, 전단측 영역보다도 깊어져, 광전 변환 영역 S1 내에 있어서 전하 전송 방향으로의 전하의 전송을 촉진하는 포텐셜 경사가 형성된다.
도 9는 경사 포텐셜 형성 수단으로서의 제3 형태의 광전 변환 영역의 평면도이다. 즉, 본 예에서도, 상술의 저항성 게이트 전극 R을 이용하지 않고, 광전 변환 영역 S1의 불순물 농도를 변화시켜서, 마찬가지로 경사 포텐셜을 형성한 것이다. 본 예의 광전 변환 영역 S1은, 제2 형태에 있어서의 테이퍼 영역 S12*를, 복수의 미소(微小) 반도체 영역 S12**로 치환한 것이고, 개개의 미소 반도체 영역 S12**의 형상은 직사각형 등의 다각형이지만, 복수의 미소 반도체 영역 S12**의 폭방향(X축 방향) 양단간의 거리의 최대치는, 전하 전송 방향과는 역방향(Y축양방향)을 향함에 따라서, 작게 되어 있다.
미소 반도체 영역 S12**의 불순물 농도는, 잔여의 광전 변환 영역 S11*의 불순물 농도보다도 높게 설정되어 있다. 이 경우도, 폭방향의 평균 포텐셜이, 전하 전송 방향의 후단측 영역에 있어서, 전단측 영역보다도 깊어져, 광전 변환 영역 S1 내에 있어서 전하 전송 방향으로의 전하의 전송을 촉진하는 포텐셜 경사가 형성된다.
도 10은 수직 방향의 화소열의 종단부를 설명하기 위한 전하 결합 소자의 부분적인 평면도이고, 도 11은 도 10에 도시한 전하 결합 소자의 단면도(A－A 화살표선 단면)이다.
복수의 화소 영역 PX로 이루어지는 화소열의 종단에는, 상술의 전송 전극 STG, 전송 게이트 전극 TG, 수평 방향의 전송 전극 PH가, Y축의 음방향을 따라서, 차례로 형성되어 있다. 이 구성의 경우, 전하 축적 영역 S2는 X축 방향으로 균일하게 확장되는 N형 반도체층을 구성하고 있어, 전송 전극 STG 바로 아래의 전하를, 원하는 타이밍에서 배출할 수 없다고 하는 과제가 있다.
도 12는 수직 방향의 화소열의 종단부를 설명하기 위한 전하 결합 소자의 부분적인 평면도이고, 도 13은 도 12에 도시한 전하 결합 소자의 단면도(A－A 화살표선 단면)(도 13 (A)), 이 단면의 X축 방향을 따른 포텐셜도 (B), (C)이다.
복수의 화소 영역 PX로 이루어지는 화소열의 종단에서는, 상술의 전송 전극 STG, 전송 게이트 전극 TG, 수평 방향의 전송 전극 PH가, Y축의 음방향을 따라서, 나란하게 형성되어 있다. 전송 전극 STG의 X축 방향에 인접하여, 절연막(20)상에는 리셋 게이트 전극 ARG가 형성되어 있다.
리셋 게이트 전극 ARG의 바로 아래에는, 전하 축적 영역 S2에 인접하여, 이것보다도 낮은 불순물 농도를 가지는 채널 영역 B2가 형성되어 있고, 채널 영역 B2에 인접하여, 전하 배출용의 드레인 영역 ARD가 형성되어 있다. 리셋 게이트 전극 ARG에 기준보다 낮은 전위를 주었을 경우 (B), 채널 영역 B2에 있어서 포텐셜 장벽이 형성되어, 전자는 전하 축적 영역 S2에 축적되어 있지만, 기준보다 높은 전위를 주었을 경우 (C), 포텐셜 장벽이 소실되어, 전자(검은 원)는 드레인 영역 ARD로 흐른다. 리셋 게이트 전극 ARG에 높은 전위를 주는 타이밍은, 예를 들면, 비닝 동작의 종료시 등, 원하는 목적에 따라 설정된다.
도 14는 최종단의 화소 영역에 있어서의 저항성 게이트 전극 R 및 광전 변환 영역 S1의 평면 형상을 변형했을 경우의 전하 결합 소자의 부분적인 평면도이다. 도 13에 도시한 것과의 차이점은, 최종단의 화소 영역 PX(last)에 있어서의 저항성 게이트 전극 R 및 광전 변환 영역 S1의 평면 형상이 다르고, 그 외의 구성은, 도 12의 것과 동일하다. 최종단의 화소 영역 PX(last)에 있어서의 저항성 게이트 전극 R 및 광전 변환 영역 S1의 XY 평면 형상은, 단부(端部)에 있어서, 전하 전송 방향을 향함에 따라서 폭이 좁게 되어 있다. 또한, 저항성 게이트 전극 R 및 광전 변환 영역 S1의 XY 평면 형상은 동일하기 때문에, 동 도면에서는 저항성 게이트 전극 R만을 나타내고 있다. 이 구조에 의해, 전송되어 온 전하를, 드레인 영역 ARD로 이끄는 일 없이, 전송 전극 STG의 바로 아래의 전하 축적 영역 S2에 전송할 수 있다.
도 15는 변형한 구조에 따른 전하 결합 소자의 단면도이고, 도 16은 수직 방향의 화소열에 있어서의 포텐셜 변화를 설명하기 위한 도면이다. 도 15에 나타내는 구조의 도 2에 도시한 것과의 차이점은, 광전 변환 영역의 전하 전송 방향의 전단(前段)측에, 저불순물 농도의 포텐셜 장벽 영역 BR을 마련한 점이고, 그 외의 구성은 동일하다.
즉, 어느 화소 영역 PX(1)에 있어서의 전하 축적 영역 S2와, 이 화소 영역의 후단에 인접하는 화소 영역 PX(2)에 있어서의 광전 변환 영역 S1의 사이에, 광전 변환 영역 S1보다도 불순물 농도가 낮은 포텐셜 장벽 영역 BR이 형성되어 있다. 이와 같이, 불순물 농도가 낮은 포텐셜 장벽 영역 BR이 존재하는 경우, 후단의 화소 영역 PX(2)로부터, 대상의 화소 영역의 전하 축적 영역 S2로의 전하의 역류를 방지할 수 있다.
즉, 도 16의 (A), (B), (C)는, 각각, 도 4의 (A), (B), (C)의 상태에 대응하는 도면이지만, 포텐셜 장벽 영역 BR은 (A) 상태에 있어서는, 다음 단의 화소 영역 PX(2)로의 전자의 불필요한 전송을 억제하고, 또 (C) 상태로부터 (A) 상태로 돌아가는 경우에 있어서, 전자의 역류를 방지하고 있다.
도 17은 이면 조사형의 전하 결합 소자의 부분적인 단면도이다.
본 예의 도 2에 도시한 것과의 차이점은, 반도체 기판 본체(10A)를 이면측으로부터 박막화(薄膜化)하여, 입사광 L1을 이면으로부터 입사시키는 구성으로 한 점이다. 반도체 기판 본체(10A)의 주변부의 두께는, 중앙부의 두께보다도 두껍고, 중앙부의 두께는 예를 들면 5㎛ 이상 100㎛ 이하로 설정된다. 이것에 의해, 이면측으로부터 광전 변환 영역 S1에 입사되는 광을 차단하는 전극이 없어지기 때문에, 고감도인 촬상이 가능해진다.
도 18은 각 화소 영역 PX에 있어서, 제1 전송 전극 T1 및 제2 전송 전극 T2를 공통으로 한 경우에 있어서의 전하 결합 소자의 전송 전극 근방의 단면도이다.
즉, 본 예는, 제1 전송 전극 T1 및 제2 전송 전극 T2는, 1개의 공통 전극 T12로 구성한 것이고, 그 외의 구조는, 상술의 실시 형태의 것과 동일하다. 이 경우, 구조가 간단화된다고 하는 효과가 있다.
또한, 특히, 상기 공통의 전송 전극 T12 또는 STG를 구비하는 전하 결합 소자의 제조 방법에 있어서는, 배리어 영역 B는 N형(제2 도전형)의 반도체 영역에, P형(제1 도전형)의 불순물을 첨가하여, 캐리어 보상을 행하여 형성할 수 있다. 환언하면, 배리어 영역 B는, 광전 변환 영역 S1이 되는 불순물을 반도체 기판(10)의 표면에 첨가한 후, 첨가에 의해서 형성된 반도체 영역 S와는 반대의 도전형의 불순물을 일부에 첨가하여 캐리어 보상을 행함으로써 형성한다. 즉, 캐리어의 보상에 의해, 저농도의 배리어 영역 B를 용이하게 형성할 수 있다. 이하, 상세하게 설명한다.
도 19는 불순물의 주입 방법에 대해 설명하기 위한 도면이다.
우선, P형의 반도체 기판(10)의 표면의 전면에 N형의 불순물을 이온 주입해서 첨가하여, N형의 반도체 영역 S를 형성한다(A1). 다음으로, N형 반도체 영역 S상에 폴리 실리콘 등으로 이루어지는 저항층 R을 형성한다. 이 형성에는 스패터법 등을 이용할 수 있다. 다음으로, 저항층 R상에 개구(開口)를 가지는 마스크 M1을 형성하고, 이 마스크 M1을 이용해서, 저항층 R을 에칭하여 패터닝한다(B1). 추가로, 다른 마스크 M2를 준비하여, 저항층 R의 개구 위치와, 마스크 M2의 개구 위치를 비켜 놓아, 개구의 일부만이 겹치도록 마스크 M2를 배치하고, 이 마스크 M2의 개구 엣지와 저항층 R의 개구 엣지(셀프 얼라이먼트)를 이용해서 P형의 불순물을 N형의 반도체 영역 S 내에 주입해서 첨가하여, 첨가된 영역의 캐리어를 보상하여, 상술의 배리어 영역 B를 형성한다(C1). 또, 반도체 기판상의 절연막(20)은 저항층 R의 형성 전에 형성되어 있고, 저항층 및 상술의 전극은 절연막(20)상에 통상의 방법으로 패터닝 되지만, 도 19에서는 기재를 생략하고 있다.
또, 캐리어 보상을 행하지 않는 방법을 이용해도, 배리어 영역 B를 형성할 수 있지만, 이 경우에는, 저항층의 개구에 의한 셀프 얼라이먼트를 이용할 수 없기 때문에, 캐리어 보상을 이용한 방법과 비교하여, 배리어 영역의 형성 위치 정밀도가 높지 않다.
캐리어 보상을 이용하지 않는 방법의 경우, 우선, P형의 반도체 기판(10)의 표면측에, 마스크 M0를 배치하고, N형의 불순물을 주입해서 첨가하여, N형의 반도체 영역 S를 형성한다(A2). 마스크 M0가 존재하고 있는 바로 아래 영역(10＇)에는 불순물은 첨가되지 않는다. 다음으로, 반도체 기판(10)의 전면(全面)상에 폴리 실리콘 등으로 이루어지는 저항층 R을 형성하고, 저항층 R상에 개구를 가지는 마스크 M1을 배치하고, 이 마스크 M1을 이용해서, 저항층 R을 에칭하여, 패터닝을 행한다. 이 경우, 패터닝된 저항층 R의 개구 위치와, 반도체 기판(10)의 표면의 불순물이 첨가되어 있지 않은 영역(10＇)은, 마스크 M1의 맞춤 정밀도에 기인하여, 미묘하게 위치가 시프트되게 된다.
다음으로, 다른 마스크 M2를 준비하여, 저항층 R의 개구 위치와, 마스크 M2의 개구 위치를 비켜 놓아, 개구의 일부만이 겹치도록 마스크 M2를 배치하고, 이 마스크 M2의 개구와 저항층 R의 개구(셀프 얼라이먼트)를 이용하여, 저농도의 N형의 불순물을, N형 반도체 영역이 아닌 P형의 영역(10＇) 내에 주입해서 첨가하여, N형의 배리어 영역 B를 형성한다. 이 경우, 배리어 영역 B의 위치가, 상기 방법과 비교하여, 정확하지 않게 된다.
즉, 상기 공정(B2)에 있어서, 마스크 M1의 개구의 왼쪽 엣지의 위치가, 영역(10＇)의 왼쪽 엣지보다도 우측으로 시프트된 경우, (C2)에 도시하는 것처럼, 배리어 영역 B의 좌측에 N형 불순물이 첨가되지 않은 영역 LD가 형성된다.
한편, 상기 공정(B2)에 있어서, 마스크 M1의 개구의 왼쪽 엣지의 위치가, 영역(10＇)의 왼쪽 엣지보다도 좌측으로 시프트된 경우((B3)으로서 나타냄), (C3)에 도시하는 것처럼, 배리어 영역 B의 우측에 N형 불순물이 고농도로 첨가된 영역 HD가 형성된다.
마지막으로, 재료에 대해 설명한다.
상술의 반도체 기판(10)은 실리콘(Si)으로 이루어지고, 배리어 영역, 전하 축적 영역에 첨가되는 N형 불순물은 N, P 또는 As, P형 불순물은 B 또는 Al로 할 수 있다. 각각의 불순물 농도/두께의 적합치는, 이하와 같다.
·반도체 기판 본체(10A)：
1013 이상 1019 이하(cm－3)/50000 이상 800000 이하(nm)
·광전 변환 영역 S1：
1012 이상 1017 이하(cm－3)/100 이상 5000 이하(nm)
·배리어 영역 B：
1011 이상 1017 이하(cm－3)/100 이상 5000 이하(nm)
·전하 축적 영역 S2：
1012 이상 1017 이하(cm－3)/100 이상 5000 이하(nm)
·영역 S11：
1012 이상 1018 이하(cm－3)/100 이상 5000 이하(nm)
·영역 S12：
1013 이상 1019 이하(cm－3)/100 이상 5000 이하(nm)
·영역 S11*：
1012 이상 1018 이하(cm－3)/100 이상 5000 이하(nm)
·영역 S12*：
1013 이상 1019 이하(cm－3)/100 이상 5000 이하(nm)
·영역 S12**：
1013 이상 1019 이하(cm－3)/100 이상 5000 이하(nm)
·테이퍼 영역 S12*：
1012 이상 1018 이하(cm－3)/100 이상 5000 이하(nm)
·채널 영역 B2：
1011 이상 1017 이하(cm－3)/100 이상 5000 이하(nm)
·드레인 영역 ARD：
1017 이상 1020 이하(cm－3)/100 이상 5000 이하(nm)
·포텐셜 장벽 영역 BR：
1011 이상 1017 이하(cm－3)/100 이상 5000 이하(nm)
10 … 반도체 기판, B … 배리어 영역,
S1 … 광전 변환 영역, S2 … 전하 축적 영역.
S1 … 광전 변환 영역, S2 … 전하 축적 영역.
Claims (6)
- 일 방향으로 정렬된 복수의 화소 영역을 가지는 반도체 기판과,
상기 반도체 기판상에 마련된 절연막을 구비한 전하 결합 소자에 있어서,
개개의 화소 영역은,
입사된 에너지선을 광전 변환하는 광전 변환 영역과,
상기 광전 변환 영역 내에 있어서 상기 일 방향을 따른 전하의 전송을 촉진하는 포텐셜 경사를 형성하는 경사 포텐셜 형성 수단과,
상기 절연막상에 마련된 제1 전송 전극과,
상기 절연막상에 마련되고, 상기 제1 전송 전극과, 이 화소 영역에 인접하는 화소 영역과의 사이에 배치된 제2 전송 전극과,
상기 반도체 기판에 있어서의 상기 제1 전송 전극 바로 아래에 위치하는 배리어 영역과,
상기 반도체 기판에 있어서의 상기 제2 전송 전극 바로 아래에 위치하는 전하 축적 영역을 구비하고,
상기 배리어 영역의 불순물 농도는, 상기 전하 축적 영역의 불순물 농도보다도 낮고,
상기 제1 전송 전극과 상기 제2 전송 전극은, 전기적으로 접속되어 있고,
어느 화소 영역에 있어서의 상기 전하 축적 영역과, 이 화소 영역의 후단에 인접하는 화소 영역에 있어서의 상기 광전 변환 영역의 사이로서, 상기 경사 포텐셜 형성 수단의 바로 아래에 상기 광전 변환 영역보다도 불순물 농도가 낮은 포텐셜 장벽 영역이 형성되어 있고,
상기 경사 포텐셜 형성 수단은, 상기 광전 변환 영역의 바로 위에 위치하고, 상기 절연막상에 마련된 저항성 게이트 전극이고, 상기 저항성 게이트 전극의 상기 일 방향의 양단 사이에는 소정의 고정 전압이 인가되는 것을 특징으로 하는 전하 결합 소자. - 청구항 1에 있어서,
상기 제1 전송 전극 및 상기 제2 전송 전극은, 1개의 공통 전극으로 구성되어 있는 것을 특징으로 하는 전하 결합 소자. - 청구항 1 또는 청구항 2 중 어느 한 항에 기재된 전하 결합 소자와,
상기 전하 결합 소자를 구동하는 구동 회로와,
상기 구동 회로를 제어하는 제어장치를 구비하고,
상기 제어장치는, 상기 제1 및 제2 전송 전극의 전위가 동시에 상하 진동하도록, 상기 구동 회로를 제어하는 것을 특징으로 하는 고체 촬상 장치. - 청구항 2에 기재된 전하 결합 소자를 제조하는 전하 결합 소자의 제조 방법에 있어서,
상기 배리어 영역은, 상기 광전 변환 영역이 되는 불순물을 상기 반도체 기판의 표면에 첨가한 후, 첨가에 의해서 형성된 반도체 영역과는 반대의 도전형의 불순물을 일부에 첨가하여 캐리어 보상을 행함으로써 형성하는 것을 특징으로 하는 전하 결합 소자의 제조 방법. - 삭제
- 삭제
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2013-229743 | 2013-11-05 | ||
| JP2013229743A JP6348272B2 (ja) | 2013-11-05 | 2013-11-05 | 電荷結合素子及びその製造方法、並びに固体撮像装置 |
| PCT/JP2014/079141 WO2015068668A1 (ja) | 2013-11-05 | 2014-10-31 | 電荷結合素子及びその製造方法、並びに固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160082682A KR20160082682A (ko) | 2016-07-08 |
| KR102138959B1 true KR102138959B1 (ko) | 2020-07-28 |
Family
ID=53041445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167013939A KR102138959B1 (ko) | 2013-11-05 | 2014-10-31 | 전하 결합 소자 및 그 제조 방법 및 고체 촬상 장치 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9967503B2 (ko) |
| EP (1) | EP3067933B1 (ko) |
| JP (1) | JP6348272B2 (ko) |
| KR (1) | KR102138959B1 (ko) |
| CN (1) | CN105659385B (ko) |
| TW (1) | TWI640088B (ko) |
| WO (1) | WO2015068668A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9860466B2 (en) * | 2015-05-14 | 2018-01-02 | Kla-Tencor Corporation | Sensor with electrically controllable aperture for inspection and metrology systems |
| JP6808317B2 (ja) * | 2015-12-04 | 2021-01-06 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| JP6808316B2 (ja) | 2015-12-04 | 2021-01-06 | キヤノン株式会社 | 撮像装置、および、撮像システム |
| JP2019046995A (ja) * | 2017-09-04 | 2019-03-22 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2022064479A (ja) * | 2020-10-14 | 2022-04-26 | 浜松ホトニクス株式会社 | 光センサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151364A (ja) * | 2011-01-20 | 2012-08-09 | Hamamatsu Photonics Kk | 固体撮像装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0682693B2 (ja) * | 1984-08-17 | 1994-10-19 | 松下電子工業株式会社 | 電荷転送装置 |
| JP3297947B2 (ja) * | 1993-03-24 | 2002-07-02 | ソニー株式会社 | 固体撮像素子 |
| JP3334992B2 (ja) * | 1994-02-22 | 2002-10-15 | 浜松ホトニクス株式会社 | Ｃｃｄ固体撮像装置および製造方法 |
| JP3474638B2 (ja) * | 1994-06-30 | 2003-12-08 | 株式会社東芝 | 固体撮像装置 |
| JPH08195485A (ja) * | 1995-01-18 | 1996-07-30 | Matsushita Electron Corp | 固体撮像装置およびその製造方法 |
| US5793070A (en) * | 1996-04-24 | 1998-08-11 | Massachusetts Institute Of Technology | Reduction of trapping effects in charge transfer devices |
| JPH1132166A (ja) * | 1997-07-09 | 1999-02-02 | Canon Inc | イメージセンサと画像読み取り装置 |
| US6465820B1 (en) * | 1998-09-16 | 2002-10-15 | Dalsa, Inc. | CMOS compatible single phase CCD charge transfer device |
| JP2002231926A (ja) * | 2001-02-01 | 2002-08-16 | Fuji Photo Film Co Ltd | ラインセンサおよびそれを用いた放射線画像情報読取装置 |
| JP2004303982A (ja) * | 2003-03-31 | 2004-10-28 | Matsushita Electric Ind Co Ltd | 固体撮像素子 |
| JP5350803B2 (ja) * | 2006-11-28 | 2013-11-27 | 浜松ホトニクス株式会社 | 固体撮像素子 |
| JP5484692B2 (ja) * | 2008-06-13 | 2014-05-07 | シャープ株式会社 | 固体撮像素子および電子情報機器 |
| JP2011054596A (ja) * | 2009-08-31 | 2011-03-17 | Renesas Electronics Corp | Ｃｃｄイメージセンサ |
| JP5485919B2 (ja) * | 2011-01-14 | 2014-05-07 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP5463373B2 (ja) * | 2012-02-23 | 2014-04-09 | シャープ株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
-
2013
- 2013-11-05 JP JP2013229743A patent/JP6348272B2/ja active Active
-
2014
- 2014-10-31 KR KR1020167013939A patent/KR102138959B1/ko active IP Right Grant
- 2014-10-31 CN CN201480058196.8A patent/CN105659385B/zh active Active
- 2014-10-31 WO PCT/JP2014/079141 patent/WO2015068668A1/ja active Application Filing
- 2014-10-31 US US15/033,408 patent/US9967503B2/en active Active
- 2014-10-31 EP EP14859669.5A patent/EP3067933B1/en active Active
- 2014-11-05 TW TW103138417A patent/TWI640088B/zh active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151364A (ja) * | 2011-01-20 | 2012-08-09 | Hamamatsu Photonics Kk | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105659385B (zh) | 2019-05-10 |
| TW201523859A (zh) | 2015-06-16 |
| KR20160082682A (ko) | 2016-07-08 |
| WO2015068668A1 (ja) | 2015-05-14 |
| EP3067933A4 (en) | 2017-06-21 |
| EP3067933A1 (en) | 2016-09-14 |
| CN105659385A (zh) | 2016-06-08 |
| US20160286147A1 (en) | 2016-09-29 |
| EP3067933B1 (en) | 2020-11-25 |
| US9967503B2 (en) | 2018-05-08 |
| JP2015090906A (ja) | 2015-05-11 |
| TWI640088B (zh) | 2018-11-01 |
| JP6348272B2 (ja) | 2018-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102138959B1 (ko) | 전하 결합 소자 및 그 제조 방법 및 고체 촬상 장치 | |
| US8598640B2 (en) | Solid-state imaging device | |
| KR101159032B1 (ko) | 고체 촬상 소자 | |
| JP5243984B2 (ja) | 電子増倍機能内蔵型の固体撮像素子 | |
| TWI363420B (en) | Solid state imaging device and imaging apparatus | |
| JP2018157156A (ja) | 固体撮像素子及びその製造方法 | |
| EP2264766B1 (en) | Solid-state image sensing device containing electron multiplication function | |
| JP2004273640A (ja) | 固体撮像素子及びその製造方法 | |
| KR102236597B1 (ko) | 리니어 이미지 센서 | |
| EP3190622B1 (en) | Solid-state imaging device | |
| JP4122960B2 (ja) | 固体撮像素子 | |
| JP2011054596A (ja) | Ｃｃｄイメージセンサ | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JP2004363132A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2007299806A (ja) | 固体撮像装置及びその製造方法 | |
| US20070210342A1 (en) | Vertical charge transfer active pixel sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |