JP5030323B2

JP5030323B2 - 固体撮像素子

Info

Publication number: JP5030323B2
Application number: JP2000238680A
Authority: JP
Inventors: 秀雄野村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-08-07
Filing date: 2000-08-07
Publication date: 2012-09-19
Anticipated expiration: 2020-08-07
Also published as: JP2002057319A

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子、特にＣＣＤ固体撮像素子に関する。
【０００２】
【従来の技術】
例えば、２次元のＣＣＤ固体撮像素子においては、通常、２次元的に配列された画素を構成する例えばフォトダイオードからなる複数の受光センサ部と、各受光センサ部列に形成された垂直転送レジスタ部と、水平転送レジスタ部と、水平転送レジスタ部に接続された出力部を有し、各受光センサ部で光電変換された信号電荷を垂直転送レジスタ部へ読み出し、垂直転送して一ライン毎の信号電荷を水平転送レジスタ部へ転送すると共に水平転送し、出力部より出力するように構成される。
【０００３】
図５は、従来のＣＣＤ固体撮像素子における垂直方向に隣り合う受光センサ部を通る線上の断面構造を示す。この固体撮像素子１では、第１導電型の例えばｎ型の半導体基板２に、第２導電型の例えばｐ型半導体ウエル領域３が形成され、このｐ型半導体ウエル領域３に受光センサ部４の電荷蓄積領域となるｎ型半導体領域５が形成される。各ｎ型半導体領域５の表面には、絶縁膜６との界面より発生する熱電子を抑え、即ちホール電荷を供給して暗電流を低減させるためのｐ型の表面電荷蓄積領域７が形成される。垂直転送レジスタ部及び垂直方向に隣り合う受光センサ部間には、例えば２層膜構造の多結晶シリコンからなる垂直転送電極８〔８Ａ、８Ｂ〕が形成される。
【０００４】
さらに、隣り合う画素、即ち受光センサ部４を分離するための素子分離領域９が形成される。この素子分離領域９は、受光センサ部４にて光電変換が行われた電荷が隣接する画素間で混じり合わないように受光センサ部４の隣接部に形成するものであり、従来、受光センサ部４を構成する電荷蓄積領域５とは逆導電型、この例ではｐ型の不純物層、いわゆるｐ＋チャネルストップ領域で形成されている。
【０００５】
【発明が解決しようとする課題】
ところで、昨今、固体撮像素子では、受光センサ部４の光電変換効率を向上させるため、または、長波長の光まで取り扱えるようにするために、空乏層を基体深部まで伸ばせるように受光センサ部４を構成することが有効な手段となっている。このような受光センサ部４を形成する場合において、基体深部における受光センサ部４を分離するためには、上記素子分離領域９を基体深部まで形成する必要がある。
【０００６】
従来のように、素子分離領域９を不純物層であるｐ＋チャネルストップ領域にて形成する場合、基体深部まで形成するには、（1)高エネルギーイオン注入によりｐ＋チャネルストップ領域を形成する、（2)もしくは、熱拡散を利用してｐ＋チャネルストップ領域を深部まで拡散させる等が考えられる。
【０００７】
しかしながら、上記（1)の手法においては、レジストマスクのイオン注入阻止能力でｐ＋チャネルストップ領域の深さ、もしくはサイズが律速される。即ち、イオン注入阻止能力を上げるためには、レジストマスクを厚くする必要があるが、厚くするとレジストマスクの解像度が低下し、ｐ＋チャネルストップ領域のパターンを細かくすることができない。
上記（2)の手法においては、熱拡散により不純物が等方向に拡散するため、チャネルストップ領域を形成するｐ＋拡散層が大きく拡散し、受光センサ部４等への影響が大きい。この問題は、感度向上を図り且つより小型の画素を実現する上で障害となる。
【０００８】
本発明は、上述の点に鑑み、感度向上を図り且つより小型の画素が得られる固体撮像素子を提供するものである。
【０００９】
【課題を解決するための手段】
本発明に係る固体撮像素子は、第１導電型の半導体基板と、前記第１導電型の半導体基板上に形成された第２導電型の半導体ウェル領域と、前記半導体ウェル領域に形成され複数の画素が配列された撮像領域と、垂直方向に隣接する画素間を分離するトレンチ構造の素子分離領域であって、垂直方向に隣接する前記画素の受光センサ部間にのみ形成された素子分離領域とを有する。前記画素の受光センサ部は、第１導電型の電荷蓄積領域と、前記電荷蓄積領域の下の前記半導体ウェル領域より低濃度の第１導電型または第２導電型の半導体領域、あるいはノンドープの半導体領域による高抵抗半導体領域を有して形成される。前記トレンチ構造の素子分離領域は、半導体基板表面から前記高抵抗半導体領域の形成深さに達する位置まで形成されている。
【００１０】
本発明の固体撮像素子では、隣接する画素間をトレンチ構造の素子分離領域で分離するので、画素間の素子分離領域を微細化でき、そのサイズのまま高抵抗半導体領域の形成位置に達する基体深部まで素子分離領域の形成が可能になる。従って、高感度、長波長の光が取り扱える高密度画素、もしくは超小型の固体撮像素子の形成が可能になる。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の固体撮像素子の実施の形態を説明する。
【００１２】
図１〜図３は、本発明を２次元のＣＣＤ固体撮像素子に適用した場合の一実施の形態を示す。
本実施の形態に係るＣＣＤ固体撮像素子１１は、画素を構成する例えばフォトダイオードからなる複数の受光センサ部１２が２次元的に配列され、各受光センサ部列にＣＣＤ構造の垂直転送レジスタ部１３が形成されてなる撮像領域１４を有して成る。インターライン転送方式の場合には、撮像領域１４の垂直方向の一方の側に水平転送レジスタ部（図示せず）が配置され、この水平転送レジスタ部に電荷電圧変換手段を介して出力部が接続される。フレームインターライン転送方式の場合には、撮像領域１４からの信号電荷を一旦蓄積する蓄積領域、即ち上記垂直転送レジスタ部に対応した数の複数の垂直転送レジスタ部を有する蓄積領域（図示せず）を有し、この蓄積領域の垂直方向の他側に水平転送レジスタ部が配置され、この水平転送レジスタ部に電荷電圧変換手段を介して出力部が接続される。
【００１３】
垂直転送レジスタ部１３は、転送チャネル領域２０上に形成した絶縁膜２１（図３参照）上に例えば２層膜構造の多結晶シリコン層による転送電極２２〔２２Ａ、２２Ｂ〕を電荷転送方向に沿って順次配列して構成される。転送電極２２〔２２Ａ、２２Ｂ〕は、垂直方向に隣り合う受光センサ部１２間において、重ね合わされて形成される。
【００１４】
撮像領域１４では、第１導電型、例えばｎ型のシリコン半導体基板１６に第２導電型の例えばｐ型半導体ウエル領域１７が形成され、このｐ型半導体ウエル領域１７に受光センサ部の電荷蓄積領域を構成する第１導電型の例えばｎ型半導体領域１８が形成され、ｎ型半導体領域１８の絶縁膜２１との界面に暗電流を低減するためのｎ型半導体領域１８と逆導電型のｐ型表面電荷蓄積領域１９が形成され、また第１導電型の例えばｎ型の転送チャネル領域２０が形成される。転送電極２２は、絶縁膜２１上に読み出しゲート部２３、転送チャネル領域２０及び後述する素子分離領域２４にわたって被着形成される。
【００１５】
受光センサ部１２は、ｐ型表面電荷蓄積領域１９、ｎ型半導体領域１８及びｐ型半導体ウエル領域１７による所謂ＨＡＤ（ＨｏｌｅＡｃｃｕｍｕｌａｉｔｉｏｎＤｉｏｄｅ）センサで構成される。ｎ型半導体領域１８は、空乏層を基体深部まで伸ばして高感度、あるいは長波長の光（赤外線領域、近赤外線領域の光）にも感度を有するように、深く形成する。
なお、受光センサ部１２としては、ｎ型半導体領域１８を通常の深さに形成し、ｎ型半導体領域１８下に高抵抗半導体領域、例えばｐ型半導体ウエル領域１７より低濃度で、導電型がｐ型、又はｎ型の半導体領域、またはノンドープの半導体領域（真性半導体）を形成して、空乏層を深く形成できるように構成することもできる。空乏層の伸び幅としては、４μｍ以上、例えば１０μｍとすることができる。
【００１６】
そして、本実施の形態においては、特に、図１及び図２に示すように、垂直方向に隣り合う画素、即ちその受光センサ部１２間にトレンチ構造の素子分離領域２５を形成し、この素子分離領域２５で隣接する受光センサ部１２を互いに分離するように構成する。
本例では、半導体基体の表面からｎ型半導体領域１８の形成深さに達する溝２６をエッチング等で形成し、この溝２６内に絶縁物、例えばＳｉＯ₂層２７を埋め込んでトレンチ構造の素子分離領域２５を形成している。なお、ＳｉＯ₂層２７を埋める代わりに、溝２６の内面に絶縁膜（例えばＳｉＯ₂膜）を形成するようにしてもよい。
【００１７】
受光センサ部１２と垂直転送レジスタ部１３とを分離する素子分離領域２４は、通常の半導体層、本例ではｐ＋チャネルストップ領域で形成しても良く、或いは、素子分離領域２５と同様のトレンチ構造で形成することもできる。
尚、１画素は、受光センサ部１２と垂直転送レジスタ部１３を含む領域である。
【００１８】
本実施の形態に係るＣＣＤ固体撮像素子１１によれば、垂直方向に隣接する間隔の狭い受光センサ部１２間に形成する素子分離領域を、トレンチ構造による素子分離領域２５で構成することにより、平面的に見てより微細化した素子分離領域を形成できると共に、その微細サイズのまま基体深部まで素子分離領域２５を形成することができる。これにより、受光センサ部１２の空乏層は、物理的に隣接画素方向に伸びることができず、基体の深い位置まで伸ばすことが可能になる。よって、受光センサ部１２の感度向上及び長波長の光（赤外線領域、近赤外線領域の光）に感度をもたせることができる。また、受光センサ部１２の感度が上がることで、画素の小型化が可能になり、高密度画素、もしくは超小型の固体撮像素子を構成することが可能になる。
【００１９】
固体撮像素子１１では、垂直方向に隣り合う受光センサ部１２間の素子分離領域２５の上に形成された１層目多結晶シリコンによる転送電極２２Ａに、通常ＧＮＤ電圧、もしくはマイナス電圧が印加されており、受光センサ部１２におけるｎ型半導体領域１８の側面（深さ方向に沿った側面）に、トレンチ構造の絶縁物２７を介して電圧が印加される。このため、素子分離領域２５近傍と、受光センサ部のｎ型半導体領域１８の中央素子分離領域との間に電位差が生じ、光電変換された電荷は全て受光センサ部中央、即ちｎ型半導体領域１８の中央部に集められる。従って、受光センサ部１２は、従来と同等の性能を維持できる。
【００２０】
素子分離領域２５は、異方性エッチングを用いることによりトレンチ構造の幅を増加することなく、深さ方向に伸ばすことが可能になる。これにより、受光センサ部１２の空乏層を基体深部へ伸ばしても、画素間の電荷の混合は生じにくくなる。溝２６を形成する際のエッチングマスクに使用するレジスト膜は、高エネルギーイオン注入時のイオン注入マスクに比較して薄いレジスト膜を使用することが可能になり、トレンチ構造として、より微細なパターンを形成することができる。
【００２１】
図４は、本発明のＣＣＤ固体撮像素子の他の実施の形態を示す。なお、図４は前述の図１のＡーＡ線上に対応した断面構造である。
本実施の形態に係るＣＣＤ固体撮像素子３１は、垂直方向に隣り合う画素、即ちその受光センサ部１２間にトレンチ構造の素子分離領域２５を形成し、この素子分離領域２５で隣接する受光センサ部１２を分離するように構成する。
本例では、特に、トレンチ構造の素子分離領域２５を、半導体基体の表面からｎ型半導体領域１８の形成深さに達する溝２６をエッチング等で形成し、溝２６内面に低エネルギーでｐ＋不純物をイオン注入して溝２６を囲むようなｐ型半導体領域３２を形成し、溝２６内に絶縁物、例えばＳｉＯ₂層２７を埋め込んで構成する。なお、ＳｉＯ₂層を埋め込む代わりに、溝２６の内面に絶縁膜（例えばＳｉＯ₂膜）を形成するようにしてもよい。
その他の構成は、図１〜図３で説明したと同様の構成であるので、重複説明を省略する。
【００２２】
このＣＣＤ固体撮像素子３１によれば、素子分離領域２５において溝２６の内面（即ちエッチング面）にｐ＋不純物を導入してｐ型半導体領域３２を形成することにより、素子分離領域２５と受光センサ部１２との界面より発生する熱電子を抑え、即ちホール電荷を供給して熱電子を再結合させて暗電流を低減することができる。受光センサ部１２において、絶縁膜との界面が増えると界面より発生する熱電子が増えるが、本例におけるトレンチ構造の素子分離領域２５は、この点が改善される。その他、上述の固体撮像素子１１と同様の効果を有する。
【００２３】
トレンチ構造の素子分離領域２５の他の実施の形態として、図示せざるも溝２６を形成した後、溝２６の全内面にｐ型半導体領域３２を形成し、溝２６内に絶縁物を有しない構成とすることもできる。
【００２４】
上述の実施の形態では、２次元のＣＣＤ固体撮像素子（いわゆるエリア型のイメージセンサ）に適用したが、その他、隣接画素間の距離がより狭くなるリニアセンサにも本発明を適用することができる。
【００２５】
【発明の効果】
本発明に係る固体撮像素子によれば、隣接する画素間の素子分離領域をトレンチ構造で構成することにより、より微細化され且つそのサイズのまま基体深部まで延長した素子分離領域を形成することができる。従って、受光センサ部の空乏層を深く伸ばすことが可能になり、受光センサ部の感度が向上した、あるいは長波長の光に感度をもたせた固体撮像素子を提供することができる。
受光センサ部の感度が上がるので、画素の小型化が可能になり、高密度画素、もしくは超小型の固体撮像素子を提供することができる。
【００２６】
トレンチ構造の素子分離領域において、溝を囲むように受光センサ部の電荷蓄積領域とは反対導電型の半導体領域を形成するときは、素子分離領域と受光センサ部との界面より発生する熱電子を抑え、即ちホール電荷を供給して熱電子を再結合させて暗電流を低減することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像素子の一実施の形態を示す要部の平面図である。
【図２】図１のＡーＡ線上の断面図である。
【図３】図１のＢーＢ線上の断面図である。
【図４】本発明に係る固体撮像素子の他の実施の形態を示す要部の断面図である。
【図５】従来の固体撮像素子の要部の断面図である。
【符号の説明】
１１、３１・・・固体撮像素子、１２・・・受光センサ部、１３・・・垂直転送レジスタ部、１４・・・撮像領域、１６・・・半導体基板、ｐ型半導体ウエル領域、１８・・・ｎ型半導体領域（電荷蓄積領域）、１９・・・ｐ＋表面電荷蓄積領域、２１・・・絶縁膜、２２・・・転送電極、２３・・・読み出しゲート部、２４・・・素子分離領域、２５・・・素子分離領域、２６・・・溝、２７・・・絶縁物、３２・・・ｐ型半導体領域。

Claims

第１導電型の半導体基板と、
前記第１導電型の半導体基板上に形成された第２導電型の半導体ウェル領域と、
前記半導体ウェル領域に形成され複数の画素が配列された撮像領域と、
垂直方向に隣接する画素間を分離するトレンチ構造の素子分離領域であって、垂直方向に隣接する前記画素の受光センサ部間にのみ形成された素子分離領域と
を有し、
前記画素の受光センサ部は、第１導電型の電荷蓄積領域と、前記電荷蓄積領域の下の前記半導体ウェル領域より低濃度の第１導電型または第２導電型の半導体領域、あるいはノンドープの半導体領域による高抵抗半導体領域とを有して形成され、
前記トレンチ構造の素子分離領域は、半導体基板表面から前記高抵抗半導体領域の形成深さに達する位置まで形成されている
ことを特徴とする固体撮像素子。
前記トレンチ構造は、溝を囲むように受光センサ部の前記電荷蓄積領域とは反対導電型の半導体領域を形成して構成されている
ことを特徴とする請求項１記載の固体撮像素子。
前記トレンチ構造は、溝内に絶縁物を形成して構成されている
ことを特徴とする請求項１又は２記載の固体撮像素子。