JP4824241B2 - 半導体エネルギー検出器 - Google Patents
半導体エネルギー検出器 Download PDFInfo
- Publication number
- JP4824241B2 JP4824241B2 JP2001548444A JP2001548444A JP4824241B2 JP 4824241 B2 JP4824241 B2 JP 4824241B2 JP 2001548444 A JP2001548444 A JP 2001548444A JP 2001548444 A JP2001548444 A JP 2001548444A JP 4824241 B2 JP4824241 B2 JP 4824241B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- overflow drain
- pixel
- ccd
- energy detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 27
- 230000004888 barrier function Effects 0.000 claims description 10
- 238000001444 catalytic combustion detection Methods 0.000 description 42
- 238000007599 discharging Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
技術分野
本発明は、紫外線や放射線、粒子線などの吸収係数が極めて大きいエネルギー線の照射に対して有効な半導体エネルギー検出器に関する。
背景技術
従来の半導体エネルギー検出器は、例えば、特開平６−２９５０６号公報に開示されたものが知られており、また、半導体エネルギー検出器の製造方法には、例えば、特開平６−３５００６８号公報に開示されたものが知られている。
電荷転送素子（ＣＣＤ）は、アナログ電荷群を外部からクロックパルスに同期した速度で一方向に順繰りに送るものであり、一端に出力部を設けておけば、空間情報を時系列信号に変換できる極めて巧妙な機能デバイスである。しかし、２次元の画像情報を時系列信号として取り出すには、デバイスの構成上工夫が必要である。上記デバイスに光を照射したままで電荷を転送したのでは、それぞれの場所で光励起された電荷と転送されてきた電荷とが混じり合って、いわゆるスミアと呼ばれる現象が発生し、映像信号が劣化する。これを避けるためには、光を照射している期間（電荷蓄積期間）と電荷を転送する時間（電荷転送期間）とを時間的に分けるいわゆる時分割動作が考えられる。したがって、映像信号が出力される時間は電荷の転送時間内に限られ、間欠的な信号となる。
一般に、実用的な撮像デバイスとしては、フレーム転送（ＦＴ）、フル・フレーム転送（ＦＦＴ）、インターライン転送（ＩＴ）構成の三方式が代表的である。このうち計測用としては、主にフル・フレーム転送（ＦＦＴ）方式が用いられる。フル・フレーム転送（ＦＦＴ）方式は、蓄積部が無く、受光部の面積を大きくすることができるので、光の利用率が高く、微弱光の計測に適しているためである。しかし、フル・フレーム転送（ＦＦＴ）方式では、入射光が電荷転送電極に吸収されるため、吸収係数の大きな入力、例えば波長の短い光に対しては感度低下が著しい。
典型的なフル・フレーム転送（ＦＦＴ）方式を採用したＣＣＤの受光部は、転送電極のポリシリコンによって隙間無く受光部の表面が覆われた構造を有する。ポリシリコンは、４００ｎｍ以下の波長の光や電子を吸収してしまうので、光電変換に寄与することができない。
このような光検出器に関しては、基板の受光部を１０μｍから３０μｍ程度に薄くして、光を裏面から照射するようにしたものがある。裏面から光を入射した場合、基板の裏面には薄い酸化膜の他に障害物は無く、短波長光に対して高感度が期待できる。この裏面照射型ＣＣＤは、２００ｎｍ程度の短波長光まで感度を有し、更に電子衝撃型ＣＣＤデバイスにも応用される。
しかし、ＣＣＤには、他のイメージセンサと比較して飽和電荷量が小さいという欠点がある。このため、被写体中に光強度の強い点が存在すると、発生した信号電荷が画素から溢れ出して周囲の画素に入り、ハイライト部の像がいく倍もの広がりとして見える現象、すなわちブルーミングを起こし、その周辺の情報が失われるという問題がある。従って、分光器用のＣＣＤ等において、強い光のすぐ隣に現われる微弱な光を検出するためには、強い光の信号がブルーミングしないように、過剰不要な電荷を取り除くためオーバフロードレーン（ＯＦＤ：ｏｖｅｒ ｆｌｏｗ ｄｒａｉｎ）を設ける必要がある。
フレーム転送（ＦＴ）方式及び、フル・フレーム転送（ＦＦＴ）方式に適用されるオーバフロードレーンは、例えば、技術文献「Ｔｒｕｅ ｔｗｏ−ｐｈａｓｅ ＣＣＤ ｉｍａｇｅｓｅｎｓｏｒｓ ｅｍｐｌｏｙｉｎｇ ａ ｔｒａｎｓｐａｒｅｎｔ ｇａｔｅ」 Ｗｉｌｌｉａｍ Ｄｅｓ Ｊａｒｄｉｎ，Ｓｔｅｐｈｅｎ Ｋｏｓｍａｎ、Ｊａｎｕａｒｙ １９９９、ＳＰＩＥ Ｖｏｌ．３６４９に開示されている。ここでは、表面入射型ＣＣＤが開示されており、各画素の１辺に連続してオーバフロードレーン及びそのオーバフロードレーンへのバリア領域が形成されている。
また、従来の裏面入射型ＣＣＤについても、表面入射型ＣＣＤと同様に、各画素の１辺に連続してオーバフロードレーン及びそのオーバフロードレーンへのバリア領域が形成されている。しかし、裏面入射型ＣＣＤは、縦形オーバフロードレーンを形成する基板部分をエッチング除去して薄板化する必要があるため、いわゆる縦形のオーバフロードレーン（バーティカルオーバフロードレーン：ＶＯＦＤ）を形成することができない。また、完全空乏型ＣＣＤについても、縦形オーバフロードレーンを形成する基板部分を、電荷を集める領域として設計されているため、縦形のオーバフロードレーンを形成することができない。従って、裏面入射型ＣＣＤ及び完全空乏型ＣＣＤは、いずれも縦形オーバフロードレーンを形成する部分が存在しない。このため、裏面入射型ＣＣＤ及び完全空乏型ＣＣＤは、いわゆる横形のオーバフロードレーン（ラテラルオーバフロードレーン：ＬＯＦＤ）が採用される。このラテラルオーバフロードレーンを有する３相駆動ＣＣＤについて、図１から図４を参照して説明する。
図１は、従来のラテラルオーバフロードレーンを有する３相駆動ＣＣＤの１画素を示す平面図であり、図２〜図４は、各線に沿って図１を切断した断面図である。Ｐ型シリコン基板４０１上に、垂直転送チャネル４０２とアイソレーション領域４０３が設けられている。これらの上には、シリコン酸化膜４０４が設けられ、さらにその上には複数の垂直転送電極４０５が設けられている。この場合、３相駆動であるため、垂直転送電極４０５は、３つ設けられている。また、各画素の１つの辺には、連続してオーバフロードレーン４０６とオーバフロードレーンへのバリア領域４０７が設けられている。このオーバフロードレーン４０６及びオーバフロードレーンへのバリア領域４０７によって、過剰不要な電荷を取り除き、ブルーミング、スミア特性の低下を防いでいる。
発明の開示
上記のように、従来のＣＣＤでは、各画素中の全ての転送電極にオーバフロードレーン４０６及びオーバフロードレーンへのバリア領域４０７が設けられている。このため、特に、裏面入射型ＣＣＤにおいては、ラテラルオーバフロードレーンを採用することから、オーバフロードレーンを形成する領域によって、電荷を蓄積・転送するための領域の面積が減少する。これにより、ＣＣＤの飽和電荷量を低下させると共に、開口率を低下させるという問題がある。
本発明は、このような事情に鑑みてなされたものであり、飽和電荷量及び開口率の向上を図ることができる半導体エネルギー検出器を提供することを目的とする。
上記目的を達成するため、本発明は、半導体基板の表面に２次元の画素配列を有する検出及び電荷を蓄積・転送する領域を有し、半導体基板にエネルギー線が入射される半導体エネルギー検出器において、検出及び電荷を蓄積・転送する領域は、各画素内に複数設けられた転送電極と、各画素内のいずれか一つの転送電極に対応して設けられた過剰電荷排出手段とを備えることを特徴とする。
発明を実施するための最良の形態
本発明に係る半導体エネルギー検出器は、半導体基板の表面に２次元の画素配列を有する検出及び電荷を蓄積・転送する領域を有し、半導体基板にエネルギー線が入射される半導体エネルギー検出器において、検出及び電荷を蓄積・転送する領域は、各画素内に複数設けられた転送電極と、各画素内のいずれか一つの転送電極に対応して設けられた過剰電荷排出手段とを備える構成を採る。
オーバフロードレーン及びオーバフロードレーンへのバリア領域（以下、これらを併せて「オーバフロードレーン等」という。）は、その目的から、各画素の１辺に連続して形成する必要はなく、画素内に存在する複数の転送電極のうち、ある一つの転送電極のみに形成されていれば、その効果に差異はない。従って、各画素内の全ての転送電極に対してオーバフロードレーン等を形成するのではなく、各画素内のある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
また、本発明は、半導体基板の裏面からエネルギー線が入射される構成を採っても良い。
このように、裏面から光を入射した場合、基板の裏面には薄い酸化膜の他に障害物は無く、短波長光に対して高感度が期待できる。また、裏面入射型ＣＣＤにおいては、基板を裏面からエッチングして薄板化するため、縦形オーバフロードレーンが形成できない。このため、横形オーバフロードレーンが採用されるが、横形オーバフロードレーンを採用しても、各画素内にある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成するたけで、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極ではオーバーフロードレーン等であった部分を転送電極に拡大できる。これにより、飽和電荷量及び開口率を向上させることが可能となる。このように、本発明は、縦形オーバフロードレーンを採用できない裏面入射型ＣＣＤに特に有効である。
また、各画素内に複数設けられた転送電極は、それぞれ概略等しい面積を有する構成を採っても良い。
１画素の飽和電荷量は、転送電極の面積に比例する。このため、１画素内に複数の転送電極を有する場合、飽和電荷量は、最も面積の小さい転送電極に依存することとなる。このように、各画素内に複数設けられた転送電極が、それぞれ概略等しい面積を有することによって、オーバフロードレーン等が設けられた転送電極の面積が他の転送電極の面積よりも小さくなることを回避し、飽和電荷量が制限されることを防止することができる。その結果、オーバフロードレーン等を各画素の一辺に連続的に形成したときに比べて飽和電荷量を大きくすることができる。
また、過剰電荷排出手段が設けられた転送電極の転送方向の長さは、同一画素内における他の転送電極の転送方向の長さよりも長い構成を採っても良い。
このように、オーバフロードレーン等が設けられた転送電極の転送方向の長さを、同一画素内における他の転送電極の転送方向の長さよりも長くすることによって、簡易な方法で、オーバフロードレーン等が設けられた転送電極の面積を、他の転送電極の面積と等しくすることができる。
さらに、本発明は、半導体基板の表面に２次元の画素配列を有する検出及び電荷を蓄積・転送する領域を有し、半導体基板にエネルギー線が入射される半導体エネルギー検出器において、検出及び電荷を蓄積・転送する領域は、各画素内に複数設けられた転送電極と、各画素内の少なくとも一部に設けられたオーバーフロードレーンと、オーバーフロードレーンに接続された排出用電極とを備える構成を採っても良い。
このように、各画素内の少なくとも一つの転送電極にオーバフロードレーンを形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
以下、本発明を実施するための最良の形態について、図面を参照して具体的に説明する。なお、図面の寸法比率は、説明のものと必ずしも一致していない。
図５は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動ＣＣＤの１画素を示す平面図であり、図６〜図８は、各線に沿って図５を切断した断面図である。Ｐ型シリコン基板１０１上に、垂直転送チャネル１０２とアイソレーション領域１０３が設けられている。これらの上には、シリコン酸化膜１０４が設けられ、さらにその上には複数の垂直転送電極１０５が設けられている。この場合、３相駆動であるため、垂直転送電極１０５は、３つ設けられている。
これら３つの垂直転送電極１０５のうち、一つの垂直転送電極（図５中、１画素における中央の垂直転送電極）には、過剰電荷排出手段としてのオーバフロードレーン１０６及びオーバフロードレーンへのバリア領域１０７が設けられており、過剰不要な電荷を取り除き、ブルーミング、スミア特性の低下を防いでいる。
オーバフロードレーン１０６及びオーバフロードレーンへのバリア領域１０７（以下、これらを併せて「オーバフロードレーン等」という。）は、その目的から、各画素の１辺に連続して形成する必要はなく、画素内に存在する複数の転送電極のうち、ある一つの転送電極のみに形成されていれば、その効果に差異はない。従って、各画素内の全ての転送電極に対してオーバフロードレーン等を形成するのではなく、本実施の形態のように、各画素内のある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
また、本実施の形態では、各画素内に複数設けられた垂直転送電極１０５が、それぞれ概略等しい面積を有する。すなわち、オーバフロードレーン１０６等を有する垂直転送電極１０５の面積と、他の垂直転送電極１０５との面積が概ね等しくなるように構成されている。１画素の飽和電荷量は、転送電極の面積に比例する。このため、１画素内に複数の転送電極を有する場合、飽和電荷量は、最も面積の小さい転送電極に依存することとなる。本実施の形態のように、各画素内に複数設けられた転送電極が、それぞれ概略等しい面積を有することによって、オーバフロードレーン等が設けられた転送電極の面積が他の転送電極の面積よりも小さくなることを回避し、飽和電荷量が制限されることを防止することができる。その結果、オーバフロードレーン等を各画素の一辺に連続的に形成したときに比べて飽和電荷量を大きくすることができる。
さらに、本実施の形態では、各画素内に複数設けられた転送電極が、それぞれ概略等しい面積を有するようにするため、過剰電荷排出手段としてのオーバフロードレーン１０６が設けられた垂直転送電極１０５の転送方向の長さは、同一画素内における他の転送電極の転送方向の長さよりも長い構成を採っている。
このように、オーバフロードレーン等が設けられた転送電極の転送方向の長さを、同一画素内における他の転送電極の転送方向の長さよりも長くすることによって、簡易な方法で、オーバフロードレーン等が設けられた転送電極の面積を、他の転送電極の面積と等しくすることができる。
なお、オーバフロードレーン配線１０８は、オーバフロードレーン１０６の排出路として機能する。本実施の形態のように、各画素内のある一つの転送電極のみにオーバフロードレーン等を形成する場合、裏面入射型ＣＣＤの場合は、オーバフロードレーン等を、コンタクトホールを介してアルミ配線し、画素上を引き回したとしても、配線面は入射面と反対側となるため、開口率は低下しない。一方、表面入射型ＣＣＤの場合は、オーバフロードレーン配線１０８の配線材料を透明電極（ＩＴＯ）とすることによって、開口率を低下させることが無くなる。このように、本実施の形態によれば、裏面入射型ＣＣＤ及び表面入射型ＣＣＤにおいて、オーバフロードレーン等を各画素の１辺に連続的に形成した場合よりも開口率を向上させることができる。
図９は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの平面図であり、受光面側から見た状態を示す。図１０は、図９のＡ−Ａ’線に沿って切断した断面図である。厚さ約３００μｍの抵抗率１０〜１００Ω・ｃｍ程度で、面方位（１００）のＰ型シリコン基板２０１に、深さ約２７０〜２９０μｍの凹部２０２が形成されている。面方位（１００）基板を使用するのは、暗電流抑制、転送効率の向上、及びノイズ低減のため、界面準位の少ない基板を使用する必要があるからである。特に、裏面入射型ＣＣＤの場合、薄板化のために裏面側よりエッチングする必要があるが、シリコンエッチングは、面方位に依存する。このような理由で、本実施の形態では、面方位（１００）基板を使用している。また、凹部２０２は、ＣＣＤのウエファプロセスにおける途中の工程で形成される。すなわち、Ｐ型シリコン基板２０１にシリコン窒化膜を堆積し、いわゆるホトリソ工程により所望の形状にパターニングし、これをマスクとしてＰ型シリコン基板２０１をＫＯＨからなるエッチング液でシリコン窒化膜に覆われたチップ周辺部を厚く残したままエッチングすることにより形成される。
図１０に示すように、受光面の表面には保護膜である厚さ約０．１μｍのシリコン酸化膜２０３が形成されており、次の層には入射面表面に近いところで光電変換された電荷を基板の奥へ拡散するための厚さ約０．２μｍで不純物濃度約５Ｅ１８ｃｍ−３のＰ＋高濃度層２０４が形成されている。受光面とは反対側の面には、ＣＣＤ２０５が形成されている。受光面から入射した光はＰ＋高濃度層２０４からＣＣＤ２０５までの領域で光電変換され、生じた電荷はＣＤＤ２０５に向かって拡散し、ＣＣＤ２０５のポテンシャル井戸に到達して蓄積される。
このように、裏面から光を入射した場合、基板の裏面には薄い酸化膜の他に障害物は無く、短波長光に対して高感度が期待できる。また、裏面入射型ＣＣＤにおいては、基板を裏面からエッチングして薄板化するため、縦形オーバフロードレーンが形成できない。このため、横形オーバフロードレーンが採用されるが、横形オーバフロードレーンを採用しても、各画素内のある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成するため、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では領域を確保することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。このように、本実施の形態は、縦形オーバフロードレーンを採用できない裏面入射型ＣＣＤに特に有効である。
図１１は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの受光面と反対側の面を示す図であり、いわゆるフル・フレーム転送型のＣＣＤが形成されている。Ｐ型シリコン基板３０１に、幅が約２０μｍの垂直転送チャネル３０２が５１２ないし１０２４列配列されている。この垂直転送チャネル３０２と直交して垂直転送電極群３０３が配置され、垂直シフトレジスタを形成している。配列された垂直転送チャネル３０２は、幅が約２５〜１００μｍの１つの水平転送チャネル３０４に接続され、この水平転送チャネル３０４と直交して水平転送電極群３０５が配置され、水平シフトレジスタを形成している。
電荷蓄積期間に、垂直シフトレジスタのポテンシャル井戸に蓄積された電荷は、順次、垂直シフトレジスタから水平シフトレジスタに転送される。さらに、電荷は、水平シフトレジスタを転送され、時系列の信号となる。水平シフトレジスタを転送された電荷は、一定電位のアウトプットゲート３０６の下を通過し、リセットゲート３０７によって一定の電位に保たれたフローティングディフュージョン３０８のポテンシャル井戸に送り込まれ、フローティングディフュージョン３０８の電位を変化させる。この電位の変化をオンチップのＦＥＴ３０９と外付けの負荷抵抗３１０からなるソースホロア回路を通して読み出し、出力端子３１１から出力を得る。その後、フローティングディフュージョン３０８のポテンシャル井戸に送り込まれた電荷は、リセットゲート３０７の下を通過してリセットドレイン３１２より排出される。
産業上の利用可能性
以上の説明から明らかなように、本発明によれば、各画素内にある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
【図面の簡単な説明】
図１は、従来のラテラルオーバフロードレーンを有する３相駆動ＣＣＤの１画素を示す平面図、
図２は、図１のＢ−Ｂ’線に沿う平面において切断した横断図面、
図３は、図１のＣ−Ｃ’線に沿う平面において切断した横断図面、
図４は、図１のＡ−Ａ’線に沿う平面において切断した横断図面、
図５は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの１画素を示す平面図、
図６は、図５のＢ−Ｂ’線に沿う平面において切断した横断図面、
図７は、図５のＣ−Ｃ’線に沿う平面において切断した横断図面、
図８は、図５のＡ−Ａ’線に沿う平面において切断した横断図面、
図９は、上記実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの平面図、
図１０は、図９のＡ−Ａ’線に沿って切断した横断図面、
図１１は、上記実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの受光面と反対側の面を示す図である。
本発明は、紫外線や放射線、粒子線などの吸収係数が極めて大きいエネルギー線の照射に対して有効な半導体エネルギー検出器に関する。
背景技術
従来の半導体エネルギー検出器は、例えば、特開平６−２９５０６号公報に開示されたものが知られており、また、半導体エネルギー検出器の製造方法には、例えば、特開平６−３５００６８号公報に開示されたものが知られている。
電荷転送素子（ＣＣＤ）は、アナログ電荷群を外部からクロックパルスに同期した速度で一方向に順繰りに送るものであり、一端に出力部を設けておけば、空間情報を時系列信号に変換できる極めて巧妙な機能デバイスである。しかし、２次元の画像情報を時系列信号として取り出すには、デバイスの構成上工夫が必要である。上記デバイスに光を照射したままで電荷を転送したのでは、それぞれの場所で光励起された電荷と転送されてきた電荷とが混じり合って、いわゆるスミアと呼ばれる現象が発生し、映像信号が劣化する。これを避けるためには、光を照射している期間（電荷蓄積期間）と電荷を転送する時間（電荷転送期間）とを時間的に分けるいわゆる時分割動作が考えられる。したがって、映像信号が出力される時間は電荷の転送時間内に限られ、間欠的な信号となる。
一般に、実用的な撮像デバイスとしては、フレーム転送（ＦＴ）、フル・フレーム転送（ＦＦＴ）、インターライン転送（ＩＴ）構成の三方式が代表的である。このうち計測用としては、主にフル・フレーム転送（ＦＦＴ）方式が用いられる。フル・フレーム転送（ＦＦＴ）方式は、蓄積部が無く、受光部の面積を大きくすることができるので、光の利用率が高く、微弱光の計測に適しているためである。しかし、フル・フレーム転送（ＦＦＴ）方式では、入射光が電荷転送電極に吸収されるため、吸収係数の大きな入力、例えば波長の短い光に対しては感度低下が著しい。
典型的なフル・フレーム転送（ＦＦＴ）方式を採用したＣＣＤの受光部は、転送電極のポリシリコンによって隙間無く受光部の表面が覆われた構造を有する。ポリシリコンは、４００ｎｍ以下の波長の光や電子を吸収してしまうので、光電変換に寄与することができない。
このような光検出器に関しては、基板の受光部を１０μｍから３０μｍ程度に薄くして、光を裏面から照射するようにしたものがある。裏面から光を入射した場合、基板の裏面には薄い酸化膜の他に障害物は無く、短波長光に対して高感度が期待できる。この裏面照射型ＣＣＤは、２００ｎｍ程度の短波長光まで感度を有し、更に電子衝撃型ＣＣＤデバイスにも応用される。
しかし、ＣＣＤには、他のイメージセンサと比較して飽和電荷量が小さいという欠点がある。このため、被写体中に光強度の強い点が存在すると、発生した信号電荷が画素から溢れ出して周囲の画素に入り、ハイライト部の像がいく倍もの広がりとして見える現象、すなわちブルーミングを起こし、その周辺の情報が失われるという問題がある。従って、分光器用のＣＣＤ等において、強い光のすぐ隣に現われる微弱な光を検出するためには、強い光の信号がブルーミングしないように、過剰不要な電荷を取り除くためオーバフロードレーン（ＯＦＤ：ｏｖｅｒ ｆｌｏｗ ｄｒａｉｎ）を設ける必要がある。
フレーム転送（ＦＴ）方式及び、フル・フレーム転送（ＦＦＴ）方式に適用されるオーバフロードレーンは、例えば、技術文献「Ｔｒｕｅ ｔｗｏ−ｐｈａｓｅ ＣＣＤ ｉｍａｇｅｓｅｎｓｏｒｓ ｅｍｐｌｏｙｉｎｇ ａ ｔｒａｎｓｐａｒｅｎｔ ｇａｔｅ」 Ｗｉｌｌｉａｍ Ｄｅｓ Ｊａｒｄｉｎ，Ｓｔｅｐｈｅｎ Ｋｏｓｍａｎ、Ｊａｎｕａｒｙ １９９９、ＳＰＩＥ Ｖｏｌ．３６４９に開示されている。ここでは、表面入射型ＣＣＤが開示されており、各画素の１辺に連続してオーバフロードレーン及びそのオーバフロードレーンへのバリア領域が形成されている。
また、従来の裏面入射型ＣＣＤについても、表面入射型ＣＣＤと同様に、各画素の１辺に連続してオーバフロードレーン及びそのオーバフロードレーンへのバリア領域が形成されている。しかし、裏面入射型ＣＣＤは、縦形オーバフロードレーンを形成する基板部分をエッチング除去して薄板化する必要があるため、いわゆる縦形のオーバフロードレーン（バーティカルオーバフロードレーン：ＶＯＦＤ）を形成することができない。また、完全空乏型ＣＣＤについても、縦形オーバフロードレーンを形成する基板部分を、電荷を集める領域として設計されているため、縦形のオーバフロードレーンを形成することができない。従って、裏面入射型ＣＣＤ及び完全空乏型ＣＣＤは、いずれも縦形オーバフロードレーンを形成する部分が存在しない。このため、裏面入射型ＣＣＤ及び完全空乏型ＣＣＤは、いわゆる横形のオーバフロードレーン（ラテラルオーバフロードレーン：ＬＯＦＤ）が採用される。このラテラルオーバフロードレーンを有する３相駆動ＣＣＤについて、図１から図４を参照して説明する。
図１は、従来のラテラルオーバフロードレーンを有する３相駆動ＣＣＤの１画素を示す平面図であり、図２〜図４は、各線に沿って図１を切断した断面図である。Ｐ型シリコン基板４０１上に、垂直転送チャネル４０２とアイソレーション領域４０３が設けられている。これらの上には、シリコン酸化膜４０４が設けられ、さらにその上には複数の垂直転送電極４０５が設けられている。この場合、３相駆動であるため、垂直転送電極４０５は、３つ設けられている。また、各画素の１つの辺には、連続してオーバフロードレーン４０６とオーバフロードレーンへのバリア領域４０７が設けられている。このオーバフロードレーン４０６及びオーバフロードレーンへのバリア領域４０７によって、過剰不要な電荷を取り除き、ブルーミング、スミア特性の低下を防いでいる。
発明の開示
上記のように、従来のＣＣＤでは、各画素中の全ての転送電極にオーバフロードレーン４０６及びオーバフロードレーンへのバリア領域４０７が設けられている。このため、特に、裏面入射型ＣＣＤにおいては、ラテラルオーバフロードレーンを採用することから、オーバフロードレーンを形成する領域によって、電荷を蓄積・転送するための領域の面積が減少する。これにより、ＣＣＤの飽和電荷量を低下させると共に、開口率を低下させるという問題がある。
本発明は、このような事情に鑑みてなされたものであり、飽和電荷量及び開口率の向上を図ることができる半導体エネルギー検出器を提供することを目的とする。
上記目的を達成するため、本発明は、半導体基板の表面に２次元の画素配列を有する検出及び電荷を蓄積・転送する領域を有し、半導体基板にエネルギー線が入射される半導体エネルギー検出器において、検出及び電荷を蓄積・転送する領域は、各画素内に複数設けられた転送電極と、各画素内のいずれか一つの転送電極に対応して設けられた過剰電荷排出手段とを備えることを特徴とする。
発明を実施するための最良の形態
本発明に係る半導体エネルギー検出器は、半導体基板の表面に２次元の画素配列を有する検出及び電荷を蓄積・転送する領域を有し、半導体基板にエネルギー線が入射される半導体エネルギー検出器において、検出及び電荷を蓄積・転送する領域は、各画素内に複数設けられた転送電極と、各画素内のいずれか一つの転送電極に対応して設けられた過剰電荷排出手段とを備える構成を採る。
オーバフロードレーン及びオーバフロードレーンへのバリア領域（以下、これらを併せて「オーバフロードレーン等」という。）は、その目的から、各画素の１辺に連続して形成する必要はなく、画素内に存在する複数の転送電極のうち、ある一つの転送電極のみに形成されていれば、その効果に差異はない。従って、各画素内の全ての転送電極に対してオーバフロードレーン等を形成するのではなく、各画素内のある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
また、本発明は、半導体基板の裏面からエネルギー線が入射される構成を採っても良い。
このように、裏面から光を入射した場合、基板の裏面には薄い酸化膜の他に障害物は無く、短波長光に対して高感度が期待できる。また、裏面入射型ＣＣＤにおいては、基板を裏面からエッチングして薄板化するため、縦形オーバフロードレーンが形成できない。このため、横形オーバフロードレーンが採用されるが、横形オーバフロードレーンを採用しても、各画素内にある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成するたけで、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極ではオーバーフロードレーン等であった部分を転送電極に拡大できる。これにより、飽和電荷量及び開口率を向上させることが可能となる。このように、本発明は、縦形オーバフロードレーンを採用できない裏面入射型ＣＣＤに特に有効である。
また、各画素内に複数設けられた転送電極は、それぞれ概略等しい面積を有する構成を採っても良い。
１画素の飽和電荷量は、転送電極の面積に比例する。このため、１画素内に複数の転送電極を有する場合、飽和電荷量は、最も面積の小さい転送電極に依存することとなる。このように、各画素内に複数設けられた転送電極が、それぞれ概略等しい面積を有することによって、オーバフロードレーン等が設けられた転送電極の面積が他の転送電極の面積よりも小さくなることを回避し、飽和電荷量が制限されることを防止することができる。その結果、オーバフロードレーン等を各画素の一辺に連続的に形成したときに比べて飽和電荷量を大きくすることができる。
また、過剰電荷排出手段が設けられた転送電極の転送方向の長さは、同一画素内における他の転送電極の転送方向の長さよりも長い構成を採っても良い。
このように、オーバフロードレーン等が設けられた転送電極の転送方向の長さを、同一画素内における他の転送電極の転送方向の長さよりも長くすることによって、簡易な方法で、オーバフロードレーン等が設けられた転送電極の面積を、他の転送電極の面積と等しくすることができる。
さらに、本発明は、半導体基板の表面に２次元の画素配列を有する検出及び電荷を蓄積・転送する領域を有し、半導体基板にエネルギー線が入射される半導体エネルギー検出器において、検出及び電荷を蓄積・転送する領域は、各画素内に複数設けられた転送電極と、各画素内の少なくとも一部に設けられたオーバーフロードレーンと、オーバーフロードレーンに接続された排出用電極とを備える構成を採っても良い。
このように、各画素内の少なくとも一つの転送電極にオーバフロードレーンを形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
以下、本発明を実施するための最良の形態について、図面を参照して具体的に説明する。なお、図面の寸法比率は、説明のものと必ずしも一致していない。
図５は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動ＣＣＤの１画素を示す平面図であり、図６〜図８は、各線に沿って図５を切断した断面図である。Ｐ型シリコン基板１０１上に、垂直転送チャネル１０２とアイソレーション領域１０３が設けられている。これらの上には、シリコン酸化膜１０４が設けられ、さらにその上には複数の垂直転送電極１０５が設けられている。この場合、３相駆動であるため、垂直転送電極１０５は、３つ設けられている。
これら３つの垂直転送電極１０５のうち、一つの垂直転送電極（図５中、１画素における中央の垂直転送電極）には、過剰電荷排出手段としてのオーバフロードレーン１０６及びオーバフロードレーンへのバリア領域１０７が設けられており、過剰不要な電荷を取り除き、ブルーミング、スミア特性の低下を防いでいる。
オーバフロードレーン１０６及びオーバフロードレーンへのバリア領域１０７（以下、これらを併せて「オーバフロードレーン等」という。）は、その目的から、各画素の１辺に連続して形成する必要はなく、画素内に存在する複数の転送電極のうち、ある一つの転送電極のみに形成されていれば、その効果に差異はない。従って、各画素内の全ての転送電極に対してオーバフロードレーン等を形成するのではなく、本実施の形態のように、各画素内のある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
また、本実施の形態では、各画素内に複数設けられた垂直転送電極１０５が、それぞれ概略等しい面積を有する。すなわち、オーバフロードレーン１０６等を有する垂直転送電極１０５の面積と、他の垂直転送電極１０５との面積が概ね等しくなるように構成されている。１画素の飽和電荷量は、転送電極の面積に比例する。このため、１画素内に複数の転送電極を有する場合、飽和電荷量は、最も面積の小さい転送電極に依存することとなる。本実施の形態のように、各画素内に複数設けられた転送電極が、それぞれ概略等しい面積を有することによって、オーバフロードレーン等が設けられた転送電極の面積が他の転送電極の面積よりも小さくなることを回避し、飽和電荷量が制限されることを防止することができる。その結果、オーバフロードレーン等を各画素の一辺に連続的に形成したときに比べて飽和電荷量を大きくすることができる。
さらに、本実施の形態では、各画素内に複数設けられた転送電極が、それぞれ概略等しい面積を有するようにするため、過剰電荷排出手段としてのオーバフロードレーン１０６が設けられた垂直転送電極１０５の転送方向の長さは、同一画素内における他の転送電極の転送方向の長さよりも長い構成を採っている。
このように、オーバフロードレーン等が設けられた転送電極の転送方向の長さを、同一画素内における他の転送電極の転送方向の長さよりも長くすることによって、簡易な方法で、オーバフロードレーン等が設けられた転送電極の面積を、他の転送電極の面積と等しくすることができる。
なお、オーバフロードレーン配線１０８は、オーバフロードレーン１０６の排出路として機能する。本実施の形態のように、各画素内のある一つの転送電極のみにオーバフロードレーン等を形成する場合、裏面入射型ＣＣＤの場合は、オーバフロードレーン等を、コンタクトホールを介してアルミ配線し、画素上を引き回したとしても、配線面は入射面と反対側となるため、開口率は低下しない。一方、表面入射型ＣＣＤの場合は、オーバフロードレーン配線１０８の配線材料を透明電極（ＩＴＯ）とすることによって、開口率を低下させることが無くなる。このように、本実施の形態によれば、裏面入射型ＣＣＤ及び表面入射型ＣＣＤにおいて、オーバフロードレーン等を各画素の１辺に連続的に形成した場合よりも開口率を向上させることができる。
図９は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの平面図であり、受光面側から見た状態を示す。図１０は、図９のＡ−Ａ’線に沿って切断した断面図である。厚さ約３００μｍの抵抗率１０〜１００Ω・ｃｍ程度で、面方位（１００）のＰ型シリコン基板２０１に、深さ約２７０〜２９０μｍの凹部２０２が形成されている。面方位（１００）基板を使用するのは、暗電流抑制、転送効率の向上、及びノイズ低減のため、界面準位の少ない基板を使用する必要があるからである。特に、裏面入射型ＣＣＤの場合、薄板化のために裏面側よりエッチングする必要があるが、シリコンエッチングは、面方位に依存する。このような理由で、本実施の形態では、面方位（１００）基板を使用している。また、凹部２０２は、ＣＣＤのウエファプロセスにおける途中の工程で形成される。すなわち、Ｐ型シリコン基板２０１にシリコン窒化膜を堆積し、いわゆるホトリソ工程により所望の形状にパターニングし、これをマスクとしてＰ型シリコン基板２０１をＫＯＨからなるエッチング液でシリコン窒化膜に覆われたチップ周辺部を厚く残したままエッチングすることにより形成される。
図１０に示すように、受光面の表面には保護膜である厚さ約０．１μｍのシリコン酸化膜２０３が形成されており、次の層には入射面表面に近いところで光電変換された電荷を基板の奥へ拡散するための厚さ約０．２μｍで不純物濃度約５Ｅ１８ｃｍ−３のＰ＋高濃度層２０４が形成されている。受光面とは反対側の面には、ＣＣＤ２０５が形成されている。受光面から入射した光はＰ＋高濃度層２０４からＣＣＤ２０５までの領域で光電変換され、生じた電荷はＣＤＤ２０５に向かって拡散し、ＣＣＤ２０５のポテンシャル井戸に到達して蓄積される。
このように、裏面から光を入射した場合、基板の裏面には薄い酸化膜の他に障害物は無く、短波長光に対して高感度が期待できる。また、裏面入射型ＣＣＤにおいては、基板を裏面からエッチングして薄板化するため、縦形オーバフロードレーンが形成できない。このため、横形オーバフロードレーンが採用されるが、横形オーバフロードレーンを採用しても、各画素内のある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成するため、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では領域を確保することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。このように、本実施の形態は、縦形オーバフロードレーンを採用できない裏面入射型ＣＣＤに特に有効である。
図１１は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの受光面と反対側の面を示す図であり、いわゆるフル・フレーム転送型のＣＣＤが形成されている。Ｐ型シリコン基板３０１に、幅が約２０μｍの垂直転送チャネル３０２が５１２ないし１０２４列配列されている。この垂直転送チャネル３０２と直交して垂直転送電極群３０３が配置され、垂直シフトレジスタを形成している。配列された垂直転送チャネル３０２は、幅が約２５〜１００μｍの１つの水平転送チャネル３０４に接続され、この水平転送チャネル３０４と直交して水平転送電極群３０５が配置され、水平シフトレジスタを形成している。
電荷蓄積期間に、垂直シフトレジスタのポテンシャル井戸に蓄積された電荷は、順次、垂直シフトレジスタから水平シフトレジスタに転送される。さらに、電荷は、水平シフトレジスタを転送され、時系列の信号となる。水平シフトレジスタを転送された電荷は、一定電位のアウトプットゲート３０６の下を通過し、リセットゲート３０７によって一定の電位に保たれたフローティングディフュージョン３０８のポテンシャル井戸に送り込まれ、フローティングディフュージョン３０８の電位を変化させる。この電位の変化をオンチップのＦＥＴ３０９と外付けの負荷抵抗３１０からなるソースホロア回路を通して読み出し、出力端子３１１から出力を得る。その後、フローティングディフュージョン３０８のポテンシャル井戸に送り込まれた電荷は、リセットゲート３０７の下を通過してリセットドレイン３１２より排出される。
産業上の利用可能性
以上の説明から明らかなように、本発明によれば、各画素内にある一つの転送電極のみに過剰電荷排出手段としてのオーバフロードレーン等を形成することによって、本来のオーバフロードレーンの機能を果たすと共に、他の転送電極では転送領域すなわち開口領域を拡大することができる。これにより、飽和電荷量及び開口率を向上させることが可能となる。
【図面の簡単な説明】
図１は、従来のラテラルオーバフロードレーンを有する３相駆動ＣＣＤの１画素を示す平面図、
図２は、図１のＢ−Ｂ’線に沿う平面において切断した横断図面、
図３は、図１のＣ−Ｃ’線に沿う平面において切断した横断図面、
図４は、図１のＡ−Ａ’線に沿う平面において切断した横断図面、
図５は、本発明の一実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの１画素を示す平面図、
図６は、図５のＢ−Ｂ’線に沿う平面において切断した横断図面、
図７は、図５のＣ−Ｃ’線に沿う平面において切断した横断図面、
図８は、図５のＡ−Ａ’線に沿う平面において切断した横断図面、
図９は、上記実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの平面図、
図１０は、図９のＡ−Ａ’線に沿って切断した横断図面、
図１１は、上記実施の形態に係るラテラルオーバフロードレーンを有する３相駆動の裏面入射型ＣＣＤの受光面と反対側の面を示す図である。
Claims (4)
- 半導体基板の表面に２次元の画素配列を有しており前記半導体基板に入射したエネルギー線を検出して電荷を蓄積し且つ転送する領域を備えるフレーム転送方式若しくはフル・フレーム転送方式の半導体エネルギー検出器において、
前記領域は、
各画素内に複数設けられた転送電極と、
前記各画素内のいずれか一つのみの転送電極下に設けられた横形のオーバーフロードレーン及びバリア領域と、
前記オーバーフロードレーンに接続された排出用電極とを備えることを特徴とする半導体エネルギー検出器。 - 前記半導体基板の裏面からエネルギー線が入射されることを特徴とする請求項１記載の半導体エネルギー検出器。
- 前記各画素内に複数設けられた転送電極は、それぞれ概略等しい面積を有することを特徴とする請求項１又は請求項２記載の半導体エネルギー検出器。
- 前記オーバーフロードレーン及び前記バリア領域が設けられた転送電極の転送方向の長さは、同一画素内における他の転送電極の転送方向の長さよりも長いことを特徴とする請求項１から請求項３のいずれかに記載の半導体エネルギー検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001548444A JP4824241B2 (ja) | 1999-12-24 | 2000-12-22 | 半導体エネルギー検出器 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36763199 | 1999-12-24 | ||
| JP1999367631 | 1999-12-24 | ||
| PCT/JP2000/009140 WO2001048826A1 (fr) | 1999-12-24 | 2000-12-22 | Capteur d'energie de semiconducteur |
| JP2001548444A JP4824241B2 (ja) | 1999-12-24 | 2000-12-22 | 半導体エネルギー検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4824241B2 true JP4824241B2 (ja) | 2011-11-30 |
Family
ID=18489803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001548444A Expired - Lifetime JP4824241B2 (ja) | 1999-12-24 | 2000-12-22 | 半導体エネルギー検出器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6723994B2 (ja) |
| JP (1) | JP4824241B2 (ja) |
| AU (1) | AU2222701A (ja) |
| WO (1) | WO2001048826A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818930B2 (en) * | 2002-11-12 | 2004-11-16 | Micron Technology, Inc. | Gated isolation structure for imagers |
| US7002231B2 (en) * | 2004-02-02 | 2006-02-21 | Micron Technology, Inc. | Barrier regions for image sensors |
| US7902624B2 (en) * | 2004-02-02 | 2011-03-08 | Aptina Imaging Corporation | Barrier regions for image sensors |
| US7920185B2 (en) * | 2004-06-30 | 2011-04-05 | Micron Technology, Inc. | Shielding black reference pixels in image sensors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424530A (en) * | 1977-07-26 | 1979-02-23 | Matsushita Electronics Corp | Solidstate pick up unit |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5118631A (en) * | 1981-07-10 | 1992-06-02 | Loral Fairchild Corporation | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof |
| JPS63226177A (ja) * | 1986-12-15 | 1988-09-20 | Mitsubishi Electric Corp | Ｃｓｄ型固体撮像素子 |
| JPH04262679A (ja) * | 1991-02-15 | 1992-09-18 | Nec Corp | 固体撮像素子の駆動方法 |
| DE69225846T2 (de) * | 1991-07-15 | 1998-12-24 | Philips Electronics Nv | Ladungsgekoppelte Bildaufnahmeanordnung |
| JPH05137072A (ja) * | 1991-11-15 | 1993-06-01 | Toshiba Corp | 固体撮像装置 |
| JP2975216B2 (ja) * | 1992-06-18 | 1999-11-10 | 三菱電機株式会社 | リニアイメージセンサ及びその駆動方式 |
| JP2821062B2 (ja) | 1992-07-09 | 1998-11-05 | 浜松ホトニクス株式会社 | 半導体エネルギー検出器の製造方法 |
| KR100306088B1 (ko) * | 1993-04-09 | 2001-12-15 | 이데이 노부유끼 | 씨씨디(ccd)고체촬상소자및전하결합소자 |
| JPH06350068A (ja) | 1993-06-03 | 1994-12-22 | Hamamatsu Photonics Kk | 半導体エネルギー線検出器の製造方法 |
| US5349215A (en) * | 1993-07-23 | 1994-09-20 | Eastman Kodak Company | Antiblooming structure for solid-state image sensor |
| US5585298A (en) * | 1995-03-31 | 1996-12-17 | Eastman Kodak Company | Self aligned antiblooming structure for solid state image sensors |
| JP2768312B2 (ja) * | 1995-06-02 | 1998-06-25 | 日本電気株式会社 | 電荷転送装置、その駆動方法及び製造方法 |
| JP2816824B2 (ja) * | 1995-09-11 | 1998-10-27 | エルジイ・セミコン・カンパニイ・リミテッド | Ｃｃｄ固体撮像素子 |
| JP3466886B2 (ja) * | 1997-10-06 | 2003-11-17 | キヤノン株式会社 | 固体撮像装置 |
-
2000
- 2000-12-22 WO PCT/JP2000/009140 patent/WO2001048826A1/ja active Application Filing
- 2000-12-22 AU AU22227/01A patent/AU2222701A/en not_active Abandoned
- 2000-12-22 JP JP2001548444A patent/JP4824241B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-21 US US10/176,191 patent/US6723994B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424530A (en) * | 1977-07-26 | 1979-02-23 | Matsushita Electronics Corp | Solidstate pick up unit |
Non-Patent Citations (1)
| Title |
|---|
| 安藤隆男，菰淵寛仁, 固体撮像素子の基礎−電子の目のしくみ, JPN7011002298, 10 December 1999 (1999-12-10), JP, pages 103 - 106, ISSN: 0002009006 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US6723994B2 (en) | 2004-04-20 |
| AU2222701A (en) | 2001-07-09 |
| US20020162964A1 (en) | 2002-11-07 |
| WO2001048826A1 (fr) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3645585B2 (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| JP6967755B2 (ja) | 光検出器 | |
| JP5061915B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP3766734B2 (ja) | 固体撮像素子 | |
| US8669135B2 (en) | System and method for fabricating a 3D image sensor structure | |
| US20060132633A1 (en) | CMOS image sensors having pixel arrays with uniform light sensitivity | |
| JPH0135549B2 (ja) | ||
| JPH0318793B2 (ja) | ||
| JP2008546215A (ja) | 延長した埋込コンタクトを用いた、イメージャのクロストークおよび画素ノイズの低減 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP4824241B2 (ja) | 半導体エネルギー検出器 | |
| JPH0846168A (ja) | 固体撮像装置 | |
| JP4317280B2 (ja) | 半導体エネルギー検出器 | |
| JP3284986B2 (ja) | 光電変換素子およびそれを用いた固体撮像装置 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JP4647801B2 (ja) | 半導体エネルギー線検出器 | |
| JP2506697B2 (ja) | 固体撮像装置 | |
| Etoh et al. | An image sensor of 1 Mfps with photon counting sensitivity | |
| JP4641103B2 (ja) | 半導体エネルギー検出器 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JP4751846B2 (ja) | Ｃｃｄ固体撮像素子 | |
| JP2848435B2 (ja) | 固体撮像素子 | |
| JP2004356157A (ja) | 固体撮像素子および固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4824241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |