JP3766734B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP3766734B2 JP3766734B2 JP03028897A JP3028897A JP3766734B2 JP 3766734 B2 JP3766734 B2 JP 3766734B2 JP 03028897 A JP03028897 A JP 03028897A JP 3028897 A JP3028897 A JP 3028897A JP 3766734 B2 JP3766734 B2 JP 3766734B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- vertical
- solid
- charge
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 30
- 238000003384 imaging method Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 230000005540 biological transmission Effects 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000009825 accumulation Methods 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 230000008878 coupling Effects 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims description 2
- 230000005570 vertical transmission Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 19
- 108091006146 Channels Proteins 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004886 process control Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000005571 horizontal transmission Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子に関する。
【０００２】
【従来の技術】
従来より、固体撮像素子は、ビデオ技術の高解像度化につれてピクセルの大きさが小さくなり、これにより以下のような問題点が提起されている。
【０００３】
第１に、垂直ＣＣＤの形状が小さくなることにより、取り扱える電荷の容量が保ち難くなっている。
【０００４】
第２に、光ダイオードと垂直ＣＣＤとの距離が近接することによりスミアが増加してしまう。
【０００５】
第３に、光ダイオードの面積が小さくなることで信号が減少し、信号対雑音比を増加させるために暗電流を減らす必要がある。
【０００６】
固体撮像素子は、入射された光を光電変換するフォトダイオードアレイと、このフォトダイオードアレイで生成された信号電荷を伝送する垂直及び水平信号伝送端（ＢＣＣＤ：Buried channel Charge Coupled Device) と、出力された信号を増幅して電圧信号に変換する出力部とから構成される。
【０００７】
フォトダイオードにて光電変換された信号電荷は垂直ブランキング期間に垂直ＣＣＤに伝送され、また水平ブランキング期間に１段階ずつ水平ＣＣＤに伝送される。水平ＣＣＤに伝送された電荷は浮動拡散増幅器で増幅されて出力される。この場合、垂直ＣＣＤへの伝送はフィールドシフト電圧というゲートバイアス信号に応じて伝達ゲートを通して行なわれる。
【０００８】
伝達ゲートは、通常フォトダイオードと垂直ＣＣＤとの間に存在し、フィールドシフト電圧が印加されない状態でこれらの間に電位障壁を形成するためにｐ型不純物でドープされている。この場合、ｐ型不純物の濃度を正孔蓄積層が形成されないほどの低い不純物濃度としているので、伝達ゲート領域のシリコン界面には正孔蓄積層が形成されず、このためその界面で生成される電子がフォトダイオードと垂直ＣＣＤとに流入されて信号電荷と混ざって暗電流を誘発することになる。 図７は従来の固体撮像素子のピクセル断面構造を示す図である。この図に示す固体撮像素子は次のようにして製造される。
【０００９】
まず、低濃度のｎ型基板１０に低濃度のｐ型ウェル１２を形成し、更にこのｐ型ウェル１２に中濃度のｎ型ウェル１４を形成する。次に、ピクセルの電荷伝送領域に対応するｎ型ウェル１４に中濃度のｐ型ウェル１６を形成し、更にこの中濃度のｐ型ウェル１６に高濃度のｎ型の垂直電荷結合領域（垂直ＣＣＤ領域、ＶＣＣＤ領域）２２を形成する。次に、ｎ型基板１０の表面にゲート絶縁膜２４を形成し、更にその上にゲート電極層２６を形成する。次いで、このゲート電極層２６に自己整合するようにピクセルの受光領域に対応するｎ型ウェル１４にｎ型の光電変換領域、すなわちｎ型フォトダイオード領域１８を形成する。その後、高濃度のｐ型チャネルストップ領域１９および高濃度のｐ型の正孔蓄積領域２０を形成する。次に、ゲート電極層２６を絶縁膜２８で覆い、そして各ピクセルの受光領域を限定するための光遮断層３０を形成し、更にその上に保護膜３２を覆って完成する。
【００１０】
このような従来の固体撮像素子には、次のような問題点がある。
【００１１】
第１に、光電変換領域（ｎ型フォトダイオード領域）１８で生成された電荷が伝達ゲート領域に供されるｐ型ウェル１６の表面チャネルを通して垂直電荷結合領域２２に伝送されるが、光電変換領域１８がゲート電極層２６の縁部の下方まで達しているので、シリコンとゲート絶縁膜との界面が空乏化して界面状態が活性化し、多くの暗電流が発生する。
【００１２】
第２に、残像を消すために、光電変換領域１８がゲート電極層２６に自己整合するようにその形成時に熱を加える必要があるが、先に形成したｐ型ウェル１６および垂直電荷結合領域２２がこの熱の影響を受けるので、浅い接合を形成することができない。このため、単位面積当たりの静電容量が少なくなって最大取扱可能な電荷量が減り、チャンネルの下には広い空乏領域が生じてスミアが増加される。
【００１３】
かかる問題点を解決するために、図８のピクセル断面構造図で示すようなパンチスルー読み出し構造がIEEE trans.ED.Vol.4, No.7 ，July, 1994, 1128〜1135頁に開示されている。このパンチスルー読み出し構造の固体撮像素子は、次のようにして製造される。
【００１４】
まず、低濃度のｎ型基板４０に低濃度のｐ型ウェル４２を形成し、更にこのｐ型ウェル４２に低濃度のｎ型ウェル４４を形成し、次いで低濃度のｎ型ウェル４４に中濃度のｎ型ウェル４６を形成する。次に各ピクセルの受光領域のｎ型ウェル４６にｎ型の光電変換領域４８を形成してから別の伝達ゲート領域の幅Ｌ１およびチャネルストップ領域の幅Ｌ２を限定するマスキングパターンを基板の表面上に形成する。
【００１５】
この形成したマスキングパターンを通して基板の表面近傍に順次中濃度のｐ型ウェル５０および高濃度のｎ型の垂直電荷結合領域５４を形成する。次に、基板の表面にゲート絶縁膜５６を覆い、更にその上にゲート電極層５８を形成する。次いで、この形成したゲート電極層５８に自己整合するように高濃度のｐ型正孔蓄積領域５２を形成する。次に、ゲート電極層５８を絶縁膜６０で覆い、更に受光領域を限定するための光遮断層６２を形成する。
【００１６】
なお、光電変換領域１８がゲート電極層２６の縁部の下方まで達しないようにしたものとして、例えば特開平７−２２６０２号公報に開示されているものがある。
【００１７】
【発明が解決しようとする課題】
ところで、このような従来のパンチスルー読み出し方式の固体撮像素子は次のような問題点があった。
【００１８】
第１に、光電変換領域４８から垂直電荷結合領域５４への信号伝送を容易にするためにｐ型ウェル５０の垂直ＣＣＤ周辺部分を薄く形成する必要があり、このため正確な工程制御が要求されるので、工程条件が精巧でなければならない。
【００１９】
第２に、ｐ型ウェル５０の形成時のイオン注入後の熱拡散工程において、拡散の均一性の調節が困難であり、伝達ゲート領域の幅Ｌ１およびチャネルストップ領域の幅Ｌ２を限定する窒化膜パターンの形成時にミスアライメントによる特性変化が生ずる虞がある。
【００２０】
第３に、チャネルストップ領域の幅Ｌ２の調節が不正確な場合、フィールドシフト時（読み出し時）に水平方向に隣接する光電変換領域４８に蓄積された電荷が垂直電荷結合領域５４に流入される虞がある。
【００２１】
第４に、伝達ゲート領域ほどピクセル領域の開口率が減るので感度が低下する。
【００２２】
そこで本発明は、工程条件が容易で、かつ感度の高い固体撮像素子を提供することを目的とする。
【００２３】
【課題を解決するための手段】
請求項１記載の発明による固体撮像素子は、マトリックス状に配置された複数のピクセル領域を有し、各ピクセル領域は受光領域と電荷伝送領域とを含み、前記受光領域の垂直列間に形成された複数の垂直電荷伝送手段と、前記複数の垂直伝送手段から同時に伝達される電荷を水平方向に伝送する少なくとも一つの水平電荷伝送手段とを備える固体撮像素子において、前記各ピクセル領域は、前記受光領域の第１伝導型の半導体基板の表面近傍に形成された第２伝導型の正孔蓄積領域と、前記電荷伝送領域の前記半導体基板の表面近傍に前記正孔蓄積領域に接するように形成された第１伝導型の垂直電荷結合領域と、前記正孔蓄積領域及び前記垂直電荷結合領域の下方に形成された第１伝導型の光電変換領域と、前記垂直電荷結合領域及び前記正孔蓄積領域と前記光電変換領域との間に延設され、前記光電変換領域で生成された信号電荷を前記垂直電荷結合領域の下部にパンチスルーにより伝達する埋込型伝達ゲート領域と、を備える。
【００２５】
請求項２記載の発明による個体撮像素子は、前記半導体基板内の前記複数のピクセル領域の下方には、第２伝導型の埋込層が形成されるものである。
【００２６】
請求項３記載の発明による固体撮像素子は、前記各ピクセル領域の境界部位側で前記埋込型伝達ゲート領域と垂直方向に隣接する垂直電荷結合領域の境界部位は、互いに電荷伝送できるように接触し、水平方向に隣接する境界部位は第２伝導型の分離領域が形成され互いに隔離されているものである。
【００２７】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施の形態について説明する。
【００２８】
（Ｉ）実施の形態１
Ａ．固体撮像素子の構造
図１は本発明に係る固体撮像素子の実施の形態１のピクセル断面構造図である。
【００２９】
この実施の形態１の固体撮像素子は、第１伝導型のｎ−−型の半導体基板７０と、第２伝導型のｐ＋型の正孔蓄積領域８２と、第１伝導型のｎ＋型の垂直電荷結合領域７８と、第１伝導型のｎ型の光電変換領域７４と、埋込型伝達ゲート領域７６と、第２伝導型のｐ−−型の埋込層７２と、ｐ＋型のチャネルストップ領域８０と、ゲート絶縁膜８４と、ゲート電極層８６と、絶縁膜８８と、光遮断層９０とから構成される。
【００３０】
正孔蓄積領域８２は半導体基板７０の受光領域Ａの表面近傍に形成されており、垂直電荷結合領域７８は半導体基板７０の電荷伝送領域Ｂの表面近傍に形成されている。光電変換領域７４は正孔蓄積領域８２および垂直電荷結合領域７８の下方に形成されている。埋込型伝達ゲート領域７６は垂直電荷結合領域７８と光電変換領域７４との間に形成されており、光電変換領域７４で生成された信号電荷を垂直電荷結合領域７８の下部にパンチスルーにより伝達する。埋込層７２は半導体基板７０内のピクセル領域（光電変換領域７４、埋込型伝達ゲート領域７６、正孔蓄積領域８２および垂直電荷結合領域７８からなる領域）の下方に形成されている。
【００３１】
チャネルストップ領域８０は、隣接するピクセル領域と電気的に分離するための分離領域である。チャネルストップ領域８０は、各ピクセル領域の垂直領域に隣接する垂直電荷結合領域７８の境界部位には互いに電荷伝送できるように形成されず、その他の境界部位にのみ形成されて各ピクセル領域のチャネルが電気的に接触することを防ぐ。ゲート絶縁膜８４は半導体基板７０の表面に形成されており、ゲート電極層８６は垂直電荷結合領域７８のゲート絶縁膜８４上に形成されている。絶縁膜８８はゲート電極層８６上に形成されている。光遮断層９０はピクセルの受光領域Ａを限定するものであり、ゲート電極層８６およびゲート絶縁膜８４上に形成されている。
【００３２】
このようなピクセル構造の固体撮像素子は、前述した従来のピクセル構造の固体撮像素子に比べて、正孔蓄積領域８２と垂直電荷結合領域７８との間に水平的な伝達ゲートのチャネルが存在せず、垂直電荷結合領域７８と光電変換領域７４との間に垂直的に伝達ゲート領域７６が存在するという点で相異している。
【００３３】
したがって、本発明による固体撮像素子は従来の固体撮像素子に比べて次のような利点が得られる。
【００３４】
（イ）水平的構造によりピクセル領域の開口率を損なう伝達ゲートのチャネル領域を取り除いたことにより、ゲート電極層８６および光遮断層９０の大きさを小さくすることができ、これによってピクセル領域の開口率が高まり、信号感度が増大する。
【００３５】
（ロ）光電変換領域７４を電荷伝送領域Ｂまで拡張してｐ型ウェルによる中性領域を縮めることができるので、この中性領域で生成されて垂直ＣＣＤ側に漏れるスミアを抑制できる。
【００３６】
（ハ）垂直ＣＣＤを下方から取り囲むｐ型ウェルを取り除いたことにより、オーバーフロードレイン障壁の上昇効果が取り除かれ、これによって光電変換領域７４の信号電荷を効率よく半導体基板７０に排出することができ、電子シャッタ機能が向上する。
【００３７】
（ニ）伝達ゲート領域７６と垂直電荷結合領域７８を一つのマスキング工程により形成することができるので、マスクの低減効果および工程の単純化によりコストダウンおよび生産性の向上が図れる。
【００３８】
Ｂ．固体撮像素子の製造方法
次に、この実施の形態１の固体撮像素子の製造方法を図３乃至図６を参照しながら説明する。
【００３９】
まず、図３において、ｎ−−型の半導体基板７０の表面から所定深さに高エネルギーイオン注入方式によりｐ−−型の埋込層７２を形成する。次に、図４において、イオン注入マスクパターンを半導体基板７０の表面に形成する。そして、この形成したマスクパターンを通して半導体基板７０の表面と埋込層７２との間に各ピクセル領域のｎ型光電変換領域７４をイオン注入方式で形成する。次いで、半導体基板７０の表面上に各ピクセル領域の電荷伝送領域Ｂを限定するマスクパターンを形成し、そしてこのマスクパターンを用いて高エネルギーイオン注入方式で光電変換領域７４上にｐ型の埋込型伝達ゲート領域７６を形成し、その後、半導体基板７０の埋込型伝達ゲート領域７６上にｎ＋型の垂直電荷結合領域７８を形成する。次いで、チャネルストップ領域を限定するマスクパターンを形成し、このマスクパターンを用いてイオン注入方式で各ピクセル領域を互いに分離するためのｐ＋型のチャネルストップ領域８０を形成する。次に、図５において、半導体基板７０の表面にゲート絶縁膜８４を形成し、次いでこのゲート絶縁膜８４上にポリシリコンを塗布した後フォトエッチング工程によりポリシリコンを選択的にエッチングして垂直電荷結合領域７８の上部のゲート絶縁膜８４上にゲート絶縁層８６を形成する。次に、ゲート電極層８６をイオン注入マスクとして用いてゲート電極層８６に自己整合されるように半導体基板７０の表面近傍にｐ＋型の正孔蓄積領域８２を形成する。次いで、図６において、ゲート電極層８６を絶縁膜８８で覆い、その上に金属層を沈着させた後、この金属層をフォトエッチング工程により選択的にエッチングして各ピクセル領域の開口部を限定するための光遮断層９０を形成する。
【００４０】
本発明の固体撮像素子の製造方法では、図８の従来の技術に比べて次のような利点が得られる。
【００４１】
（イ）従来の技術では、伝達ゲート領域の幅Ｌ１とチャネルストップ領域の幅Ｌ２を調節するための窒化膜パターンを形成する工程が求められ、かかる窒化膜パターンにより隣接する光電変換領域と垂直電荷結合領域との距離確保のための正確な工程制御が要求されるので、工程条件が精巧でなければならないが、本発明では窒化膜パターンを除外できるので工程条件が簡単になる。
【００４２】
（ロ）従来の技術では、ｐ型ウェル５０とｎ＋型領域である垂直電荷結合領域５４の熱拡散工程による形成時にｐ型ウェル５０の光電変換領域４８と垂直電荷結合領域５４との間の対角線方向の幅が決定されるが、熱拡散工程の均一性が確保されない限りパンチスルーの電圧が相違になる問題点がある。これに対して、本発明では、ｐ型ウェルすなわち埋込型伝達ゲート７６の幅を光電変換領域７４と垂直電荷結合領域７８との間で垂直的に調節できるので、工程上の制御が容易になってパンチスルー電圧の均一性を確保することができる。
【００４３】
（II）実施の形態２
上記実施の形態１では、伝達ゲート領域７６を垂直電荷結合領域７８の下方にのみ限って形成したが、この実施の形態２では図２に示すように全ピクセル領域に全体的に形成するようにしたものである。
【００４４】
この実施の形態２の固体撮像素子の製造方法は、製造工程のうちの埋込型伝達ゲート領域を形成させる工程において、前述したように電荷伝送領域にのみ限って伝達ゲート領域を形成させることではなく、全ピクセル領域にかけて一体にｐ型の不純物を高エネルギーイオン注入方式で注入させて形成させる。
【００４５】
この実施の形態１においても実施の形態１と同様に従来の技術に比べてマスクの節減等の利点が得られる。
【００４６】
なお、上記実施の形態１、２では、ｐ−−型埋込層７２を高エネルギ−注入方式で形成するようにしたが、従来と同様にｐ−−型ウェル、ｎ−−型ウェルの二重ウェル形成方法により形成することもできる。
【００４７】
【発明の効果】
本発明の固体撮像素子によれば、次のような効果が得られる。
【００４８】
（イ）ピクセル領域の開口率を損なう伝達ゲートのチャネル領域を有していないので、ゲート電極層および光遮断層の大きさを小さくできることから、ピクセル領域の開口率を高めることができ、高感度化が図れる。
【００４９】
（ロ）光電変換領域を電荷伝送領域まで拡張してｐ型ウェルによる中性領域を縮めることができるので、この中性領域で生成されて垂直ＣＣＤ側に漏れるスミアを抑制することができる。
【００５０】
（ハ）垂直ＣＣＤを下方から取り囲むｐ型ウェルを有していないので、オーバーフロードレイン障壁の上昇効果が取り除かれ、これによって光電変換領域の信号電荷を効率よく半導体基板に排出することができ、電子シャッタ機能を向上できる。
【００５１】
（ニ）伝達ゲート領域と垂直電荷結合領域を一つのマスキング工程により形成することができるので、マスクの低減効果および工程の単純化によりコストダウンおよび生産性の向上が図れる。
【００５２】
また、本発明の固体撮像素子の製造方法によれば、次のような効果が得られる。
【００５３】
（ホ）伝達ゲート領域の幅とチャネルストップ領域の幅を調節するための窒化膜パターンを形成する工程を必要としないので、工程条件が簡単になる。
【００５４】
（ヘ）光電変換領域と垂直電荷結合領域との間に垂直的に距離を調節できるので、工程上の制御が容易になってパンチスルー電圧の均一性を確保することができる。
【図面の簡単な説明】
【図１】本発明による固体撮像素子の実施の形態１のピクセル断面構造図である。
【図２】本発明による固体撮像素子の実施の形態２のピクセル断面構造図である。
【図３】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図４】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図５】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図６】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図７】従来の固体撮像素子の一つのピクセル断面構造図である。
【図８】従来のパンチスルー方式の固体撮像素子のピクセル断面構造図である。
【符号の説明】
７０ 半導体基板
７４ 光電変換領域
７６ 埋込型伝達ゲ−ト領域
７８ 垂直電荷結合領域
８０ チャネルストップ領域
８２ 正孔蓄積領域
８４ ゲ−ト絶縁膜
８６ ゲ−ト電極層
８８ 絶縁膜
９０ 光遮断層
【発明の属する技術分野】
本発明は、固体撮像素子に関する。
【０００２】
【従来の技術】
従来より、固体撮像素子は、ビデオ技術の高解像度化につれてピクセルの大きさが小さくなり、これにより以下のような問題点が提起されている。
【０００３】
第１に、垂直ＣＣＤの形状が小さくなることにより、取り扱える電荷の容量が保ち難くなっている。
【０００４】
第２に、光ダイオードと垂直ＣＣＤとの距離が近接することによりスミアが増加してしまう。
【０００５】
第３に、光ダイオードの面積が小さくなることで信号が減少し、信号対雑音比を増加させるために暗電流を減らす必要がある。
【０００６】
固体撮像素子は、入射された光を光電変換するフォトダイオードアレイと、このフォトダイオードアレイで生成された信号電荷を伝送する垂直及び水平信号伝送端（ＢＣＣＤ：Buried channel Charge Coupled Device) と、出力された信号を増幅して電圧信号に変換する出力部とから構成される。
【０００７】
フォトダイオードにて光電変換された信号電荷は垂直ブランキング期間に垂直ＣＣＤに伝送され、また水平ブランキング期間に１段階ずつ水平ＣＣＤに伝送される。水平ＣＣＤに伝送された電荷は浮動拡散増幅器で増幅されて出力される。この場合、垂直ＣＣＤへの伝送はフィールドシフト電圧というゲートバイアス信号に応じて伝達ゲートを通して行なわれる。
【０００８】
伝達ゲートは、通常フォトダイオードと垂直ＣＣＤとの間に存在し、フィールドシフト電圧が印加されない状態でこれらの間に電位障壁を形成するためにｐ型不純物でドープされている。この場合、ｐ型不純物の濃度を正孔蓄積層が形成されないほどの低い不純物濃度としているので、伝達ゲート領域のシリコン界面には正孔蓄積層が形成されず、このためその界面で生成される電子がフォトダイオードと垂直ＣＣＤとに流入されて信号電荷と混ざって暗電流を誘発することになる。 図７は従来の固体撮像素子のピクセル断面構造を示す図である。この図に示す固体撮像素子は次のようにして製造される。
【０００９】
まず、低濃度のｎ型基板１０に低濃度のｐ型ウェル１２を形成し、更にこのｐ型ウェル１２に中濃度のｎ型ウェル１４を形成する。次に、ピクセルの電荷伝送領域に対応するｎ型ウェル１４に中濃度のｐ型ウェル１６を形成し、更にこの中濃度のｐ型ウェル１６に高濃度のｎ型の垂直電荷結合領域（垂直ＣＣＤ領域、ＶＣＣＤ領域）２２を形成する。次に、ｎ型基板１０の表面にゲート絶縁膜２４を形成し、更にその上にゲート電極層２６を形成する。次いで、このゲート電極層２６に自己整合するようにピクセルの受光領域に対応するｎ型ウェル１４にｎ型の光電変換領域、すなわちｎ型フォトダイオード領域１８を形成する。その後、高濃度のｐ型チャネルストップ領域１９および高濃度のｐ型の正孔蓄積領域２０を形成する。次に、ゲート電極層２６を絶縁膜２８で覆い、そして各ピクセルの受光領域を限定するための光遮断層３０を形成し、更にその上に保護膜３２を覆って完成する。
【００１０】
このような従来の固体撮像素子には、次のような問題点がある。
【００１１】
第１に、光電変換領域（ｎ型フォトダイオード領域）１８で生成された電荷が伝達ゲート領域に供されるｐ型ウェル１６の表面チャネルを通して垂直電荷結合領域２２に伝送されるが、光電変換領域１８がゲート電極層２６の縁部の下方まで達しているので、シリコンとゲート絶縁膜との界面が空乏化して界面状態が活性化し、多くの暗電流が発生する。
【００１２】
第２に、残像を消すために、光電変換領域１８がゲート電極層２６に自己整合するようにその形成時に熱を加える必要があるが、先に形成したｐ型ウェル１６および垂直電荷結合領域２２がこの熱の影響を受けるので、浅い接合を形成することができない。このため、単位面積当たりの静電容量が少なくなって最大取扱可能な電荷量が減り、チャンネルの下には広い空乏領域が生じてスミアが増加される。
【００１３】
かかる問題点を解決するために、図８のピクセル断面構造図で示すようなパンチスルー読み出し構造がIEEE trans.ED.Vol.4, No.7 ，July, 1994, 1128〜1135頁に開示されている。このパンチスルー読み出し構造の固体撮像素子は、次のようにして製造される。
【００１４】
まず、低濃度のｎ型基板４０に低濃度のｐ型ウェル４２を形成し、更にこのｐ型ウェル４２に低濃度のｎ型ウェル４４を形成し、次いで低濃度のｎ型ウェル４４に中濃度のｎ型ウェル４６を形成する。次に各ピクセルの受光領域のｎ型ウェル４６にｎ型の光電変換領域４８を形成してから別の伝達ゲート領域の幅Ｌ１およびチャネルストップ領域の幅Ｌ２を限定するマスキングパターンを基板の表面上に形成する。
【００１５】
この形成したマスキングパターンを通して基板の表面近傍に順次中濃度のｐ型ウェル５０および高濃度のｎ型の垂直電荷結合領域５４を形成する。次に、基板の表面にゲート絶縁膜５６を覆い、更にその上にゲート電極層５８を形成する。次いで、この形成したゲート電極層５８に自己整合するように高濃度のｐ型正孔蓄積領域５２を形成する。次に、ゲート電極層５８を絶縁膜６０で覆い、更に受光領域を限定するための光遮断層６２を形成する。
【００１６】
なお、光電変換領域１８がゲート電極層２６の縁部の下方まで達しないようにしたものとして、例えば特開平７−２２６０２号公報に開示されているものがある。
【００１７】
【発明が解決しようとする課題】
ところで、このような従来のパンチスルー読み出し方式の固体撮像素子は次のような問題点があった。
【００１８】
第１に、光電変換領域４８から垂直電荷結合領域５４への信号伝送を容易にするためにｐ型ウェル５０の垂直ＣＣＤ周辺部分を薄く形成する必要があり、このため正確な工程制御が要求されるので、工程条件が精巧でなければならない。
【００１９】
第２に、ｐ型ウェル５０の形成時のイオン注入後の熱拡散工程において、拡散の均一性の調節が困難であり、伝達ゲート領域の幅Ｌ１およびチャネルストップ領域の幅Ｌ２を限定する窒化膜パターンの形成時にミスアライメントによる特性変化が生ずる虞がある。
【００２０】
第３に、チャネルストップ領域の幅Ｌ２の調節が不正確な場合、フィールドシフト時（読み出し時）に水平方向に隣接する光電変換領域４８に蓄積された電荷が垂直電荷結合領域５４に流入される虞がある。
【００２１】
第４に、伝達ゲート領域ほどピクセル領域の開口率が減るので感度が低下する。
【００２２】
そこで本発明は、工程条件が容易で、かつ感度の高い固体撮像素子を提供することを目的とする。
【００２３】
【課題を解決するための手段】
請求項１記載の発明による固体撮像素子は、マトリックス状に配置された複数のピクセル領域を有し、各ピクセル領域は受光領域と電荷伝送領域とを含み、前記受光領域の垂直列間に形成された複数の垂直電荷伝送手段と、前記複数の垂直伝送手段から同時に伝達される電荷を水平方向に伝送する少なくとも一つの水平電荷伝送手段とを備える固体撮像素子において、前記各ピクセル領域は、前記受光領域の第１伝導型の半導体基板の表面近傍に形成された第２伝導型の正孔蓄積領域と、前記電荷伝送領域の前記半導体基板の表面近傍に前記正孔蓄積領域に接するように形成された第１伝導型の垂直電荷結合領域と、前記正孔蓄積領域及び前記垂直電荷結合領域の下方に形成された第１伝導型の光電変換領域と、前記垂直電荷結合領域及び前記正孔蓄積領域と前記光電変換領域との間に延設され、前記光電変換領域で生成された信号電荷を前記垂直電荷結合領域の下部にパンチスルーにより伝達する埋込型伝達ゲート領域と、を備える。
【００２５】
請求項２記載の発明による個体撮像素子は、前記半導体基板内の前記複数のピクセル領域の下方には、第２伝導型の埋込層が形成されるものである。
【００２６】
請求項３記載の発明による固体撮像素子は、前記各ピクセル領域の境界部位側で前記埋込型伝達ゲート領域と垂直方向に隣接する垂直電荷結合領域の境界部位は、互いに電荷伝送できるように接触し、水平方向に隣接する境界部位は第２伝導型の分離領域が形成され互いに隔離されているものである。
【００２７】
【発明の実施の形態】
以下、添付した図面に基づき本発明の望ましい実施の形態について説明する。
【００２８】
（Ｉ）実施の形態１
Ａ．固体撮像素子の構造
図１は本発明に係る固体撮像素子の実施の形態１のピクセル断面構造図である。
【００２９】
この実施の形態１の固体撮像素子は、第１伝導型のｎ−−型の半導体基板７０と、第２伝導型のｐ＋型の正孔蓄積領域８２と、第１伝導型のｎ＋型の垂直電荷結合領域７８と、第１伝導型のｎ型の光電変換領域７４と、埋込型伝達ゲート領域７６と、第２伝導型のｐ−−型の埋込層７２と、ｐ＋型のチャネルストップ領域８０と、ゲート絶縁膜８４と、ゲート電極層８６と、絶縁膜８８と、光遮断層９０とから構成される。
【００３０】
正孔蓄積領域８２は半導体基板７０の受光領域Ａの表面近傍に形成されており、垂直電荷結合領域７８は半導体基板７０の電荷伝送領域Ｂの表面近傍に形成されている。光電変換領域７４は正孔蓄積領域８２および垂直電荷結合領域７８の下方に形成されている。埋込型伝達ゲート領域７６は垂直電荷結合領域７８と光電変換領域７４との間に形成されており、光電変換領域７４で生成された信号電荷を垂直電荷結合領域７８の下部にパンチスルーにより伝達する。埋込層７２は半導体基板７０内のピクセル領域（光電変換領域７４、埋込型伝達ゲート領域７６、正孔蓄積領域８２および垂直電荷結合領域７８からなる領域）の下方に形成されている。
【００３１】
チャネルストップ領域８０は、隣接するピクセル領域と電気的に分離するための分離領域である。チャネルストップ領域８０は、各ピクセル領域の垂直領域に隣接する垂直電荷結合領域７８の境界部位には互いに電荷伝送できるように形成されず、その他の境界部位にのみ形成されて各ピクセル領域のチャネルが電気的に接触することを防ぐ。ゲート絶縁膜８４は半導体基板７０の表面に形成されており、ゲート電極層８６は垂直電荷結合領域７８のゲート絶縁膜８４上に形成されている。絶縁膜８８はゲート電極層８６上に形成されている。光遮断層９０はピクセルの受光領域Ａを限定するものであり、ゲート電極層８６およびゲート絶縁膜８４上に形成されている。
【００３２】
このようなピクセル構造の固体撮像素子は、前述した従来のピクセル構造の固体撮像素子に比べて、正孔蓄積領域８２と垂直電荷結合領域７８との間に水平的な伝達ゲートのチャネルが存在せず、垂直電荷結合領域７８と光電変換領域７４との間に垂直的に伝達ゲート領域７６が存在するという点で相異している。
【００３３】
したがって、本発明による固体撮像素子は従来の固体撮像素子に比べて次のような利点が得られる。
【００３４】
（イ）水平的構造によりピクセル領域の開口率を損なう伝達ゲートのチャネル領域を取り除いたことにより、ゲート電極層８６および光遮断層９０の大きさを小さくすることができ、これによってピクセル領域の開口率が高まり、信号感度が増大する。
【００３５】
（ロ）光電変換領域７４を電荷伝送領域Ｂまで拡張してｐ型ウェルによる中性領域を縮めることができるので、この中性領域で生成されて垂直ＣＣＤ側に漏れるスミアを抑制できる。
【００３６】
（ハ）垂直ＣＣＤを下方から取り囲むｐ型ウェルを取り除いたことにより、オーバーフロードレイン障壁の上昇効果が取り除かれ、これによって光電変換領域７４の信号電荷を効率よく半導体基板７０に排出することができ、電子シャッタ機能が向上する。
【００３７】
（ニ）伝達ゲート領域７６と垂直電荷結合領域７８を一つのマスキング工程により形成することができるので、マスクの低減効果および工程の単純化によりコストダウンおよび生産性の向上が図れる。
【００３８】
Ｂ．固体撮像素子の製造方法
次に、この実施の形態１の固体撮像素子の製造方法を図３乃至図６を参照しながら説明する。
【００３９】
まず、図３において、ｎ−−型の半導体基板７０の表面から所定深さに高エネルギーイオン注入方式によりｐ−−型の埋込層７２を形成する。次に、図４において、イオン注入マスクパターンを半導体基板７０の表面に形成する。そして、この形成したマスクパターンを通して半導体基板７０の表面と埋込層７２との間に各ピクセル領域のｎ型光電変換領域７４をイオン注入方式で形成する。次いで、半導体基板７０の表面上に各ピクセル領域の電荷伝送領域Ｂを限定するマスクパターンを形成し、そしてこのマスクパターンを用いて高エネルギーイオン注入方式で光電変換領域７４上にｐ型の埋込型伝達ゲート領域７６を形成し、その後、半導体基板７０の埋込型伝達ゲート領域７６上にｎ＋型の垂直電荷結合領域７８を形成する。次いで、チャネルストップ領域を限定するマスクパターンを形成し、このマスクパターンを用いてイオン注入方式で各ピクセル領域を互いに分離するためのｐ＋型のチャネルストップ領域８０を形成する。次に、図５において、半導体基板７０の表面にゲート絶縁膜８４を形成し、次いでこのゲート絶縁膜８４上にポリシリコンを塗布した後フォトエッチング工程によりポリシリコンを選択的にエッチングして垂直電荷結合領域７８の上部のゲート絶縁膜８４上にゲート絶縁層８６を形成する。次に、ゲート電極層８６をイオン注入マスクとして用いてゲート電極層８６に自己整合されるように半導体基板７０の表面近傍にｐ＋型の正孔蓄積領域８２を形成する。次いで、図６において、ゲート電極層８６を絶縁膜８８で覆い、その上に金属層を沈着させた後、この金属層をフォトエッチング工程により選択的にエッチングして各ピクセル領域の開口部を限定するための光遮断層９０を形成する。
【００４０】
本発明の固体撮像素子の製造方法では、図８の従来の技術に比べて次のような利点が得られる。
【００４１】
（イ）従来の技術では、伝達ゲート領域の幅Ｌ１とチャネルストップ領域の幅Ｌ２を調節するための窒化膜パターンを形成する工程が求められ、かかる窒化膜パターンにより隣接する光電変換領域と垂直電荷結合領域との距離確保のための正確な工程制御が要求されるので、工程条件が精巧でなければならないが、本発明では窒化膜パターンを除外できるので工程条件が簡単になる。
【００４２】
（ロ）従来の技術では、ｐ型ウェル５０とｎ＋型領域である垂直電荷結合領域５４の熱拡散工程による形成時にｐ型ウェル５０の光電変換領域４８と垂直電荷結合領域５４との間の対角線方向の幅が決定されるが、熱拡散工程の均一性が確保されない限りパンチスルーの電圧が相違になる問題点がある。これに対して、本発明では、ｐ型ウェルすなわち埋込型伝達ゲート７６の幅を光電変換領域７４と垂直電荷結合領域７８との間で垂直的に調節できるので、工程上の制御が容易になってパンチスルー電圧の均一性を確保することができる。
【００４３】
（II）実施の形態２
上記実施の形態１では、伝達ゲート領域７６を垂直電荷結合領域７８の下方にのみ限って形成したが、この実施の形態２では図２に示すように全ピクセル領域に全体的に形成するようにしたものである。
【００４４】
この実施の形態２の固体撮像素子の製造方法は、製造工程のうちの埋込型伝達ゲート領域を形成させる工程において、前述したように電荷伝送領域にのみ限って伝達ゲート領域を形成させることではなく、全ピクセル領域にかけて一体にｐ型の不純物を高エネルギーイオン注入方式で注入させて形成させる。
【００４５】
この実施の形態１においても実施の形態１と同様に従来の技術に比べてマスクの節減等の利点が得られる。
【００４６】
なお、上記実施の形態１、２では、ｐ−−型埋込層７２を高エネルギ−注入方式で形成するようにしたが、従来と同様にｐ−−型ウェル、ｎ−−型ウェルの二重ウェル形成方法により形成することもできる。
【００４７】
【発明の効果】
本発明の固体撮像素子によれば、次のような効果が得られる。
【００４８】
（イ）ピクセル領域の開口率を損なう伝達ゲートのチャネル領域を有していないので、ゲート電極層および光遮断層の大きさを小さくできることから、ピクセル領域の開口率を高めることができ、高感度化が図れる。
【００４９】
（ロ）光電変換領域を電荷伝送領域まで拡張してｐ型ウェルによる中性領域を縮めることができるので、この中性領域で生成されて垂直ＣＣＤ側に漏れるスミアを抑制することができる。
【００５０】
（ハ）垂直ＣＣＤを下方から取り囲むｐ型ウェルを有していないので、オーバーフロードレイン障壁の上昇効果が取り除かれ、これによって光電変換領域の信号電荷を効率よく半導体基板に排出することができ、電子シャッタ機能を向上できる。
【００５１】
（ニ）伝達ゲート領域と垂直電荷結合領域を一つのマスキング工程により形成することができるので、マスクの低減効果および工程の単純化によりコストダウンおよび生産性の向上が図れる。
【００５２】
また、本発明の固体撮像素子の製造方法によれば、次のような効果が得られる。
【００５３】
（ホ）伝達ゲート領域の幅とチャネルストップ領域の幅を調節するための窒化膜パターンを形成する工程を必要としないので、工程条件が簡単になる。
【００５４】
（ヘ）光電変換領域と垂直電荷結合領域との間に垂直的に距離を調節できるので、工程上の制御が容易になってパンチスルー電圧の均一性を確保することができる。
【図面の簡単な説明】
【図１】本発明による固体撮像素子の実施の形態１のピクセル断面構造図である。
【図２】本発明による固体撮像素子の実施の形態２のピクセル断面構造図である。
【図３】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図４】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図５】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図６】本発明による固体撮像素子の実施の形態１の製造工程の順序を示した断面図である。
【図７】従来の固体撮像素子の一つのピクセル断面構造図である。
【図８】従来のパンチスルー方式の固体撮像素子のピクセル断面構造図である。
【符号の説明】
７０ 半導体基板
７４ 光電変換領域
７６ 埋込型伝達ゲ−ト領域
７８ 垂直電荷結合領域
８０ チャネルストップ領域
８２ 正孔蓄積領域
８４ ゲ−ト絶縁膜
８６ ゲ−ト電極層
８８ 絶縁膜
９０ 光遮断層
Claims (3)
- マトリックス状に配置された複数のピクセル領域を有し、各ピクセル領域は受光領域と電荷伝送領域とを含み、前記受光領域の垂直列間に形成された複数の垂直電荷伝送手段と、前記複数の垂直伝送手段から同時に伝達される電荷を水平方向に伝送する少なくとも一つの水平電荷伝送手段とを備える固体撮像素子において、
前記各ピクセル領域は、前記受光領域の第１伝導型の半導体基板の表面近傍に形成された第２伝導型の正孔蓄積領域と、前記電荷伝送領域の前記半導体基板の表面近傍に前記正孔蓄積領域に接するように形成された第１伝導型の垂直電荷結合領域と、前記正孔蓄積領域及び前記垂直電荷結合領域の下方に形成された第１伝導型の光電変換領域と、前記垂直電荷結合領域及び前記正孔蓄積領域と前記光電変換領域との間に延設され、前記光電変換領域で生成された信号電荷を前記垂直電荷結合領域の下部にパンチスルーにより伝達する埋込型伝達ゲート領域と、を備えることを特徴とする固体撮像素子。 - 前記半導体基板内の前記複数のピクセル領域の下方には、第２伝導型の埋込層が形成されることを特徴とする請求項１に記載の固体撮像素子。
- 前記各ピクセル領域の境界部位側で前記埋込型伝達ゲート領域と垂直方向に隣接する垂直電荷結合領域の境界部位は、互いに電荷伝送できるように接触し、水平方向に隣接する境界部位は第２伝導型の分離領域が形成され互いに隔離されていることを特徴とする請求項１及び２のいずれかに記載の固体撮像素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P-29039 | 1996-07-18 | ||
| KR1019960029039A KR100192954B1 (ko) | 1996-07-18 | 1996-07-18 | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1070263A JPH1070263A (ja) | 1998-03-10 |
| JP3766734B2 true JP3766734B2 (ja) | 2006-04-19 |
Family
ID=19466681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03028897A Expired - Fee Related JP3766734B2 (ja) | 1996-07-18 | 1997-02-14 | 固体撮像素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5962882A (ja) |
| JP (1) | JP3766734B2 (ja) |
| KR (1) | KR100192954B1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815791B1 (en) * | 1997-02-10 | 2004-11-09 | Fillfactory | Buried, fully depletable, high fill factor photodiodes |
| US7199410B2 (en) * | 1999-12-14 | 2007-04-03 | Cypress Semiconductor Corporation (Belgium) Bvba | Pixel structure with improved charge transfer |
| US6188093B1 (en) | 1997-09-02 | 2001-02-13 | Nikon Corporation | Photoelectric conversion devices and photoelectric conversion apparatus employing the same |
| JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
| JP2921567B1 (ja) * | 1998-04-22 | 1999-07-19 | 松下電子工業株式会社 | 固体撮像装置およびその製造方法 |
| JP3141940B2 (ja) * | 1998-05-08 | 2001-03-07 | 日本電気株式会社 | カラーリニアイメージセンサ |
| US6346722B1 (en) * | 1998-06-26 | 2002-02-12 | Nec Corporation | Solid state imaging device and method for manufacturing the same |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| JP3886297B2 (ja) * | 1999-06-24 | 2007-02-28 | Ｎｅｃエレクトロニクス株式会社 | 光電変換装置およびその製造方法 |
| JP2001060680A (ja) * | 1999-08-23 | 2001-03-06 | Sony Corp | 固体撮像素子およびその製造方法 |
| JP2001291858A (ja) * | 2000-04-04 | 2001-10-19 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP3460225B2 (ja) * | 2000-04-06 | 2003-10-27 | 日本電気株式会社 | 電荷結合素子及びその製造法 |
| JP3702854B2 (ja) * | 2002-03-06 | 2005-10-05 | ソニー株式会社 | 固体撮像素子 |
| JP4625605B2 (ja) * | 2002-06-28 | 2011-02-02 | 富士フイルム株式会社 | 固体撮像装置 |
| JP2004247407A (ja) * | 2003-02-12 | 2004-09-02 | Sharp Corp | 固体撮像素子およびその製造方法、携帯型電子機器 |
| EP1608023B1 (en) * | 2003-03-06 | 2012-01-18 | Sony Corporation | Solid state image sensing device and production method therefor |
| JP3885769B2 (ja) | 2003-06-02 | 2007-02-28 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| US7148528B2 (en) * | 2003-07-02 | 2006-12-12 | Micron Technology, Inc. | Pinned photodiode structure and method of formation |
| JP4510414B2 (ja) * | 2003-09-12 | 2010-07-21 | キヤノン株式会社 | 光電変換装置 |
| JP4758061B2 (ja) * | 2003-10-16 | 2011-08-24 | パナソニック株式会社 | 固体撮像装置およびその製造方法 |
| JP4439888B2 (ja) * | 2003-11-27 | 2010-03-24 | イノテック株式会社 | Ｍｏｓ型固体撮像装置及びその駆動方法 |
| JP2006060936A (ja) * | 2004-08-20 | 2006-03-02 | Denso Corp | 車両挙動制御システム |
| US7750958B1 (en) | 2005-03-28 | 2010-07-06 | Cypress Semiconductor Corporation | Pixel structure |
| US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
| JP4313789B2 (ja) * | 2005-07-29 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置およびその製造方法 |
| US7423302B2 (en) * | 2005-11-21 | 2008-09-09 | Digital Imaging Systems Gmbh | Pinned photodiode (PPD) pixel with high shutter rejection ratio for snapshot operating CMOS sensor |
| JP2008103566A (ja) * | 2006-10-19 | 2008-05-01 | Toshiba Corp | 固体撮像装置 |
| US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
| US8772891B2 (en) * | 2008-12-10 | 2014-07-08 | Truesense Imaging, Inc. | Lateral overflow drain and channel stop regions in image sensors |
| JP5717329B2 (ja) | 2009-10-09 | 2015-05-13 | キヤノン株式会社 | 固体撮像装置及びその製造方法 |
| JP4785963B2 (ja) * | 2009-10-09 | 2011-10-05 | キヤノン株式会社 | 固体撮像装置 |
| US9153621B2 (en) | 2010-01-12 | 2015-10-06 | Himax Imaging, Inc. | Process of forming a back side illumination image sensor |
| US8237207B2 (en) * | 2010-01-12 | 2012-08-07 | Himax Imaging, Inc. | Back side illumination image sensor and a process thereof |
| KR102456530B1 (ko) | 2015-09-09 | 2022-10-20 | 삼성전자주식회사 | 이미지 센서 |
| KR20220063996A (ko) | 2020-11-11 | 2022-05-18 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097121B2 (ja) * | 1990-09-27 | 2000-10-10 | ソニー株式会社 | 電荷／電圧変換効率の測定方法 |
| JPH04286361A (ja) * | 1991-03-15 | 1992-10-12 | Sony Corp | 固体撮像装置 |
| KR970007711B1 (ko) * | 1993-05-18 | 1997-05-15 | 삼성전자 주식회사 | 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치 |
| DE4329838B4 (de) * | 1993-09-03 | 2005-09-22 | Hynix Semiconductor Inc., Ichon | Festkörper-Bildsensor |
| JPH07161958A (ja) * | 1993-12-09 | 1995-06-23 | Nec Corp | 固体撮像装置 |
| US5736756A (en) * | 1994-09-29 | 1998-04-07 | Sony Corporation | Solid-state image sensing device with lght shielding film |
| JP2848268B2 (ja) * | 1995-04-20 | 1999-01-20 | 日本電気株式会社 | 固体撮像装置およびその製造方法 |
| JPH09266296A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 固体撮像装置 |
-
1996
- 1996-07-18 KR KR1019960029039A patent/KR100192954B1/ko not_active IP Right Cessation
-
1997
- 1997-02-14 JP JP03028897A patent/JP3766734B2/ja not_active Expired - Fee Related
- 1997-04-21 US US08/847,996 patent/US5962882A/en not_active Expired - Lifetime
-
1999
- 1999-07-14 US US09/353,739 patent/US6136629A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6136629A (en) | 2000-10-24 |
| KR100192954B1 (ko) | 1999-06-15 |
| JPH1070263A (ja) | 1998-03-10 |
| US5962882A (en) | 1999-10-05 |
| KR980012585A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3766734B2 (ja) | 固体撮像素子 | |
| KR100537546B1 (ko) | 고체 촬상장치 및 이를 이용한 카메라시스템 | |
| KR0168902B1 (ko) | 고체 촬상장치 | |
| EP1034570B1 (en) | Dark current reducing guard ring | |
| US7737519B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP4282049B2 (ja) | 半導体装置、光電変換装置及びカメラ | |
| US6617174B2 (en) | Fieldless CMOS image sensor | |
| KR100545598B1 (ko) | 고체 촬상 장치 | |
| US4435897A (en) | Method for fabricating solid-state image sensor | |
| JP2866328B2 (ja) | 固体撮像素子 | |
| JP4359739B2 (ja) | 光電変換素子および固体撮像素子 | |
| JP2002353431A (ja) | 光電変換装置及びその製造方法 | |
| JP3284986B2 (ja) | 光電変換素子およびそれを用いた固体撮像装置 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JP3247163B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3047965B2 (ja) | 固体撮像装置 | |
| JP3085387B2 (ja) | 電荷移送型固体撮像素子 | |
| JP4863517B2 (ja) | 光電変換装置及びカメラ | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JPH0685233A (ja) | 固体撮像装置の製造方法 | |
| CN114078895A (zh) | 具有穿硅鳍片转移门的图像传感器 | |
| JPH05315584A (ja) | 電荷転送固体撮像素子 | |
| KR20010065628A (ko) | 고체 촬상 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050914 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |