JP2001060680A - 固体撮像素子およびその製造方法 - Google Patents
固体撮像素子およびその製造方法Info
- Publication number
- JP2001060680A JP2001060680A JP11235759A JP23575999A JP2001060680A JP 2001060680 A JP2001060680 A JP 2001060680A JP 11235759 A JP11235759 A JP 11235759A JP 23575999 A JP23575999 A JP 23575999A JP 2001060680 A JP2001060680 A JP 2001060680A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- epitaxial layer
- solid
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 239000012535 impurity Substances 0.000 claims abstract description 62
- 230000002093 peripheral effect Effects 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000003384 imaging method Methods 0.000 claims description 56
- 239000000758 substrate Substances 0.000 claims description 36
- 238000005468 ion implantation Methods 0.000 abstract description 24
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 62
- 108091006146 Channels Proteins 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Nanotechnology (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 安定した特性を有し、かつ歩留まりよく製造
を行うことができる固体撮像素子及びその製造方法を提
供する。 【解決手段】 第１導電型ｎの半導体基体１０の画素領
域に対応する領域部２３に第２導電型ｐの不純物領域４
を有し、半導体基体１０上に第１導電型ｎの高抵抗エピ
タキシャル層５が形成され、画素領域以外の周辺領域部
２４において半導体基体１０又は／及び高抵抗エピタキ
シャル層５に第１導電型ｎのイオン注入領域３１，３２
を有して成る固体撮像素子１を構成する。また、第１導
電型ｎの半導体基体１０の周辺領域部２４に第１導電型
ｎの不純物をイオン注入する工程と、高抵抗エピタキシ
ャル層５の周辺領域部２４に第１導電型ｎの不純物をイ
オン注入する工程との内、少なくとも一方の工程を有し
て固体撮像素子１の製造を行う。
を行うことができる固体撮像素子及びその製造方法を提
供する。 【解決手段】 第１導電型ｎの半導体基体１０の画素領
域に対応する領域部２３に第２導電型ｐの不純物領域４
を有し、半導体基体１０上に第１導電型ｎの高抵抗エピ
タキシャル層５が形成され、画素領域以外の周辺領域部
２４において半導体基体１０又は／及び高抵抗エピタキ
シャル層５に第１導電型ｎのイオン注入領域３１，３２
を有して成る固体撮像素子１を構成する。また、第１導
電型ｎの半導体基体１０の周辺領域部２４に第１導電型
ｎの不純物をイオン注入する工程と、高抵抗エピタキシ
ャル層５の周辺領域部２４に第１導電型ｎの不純物をイ
オン注入する工程との内、少なくとも一方の工程を有し
て固体撮像素子１の製造を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子及び
その製造方法に係わる。
その製造方法に係わる。
【０００２】
【従来の技術】固体撮像素子として、受光部（センサ
部）における余剰の電荷を基板側に排出するようにし
た、いわゆる縦型オーバーフロードレイン方式の固体撮
像素子が知られている。本出願人は、先に縦型オーバー
フロードレイン方式の固体撮像素子において、受光部の
空乏領域を厚さ２μｍ以上の高抵抗エピタキシャル層に
より形成し、近赤外線領域にも感度を有せしめた固体撮
像素子を提案した（特開平９−３３１０５８号参照）。
部）における余剰の電荷を基板側に排出するようにし
た、いわゆる縦型オーバーフロードレイン方式の固体撮
像素子が知られている。本出願人は、先に縦型オーバー
フロードレイン方式の固体撮像素子において、受光部の
空乏領域を厚さ２μｍ以上の高抵抗エピタキシャル層に
より形成し、近赤外線領域にも感度を有せしめた固体撮
像素子を提案した（特開平９−３３１０５８号参照）。
【０００３】図９は、この固体撮像素子を示す。この固
体撮像素子５１は、第１導電型、例えばｎ型のシリコン
からなる半導体基板５２上に、同導電型の低不純物濃
度、即ちｎ- のエピタキシャル層５３が形成されたｎ型
の半導体基体６０を有し、この半導体基体６０のエピタ
キシャル層５３内にオーバーフローバリア領域となる第
２導電型、例えばｐ型の第１の半導体ウエル領域５４が
形成され、この第１のｐ型半導体ウエル領域５４上にエ
ピタキシャル成長により、第１のｐ型半導体ウエル領域
５４より比抵抗の高い高抵抗半導体領域、いわゆる高抵
抗エピタキシャル層５５が形成される。この高抵抗エピ
タキシャル層５５は、その厚さを２μｍ以上、好ましく
は５μｍ以上とし、第１のｐ型半導体ウエル領域５４よ
り低濃度のｐ型領域又はｎ型領域、又はノンドープ（真
性半導体）領域で形成される。
体撮像素子５１は、第１導電型、例えばｎ型のシリコン
からなる半導体基板５２上に、同導電型の低不純物濃
度、即ちｎ- のエピタキシャル層５３が形成されたｎ型
の半導体基体６０を有し、この半導体基体６０のエピタ
キシャル層５３内にオーバーフローバリア領域となる第
２導電型、例えばｐ型の第１の半導体ウエル領域５４が
形成され、この第１のｐ型半導体ウエル領域５４上にエ
ピタキシャル成長により、第１のｐ型半導体ウエル領域
５４より比抵抗の高い高抵抗半導体領域、いわゆる高抵
抗エピタキシャル層５５が形成される。この高抵抗エピ
タキシャル層５５は、その厚さを２μｍ以上、好ましく
は５μｍ以上とし、第１のｐ型半導体ウエル領域５４よ
り低濃度のｐ型領域又はｎ型領域、又はノンドープ（真
性半導体）領域で形成される。
【０００４】この高抵抗エピタキシャル層５５の表面に
マトリックス配列の各受光部（センサ部）６１を構成す
るためのｎ+ 半導体領域５６及びこの上のｐ+ の正電荷
蓄積領域５７が形成される。また、高抵抗エピタキシャ
ル層５５の各受光部列の一側に対応する位置に、読み出
しゲート部６３を挟んで垂直転送レジスタ６２のｎ型の
転送チャネル領域５９が形成される。転送チャネル領域
５９下には第２のｐ型半導体ウエル領域５８が形成され
る。さらに各受光部６１を区画するｐ型のチャネルスト
ップ領域６４が形成される。
マトリックス配列の各受光部（センサ部）６１を構成す
るためのｎ+ 半導体領域５６及びこの上のｐ+ の正電荷
蓄積領域５７が形成される。また、高抵抗エピタキシャ
ル層５５の各受光部列の一側に対応する位置に、読み出
しゲート部６３を挟んで垂直転送レジスタ６２のｎ型の
転送チャネル領域５９が形成される。転送チャネル領域
５９下には第２のｐ型半導体ウエル領域５８が形成され
る。さらに各受光部６１を区画するｐ型のチャネルスト
ップ領域６４が形成される。
【０００５】転送チャネル領域５９、チャネルストップ
領域６４及び読み出しゲート部６３上に、ゲート絶縁膜
６５を介して、例えば多結晶シリコンからなる転送電極
６６が形成され、転送チャネル領域５９、ゲート絶縁膜
６５及び転送電極６６によりＣＣＤ構造の垂直転送レジ
スタ６２が構成される。さらに、転送電極６６上を被覆
する層間絶縁膜６８を介して受光部６１の開口を除く他
所全面に遮光膜６７が形成される。
領域６４及び読み出しゲート部６３上に、ゲート絶縁膜
６５を介して、例えば多結晶シリコンからなる転送電極
６６が形成され、転送チャネル領域５９、ゲート絶縁膜
６５及び転送電極６６によりＣＣＤ構造の垂直転送レジ
スタ６２が構成される。さらに、転送電極６６上を被覆
する層間絶縁膜６８を介して受光部６１の開口を除く他
所全面に遮光膜６７が形成される。
【０００６】このようにして、受光部６１と、オーバー
フローバリア領域となる第１のｐ型半導体ウエル領域５
４と、オーバーフロードレインとなる基板５２が垂直方
向に形成されてなる縦型オーバーフロードレイン方式の
ＣＣＤ固体撮像素子５１が構成される。
フローバリア領域となる第１のｐ型半導体ウエル領域５
４と、オーバーフロードレインとなる基板５２が垂直方
向に形成されてなる縦型オーバーフロードレイン方式の
ＣＣＤ固体撮像素子５１が構成される。
【０００７】このＣＣＤ固体撮像素子５１においては、
赤外線が充分に吸収される深さにオーバーフローバリア
領域５４が形成され、オーバーフローバリア領域５４に
達する高抵抗エピタキシャル層５５が空乏化されること
で、近赤外線領域にも感度を有することができる。
赤外線が充分に吸収される深さにオーバーフローバリア
領域５４が形成され、オーバーフローバリア領域５４に
達する高抵抗エピタキシャル層５５が空乏化されること
で、近赤外線領域にも感度を有することができる。
【０００８】
【発明が解決しようとする課題】このＣＣＤ固体撮像素
子５１において、例えばＣＣＤ固体撮像素子５１の所望
の特性を得るために高抵抗エピタキシャル層５５をｎ型
領域にして形成することがある。しかしながら、このよ
うに高抵抗エピタキシャル層５５をｎ型領域に形成した
場合には、高抵抗エピタキシャル層５５を形成する前に
オーバーフローバリア領域５４にイオン注入したｐ型の
不純物が、高抵抗エピタキシャル層５５を形成する際
に、ｎ型の高抵抗エピタキシャル層５５中に拡散して取
り込まれてしまうことがある。
子５１において、例えばＣＣＤ固体撮像素子５１の所望
の特性を得るために高抵抗エピタキシャル層５５をｎ型
領域にして形成することがある。しかしながら、このよ
うに高抵抗エピタキシャル層５５をｎ型領域に形成した
場合には、高抵抗エピタキシャル層５５を形成する前に
オーバーフローバリア領域５４にイオン注入したｐ型の
不純物が、高抵抗エピタキシャル層５５を形成する際
に、ｎ型の高抵抗エピタキシャル層５５中に拡散して取
り込まれてしまうことがある。
【０００９】具体的には、図１０に矢印７０で示すよう
に、ｐ型不純物が高抵抗エピタキシャル層５５とその下
のｎ- のエピタキシャル層５３との界面に沿って拡散
し、その結果オーバーフローバリア領域５４を形成して
いない画素領域以外の周辺領域部に拡散してしまう。
に、ｐ型不純物が高抵抗エピタキシャル層５５とその下
のｎ- のエピタキシャル層５３との界面に沿って拡散
し、その結果オーバーフローバリア領域５４を形成して
いない画素領域以外の周辺領域部に拡散してしまう。
【００１０】このように周辺領域部の高抵抗エピタキシ
ャル層５５にＰ型不純物が拡散してしまうと、周辺領域
部に形成される保護トランジスタの耐圧が低下したり、
ｐｎ接合ができて接合部でリーク電流を生じてしまう、
といった問題を生じることになる。その結果、ＣＣＤ固
体撮像素子５１の特性が劣化し、製造における歩留まり
の低下を来してしまう。
ャル層５５にＰ型不純物が拡散してしまうと、周辺領域
部に形成される保護トランジスタの耐圧が低下したり、
ｐｎ接合ができて接合部でリーク電流を生じてしまう、
といった問題を生じることになる。その結果、ＣＣＤ固
体撮像素子５１の特性が劣化し、製造における歩留まり
の低下を来してしまう。
【００１１】上述した問題の解決のために、本発明にお
いては、安定した特性を有し、かつ歩留まりよく製造を
行うことができる固体撮像素子及びその製造方法を提供
するものである。
いては、安定した特性を有し、かつ歩留まりよく製造を
行うことができる固体撮像素子及びその製造方法を提供
するものである。
【００１２】
【課題を解決するための手段】本発明の固体撮像素子
は、第１導電型の半導体基体の画素領域に対応する領域
部に第２導電型の不純物領域を有し、不純物領域を含む
半導体基体上に第１導電型の高抵抗エピタキシャル層が
形成され、画素領域以外の周辺領域部において半導体基
体又は／及び高抵抗エピタキシャル層に第１導電型のイ
オン注入領域を有して成るものである。
は、第１導電型の半導体基体の画素領域に対応する領域
部に第２導電型の不純物領域を有し、不純物領域を含む
半導体基体上に第１導電型の高抵抗エピタキシャル層が
形成され、画素領域以外の周辺領域部において半導体基
体又は／及び高抵抗エピタキシャル層に第１導電型のイ
オン注入領域を有して成るものである。
【００１３】本発明の固体撮像素子の製造方法は、第１
導電型の半導体基体の画素領域に対応する領域部に第２
導電型の不純物を導入して不純物領域を形成し、第２導
電型の不純物領域を含む半導体基体上に、第１導電型の
高抵抗エピタキシャル層を成長する固体撮像素子の製造
方法であって、第１導電型の半導体基体の前記画素領域
に対応する領域部以外の周辺領域部に第１導電型の不純
物をイオン注入する工程と、高抵抗エピタキシャル層の
周辺領域部に第１導電型の不純物をイオン注入する工程
との内、少なくとも一方の工程を有するものである。
導電型の半導体基体の画素領域に対応する領域部に第２
導電型の不純物を導入して不純物領域を形成し、第２導
電型の不純物領域を含む半導体基体上に、第１導電型の
高抵抗エピタキシャル層を成長する固体撮像素子の製造
方法であって、第１導電型の半導体基体の前記画素領域
に対応する領域部以外の周辺領域部に第１導電型の不純
物をイオン注入する工程と、高抵抗エピタキシャル層の
周辺領域部に第１導電型の不純物をイオン注入する工程
との内、少なくとも一方の工程を有するものである。
【００１４】上述の本発明の固体撮像素子の構成によれ
ば、周辺領域部に第１導電型のイオン注入領域を有する
ことにより、第２導電型の不純物領域から拡散した第２
導電型不純物が周辺領域部に形成される回路素子に及ぼ
す影響を抑制することができる。
ば、周辺領域部に第１導電型のイオン注入領域を有する
ことにより、第２導電型の不純物領域から拡散した第２
導電型不純物が周辺領域部に形成される回路素子に及ぼ
す影響を抑制することができる。
【００１５】上述の本発明製法によれば、第１導電型の
半導体基体の周辺領域部に第１導電型の不純物を導入す
る工程と、高抵抗エピタキシャル層の周辺領域部に第１
導電型の不純物をイオン注入する工程との内、少なくと
も一方の工程を有することにより、製造工程中で第２導
電型の不純物領域から第２導電型不純物が拡散していて
も、注入した第１導電型の不純物によって、第２導電型
不純物が後に周辺領域部に形成される回路素子に及ぼす
影響を抑制または相殺することができる。
半導体基体の周辺領域部に第１導電型の不純物を導入す
る工程と、高抵抗エピタキシャル層の周辺領域部に第１
導電型の不純物をイオン注入する工程との内、少なくと
も一方の工程を有することにより、製造工程中で第２導
電型の不純物領域から第２導電型不純物が拡散していて
も、注入した第１導電型の不純物によって、第２導電型
不純物が後に周辺領域部に形成される回路素子に及ぼす
影響を抑制または相殺することができる。
【００１６】
【発明の実施の形態】本発明は、第１導電型の半導体基
体の画素領域に対応する領域部に第２導電型の不純物領
域を有し、不純物領域を含む半導体基体上に第１導電型
の高抵抗エピタキシャル層が形成され、画素領域以外の
周辺領域部において半導体基体又は／及び高抵抗エピタ
キシャル層に第１導電型のイオン注入領域を有して成る
固体撮像素子である。
体の画素領域に対応する領域部に第２導電型の不純物領
域を有し、不純物領域を含む半導体基体上に第１導電型
の高抵抗エピタキシャル層が形成され、画素領域以外の
周辺領域部において半導体基体又は／及び高抵抗エピタ
キシャル層に第１導電型のイオン注入領域を有して成る
固体撮像素子である。
【００１７】本発明は、第１導電型の半導体基体の画素
領域に対応する領域部に第２導電型の不純物を導入して
不純物領域を形成し、第２導電型の不純物領域を含む半
導体基体上に、第１導電型の高抵抗エピタキシャル層を
成長する固体撮像素子の製造方法であって、第１導電型
の半導体基体の前記画素領域に対応する領域部以外の周
辺領域部に第１導電型の不純物をイオン注入する工程
と、高抵抗エピタキシャル層の周辺領域部に第１導電型
の不純物をイオン注入する工程との内、少なくとも一方
の工程を有する固体撮像素子の製造方法である。
領域に対応する領域部に第２導電型の不純物を導入して
不純物領域を形成し、第２導電型の不純物領域を含む半
導体基体上に、第１導電型の高抵抗エピタキシャル層を
成長する固体撮像素子の製造方法であって、第１導電型
の半導体基体の前記画素領域に対応する領域部以外の周
辺領域部に第１導電型の不純物をイオン注入する工程
と、高抵抗エピタキシャル層の周辺領域部に第１導電型
の不純物をイオン注入する工程との内、少なくとも一方
の工程を有する固体撮像素子の製造方法である。
【００１８】図１は本発明の一実施の形態としてＣＣＤ
固体撮像素子の概略構成図（断面図）を示す。このＣＣ
Ｄ固体撮像素子１は、マトリクス状に配列された光電変
換を行う複数のフォトセンサからなる受光部（センサ
部）１１と、この受光部１１の各列に対応したＣＣＤ構
造の複数の垂直転送レジスタ１２とを有して成る撮像領
域２３が形成され、撮像領域２３の一端には撮像領域２
３からの信号電荷を出力部に転送するＣＣＤ構造の水平
転送レジスタ２１が配され、水平転送レジスタ２１の最
終段には出力部２２が接続されている。
固体撮像素子の概略構成図（断面図）を示す。このＣＣ
Ｄ固体撮像素子１は、マトリクス状に配列された光電変
換を行う複数のフォトセンサからなる受光部（センサ
部）１１と、この受光部１１の各列に対応したＣＣＤ構
造の複数の垂直転送レジスタ１２とを有して成る撮像領
域２３が形成され、撮像領域２３の一端には撮像領域２
３からの信号電荷を出力部に転送するＣＣＤ構造の水平
転送レジスタ２１が配され、水平転送レジスタ２１の最
終段には出力部２２が接続されている。
【００１９】そして、撮像領域２３、水平転送レジスタ
２１及び出力部２２の外側には、画素領域に対応する領
域以外の領域として図中斜線で示す周辺領域部２４があ
り、この周辺領域部２４には図示しない駆動回路等の各
種回路や保護トランジスタ等が形成される。
２１及び出力部２２の外側には、画素領域に対応する領
域以外の領域として図中斜線で示す周辺領域部２４があ
り、この周辺領域部２４には図示しない駆動回路等の各
種回路や保護トランジスタ等が形成される。
【００２０】図１のＡ−Ａ断面図を図２に示す。第１導
電型例えばｎ型のシリコン基板２上に、抵抗率が例えば
４０〜５０Ωｃｍの第１導電型例えばｎ型のエピタキシ
ャル層３が形成され、このｎ型のエピタキシャル層３内
の撮像領域２３に対応する領域に第２導電型の半導体領
域即ち第１のｐ型半導体ウエル領域４がイオン注入によ
って形成され、ｎ型のエピタキシャル層３の上に抵抗率
が例えば１００〜５００Ωｃｍの高抵抗エピタキシャル
層５が形成されている。
電型例えばｎ型のシリコン基板２上に、抵抗率が例えば
４０〜５０Ωｃｍの第１導電型例えばｎ型のエピタキシ
ャル層３が形成され、このｎ型のエピタキシャル層３内
の撮像領域２３に対応する領域に第２導電型の半導体領
域即ち第１のｐ型半導体ウエル領域４がイオン注入によ
って形成され、ｎ型のエピタキシャル層３の上に抵抗率
が例えば１００〜５００Ωｃｍの高抵抗エピタキシャル
層５が形成されている。
【００２１】高抵抗エピタキシャル層５の表面には、受
光部（センサ部）１１を構成するためのｎ+ の不純物拡
散領域６及びこれの上のｐ+ の正電荷蓄積領域７が形成
される。また、受光部１１から離れた位置の高抵抗エピ
タキシャル層５に第２のｐ型半導体ウェル領域８及びｎ
型の転送チャネル領域９が形成され、さらにｐ型のチャ
ネルストップ領域１４が形成される。
光部（センサ部）１１を構成するためのｎ+ の不純物拡
散領域６及びこれの上のｐ+ の正電荷蓄積領域７が形成
される。また、受光部１１から離れた位置の高抵抗エピ
タキシャル層５に第２のｐ型半導体ウェル領域８及びｎ
型の転送チャネル領域９が形成され、さらにｐ型のチャ
ネルストップ領域１４が形成される。
【００２２】ここで、第１のｐ型の半導体ウエル領域４
は、いわゆるオーバーフローバリア領域となる。受光部
１１は画素となるもので、複数の受光部１１がマトリッ
クス状に配列されている。受光部１１と後述する垂直転
送レジスタ１２の間には、読み出しゲート部１３が形成
される。また、転送チャネル領域９、チャネルストップ
領域１４及び読み出しゲート部１３上にゲート絶縁膜１
５を介して、例えば多結晶シリコンからなる転送電極１
６が形成され、転送チャネル領域９、ゲート絶縁膜１５
及び転送電極１６によりＣＣＤ構造の垂直転送レジスタ
１２が構成される。
は、いわゆるオーバーフローバリア領域となる。受光部
１１は画素となるもので、複数の受光部１１がマトリッ
クス状に配列されている。受光部１１と後述する垂直転
送レジスタ１２の間には、読み出しゲート部１３が形成
される。また、転送チャネル領域９、チャネルストップ
領域１４及び読み出しゲート部１３上にゲート絶縁膜１
５を介して、例えば多結晶シリコンからなる転送電極１
６が形成され、転送チャネル領域９、ゲート絶縁膜１５
及び転送電極１６によりＣＣＤ構造の垂直転送レジスタ
１２が構成される。
【００２３】さらに、転送電極１６上を被覆する層間絶
縁膜１８を介して受光部１１の開口を除く他所全面に遮
光膜１７が形成される。
縁膜１８を介して受光部１１の開口を除く他所全面に遮
光膜１７が形成される。
【００２４】上述のように受光部１１と、オーバーフロ
ーバリアとなる第１のｐ型の半導体ウエル領域４と、オ
ーバーフロードレインとなる基板２が垂直方向に形成さ
れてなる、いわゆる縦型オーバーフロードレイン方式の
ＣＣＤ型の固体撮像素子１が構成される。
ーバリアとなる第１のｐ型の半導体ウエル領域４と、オ
ーバーフロードレインとなる基板２が垂直方向に形成さ
れてなる、いわゆる縦型オーバーフロードレイン方式の
ＣＣＤ型の固体撮像素子１が構成される。
【００２５】尚、第１のｐ型半導体ウエル領域４は、図
２に示す撮像領域２３の他、水平転送レジスタ２１及び
出力部２２の下にも形成される。
２に示す撮像領域２３の他、水平転送レジスタ２１及び
出力部２２の下にも形成される。
【００２６】さらに、本実施の形態においては、特に図
１に斜線で示す周辺領域部２４において、ｎ- のエピタ
キシャル層３内に、ｎ型イオン注入領域３１が形成され
てＣＣＤ固体撮像素子１が構成される。
１に斜線で示す周辺領域部２４において、ｎ- のエピタ
キシャル層３内に、ｎ型イオン注入領域３１が形成され
てＣＣＤ固体撮像素子１が構成される。
【００２７】このように周辺領域部２４のｎ- のエピタ
キシャル層３内に、第１導電型のｎ型イオン注入領域３
１が形成されていることにより、第１のｐ型半導体ウエ
ル領域からのｐ型不純物の拡散によりｐ型領域が生じる
ことによるｐｎ接合の発生を抑制して、前述の特性の劣
化を防止することができる。従って、本実施の形態によ
れば、ＣＣＤ固体撮像素子１の特性劣化を防止すること
ができる。
キシャル層３内に、第１導電型のｎ型イオン注入領域３
１が形成されていることにより、第１のｐ型半導体ウエ
ル領域からのｐ型不純物の拡散によりｐ型領域が生じる
ことによるｐｎ接合の発生を抑制して、前述の特性の劣
化を防止することができる。従って、本実施の形態によ
れば、ＣＣＤ固体撮像素子１の特性劣化を防止すること
ができる。
【００２８】さらに、上述の本実施の形態によれば、第
１のｐ型半導体ウエル領域４の濃度に応じて、周辺領域
部２４のｎ型イオン注入領域３１のｎ型の不純物量を変
更することが可能であり、これにより周辺領域部２４を
安定してｎ型にすることができる。そして、周辺領域部
２４におけるｎ型の不純物濃度を自由に設定することが
可能になるため、周辺領域部２４に形成される保護トラ
ンジスタ例えば高抵抗エピタキシャル層５をコレクタと
してこれにベース及びエミッタを形成してなる保護トラ
ンジスタの耐圧の設定を容易に最適化することができ
る。
１のｐ型半導体ウエル領域４の濃度に応じて、周辺領域
部２４のｎ型イオン注入領域３１のｎ型の不純物量を変
更することが可能であり、これにより周辺領域部２４を
安定してｎ型にすることができる。そして、周辺領域部
２４におけるｎ型の不純物濃度を自由に設定することが
可能になるため、周辺領域部２４に形成される保護トラ
ンジスタ例えば高抵抗エピタキシャル層５をコレクタと
してこれにベース及びエミッタを形成してなる保護トラ
ンジスタの耐圧の設定を容易に最適化することができ
る。
【００２９】このＣＣＤ固体撮像素子１は、例えば次の
ように製造することができる。図３Ａに示すように、第
１導電型例えばｎ型の半導体基板２を用意する。次に、
図３Ｂに示すように、この第１導電型の半導体基板２上
に、エピタキシャル成長により第１導電型即ちｎ- のエ
ピタキシャル層３を形成する。
ように製造することができる。図３Ａに示すように、第
１導電型例えばｎ型の半導体基板２を用意する。次に、
図３Ｂに示すように、この第１導電型の半導体基板２上
に、エピタキシャル成長により第１導電型即ちｎ- のエ
ピタキシャル層３を形成する。
【００３０】次に、図３Ｃに示すように、ｎ- のエピタ
キシャル層３の一部に、低エネルギーの不純物のイオン
注入により、第２導電型すなわちｐ型の第１の半導体ウ
エル領域４を形成する。この第１のｐ型の半導体ウエル
層４は、図１の撮像領域２３の全域、並びに水平転送レ
ジスタ２１及び出力部２２が形成される領域に形成す
る。
キシャル層３の一部に、低エネルギーの不純物のイオン
注入により、第２導電型すなわちｐ型の第１の半導体ウ
エル領域４を形成する。この第１のｐ型の半導体ウエル
層４は、図１の撮像領域２３の全域、並びに水平転送レ
ジスタ２１及び出力部２２が形成される領域に形成す
る。
【００３１】次に、図４Ｄに示すように、周辺領域部２
４のｎ- のエピタキシャル層３内にｎ型不純物のイオン
注入を行って、ｎ型イオン注入領域３１を形成する。
４のｎ- のエピタキシャル層３内にｎ型不純物のイオン
注入を行って、ｎ型イオン注入領域３１を形成する。
【００３２】次に、図４Ｅに示すように、第１のｐ型半
導体ウエル領域４とｎ型イオン注入領域３１とが形成さ
れたｎ- のエピタキシャル層３上に、表面を覆ってｎ型
の高抵抗エピタキシャル層５をエピタキシャル成長によ
り形成する。
導体ウエル領域４とｎ型イオン注入領域３１とが形成さ
れたｎ- のエピタキシャル層３上に、表面を覆ってｎ型
の高抵抗エピタキシャル層５をエピタキシャル成長によ
り形成する。
【００３３】その後は、図示しないが高抵抗エピタキシ
ャル層５にイオン注入を行って、第２のｐ型半導体ウェ
ル領域８、ｎ型の転送チャネル領域９及びｐ型のチャネ
ルストップ領域１４をそれぞれ形成する。次に、表面を
覆って全面的にゲート絶縁膜１５を形成し、これの上に
選択的にポリシリコン層による転送電極１６を形成す
る。そして、この転送電極１６をマスクとしてイオン注
入を行って受光部１１を構成するｎ+ の不純物拡散領域
６及びｐ+ の正電荷蓄積領域７を形成する。
ャル層５にイオン注入を行って、第２のｐ型半導体ウェ
ル領域８、ｎ型の転送チャネル領域９及びｐ型のチャネ
ルストップ領域１４をそれぞれ形成する。次に、表面を
覆って全面的にゲート絶縁膜１５を形成し、これの上に
選択的にポリシリコン層による転送電極１６を形成す
る。そして、この転送電極１６をマスクとしてイオン注
入を行って受光部１１を構成するｎ+ の不純物拡散領域
６及びｐ+ の正電荷蓄積領域７を形成する。
【００３４】さらに、転送電極１６を層間絶縁膜１８で
覆い、これの上に例えばＡｌ等遮光金属からなる遮光膜
１７を形成する。遮光膜１７には、受光部１１に対応す
る部分に開口を形成する。一方、周辺領域部２４には比
較的厚い絶縁膜１９を形成する。
覆い、これの上に例えばＡｌ等遮光金属からなる遮光膜
１７を形成する。遮光膜１７には、受光部１１に対応す
る部分に開口を形成する。一方、周辺領域部２４には比
較的厚い絶縁膜１９を形成する。
【００３５】このようにして、図１及び図２に示すＣＣ
Ｄ固体撮像素子１を形成することができる。そして、上
述のようにＣＣＤ固体撮像素子１の製造を行うことによ
り、周辺領域部２４において、ｎ型イオン注入領域３１
を形成してｎ型の不純物領域の厚さやｎ型の不純物濃度
の変動を抑えることができるので、後に周辺領域部２４
に形成される回路素子の特性のばらつきを抑えて、歩留
まりよくＣＣＤ固体撮像素子１を製造することができ
る。
Ｄ固体撮像素子１を形成することができる。そして、上
述のようにＣＣＤ固体撮像素子１の製造を行うことによ
り、周辺領域部２４において、ｎ型イオン注入領域３１
を形成してｎ型の不純物領域の厚さやｎ型の不純物濃度
の変動を抑えることができるので、後に周辺領域部２４
に形成される回路素子の特性のばらつきを抑えて、歩留
まりよくＣＣＤ固体撮像素子１を製造することができ
る。
【００３６】次に、図１及び図２に示す本実施の形態の
ＣＣＤ固体撮像素子１の他の製法を説明する。尚、図３
Ａ〜図３Ｃまでの工程は、先の製法と同じである。
ＣＣＤ固体撮像素子１の他の製法を説明する。尚、図３
Ａ〜図３Ｃまでの工程は、先の製法と同じである。
【００３７】図３に示した工程の後に、図５Ｄに示すよ
うに、エピタキシャル層３と第１のｐ型半導体ウエル領
域４上に、これらを覆ってｎ型の高抵抗エピタキシャル
層５をエピタキシャル成長により形成する。
うに、エピタキシャル層３と第１のｐ型半導体ウエル領
域４上に、これらを覆ってｎ型の高抵抗エピタキシャル
層５をエピタキシャル成長により形成する。
【００３８】次に、図５Ｅに示すように、比較的大きい
エネルギーで周辺領域部２４のｎ-のエピタキシャル層
３内にｎ型不純物のイオン注入を行って、ｎ型イオン注
入領域３１を形成する。
エネルギーで周辺領域部２４のｎ-のエピタキシャル層
３内にｎ型不純物のイオン注入を行って、ｎ型イオン注
入領域３１を形成する。
【００３９】その後は、図示しないが先の製法と同様に
して、図１及び図２に示すＣＣＤ固体撮像素子１を形成
することができる。
して、図１及び図２に示すＣＣＤ固体撮像素子１を形成
することができる。
【００４０】尚、図５Ｅに示したｎ型イオン注入領域３
１を形成するイオン注入工程は、垂直転送レジスタ１２
を構成する第２のｐ型半導体ウェル領域８及びｎ型の転
送チャネル領域９を形成するイオン注入工程より後であ
ってもよい。ただし、ｎ型イオン注入領域３１を形成す
るイオン注入工程は、少なくともその後の絶縁膜１９の
形成工程よりも先に行う方が好ましい。絶縁膜１９を形
成した後で行うと、イオン注入のエネルギーを大きくす
る必要がある。
１を形成するイオン注入工程は、垂直転送レジスタ１２
を構成する第２のｐ型半導体ウェル領域８及びｎ型の転
送チャネル領域９を形成するイオン注入工程より後であ
ってもよい。ただし、ｎ型イオン注入領域３１を形成す
るイオン注入工程は、少なくともその後の絶縁膜１９の
形成工程よりも先に行う方が好ましい。絶縁膜１９を形
成した後で行うと、イオン注入のエネルギーを大きくす
る必要がある。
【００４１】尚、図５に示したように、高抵抗エピタキ
シャル層５を形成した後でｎ型不純物をイオン注入する
場合には、ｎ型不純物がエピタキシャル層５の形成時の
高温の影響を受けないので、安定したｎ型領域を形成す
ることができる。
シャル層５を形成した後でｎ型不純物をイオン注入する
場合には、ｎ型不純物がエピタキシャル層５の形成時の
高温の影響を受けないので、安定したｎ型領域を形成す
ることができる。
【００４２】続いて、本発明による固体撮像素子の他の
実施の形態について説明する。本実施の形態は、高抵抗
エピタキシャル層にイオン注入領域を形成する場合であ
る。図６に本発明の他の実施の形態としてＣＣＤ固体撮
像素子の概略構成図（要部の断面図）を示す。この図６
は図２の断面図と同じ部分の断面図を示している。本実
施の形態のＣＣＤ固体撮像素子４０は、周辺領域部２４
のｎ型の高抵抗エピタキシャル層５の表面付近に、ｎ型
イオン注入領域３２が形成されて構成される。周辺領域
部２４以外の構成は、図１及び図２に示した先の実施の
形態と同様である。
実施の形態について説明する。本実施の形態は、高抵抗
エピタキシャル層にイオン注入領域を形成する場合であ
る。図６に本発明の他の実施の形態としてＣＣＤ固体撮
像素子の概略構成図（要部の断面図）を示す。この図６
は図２の断面図と同じ部分の断面図を示している。本実
施の形態のＣＣＤ固体撮像素子４０は、周辺領域部２４
のｎ型の高抵抗エピタキシャル層５の表面付近に、ｎ型
イオン注入領域３２が形成されて構成される。周辺領域
部２４以外の構成は、図１及び図２に示した先の実施の
形態と同様である。
【００４３】本実施の形態によれば、周辺領域部２４に
おいて、保護トランジスタ等や周辺回路が形成される高
抵抗エピタキシャル層５の表面にｎ型イオン注入領域３
２が形成されていることにより、ｐ型不純物が拡散して
も、その影響をｎ型イオン注入領域３２で抑制或いは相
殺することができる。従って、ｐ型不純物の拡散により
これらの回路素子に影響が及ぶことを防止することがで
き、これらの回路素子が形成される部分を安定してｎ型
領域とすることができる。
おいて、保護トランジスタ等や周辺回路が形成される高
抵抗エピタキシャル層５の表面にｎ型イオン注入領域３
２が形成されていることにより、ｐ型不純物が拡散して
も、その影響をｎ型イオン注入領域３２で抑制或いは相
殺することができる。従って、ｐ型不純物の拡散により
これらの回路素子に影響が及ぶことを防止することがで
き、これらの回路素子が形成される部分を安定してｎ型
領域とすることができる。
【００４４】本実施の形態のＣＣＤ固体撮像素子４０
は、次のようにして製造することができる。尚、図３Ａ
〜図３Ｃまでの工程は、先の実施の形態の製法と同じで
ある。図３に示した工程を経た後に、図７Ａに示すよう
に、エピタキシャル層３と第１のｐ型半導体ウエル領域
４上に、これらを覆ってｎ型の高抵抗エピタキシャル層
５をエピタキシャル成長により形成する。
は、次のようにして製造することができる。尚、図３Ａ
〜図３Ｃまでの工程は、先の実施の形態の製法と同じで
ある。図３に示した工程を経た後に、図７Ａに示すよう
に、エピタキシャル層３と第１のｐ型半導体ウエル領域
４上に、これらを覆ってｎ型の高抵抗エピタキシャル層
５をエピタキシャル成長により形成する。
【００４５】次に、図７Ｂに示すように、周辺領域部２
４のｎ型の高抵抗エピタキシャル層５内にｎ型不純物の
イオン注入を行って、ｎ型イオン注入領域３２を形成す
る。
４のｎ型の高抵抗エピタキシャル層５内にｎ型不純物の
イオン注入を行って、ｎ型イオン注入領域３２を形成す
る。
【００４６】その後は、図示しないが先の実施の形態の
製法と同様にして、図６に示すＣＣＤ固体撮像素子４０
を形成することができる。
製法と同様にして、図６に示すＣＣＤ固体撮像素子４０
を形成することができる。
【００４７】この場合も、高抵抗エピタキシャル層５を
形成した後でｎ型不純物をイオン注入しているので、ｎ
型不純物がエピタキシャル層５の形成時の高温の影響を
受けないため、安定したｎ型領域を形成することができ
る。
形成した後でｎ型不純物をイオン注入しているので、ｎ
型不純物がエピタキシャル層５の形成時の高温の影響を
受けないため、安定したｎ型領域を形成することができ
る。
【００４８】尚、上述の各実施の形態において、ｎ型不
純物のイオン注入の条件は、上述のいずれの製法におい
ても、例えばエネルギーが５０〜２０００ｋｅＶ程度、
ドーズ量が１×１０12〜１×１０14ｃｍ-2程度である。
図４Ｄ及び図７Ｂではエネルギーは少なく、図５Ｅでは
エネルギーは比較的大きくなる。
純物のイオン注入の条件は、上述のいずれの製法におい
ても、例えばエネルギーが５０〜２０００ｋｅＶ程度、
ドーズ量が１×１０12〜１×１０14ｃｍ-2程度である。
図４Ｄ及び図７Ｂではエネルギーは少なく、図５Ｅでは
エネルギーは比較的大きくなる。
【００４９】上述の実施の形態では、ｎ- のエピタキシ
ャル層３または高抵抗エピタキシャル層５の一方にｎ型
イオン注入領域３１又は３２を形成した例であったが、
これらの両方にｎ型イオン注入領域をそれぞれ形成して
もよい。この場合の実施の形態を図８に示す。このＣＣ
Ｄ固体撮像素子４１では、周辺領域部２４において、ｎ
- のエピタキシャル層３にｎ型イオン注入領域３１が形
成されていると共に高抵抗エピタキシャル層５にもｎ型
イオン注入領域３２が形成されている。その他の構成は
前述の実施の形態と同様である。
ャル層３または高抵抗エピタキシャル層５の一方にｎ型
イオン注入領域３１又は３２を形成した例であったが、
これらの両方にｎ型イオン注入領域をそれぞれ形成して
もよい。この場合の実施の形態を図８に示す。このＣＣ
Ｄ固体撮像素子４１では、周辺領域部２４において、ｎ
- のエピタキシャル層３にｎ型イオン注入領域３１が形
成されていると共に高抵抗エピタキシャル層５にもｎ型
イオン注入領域３２が形成されている。その他の構成は
前述の実施の形態と同様である。
【００５０】この場合は、２カ所にｎ型イオン注入領域
を形成していることにより、工程数が増加するが、ｐ型
不純物の拡散に起因する特性の劣化をより効果的に防止
することができる。
を形成していることにより、工程数が増加するが、ｐ型
不純物の拡散に起因する特性の劣化をより効果的に防止
することができる。
【００５１】尚、本発明において、ｎ型のイオン注入領
域３１又は３２の深さや厚さは、図２・図６・図８に示
したチャネルストップ領域１４やｐ型半導体ウエル領域
４と同程度の深さや厚さに限定されるものではなく、必
要な特性に応じて任意の深さや厚さに設定することがで
きる。
域３１又は３２の深さや厚さは、図２・図６・図８に示
したチャネルストップ領域１４やｐ型半導体ウエル領域
４と同程度の深さや厚さに限定されるものではなく、必
要な特性に応じて任意の深さや厚さに設定することがで
きる。
【００５２】また、ｎ型のイオン注入領域３１又は３２
は、必ずしも周辺領域部２４の全域に形成する必要はな
い。少なくとも撮像領域２３等のｐ型半導体ウエル領域
４との境界付近に形成されていれば、特性の劣化を防止
する効果を得ることができる。
は、必ずしも周辺領域部２４の全域に形成する必要はな
い。少なくとも撮像領域２３等のｐ型半導体ウエル領域
４との境界付近に形成されていれば、特性の劣化を防止
する効果を得ることができる。
【００５３】上述の各実施の形態では、ｎ型の半導体基
板２上にｎ- のエピタキシャル層３を形成して半導体基
体１０を構成し、この半導体基体１０に対してｐ型半導
体ウエル領域を形成しているが、半導体基体を基板のみ
で構成してｎ型の半導体基板に直接ｐ型半導体ウエル領
域を形成し、その上に高抵抗エピタキシャル層を形成す
る構成も採ることができる。
板２上にｎ- のエピタキシャル層３を形成して半導体基
体１０を構成し、この半導体基体１０に対してｐ型半導
体ウエル領域を形成しているが、半導体基体を基板のみ
で構成してｎ型の半導体基板に直接ｐ型半導体ウエル領
域を形成し、その上に高抵抗エピタキシャル層を形成す
る構成も採ることができる。
【００５４】上述の各実施の形態では、本発明をＣＣＤ
固体撮像素子に適用して説明したが、その他の構成の固
体撮像素子、例えばＭＯＳ型の固体撮像素子において
も、本発明を適用することができる。
固体撮像素子に適用して説明したが、その他の構成の固
体撮像素子、例えばＭＯＳ型の固体撮像素子において
も、本発明を適用することができる。
【００５５】ＭＯＳ型の固体撮像素子に適用した場合に
は、受光部や画素毎に形成されたＭＯＳトランジスタ等
により構成された撮像領域の下に第１導電型の基体と反
対導電型例えばｐ型の半導体ウエル領域を形成し、駆動
回路等が形成される周辺領域部に第１導電型のイオン注
入領域を形成するようにすればよい。
は、受光部や画素毎に形成されたＭＯＳトランジスタ等
により構成された撮像領域の下に第１導電型の基体と反
対導電型例えばｐ型の半導体ウエル領域を形成し、駆動
回路等が形成される周辺領域部に第１導電型のイオン注
入領域を形成するようにすればよい。
【００５６】本発明は、上述の実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
【００５７】
【発明の効果】上述の本発明によれば、第１導電型のイ
オン注入領域を形成することにより、基体内に形成され
た第２導電型の領域からの第２導電型不純物の拡散によ
る周辺領域部に形成される回路素子への影響を抑制・相
殺することができる。従って、固体撮像素子の特性の劣
化を防止することができる。
オン注入領域を形成することにより、基体内に形成され
た第２導電型の領域からの第２導電型不純物の拡散によ
る周辺領域部に形成される回路素子への影響を抑制・相
殺することができる。従って、固体撮像素子の特性の劣
化を防止することができる。
【００５８】そして、基体内の第２導電型の領域の濃度
に応じて周辺領域部への第１導電型の不純物導入量を変
更することが可能であり、周辺領域部を安定して第１導
電型にすることができる。また、周辺領域部の第１導電
型の不純物濃度を自由に設定することが可能になり、例
えば周辺領域部に形成される保護トランジスタの耐圧の
設定を容易に最適化することができる。
に応じて周辺領域部への第１導電型の不純物導入量を変
更することが可能であり、周辺領域部を安定して第１導
電型にすることができる。また、周辺領域部の第１導電
型の不純物濃度を自由に設定することが可能になり、例
えば周辺領域部に形成される保護トランジスタの耐圧の
設定を容易に最適化することができる。
【００５９】本発明製法によれば、不純物領域の厚さや
不純物濃度の変動を抑えて、素子特性のばらつきを抑え
て歩留まりよく固体撮像素子を製造することができる。
不純物濃度の変動を抑えて、素子特性のばらつきを抑え
て歩留まりよく固体撮像素子を製造することができる。
【００６０】また、高抵抗エピタキシャル層を形成した
後に、第１導電型の不純物をイオン注入する工程を行う
場合には、第１導電型の不純物がエピタキシャル層の形
成時の高温の影響を受けないので、より安定した第１導
電型の領域を形成することができる。
後に、第１導電型の不純物をイオン注入する工程を行う
場合には、第１導電型の不純物がエピタキシャル層の形
成時の高温の影響を受けないので、より安定した第１導
電型の領域を形成することができる。
【図１】本発明の一実施の形態のＣＣＤ固体撮像素子の
概略構成図（平面図）である。
概略構成図（平面図）である。
【図２】図１のＡ−Ａにおける断面図である。
【図３】Ａ〜Ｃ 図１及び図２のＣＣＤ固体撮像素子の
製造工程を示す工程図である。
製造工程を示す工程図である。
【図４】Ｄ、Ｅ 図１及び図２のＣＣＤ固体撮像素子の
製造工程を示す工程図である。
製造工程を示す工程図である。
【図５】Ｄ、Ｅ 図１及び図２のＣＣＤ固体撮像素子の
他の製造工程を示す工程図である。
他の製造工程を示す工程図である。
【図６】本発明の他の実施の形態のＣＣＤ固体撮像素子
の概略構成図（要部の断面図）である。
の概略構成図（要部の断面図）である。
【図７】Ａ、Ｂ 図６のＣＣＤ固体撮像素子の製造工程
を示す工程図である。
を示す工程図である。
【図８】本発明のさらに他の実施の形態のＣＣＤ固体撮
像素子の概略構成図（要部の断面図）である。
像素子の概略構成図（要部の断面図）である。
【図９】従来のオーバーフローバリア領域を形成したＣ
ＣＤ固体撮像素子の画素部の断面図である。
ＣＤ固体撮像素子の画素部の断面図である。
【図１０】従来構成における周辺領域部へのｐ型不純物
の拡散を説明する図である。
の拡散を説明する図である。
１，４０，４１ ＣＣＤ固体撮像素子、２ 半導体基
板、３ ｎ- エピタキシャル層、４ 第１のｐ型半導体
ウエル領域、５ 高抵抗エピタキシャル層、６ 不純物
拡散領域、７ 正電荷蓄積領域、８ 第２のｐ型半導体
ウエル領域、９ 転送チャネル領域、１０ 半導体基
体、１１ 受光部（センサ部）、１２ 垂直転送レジス
タ、１３ 読み出しゲート部、１４ チャネルストップ
領域、１５ ゲート絶縁膜、１６ 転送電極、１７ 遮
光膜、１８ 層間絶縁膜、１９ 絶縁膜、２１ 水平転
送レジスタ、２２ 出力部、２３ 撮像領域、２４ 周
辺領域部、３１，３２ ｎ型イオン注入領域
板、３ ｎ- エピタキシャル層、４ 第１のｐ型半導体
ウエル領域、５ 高抵抗エピタキシャル層、６ 不純物
拡散領域、７ 正電荷蓄積領域、８ 第２のｐ型半導体
ウエル領域、９ 転送チャネル領域、１０ 半導体基
体、１１ 受光部（センサ部）、１２ 垂直転送レジス
タ、１３ 読み出しゲート部、１４ チャネルストップ
領域、１５ ゲート絶縁膜、１６ 転送電極、１７ 遮
光膜、１８ 層間絶縁膜、１９ 絶縁膜、２１ 水平転
送レジスタ、２２ 出力部、２３ 撮像領域、２４ 周
辺領域部、３１，３２ ｎ型イオン注入領域
Claims (2)
- 【請求項１】 第１導電型の半導体基体の画素領域に対
応する領域部に第２導電型の不純物領域を有し、 前記不純物領域を含む前記半導体基体上に第１導電型の
高抵抗エピタキシャル層が形成され、 前記画素領域以外の周辺領域部において、前記半導体基
体又は／及び前記高抵抗エピタキシャル層に第１導電型
のイオン注入領域を有して成ることを特徴とする固体撮
像素子。 - 【請求項２】 第１導電型の半導体基体の画素領域に対
応する領域部に第２導電型の不純物を導入して不純物領
域を形成し、 前記第２導電型の不純物領域を含む前記半導体基体上
に、第１導電型の高抵抗エピタキシャル層を成長する固
体撮像素子の製造方法であって、 前記第１導電型の半導体基体の前記画素領域に対応する
領域部以外の周辺領域部に第１導電型の不純物をイオン
注入する工程と、 前記高抵抗エピタキシャル層の前記周辺領域部に第１導
電型の不純物をイオン注入する工程との内、少なくとも
一方の工程を有することを特徴とする固体撮像素子の製
造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235759A JP2001060680A (ja) | 1999-08-23 | 1999-08-23 | 固体撮像素子およびその製造方法 |
| US09/640,548 US6403994B1 (en) | 1999-08-23 | 2000-08-17 | Solid-state imaging device and method of fabricating the same |
| KR1020000048562A KR100741559B1 (ko) | 1999-08-23 | 2000-08-22 | 고체 촬상 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235759A JP2001060680A (ja) | 1999-08-23 | 1999-08-23 | 固体撮像素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060680A true JP2001060680A (ja) | 2001-03-06 |
Family
ID=16990825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11235759A Pending JP2001060680A (ja) | 1999-08-23 | 1999-08-23 | 固体撮像素子およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6403994B1 (ja) |
| JP (1) | JP2001060680A (ja) |
| KR (1) | KR100741559B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289534A (ja) * | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291858A (ja) * | 2000-04-04 | 2001-10-19 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP3530159B2 (ja) * | 2001-08-22 | 2004-05-24 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP2004165462A (ja) * | 2002-11-14 | 2004-06-10 | Sony Corp | 固体撮像素子及びその製造方法 |
| JP3737089B2 (ja) * | 2003-05-27 | 2006-01-18 | 松下電器産業株式会社 | 固体撮像装置製造方法および固体撮像装置 |
| JP3885769B2 (ja) * | 2003-06-02 | 2007-02-28 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| KR100630679B1 (ko) * | 2003-12-17 | 2006-10-02 | 삼성전자주식회사 | 포토 다이오드 및 이의 제조 방법 |
| US20070045668A1 (en) * | 2005-08-26 | 2007-03-01 | Micron Technology, Inc. | Vertical anti-blooming control and cross-talk reduction for imagers |
| JP2008103566A (ja) * | 2006-10-19 | 2008-05-01 | Toshiba Corp | 固体撮像装置 |
| WO2012169211A1 (ja) | 2011-06-09 | 2012-12-13 | パナソニック株式会社 | 光学素子とその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09331058A (ja) | 1996-06-13 | 1997-12-22 | Sony Corp | 固体撮像素子 |
| KR100192954B1 (ko) * | 1996-07-18 | 1999-06-15 | 김광호 | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 |
-
1999
- 1999-08-23 JP JP11235759A patent/JP2001060680A/ja active Pending
-
2000
- 2000-08-17 US US09/640,548 patent/US6403994B1/en not_active Expired - Fee Related
- 2000-08-22 KR KR1020000048562A patent/KR100741559B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289534A (ja) * | 2001-03-26 | 2002-10-04 | Sony Corp | 半導体装置の製造方法および固体撮像装置の選別方法 |
| JP4639502B2 (ja) * | 2001-03-26 | 2011-02-23 | ソニー株式会社 | 半導体装置の製造方法および固体撮像装置の選別方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6403994B1 (en) | 2002-06-11 |
| KR20010021375A (ko) | 2001-03-15 |
| KR100741559B1 (ko) | 2007-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4604296B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3899236B2 (ja) | イメージセンサの製造方法 | |
| US7465598B2 (en) | Solid-state imaging device and method for fabricating same | |
| JPH1070263A (ja) | 固体撮像素子 | |
| JPH09331058A (ja) | 固体撮像素子 | |
| US20230005981A1 (en) | Solid-state image sensor and electronic device | |
| JPH08125157A (ja) | 固体撮像素子およびその製造方法 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| JP2001060680A (ja) | 固体撮像素子およびその製造方法 | |
| JPH07107928B2 (ja) | 固体撮像装置 | |
| US20230197762A1 (en) | Complementary metal-oxide-semiconductor image sensor and method of making | |
| CN100527429C (zh) | Cmos图像传感器及其制造方法 | |
| JP2021044542A (ja) | 撮像装置 | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| US20230361138A1 (en) | Imaging device | |
| JP4310845B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2000357788A (ja) | 固体撮像素子及びその製造方法 | |
| JP2000299456A (ja) | 固体撮像装置 | |
| JP4797302B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH10116975A (ja) | 固体撮像装置及び固体撮像装置のオーバーフローバリア形成方法 | |
| JP2004342784A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JP2003060191A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0774336A (ja) | 固体撮像素子 | |
| JPH0459828B2 (ja) | ||
| JPS6262067B2 (ja) |