JP3460225B2 - 電荷結合素子及びその製造法 - Google Patents
電荷結合素子及びその製造法Info
- Publication number
- JP3460225B2 JP3460225B2 JP2000104442A JP2000104442A JP3460225B2 JP 3460225 B2 JP3460225 B2 JP 3460225B2 JP 2000104442 A JP2000104442 A JP 2000104442A JP 2000104442 A JP2000104442 A JP 2000104442A JP 3460225 B2 JP3460225 B2 JP 3460225B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- charge
- layer
- coupled device
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 239000012535 impurity Substances 0.000 claims description 111
- 239000004065 semiconductor Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 57
- 238000003860 storage Methods 0.000 claims description 53
- 238000002955 isolation Methods 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 16
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 230000000873 masking effect Effects 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 41
- 210000004027 cell Anatomy 0.000 description 18
- 238000009826 distribution Methods 0.000 description 17
- 238000010924 continuous production Methods 0.000 description 16
- 206010034972 Photosensitivity reaction Diseases 0.000 description 6
- 230000036211 photosensitivity Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000002572 peristaltic effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/1485—Frame transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子等に
用いられる電荷結合素子（Charge Coupled Device）に
関する。
用いられる電荷結合素子（Charge Coupled Device）に
関する。
【０００２】
【従来の技術】イメージセンサーに用いられるFrame-Tr
ansfer型ＣＣＤ（ＦＴＣＣＤ）のセル（Cell）あるいは
画素（Pixel）の断面は、図４に示すような構造を有す
る。図４は従来のＦＴＣＣＤの単一セルを示す断面図
と、断面図のＡ−Ａ’で切った平面図である。Ｎ型半導
体基板１の上にＰ型不純物高温度拡散層１３があり、Ｐ
型不純物高温度拡散層１３の表面にＰ型の素子分離領域
２に両側を挟まれたＮ型の電荷蓄積層３があり、その上
部に絶縁膜４を介して導電体膜５からなる電極が設置さ
れている。
ansfer型ＣＣＤ（ＦＴＣＣＤ）のセル（Cell）あるいは
画素（Pixel）の断面は、図４に示すような構造を有す
る。図４は従来のＦＴＣＣＤの単一セルを示す断面図
と、断面図のＡ−Ａ’で切った平面図である。Ｎ型半導
体基板１の上にＰ型不純物高温度拡散層１３があり、Ｐ
型不純物高温度拡散層１３の表面にＰ型の素子分離領域
２に両側を挟まれたＮ型の電荷蓄積層３があり、その上
部に絶縁膜４を介して導電体膜５からなる電極が設置さ
れている。
【０００３】上述した従来のＦＴＣＣＤは、光電変換で
得られた信号電荷を電荷蓄積層に貯めて、絶縁膜越しの
電極に所定の駆動電圧を印加することで、この信号電荷
を転送する。また、基板に一定電圧を印加することで、
余剰の信号電荷は基板に捨てて、隣接するセルに流れ込
んでノイズとなること防いでいる。さらに、この状態か
ら基板にパルス電圧を印加することで、電子を基板に排
出し蓄積電荷量を制御して、基板シャッターと呼ばれる
露光制御（＝電子シャッター）を行えるようになってい
る。
得られた信号電荷を電荷蓄積層に貯めて、絶縁膜越しの
電極に所定の駆動電圧を印加することで、この信号電荷
を転送する。また、基板に一定電圧を印加することで、
余剰の信号電荷は基板に捨てて、隣接するセルに流れ込
んでノイズとなること防いでいる。さらに、この状態か
ら基板にパルス電圧を印加することで、電子を基板に排
出し蓄積電荷量を制御して、基板シャッターと呼ばれる
露光制御（＝電子シャッター）を行えるようになってい
る。
【０００４】一般的に、これらの固体撮像素子では、信
号の高ダイナミックレンジ化のために、セル（Cell）あ
るいは画素（Pixel）当たりの蓄積電荷量増大が求めら
れる一方、画素の高光感度が求められている。そこで、
電荷蓄積量増大のためには、Profiled Peristaltic Ｃ
ＣＤ（ＰＰＣＣＤ）と呼ばれる、電荷蓄積層が表面側で
は濃度の高い領域となり、基板側では濃度の低い領域と
なる技術が開発された。この技術は、「J. T. Bosiers
他Design Options for 1/4”-FT-CCD pixels,1995 IEEE
Workshop on Charge-Coupled Devices and Advanced I
mage Sensors予稿集April, 1995」等に示されている。
ＰＰＣＣＤでは、例えば図５に示すように、Ｎ型電荷蓄
積層３の上部にＮ+型不純物層１４が存在している。
号の高ダイナミックレンジ化のために、セル（Cell）あ
るいは画素（Pixel）当たりの蓄積電荷量増大が求めら
れる一方、画素の高光感度が求められている。そこで、
電荷蓄積量増大のためには、Profiled Peristaltic Ｃ
ＣＤ（ＰＰＣＣＤ）と呼ばれる、電荷蓄積層が表面側で
は濃度の高い領域となり、基板側では濃度の低い領域と
なる技術が開発された。この技術は、「J. T. Bosiers
他Design Options for 1/4”-FT-CCD pixels,1995 IEEE
Workshop on Charge-Coupled Devices and Advanced I
mage Sensors予稿集April, 1995」等に示されている。
ＰＰＣＣＤでは、例えば図５に示すように、Ｎ型電荷蓄
積層３の上部にＮ+型不純物層１４が存在している。
【０００５】
【発明が解決しようとする課題】電荷結合素子におい
て、電荷蓄積量増大のためにはＰＰＣＣＤ構造が使える
が、この構造は、電荷蓄積層の表面側の濃度を上げるた
めに浅くイオン注入を行なう必要がある。しかし、イオ
ン注入による不純物分布はガウス分布のようになるの
で、重金属汚染防止のために覆っている絶縁膜の膜厚み
の変動によって、注入のピーク位置が変動すれば、注入
量も変動して特性が均一化しない問題がある。
て、電荷蓄積量増大のためにはＰＰＣＣＤ構造が使える
が、この構造は、電荷蓄積層の表面側の濃度を上げるた
めに浅くイオン注入を行なう必要がある。しかし、イオ
ン注入による不純物分布はガウス分布のようになるの
で、重金属汚染防止のために覆っている絶縁膜の膜厚み
の変動によって、注入のピーク位置が変動すれば、注入
量も変動して特性が均一化しない問題がある。
【０００６】一方、ＣＣＤの高感度化にも問題がある。
ＦＴＣＣＤでの有効光電変換領域は信号電荷が電子なら
ば、図４４の従来型ＦＴＣＣＤの例や、図４５のＰＰＣ
ＣＤの例に示すように、ほぼＰ型半導体領域に生じるポ
テンシャルの尾根によって限られてしまう。ポテンシャ
ルの尾根よりも深いところで光電変換で発生した信号電
荷は基板に流れ去り活用されない。
ＦＴＣＣＤでの有効光電変換領域は信号電荷が電子なら
ば、図４４の従来型ＦＴＣＣＤの例や、図４５のＰＰＣ
ＣＤの例に示すように、ほぼＰ型半導体領域に生じるポ
テンシャルの尾根によって限られてしまう。ポテンシャ
ルの尾根よりも深いところで光電変換で発生した信号電
荷は基板に流れ去り活用されない。
【０００７】そこで、有効光電変換領域を広げようと単
純にＰ型半導体領域を深くすれば、今度は電荷蓄積部の
電位が深くなるためにＣＣＤの空乏化電位が高くなり、
電源電圧を増大しなければならない。
純にＰ型半導体領域を深くすれば、今度は電荷蓄積部の
電位が深くなるためにＣＣＤの空乏化電位が高くなり、
電源電圧を増大しなければならない。
【０００８】ＣＣＤの空乏化電位を抑え、ポテンシャル
の尾根が深くなるのに有効な不純物分布は、図４６のよ
うに表面のＮ型層と基板内部のＰ型層の区間をイントリ
ンシックに近いＰ--層で構成するなら原理的には可能で
あるが、現実の製造プロセスでは、均一にイントリンシ
ックに近い領域を作ることは不可能であり、歩留まり問
題がネックとなって大量生産できない。
の尾根が深くなるのに有効な不純物分布は、図４６のよ
うに表面のＮ型層と基板内部のＰ型層の区間をイントリ
ンシックに近いＰ--層で構成するなら原理的には可能で
あるが、現実の製造プロセスでは、均一にイントリンシ
ックに近い領域を作ることは不可能であり、歩留まり問
題がネックとなって大量生産できない。
【０００９】本発明は、前述した事情に鑑みてなされた
もので、蓄積電荷容量の増加と高光感度化を同時に満た
すことができる電荷結合素子を提供することを目的とし
ている。
もので、蓄積電荷容量の増加と高光感度化を同時に満た
すことができる電荷結合素子を提供することを目的とし
ている。
【００１０】
【課題を解決するための手段】ＰＰＣＣＤの電荷蓄積層
の表面の濃度を高く、内部の濃度を低くする方法とし
て、最初に全体の濃度を高くしておいて、反対導電型の
不純物をイオン注入で内部に打ち込むことが考えられ
る。こうすれば、内部の濃度は下げられ、所要の不純物
分布が得られる。また、不純物ピークを深くできるの
で、ピークの位置のずれによる総ドーズの変動は、不純
物ピークが浅い場合に比べるとほとんど無くなる。
の表面の濃度を高く、内部の濃度を低くする方法とし
て、最初に全体の濃度を高くしておいて、反対導電型の
不純物をイオン注入で内部に打ち込むことが考えられ
る。こうすれば、内部の濃度は下げられ、所要の不純物
分布が得られる。また、不純物ピークを深くできるの
で、ピークの位置のずれによる総ドーズの変動は、不純
物ピークが浅い場合に比べるとほとんど無くなる。
【００１１】次に、有効光電変換領域については、ポテ
ンシャル勾配の緩やかな空乏層をＣＣＤ内部に作ること
ができれば、ＣＣＤの空乏化電位の増大を抑え、ポテン
シャルの尾根を深くすることができる。それを単一不純
物領域で構成しようとすれば、イントリンシックに近い
不純物分布にしないといけないが、そうでなく、基板濃
度以上の不純物濃度の複数のＰ型・Ｎ型領域を重ねれ
ば、可能である。ポテンシャルの深い電荷蓄積領域か
ら、Ｐ型層のポテンシャルの浅い尾根の部分まで、深さ
に対して、ポテンシャルが単調に浅くなるようにすれ
ば、その変化つまり、深さに対するポテンシャルの二次
微分が正（つまりＰ型領域に対応）であっても、負（つ
まりＮ型領域に対応）であっても構わないからである。
ンシャル勾配の緩やかな空乏層をＣＣＤ内部に作ること
ができれば、ＣＣＤの空乏化電位の増大を抑え、ポテン
シャルの尾根を深くすることができる。それを単一不純
物領域で構成しようとすれば、イントリンシックに近い
不純物分布にしないといけないが、そうでなく、基板濃
度以上の不純物濃度の複数のＰ型・Ｎ型領域を重ねれ
ば、可能である。ポテンシャルの深い電荷蓄積領域か
ら、Ｐ型層のポテンシャルの浅い尾根の部分まで、深さ
に対して、ポテンシャルが単調に浅くなるようにすれ
ば、その変化つまり、深さに対するポテンシャルの二次
微分が正（つまりＰ型領域に対応）であっても、負（つ
まりＮ型領域に対応）であっても構わないからである。
【００１２】そこで、電荷蓄積部のＮ型領域の奥（基板
側）にＰ型半導体領域が生じるようにＰ型不純物のイオ
ン注入を行なえばよい。つまり、従来、図４６のように
表面からＮ型、Ｐ--型、Ｐ型、Ｎ型であった分布を、図
４７のように表面からＮ型、Ｐ型、Ｎ型（基板濃度）、
Ｐ型、Ｎ型である分布とすればよいのである。
側）にＰ型半導体領域が生じるようにＰ型不純物のイオ
ン注入を行なえばよい。つまり、従来、図４６のように
表面からＮ型、Ｐ--型、Ｐ型、Ｎ型であった分布を、図
４７のように表面からＮ型、Ｐ型、Ｎ型（基板濃度）、
Ｐ型、Ｎ型である分布とすればよいのである。
【００１３】ここで、電荷蓄積層がＮ型のＰＰＣＣＤを
考えると、Ｎ型不純物を高濃度で注入し、その不純物ピ
ークよりもピークが深くなるようにＰ型不純物を注入す
る場合、図４８のようにＰＰＣＣＤを構成して蓄積電荷
量を増大でき、有効光電変換領域を増やすことが同時に
可能となる。
考えると、Ｎ型不純物を高濃度で注入し、その不純物ピ
ークよりもピークが深くなるようにＰ型不純物を注入す
る場合、図４８のようにＰＰＣＣＤを構成して蓄積電荷
量を増大でき、有効光電変換領域を増やすことが同時に
可能となる。
【００１４】さらに、このＰ型不純物のイオン注入の
際、マスクパターンの開口領域を、電荷蓄積層であるＮ
型不純物のマスクパターンの開口領域よりも狭くすれ
ば、電荷蓄積層の周辺ではＮ型不純物濃度が高く、中心
付近では不純物濃度が低くなって狭チャネル特性が抑制
できるため、蓄積電荷量を増やすことができる。
際、マスクパターンの開口領域を、電荷蓄積層であるＮ
型不純物のマスクパターンの開口領域よりも狭くすれ
ば、電荷蓄積層の周辺ではＮ型不純物濃度が高く、中心
付近では不純物濃度が低くなって狭チャネル特性が抑制
できるため、蓄積電荷量を増やすことができる。
【００１５】本発明は、上述した知見に基づいてなされ
たもので、下記（１）〜（６）に示す電荷結合素子及び
下記（７）〜（１０）に示す電荷結合素子の製造法を提
供する。
たもので、下記（１）〜（６）に示す電荷結合素子及び
下記（７）〜（１０）に示す電荷結合素子の製造法を提
供する。
【００１６】（１）第一導電型からなる半導体基板上に
第二導電型半導体層を持ち、該第二導電型半導体層上に
第一導電型半導体層を持ち、該第一導電型半導体層上
に、両側を第二導電型からなる素子分離領域に挟まれた
第一導電型からなる、電荷転送路となる光電変換機能を
兼備する電荷蓄積層を備え、該電荷蓄積層及び該素子分
離領域上に絶縁膜を介して導電体からなる電極を備えた
電荷結合素子において、前記第二導電型半導体層上の第
一導電型半導体層と第一導電型からなる電荷蓄積層との
間に、第二導電型からなる不純物領域が存在することを
特徴とする電荷結合素子。
第二導電型半導体層を持ち、該第二導電型半導体層上に
第一導電型半導体層を持ち、該第一導電型半導体層上
に、両側を第二導電型からなる素子分離領域に挟まれた
第一導電型からなる、電荷転送路となる光電変換機能を
兼備する電荷蓄積層を備え、該電荷蓄積層及び該素子分
離領域上に絶縁膜を介して導電体からなる電極を備えた
電荷結合素子において、前記第二導電型半導体層上の第
一導電型半導体層と第一導電型からなる電荷蓄積層との
間に、第二導電型からなる不純物領域が存在することを
特徴とする電荷結合素子。
【００１７】（２）前記第二導電型からなる不純物領域
が、第二導電型からなる素子分離領域と接触することな
く存在することを特徴とする（１）の電荷結合素子。
が、第二導電型からなる素子分離領域と接触することな
く存在することを特徴とする（１）の電荷結合素子。
【００１８】（３）前記第二導電型からなる不純物領域
が、前記第二導電型半導体層上の第一導電型半導体層と
第一導電型からなる電荷蓄積層との間に複数存在するこ
とを特徴とする（２）の電荷結合素子。
が、前記第二導電型半導体層上の第一導電型半導体層と
第一導電型からなる電荷蓄積層との間に複数存在するこ
とを特徴とする（２）の電荷結合素子。
【００１９】（４）前記第二導電型からなる不純物領域
が、第二導電型からなる素子分離領域と接触して存在す
ることを特徴とする（１）の電荷結合素子。
が、第二導電型からなる素子分離領域と接触して存在す
ることを特徴とする（１）の電荷結合素子。
【００２０】（５）前記第二導電型からなる不純物領域
が、基板上面から見たときに帯状であることを特徴とす
る（１）〜（４）の電荷結合素子。
が、基板上面から見たときに帯状であることを特徴とす
る（１）〜（４）の電荷結合素子。
【００２１】
【００２２】（６）第二導電型からなる不純物領域が、
基板上面から見たときに帯状であることを特徴とする
（４）の電荷結合素子。 （７）（１）〜（３）、（５）の電荷結合素子の製造法
であって、第一導電型からなる半導体基板の表面に、第
一のマスクパターンを形成して第二導電型不純物をイオ
ン注入することで、該半導体基板表面は第一導電型層と
なりその下部に第二導電型半導体となる層を作り、第二
のマスクパターンを形成して第一導電型不純物をイオン
注入することで該基板表面に電荷蓄積層を作り、第三の
マスクパターンを形成して第二導電型不純物をイオン注
入することで素子分離領域を作り、第二のマスクパター
ンよりもマスキング開口部の幅の狭い第四のマスクパタ
ーンを形成して第二導電型不純物をイオン注入すること
で、該電荷蓄積層の下部に、前記第二導電型からなる不
純物領域を形成することを特徴とする電荷結合素子の製
造法。
基板上面から見たときに帯状であることを特徴とする
（４）の電荷結合素子。 （７）（１）〜（３）、（５）の電荷結合素子の製造法
であって、第一導電型からなる半導体基板の表面に、第
一のマスクパターンを形成して第二導電型不純物をイオ
ン注入することで、該半導体基板表面は第一導電型層と
なりその下部に第二導電型半導体となる層を作り、第二
のマスクパターンを形成して第一導電型不純物をイオン
注入することで該基板表面に電荷蓄積層を作り、第三の
マスクパターンを形成して第二導電型不純物をイオン注
入することで素子分離領域を作り、第二のマスクパター
ンよりもマスキング開口部の幅の狭い第四のマスクパタ
ーンを形成して第二導電型不純物をイオン注入すること
で、該電荷蓄積層の下部に、前記第二導電型からなる不
純物領域を形成することを特徴とする電荷結合素子の製
造法。
【００２３】（８）（２）の電荷結合素子の製造法であ
って、第一導電型からなる半導体基板の表面に、第一の
マスクパターンを形成して第二導電型不純物をイオン注
入することで、該半導体基板表面は第一導電型層となり
その下部に第二導電型半導体となる層を作り、第二のマ
スクパターンを形成して第一導電型不純物をイオン注入
することで該基板表面に電荷蓄積層を作り、第三のマス
クパターンを形成して第二導電型不純物をイオン注入す
ることで素子分離領域を作り、第二のマスクパターンよ
りもマスキング開口部の幅の狭い第四のマスクパターン
を形成して第二導電型不純物をイオン注入した後、第五
のマスクパターンを形成して第二導電型不純物をイオン
注入することで、該電荷蓄積層の下部に、前記第二導電
型からなる不純物領域を形成することを特徴とする電荷
結合素子の製造法。
って、第一導電型からなる半導体基板の表面に、第一の
マスクパターンを形成して第二導電型不純物をイオン注
入することで、該半導体基板表面は第一導電型層となり
その下部に第二導電型半導体となる層を作り、第二のマ
スクパターンを形成して第一導電型不純物をイオン注入
することで該基板表面に電荷蓄積層を作り、第三のマス
クパターンを形成して第二導電型不純物をイオン注入す
ることで素子分離領域を作り、第二のマスクパターンよ
りもマスキング開口部の幅の狭い第四のマスクパターン
を形成して第二導電型不純物をイオン注入した後、第五
のマスクパターンを形成して第二導電型不純物をイオン
注入することで、該電荷蓄積層の下部に、前記第二導電
型からなる不純物領域を形成することを特徴とする電荷
結合素子の製造法。
【００２４】（９）（２）の電荷結合素子の製造法であ
って、第一導電型からなる半導体基板の表面に、第一の
マスクパターンを形成して第二導電型不純物をイオン注
入することで、該半導体基板表面は第一導電型層となり
その下部に第二導電型半導体となる層を作り、第二のマ
スクパターンを形成して第一導電型不純物をイオン注入
することで該基板表面に電荷蓄積層を作り、第三のマス
クパターンを形成して第二導電型不純物をイオン注入す
ることで素子分離領域を作り、第二のマスクパターンよ
りもマスキング開口部の幅の狭い第四のマスクパターン
を形成して、マスクパターンが影を作る斜め二方向から
第二導電型不純物をイオン注入することで、該電荷蓄積
層の下部に、前記第二導電型からなる不純物領域を形成
することを特徴とする電荷結合素子の製造法。
って、第一導電型からなる半導体基板の表面に、第一の
マスクパターンを形成して第二導電型不純物をイオン注
入することで、該半導体基板表面は第一導電型層となり
その下部に第二導電型半導体となる層を作り、第二のマ
スクパターンを形成して第一導電型不純物をイオン注入
することで該基板表面に電荷蓄積層を作り、第三のマス
クパターンを形成して第二導電型不純物をイオン注入す
ることで素子分離領域を作り、第二のマスクパターンよ
りもマスキング開口部の幅の狭い第四のマスクパターン
を形成して、マスクパターンが影を作る斜め二方向から
第二導電型不純物をイオン注入することで、該電荷蓄積
層の下部に、前記第二導電型からなる不純物領域を形成
することを特徴とする電荷結合素子の製造法。
【００２５】（１０）（４）の電荷結合素子の製造法で
あって、第一導電型からなる半導体基板の表面に、第一
のマスクパターンを形成して第二導電型不純物をイオン
注入することで、該半導体基板表面は第一導電型層とな
りその下部に第二導電型半導体となる層を作り、第二の
マスクパターンを形成して第一導電型不純物と第二導電
型不純物を連続してイオン注入することで該基板表面に
電荷蓄積層と前記第二導電型からなる不純物領域を同時
に作り、第三のマスクパターンを形成して第二導電型不
純物をイオン注入することで素子分離領域を作ることを
特徴とする電荷結合素子の製造法。
あって、第一導電型からなる半導体基板の表面に、第一
のマスクパターンを形成して第二導電型不純物をイオン
注入することで、該半導体基板表面は第一導電型層とな
りその下部に第二導電型半導体となる層を作り、第二の
マスクパターンを形成して第一導電型不純物と第二導電
型不純物を連続してイオン注入することで該基板表面に
電荷蓄積層と前記第二導電型からなる不純物領域を同時
に作り、第三のマスクパターンを形成して第二導電型不
純物をイオン注入することで素子分離領域を作ることを
特徴とする電荷結合素子の製造法。
【００２６】本発明の電荷結合素子は、従来は低エネル
ギーイオン注入・高温度熱処理で作成していたプロファ
イルを、型の異なる不純物を高濃度・高エネルギーで重
ねて注入し、低エネルギーイオン注入・高温度熱処理で
は作成できない、高電荷蓄積・高光電変換効率が得られ
る理想的プロファイルに近づけるものである。
ギーイオン注入・高温度熱処理で作成していたプロファ
イルを、型の異なる不純物を高濃度・高エネルギーで重
ねて注入し、低エネルギーイオン注入・高温度熱処理で
は作成できない、高電荷蓄積・高光電変換効率が得られ
る理想的プロファイルに近づけるものである。
【００２７】
【発明の実施の形態】本発明の電荷結合素子について図
面を参照して詳細に説明する。図１は本発明の第１の実
施例に係る電荷結合素子の単一セルの断面図と、断面図
のＡ−Ａ’で切った平面図である。Ｎ型半導体基板１の
内部にはＰ型半導体層１１が埋め込まれ、さらにこのＮ
型半導体基板１の表面にＰ型の素子分離領域２に両側を
挟まれたＮ型の電荷蓄積層３があり、その上部に絶縁膜
４を介して導電体膜５からなる電極が設置されている。
Ｎ型の電荷蓄積層３の下部には、この電荷蓄積層３の一
部に入り込む形で、帯状に存在したＰ型不純物領域６が
ある。
面を参照して詳細に説明する。図１は本発明の第１の実
施例に係る電荷結合素子の単一セルの断面図と、断面図
のＡ−Ａ’で切った平面図である。Ｎ型半導体基板１の
内部にはＰ型半導体層１１が埋め込まれ、さらにこのＮ
型半導体基板１の表面にＰ型の素子分離領域２に両側を
挟まれたＮ型の電荷蓄積層３があり、その上部に絶縁膜
４を介して導電体膜５からなる電極が設置されている。
Ｎ型の電荷蓄積層３の下部には、この電荷蓄積層３の一
部に入り込む形で、帯状に存在したＰ型不純物領域６が
ある。
【００２８】図２は本発明の第２の実施例に係る電荷結
合素子の単一セルの断面図と、断面図のＡ−Ａ’で切っ
た平面図である。Ｎ型半導体基板１の内部にはＰ型半導
体層１１が埋め込まれ、さらにこのＮ型半導体基板１の
表面にＰ型の素子分離領域２に両側を挟まれたＮ型の電
荷蓄積層３があり、その上部に絶縁膜４を介して導電体
膜５からなる電極が設置されている。Ｎ型の電荷蓄積層
３の下部には、電荷蓄積層３の一部に入り込む形で、帯
状に二個所に存在したＰ型不純物領域６がある。このよ
うな形にすることで、二次元効果の弱い比較的セルサイ
ズの大きい電荷結合素子においても、蓄積電荷容量を増
大させ、基板シャッターのパルス電圧を抑制することが
できる。
合素子の単一セルの断面図と、断面図のＡ−Ａ’で切っ
た平面図である。Ｎ型半導体基板１の内部にはＰ型半導
体層１１が埋め込まれ、さらにこのＮ型半導体基板１の
表面にＰ型の素子分離領域２に両側を挟まれたＮ型の電
荷蓄積層３があり、その上部に絶縁膜４を介して導電体
膜５からなる電極が設置されている。Ｎ型の電荷蓄積層
３の下部には、電荷蓄積層３の一部に入り込む形で、帯
状に二個所に存在したＰ型不純物領域６がある。このよ
うな形にすることで、二次元効果の弱い比較的セルサイ
ズの大きい電荷結合素子においても、蓄積電荷容量を増
大させ、基板シャッターのパルス電圧を抑制することが
できる。
【００２９】上述した第１の実施例、第２の実施例で
は、局在する不純物領域が帯状であるとしたが、これは
一例であり、本発明はこれに限るものでない。
は、局在する不純物領域が帯状であるとしたが、これは
一例であり、本発明はこれに限るものでない。
【００３０】図３は本発明の第３の実施例に係る電荷結
合素子の単一セルの断面図と、断面図のＡ−Ａ’で切っ
た平面図である。Ｎ型半導体基板１の内部にはＰ型半導
体層１１が埋め込まれ、さらにこのＮ型半導体基板１の
表面にＰ型の素子分離領域２に両側を挟まれたＮ型の電
荷蓄積層３があり、その上部に絶縁膜４を介して導電体
膜５からなる電極が設置されている。Ｎ型の電荷蓄積層
３の下部全面には、隣接した素子分離領域２に接触して
いるＰ型不純物領域１２がある。このような形にするこ
とで、電荷蓄積層３とＰ型不純物領域１２を同一マスク
パターンで同時に形成することができる。
合素子の単一セルの断面図と、断面図のＡ−Ａ’で切っ
た平面図である。Ｎ型半導体基板１の内部にはＰ型半導
体層１１が埋め込まれ、さらにこのＮ型半導体基板１の
表面にＰ型の素子分離領域２に両側を挟まれたＮ型の電
荷蓄積層３があり、その上部に絶縁膜４を介して導電体
膜５からなる電極が設置されている。Ｎ型の電荷蓄積層
３の下部全面には、隣接した素子分離領域２に接触して
いるＰ型不純物領域１２がある。このような形にするこ
とで、電荷蓄積層３とＰ型不純物領域１２を同一マスク
パターンで同時に形成することができる。
【００３１】次に、本発明の電荷結合素子の製造法につ
いて図面を参照して詳細に説明する。図６〜図１４は前
記第１又は第２の実施例に係る電荷結合素子の製造法の
一例（第４の実施例）を示すもので、製造工程を連続的
に示す断面図である。図６において、セル全面にＰ型不
純物１５を注入する状況を示す。これにより、Ｎ型半導
体基板１の内部にＰ型半導体層１１が埋め込まれる。図
７において、フォトレジストを剥離する。図８におい
て、フォトレジスト７を露光し、それをマスクとして電
荷蓄積層形成用Ｎ型不純物９を注入する状況を示す。こ
れにより、Ｎ型電荷蓄積層３が形成される。図９におい
て、フォトレジストを剥離する。図１０において、フォ
トレジスト７を露光し、それをマスクとして素子分離領
域形成用Ｐ型不純物８を注入する状況を示す。これによ
り、Ｐ型素子分離領域２が形成される。図１１におい
て、フォトレジストを剥離する。図１２において、フォ
トレジスト７を露光し、それをマスクとして局部Ｐ型領
域形成用Ｐ型不純物１０を注入する状況を示す。これに
より、Ｐ型不純物領域６が形成される。図１３におい
て、フォトレジストを剥離する。図１４において、画素
の上に導電体膜５による電極を形成し、実施例１の素子
が完成する。図１２でのフォトレジストの露光パターン
を変えることで、実施例２の素子の製造プロセスともな
る。また、図６・図７の連続プロセス、図８・図９の連
続プロセス、図１０・図１１の連続プロセス、図１２・
図１３の連続プロセスの順序を入れ替えても本質は変わ
らない。
いて図面を参照して詳細に説明する。図６〜図１４は前
記第１又は第２の実施例に係る電荷結合素子の製造法の
一例（第４の実施例）を示すもので、製造工程を連続的
に示す断面図である。図６において、セル全面にＰ型不
純物１５を注入する状況を示す。これにより、Ｎ型半導
体基板１の内部にＰ型半導体層１１が埋め込まれる。図
７において、フォトレジストを剥離する。図８におい
て、フォトレジスト７を露光し、それをマスクとして電
荷蓄積層形成用Ｎ型不純物９を注入する状況を示す。こ
れにより、Ｎ型電荷蓄積層３が形成される。図９におい
て、フォトレジストを剥離する。図１０において、フォ
トレジスト７を露光し、それをマスクとして素子分離領
域形成用Ｐ型不純物８を注入する状況を示す。これによ
り、Ｐ型素子分離領域２が形成される。図１１におい
て、フォトレジストを剥離する。図１２において、フォ
トレジスト７を露光し、それをマスクとして局部Ｐ型領
域形成用Ｐ型不純物１０を注入する状況を示す。これに
より、Ｐ型不純物領域６が形成される。図１３におい
て、フォトレジストを剥離する。図１４において、画素
の上に導電体膜５による電極を形成し、実施例１の素子
が完成する。図１２でのフォトレジストの露光パターン
を変えることで、実施例２の素子の製造プロセスともな
る。また、図６・図７の連続プロセス、図８・図９の連
続プロセス、図１０・図１１の連続プロセス、図１２・
図１３の連続プロセスの順序を入れ替えても本質は変わ
らない。
【００３２】図１５〜図２５は前記第２の実施例に係る
電荷結合素子の製造法の一例（第５の実施例）を示すも
ので、製造工程を連続的に示す断面図である。図１５に
おいて、セル全面にＰ型不純物１５を注入する状況を示
す。これにより、Ｎ型半導体基板１の内部にＰ型半導体
層１１が埋め込まれる。図１６において、フォトレジス
トを剥離する。図１７において、フォトレジスト７を露
光し、それをマスクとして電荷蓄積層形成用Ｎ型不純物
９を注入する状況を示す。これにより、Ｎ型電荷蓄積層
３が形成される。図１８において、フォトレジストを剥
離する。図１９において、フォトレジスト７を露光し、
それをマスクとして素子分離領域形成用Ｐ型不純物８を
注入する状況を示す。これにより、Ｐ型素子分離領域２
が形成される。図２０において、フォトレジストを剥離
する。図２１において、フォトレジスト７を露光し、そ
れをマスクとして局部Ｐ型領域形成用Ｐ型不純物１０を
注入する状況を示す。図２２において、フォトレジスト
を剥離する。図２３において、フォトレジスト７を露光
し、それをマスクとして再度局部Ｐ型領域形成用Ｐ型不
純物１０を注入する状況を示す。これにより、Ｐ型不純
物領域６が形成される。図２４において、フォトレジス
トを剥離する。図２５において、画素の上に導電体膜５
による電極を形成し、実施例２の素子が完成する。ま
た、図１５・図１６の連続プロセス、図１７・図１８の
連続プロセス、図１９・図２０の連続プロセス、図２１
・図２２の連続プロセス、図２３・図２４の連続プロセ
スの順序を入れ替えても本質は変わらない。
電荷結合素子の製造法の一例（第５の実施例）を示すも
ので、製造工程を連続的に示す断面図である。図１５に
おいて、セル全面にＰ型不純物１５を注入する状況を示
す。これにより、Ｎ型半導体基板１の内部にＰ型半導体
層１１が埋め込まれる。図１６において、フォトレジス
トを剥離する。図１７において、フォトレジスト７を露
光し、それをマスクとして電荷蓄積層形成用Ｎ型不純物
９を注入する状況を示す。これにより、Ｎ型電荷蓄積層
３が形成される。図１８において、フォトレジストを剥
離する。図１９において、フォトレジスト７を露光し、
それをマスクとして素子分離領域形成用Ｐ型不純物８を
注入する状況を示す。これにより、Ｐ型素子分離領域２
が形成される。図２０において、フォトレジストを剥離
する。図２１において、フォトレジスト７を露光し、そ
れをマスクとして局部Ｐ型領域形成用Ｐ型不純物１０を
注入する状況を示す。図２２において、フォトレジスト
を剥離する。図２３において、フォトレジスト７を露光
し、それをマスクとして再度局部Ｐ型領域形成用Ｐ型不
純物１０を注入する状況を示す。これにより、Ｐ型不純
物領域６が形成される。図２４において、フォトレジス
トを剥離する。図２５において、画素の上に導電体膜５
による電極を形成し、実施例２の素子が完成する。ま
た、図１５・図１６の連続プロセス、図１７・図１８の
連続プロセス、図１９・図２０の連続プロセス、図２１
・図２２の連続プロセス、図２３・図２４の連続プロセ
スの順序を入れ替えても本質は変わらない。
【００３３】図２６〜図３６は前記第２の実施例に係る
電荷結合素子の製造法の一例（第６の実施例）を示すも
ので、製造工程を連続的に示す断面図である。図２６に
おいて、セル全面にＰ型不純物１５を注入する状況を示
す。これにより、Ｎ型半導体基板１の内部にＰ型半導体
層１１が埋め込まれる。図２７において、フォトレジス
トを剥離する。図２８において、フォトレジスト７を露
光し、それをマスクとして電荷蓄積層形成用Ｎ型不純物
９を注入する状況を示す。これにより、Ｎ型電荷蓄積層
３が形成される。図２９において、フォトレジストを剥
離する。図３０において、フォトレジスト７を露光し、
それをマスクとして素子分離領域形成用Ｐ型不純物８を
注入する状況を示す。これにより、Ｐ型素子分離領域２
が形成される。図３１において、フォトレジストを剥離
する。図３２において、フォトレジスト７を露光し、そ
れをマスクとして局部Ｐ型領域形成用Ｐ型不純物１０を
マスクで影ができるように斜めから注入する状況を示
す。図３３において、斜め注入による局部Ｐ型領域６が
出来ている。図３４において、フォトレジスト７をマス
クとして局部Ｐ型領域形成用Ｐ型不純物１０を先ほどと
は逆に影ができるように斜めから再度注入する状況を示
す。これにより、Ｐ型不純物領域６が二箇所に形成され
る。図３５において、フォトレジストを剥離する。図３
６において、画素の上に導電体膜５による電極を形成
し、実施例２の素子が完成する。また、図２６・図２７
の連続プロセス、図２８・図２９の連続プロセス、図３
０・図３１の連続プロセス、図３２・図３３・図３４・
図３５の連続プロセスの順序を入れ替えても本質は変わ
らない。
電荷結合素子の製造法の一例（第６の実施例）を示すも
ので、製造工程を連続的に示す断面図である。図２６に
おいて、セル全面にＰ型不純物１５を注入する状況を示
す。これにより、Ｎ型半導体基板１の内部にＰ型半導体
層１１が埋め込まれる。図２７において、フォトレジス
トを剥離する。図２８において、フォトレジスト７を露
光し、それをマスクとして電荷蓄積層形成用Ｎ型不純物
９を注入する状況を示す。これにより、Ｎ型電荷蓄積層
３が形成される。図２９において、フォトレジストを剥
離する。図３０において、フォトレジスト７を露光し、
それをマスクとして素子分離領域形成用Ｐ型不純物８を
注入する状況を示す。これにより、Ｐ型素子分離領域２
が形成される。図３１において、フォトレジストを剥離
する。図３２において、フォトレジスト７を露光し、そ
れをマスクとして局部Ｐ型領域形成用Ｐ型不純物１０を
マスクで影ができるように斜めから注入する状況を示
す。図３３において、斜め注入による局部Ｐ型領域６が
出来ている。図３４において、フォトレジスト７をマス
クとして局部Ｐ型領域形成用Ｐ型不純物１０を先ほどと
は逆に影ができるように斜めから再度注入する状況を示
す。これにより、Ｐ型不純物領域６が二箇所に形成され
る。図３５において、フォトレジストを剥離する。図３
６において、画素の上に導電体膜５による電極を形成
し、実施例２の素子が完成する。また、図２６・図２７
の連続プロセス、図２８・図２９の連続プロセス、図３
０・図３１の連続プロセス、図３２・図３３・図３４・
図３５の連続プロセスの順序を入れ替えても本質は変わ
らない。
【００３４】図３７〜図４３は前記第３の実施例に係る
電荷結合素子の製造法の一例（第７の実施例）を示すも
ので、製造工程を連続的に示す断面図である。図３７に
おいて、セル全面にＰ型不純物１５を注入する状況を示
す。これにより、Ｎ型半導体基板１の内部にＰ型半導体
層１１が埋め込まれる。図３８において、フォトレジス
トを剥離する。図３９において、フォトレジスト７を露
光し、それをマスクとして電荷蓄積層形成用Ｎ型不純物
と電荷蓄積領域下Ｐ型不純物層形成用Ｐ型不純物を連続
注入する状況を示す（Ｎ型イオン・Ｐ型イオン連続注入
１６）。これにより、Ｎ型電荷蓄積層及びＰ型不純物領
域１２が形成される。図４０において、フォトレジスト
を剥離する。図４１において、フォトレジスト７を露光
し、それをマスクとして素子分離領域形成用Ｐ型不純物
８を注入する状況を示す。これにより、Ｐ型素子分離領
域２が形成される。図４２において、フォトレジストを
剥離する。図４３において、画素の上に導電体膜５によ
る電極を形成し、実施例３の素子が完成する。また、図
３７・図３８の連続プロセス、図３９・図４０の連続プ
ロセス、図４１・図４２の連続プロセスの順序を入れ替
えても本質は変わらない。
電荷結合素子の製造法の一例（第７の実施例）を示すも
ので、製造工程を連続的に示す断面図である。図３７に
おいて、セル全面にＰ型不純物１５を注入する状況を示
す。これにより、Ｎ型半導体基板１の内部にＰ型半導体
層１１が埋め込まれる。図３８において、フォトレジス
トを剥離する。図３９において、フォトレジスト７を露
光し、それをマスクとして電荷蓄積層形成用Ｎ型不純物
と電荷蓄積領域下Ｐ型不純物層形成用Ｐ型不純物を連続
注入する状況を示す（Ｎ型イオン・Ｐ型イオン連続注入
１６）。これにより、Ｎ型電荷蓄積層及びＰ型不純物領
域１２が形成される。図４０において、フォトレジスト
を剥離する。図４１において、フォトレジスト７を露光
し、それをマスクとして素子分離領域形成用Ｐ型不純物
８を注入する状況を示す。これにより、Ｐ型素子分離領
域２が形成される。図４２において、フォトレジストを
剥離する。図４３において、画素の上に導電体膜５によ
る電極を形成し、実施例３の素子が完成する。また、図
３７・図３８の連続プロセス、図３９・図４０の連続プ
ロセス、図４１・図４２の連続プロセスの順序を入れ替
えても本質は変わらない。
【００３５】以上の実施例では、第一導電型をＮ型と
し、第二導電型をＰ型としたが、両者が入れ替わったデ
バイスでも本質は変わらない。
し、第二導電型をＰ型としたが、両者が入れ替わったデ
バイスでも本質は変わらない。
【００３６】
【発明の効果】以上説明したように、本発明の電荷結合
素子によれば、蓄積電荷容量の増加と高光感度化を同時
に満たすことができる。また、本発明の電荷結合素子
は、従来の電荷結合素子よりも特性のばらつきが少ない
上、製造工程を従来に較べて複雑にすることがない。
素子によれば、蓄積電荷容量の増加と高光感度化を同時
に満たすことができる。また、本発明の電荷結合素子
は、従来の電荷結合素子よりも特性のばらつきが少ない
上、製造工程を従来に較べて複雑にすることがない。
【図１】本発明の第１の実施例に係る電荷結合素子の単
一セルの断面図と、断面図のＡ−Ａ’で切った平面図で
ある。
一セルの断面図と、断面図のＡ−Ａ’で切った平面図で
ある。
【図２】本発明の第２の実施例に係る電荷結合素子の単
一セルの断面図と、断面図のＡ−Ａ’で切った平面図で
ある。
一セルの断面図と、断面図のＡ−Ａ’で切った平面図で
ある。
【図３】本発明の第３の実施例に係る電荷結合素子の単
一セルの断面図と、断面図のＡ−Ａ’で切った平面図で
ある。
一セルの断面図と、断面図のＡ−Ａ’で切った平面図で
ある。
【図４】従来のＦＴＣＣＤの単一セルを示す断面図と、
断面図のＡ−Ａ’で切った平面図である。
断面図のＡ−Ａ’で切った平面図である。
【図５】従来のＰＰＣＣＤの単一セルを示す断面図と、
断面図のＡ−Ａ’で切った平面図である。
断面図のＡ−Ａ’で切った平面図である。
【図６】本発明の第４の実施例の製造工程を示す断面図
である。
である。
【図７】本発明の第４の実施例の製造工程を示す断面図
である。
である。
【図８】本発明の第４の実施例の製造工程を示す断面図
である。
である。
【図９】本発明の第４の実施例の製造工程を示す断面図
である。
である。
【図１０】本発明の第４の実施例の製造工程を示す断面
図である。
図である。
【図１１】本発明の第４の実施例の製造工程を示す断面
図である。
図である。
【図１２】本発明の第４の実施例の製造工程を示す断面
図である。
図である。
【図１３】本発明の第４の実施例の製造工程を示す断面
図である。
図である。
【図１４】本発明の第４の実施例の製造工程を示す断面
図である。
図である。
【図１５】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図１６】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図１７】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図１８】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図１９】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２０】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２１】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２２】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２３】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２４】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２５】本発明の第５の実施例の製造工程を示す断面
図である。
図である。
【図２６】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図２７】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図２８】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図２９】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３０】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３１】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３２】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３３】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３４】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３５】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３６】本発明の第６の実施例の製造工程を示す断面
図である。
図である。
【図３７】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図３８】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図３９】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図４０】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図４１】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図４２】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図４３】本発明の第７の実施例の製造工程を示す断面
図である。
図である。
【図４４】ＦＴＣＣＤの不純物分布と電位分布と有効光
電変換領域の関係図である。
電変換領域の関係図である。
【図４５】ＰＰＣＣＤの不純物分布と電位分布と有効光
電変換領域の関係図である。
電変換領域の関係図である。
【図４６】高光感度を有するＦＴＣＣＤの原理的不純物
分布と電位分布と有効光電変換領域の関係図である。
分布と電位分布と有効光電変換領域の関係図である。
【図４７】高光感度を有する、Ｎ型、Ｐ型、Ｎ型（基板
濃度）、Ｐ型、Ｎ型基板により構成されるＦＴＣＣＤの
不純物分布と電位分布と有効光電変換領域の関係図であ
る。
濃度）、Ｐ型、Ｎ型基板により構成されるＦＴＣＣＤの
不純物分布と電位分布と有効光電変換領域の関係図であ
る。
【図４８】本発明により実現される、高電荷蓄積かつ高
光感度ＣＣＤの不純物分布と電位分布と有効光電変換領
域の関係図である。
光感度ＣＣＤの不純物分布と電位分布と有効光電変換領
域の関係図である。
１…Ｎ型半導体基板
２…素子分離Ｐ型領域
３…電荷蓄積層
４…絶縁膜
５…導電体膜・電極
６…局部Ｐ型領域
７…フォトレジスト
８…素子分離用Ｐ型イオン注入
９…Ｎ型不純物イオン注入
１０…局部Ｐ型領域形成用Ｐ型不純物イオン注入
１１…Ｐ型不純物層
１２…Ｎ型層同一マスクのＰ型層
１３…Ｐ型不純物高温度拡散層
１４…Ｎ＋型層
１５…セル全面Ｐ型イオン注入
１６…Ｎ型イオン・Ｐ型イオン連続注入
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/148
H01L 21/339
H01L 29/762
Claims (10)
- 【請求項１】 第一導電型からなる半導体基板上に第二
導電型半導体層を持ち、該第二導電型半導体層上に第一
導電型半導体層を持ち、該第一導電型半導体層上に、両
側を第二導電型からなる素子分離領域に挟まれた第一導
電型からなる、電荷転送路となる光電変換機能を兼備す
る電荷蓄積層を備え、該電荷蓄積層及び該素子分離領域
上に絶縁膜を介して導電体からなる電極を備えた電荷結
合素子において、前記第二導電型半導体層上の第一導電
型半導体層と第一導電型からなる電荷蓄積層との間に、
第二導電型からなる不純物領域が存在することを特徴と
する電荷結合素子。 - 【請求項２】 前記第二導電型からなる不純物領域が、
第二導電型からなる素子分離領域と接触することなく存
在することを特徴とする請求項１に記載の電荷結合素
子。 - 【請求項３】 前記第二導電型からなる不純物領域が、
前記第二導電型半導体層上の第一導電型半導体層と第一
導電型からなる電荷蓄積層との間に複数存在することを
特徴とする請求項２に記載の電荷結合素子。 - 【請求項４】 前記第二導電型からなる不純物領域が、
第二導電型からなる素子分離領域と接触して存在するこ
とを特徴とする請求項１に記載の電荷結合素子。 - 【請求項５】 前記第二導電型からなる不純物領域が、
基板上面から見たときに帯状であることを特徴とする請
求項１〜３のいずれか１項に記載の電荷結合素子。 - 【請求項６】 前記第二導電型からなる不純物領域が、
基板上面から見たときに帯状であることを特徴とする請
求項４に記載の電荷結合素子。 - 【請求項７】 請求項１〜３、５のいずれか１項に記載
の電荷結合素子の製造法であって、第一導電型からなる
半導体基板の表面に、第一のマスクパターンを形成して
第二導電型不純物をイオン注入することで、該半導体基
板表面は第一導電型層となりその下部に第二導電型半導
体となる層を作り、第二のマスクパターンを形成して第
一導電型不純物をイオン注入することで該基板表面に電
荷蓄積層を作り、第三のマスクパターンを形成して第二
導電型不純物をイオン注入することで素子分離領域を作
り、第二のマスクパターンよりもマスキング開口部の幅
の狭い第四のマスクパターンを形成して第二導電型不純
物をイオン注入することで、該電荷蓄積層の下部に、前
記第二導電型からなる不純物領域を形成することを特徴
とする電荷結合素子の製造法。 - 【請求項８】 請求項２に記載の電荷結合素子の製造法
であって、第一導電型からなる半導体基板の表面に、第
一のマスクパターンを形成して第二導電型不純物をイオ
ン注入することで、該半導体基板表面は第一導電型層と
なりその下部に第二導電型半導体となる層を作り、第二
のマスクパターンを形成して第一導電型不純物をイオン
注入することで該基板表面に電荷蓄積層を作り、第三の
マスクパターンを形成して第二導電型不純物をイオン注
入することで素子分離領域を作り、第二のマスクパター
ンよりもマスキング開口部の幅の狭い第四のマスクパタ
ーンを形成して第二導電型不純物をイオン注入した後、
第五のマスクパターンを形成して第二導電型不純物をイ
オン注入することで、該電荷蓄積層の下部に、前記第二
導電型からなる不純物領域を形成することを特徴とする
電荷結合素子の製造法。 - 【請求項９】 請求項２に記載の電荷結合素子の製造法
であって、第一導電型からなる半導体基板の表面に、第
一のマスクパターンを形成して第二導電型不純物をイオ
ン注入することで、該半導体基板表面は第一導電型層と
なりその下部に第二導電型半導体となる層を作り、第二
のマスクパターンを形成して第一導電型不純物をイオン
注入することで該基板表面に電荷蓄積層を作り、第三の
マスクパターンを形成して第二導電型不純物をイオン注
入することで素子分離領域を作り、第二のマスクパター
ンよりもマスキング開口部の幅の狭い第四のマスクパタ
ーンを形成して、マスクパターンが影を作る斜め二方向
から第二導電型不純物をイオン注入することで、該電荷
蓄積層の下部に、前記第二導電型からなる不純物領域を
形成することを特徴とする電荷結合素子の製造法。 - 【請求項１０】 請求項４に記載の電荷結合素子の製造
法であって、第一導電型からなる半導体基板の表面に、
第一のマスクパターンを形成して第二導電型不純物をイ
オン注入することで、該半導体基板表面は第一導電型層
となりその下部に第二導電型半導体となる層を作り、第
二のマスクパターンを形成して第一導電型不純物と第二
導電型不純物を連続してイオン注入することで該基板表
面に電荷蓄積層と前記第二導電型からなる不純物領域を
同時に作り、第三のマスクパターンを形成して第二導電
型不純物をイオン注入することで素子分離領域を作るこ
とを特徴とする電荷結合素子の製造法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104442A JP3460225B2 (ja) | 2000-04-06 | 2000-04-06 | 電荷結合素子及びその製造法 |
| EP01108619A EP1143522A3 (en) | 2000-04-06 | 2001-04-05 | Charge coupled device and method for fabricating same |
| US09/825,936 US6483132B2 (en) | 2000-04-06 | 2001-04-05 | Charge coupled device with separate isolation region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000104442A JP3460225B2 (ja) | 2000-04-06 | 2000-04-06 | 電荷結合素子及びその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001291859A JP2001291859A (ja) | 2001-10-19 |
| JP3460225B2 true JP3460225B2 (ja) | 2003-10-27 |
Family
ID=18617981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000104442A Expired - Fee Related JP3460225B2 (ja) | 2000-04-06 | 2000-04-06 | 電荷結合素子及びその製造法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6483132B2 (ja) |
| EP (1) | EP1143522A3 (ja) |
| JP (1) | JP3460225B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108485A (ja) * | 2004-10-07 | 2006-04-20 | Sanyo Electric Co Ltd | 固体撮像装置 |
| JP2006120710A (ja) * | 2004-10-19 | 2006-05-11 | Toshiba Corp | 固体撮像装置 |
| JP5767465B2 (ja) | 2010-12-15 | 2015-08-19 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
| JP6799739B2 (ja) * | 2016-03-30 | 2020-12-16 | 株式会社ブルックマンテクノロジ | 光検出素子及び固体撮像装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4012758A (en) * | 1973-12-03 | 1977-03-15 | U.S. Philips Corporation | Bulk channel charge transfer device with bias charge |
| US4613895A (en) * | 1977-03-24 | 1986-09-23 | Eastman Kodak Company | Color responsive imaging device employing wavelength dependent semiconductor optical absorption |
| US4814848A (en) * | 1986-06-12 | 1989-03-21 | Hitachi, Ltd. | Solid-state imaging device |
| US4875100A (en) * | 1986-10-23 | 1989-10-17 | Sony Corporation | Electronic shutter for a CCD image sensor |
| US5122850A (en) * | 1989-09-05 | 1992-06-16 | Eastman Kodak Company | Blooming control and reduced image lag in interline transfer CCD area image sensors |
| KR930008527B1 (ko) * | 1990-10-13 | 1993-09-09 | 금성일렉트론 주식회사 | Npn형 vccd 구조의 고체촬상 소자 |
| JPH05145056A (ja) * | 1991-11-19 | 1993-06-11 | Hitachi Ltd | 固体撮像素子 |
| KR970011376B1 (ko) * | 1993-12-13 | 1997-07-10 | 금성일렉트론 주식회사 | 씨씨디(ccd)형 고체촬상소자 |
| KR100192954B1 (ko) * | 1996-07-18 | 1999-06-15 | 김광호 | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 |
| JP3276005B2 (ja) * | 1998-12-07 | 2002-04-22 | 日本電気株式会社 | 電荷結合素子及びその製造法 |
-
2000
- 2000-04-06 JP JP2000104442A patent/JP3460225B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-05 EP EP01108619A patent/EP1143522A3/en not_active Withdrawn
- 2001-04-05 US US09/825,936 patent/US6483132B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1143522A3 (en) | 2008-03-26 |
| JP2001291859A (ja) | 2001-10-19 |
| US6483132B2 (en) | 2002-11-19 |
| EP1143522A2 (en) | 2001-10-10 |
| US20010035539A1 (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100436067B1 (ko) | 이미지센서 및 그 제조 방법 | |
| US7250325B2 (en) | Image sensor with deep well region and method of fabricating the image sensor | |
| JP4051059B2 (ja) | Ｃｍｏｓイメージセンサ及びその製造方法 | |
| JPH1070263A (ja) | 固体撮像素子 | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| JP3460225B2 (ja) | 電荷結合素子及びその製造法 | |
| JPS6057780A (ja) | 固体撮像装置およびその製造方法 | |
| TWI235607B (en) | Solid-state imaging device and driving method thereof | |
| KR20050039167A (ko) | 시모스 이미지센서 및 그 제조 방법 | |
| JP2912533B2 (ja) | 固体撮像装置 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2010287610A (ja) | 固体撮像装置およびその製造方法 | |
| KR20040058692A (ko) | 포토다이오드의 표면을 보호하는 막을 구비한 시모스이미지센서 및 그 제조방법 | |
| JP3276005B2 (ja) | 電荷結合素子及びその製造法 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| JP2701720B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| KR20030057709A (ko) | 이미지센서 및 그 제조 방법 | |
| JPS58125975A (ja) | 固体撮像素子 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JP3729537B2 (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |