JP3408382B2 - 電荷検出装置とその製造方法及び固体撮像装置 - Google Patents
電荷検出装置とその製造方法及び固体撮像装置Info
- Publication number
- JP3408382B2 JP3408382B2 JP26206196A JP26206196A JP3408382B2 JP 3408382 B2 JP3408382 B2 JP 3408382B2 JP 26206196 A JP26206196 A JP 26206196A JP 26206196 A JP26206196 A JP 26206196A JP 3408382 B2 JP3408382 B2 JP 3408382B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- region
- impurity
- conductivity type
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤ（charge c
oupled device ）などにおける信号電荷を検出する電荷
検出装置及びその製造方法と、これを用いた固体撮像装
置に関する。
oupled device ）などにおける信号電荷を検出する電荷
検出装置及びその製造方法と、これを用いた固体撮像装
置に関する。
【０００２】
【従来の技術】固体撮像装置においては、画素より発生
した信号電荷が電荷結合素子（以下、ＣＣＤという）レ
ジスタにより転送され、電荷検出装置により信号電荷の
電荷量が検出される。電荷検出装置は、一般にＣＣＤレ
ジスタから転送されてきた信号電荷を浮遊拡散層に蓄積
し、電位変化によって拡散層に隣接した部分を流れる多
数キャリア電流を変調して検出する構造を備えている。
した信号電荷が電荷結合素子（以下、ＣＣＤという）レ
ジスタにより転送され、電荷検出装置により信号電荷の
電荷量が検出される。電荷検出装置は、一般にＣＣＤレ
ジスタから転送されてきた信号電荷を浮遊拡散層に蓄積
し、電位変化によって拡散層に隣接した部分を流れる多
数キャリア電流を変調して検出する構造を備えている。
【０００３】図９に、従来の電荷検出装置の平面構造を
示し、図９におけるＡ１−Ａ１線に沿う縦断面を図１０
に示す。さらに、図１０におけるＢ１−Ｂ１線に沿う横
断面における電位分布を図１１に、図１０におけるＣ１
−Ｃ１線に沿う縦断面における電位分布を図１２にそれ
ぞれ示す。
示し、図９におけるＡ１−Ａ１線に沿う縦断面を図１０
に示す。さらに、図１０におけるＢ１−Ｂ１線に沿う横
断面における電位分布を図１１に、図１０におけるＣ１
−Ｃ１線に沿う縦断面における電位分布を図１２にそれ
ぞれ示す。
【０００４】図９及び図１０に示された装置において、
図示されていない画素において発生した信号電荷が、Ｃ
ＣＤレジスタによって図中右側から順次転送されてく
る。こうして、ＣＣＤレジスタの電極４、及びＣＣＤレ
ジスタの最終電極５の下方のｎ型不純物領域３内を信号
電荷が順次転送されてくる。このｎ型不純物領域３は、
ｎ型半導体基板１の表面部分に形成されたｐ型ウエル２
内の表面に形成されている。図１１に示されたように、
ＣＣＤレジスタの電極４及び５にハイレベルのパルスが
印加されたときは、その下方のｎ型不純物領域３のポテ
ンシャルはレベル１０２にあり、ロウレベルのパルスが
印加されたときはレベル１０１にある。
図示されていない画素において発生した信号電荷が、Ｃ
ＣＤレジスタによって図中右側から順次転送されてく
る。こうして、ＣＣＤレジスタの電極４、及びＣＣＤレ
ジスタの最終電極５の下方のｎ型不純物領域３内を信号
電荷が順次転送されてくる。このｎ型不純物領域３は、
ｎ型半導体基板１の表面部分に形成されたｐ型ウエル２
内の表面に形成されている。図１１に示されたように、
ＣＣＤレジスタの電極４及び５にハイレベルのパルスが
印加されたときは、その下方のｎ型不純物領域３のポテ
ンシャルはレベル１０２にあり、ロウレベルのパルスが
印加されたときはレベル１０１にある。
【０００５】ＣＣＤ電極５の下部まで転送されてきた信
号電荷は、電荷検出部の電極６の下方のｎ型不純物領域
７へ転送されて蓄積される。ｎ型不純物領域７は、上記
ｎ型不純物領域３と一体にｐ型ウエル２の上部に形成さ
れている。この電荷検出部のｎ型不純物領域７のポテン
シャルは、電極６へ常時印加されている一定の電位によ
って調整されている。
号電荷は、電荷検出部の電極６の下方のｎ型不純物領域
７へ転送されて蓄積される。ｎ型不純物領域７は、上記
ｎ型不純物領域３と一体にｐ型ウエル２の上部に形成さ
れている。この電荷検出部のｎ型不純物領域７のポテン
シャルは、電極６へ常時印加されている一定の電位によ
って調整されている。
【０００６】電荷検出部の電極６の下方のｎ型不純物領
域３に信号電荷が蓄積されてこの部分のレベルが変化す
ると、ｎ型不純物領域３の下方のｐ型ウエル２内におけ
るチャネル部８において、ドレイン１１から、定電流源
１３に接続されたソース１２に向かって流れる多数キャ
リア電流が変調される。この多数キャリア電流が、ソー
ス１２に接続された出力端子１４から取り出されて外部
へ信号電荷の電荷量に対応した電圧信号として出力され
る。電荷検出部の電極６の下部のｎ型不純物領域７のレ
ベルと、多数キャリア電流が流れるチャネル部８のレベ
ルとは、図１２に示されるような関係にあり、ｎ型不純
物領域７の方がチャネル部８よりも相対的に高いレベル
を有する。
域３に信号電荷が蓄積されてこの部分のレベルが変化す
ると、ｎ型不純物領域３の下方のｐ型ウエル２内におけ
るチャネル部８において、ドレイン１１から、定電流源
１３に接続されたソース１２に向かって流れる多数キャ
リア電流が変調される。この多数キャリア電流が、ソー
ス１２に接続された出力端子１４から取り出されて外部
へ信号電荷の電荷量に対応した電圧信号として出力され
る。電荷検出部の電極６の下部のｎ型不純物領域７のレ
ベルと、多数キャリア電流が流れるチャネル部８のレベ
ルとは、図１２に示されるような関係にあり、ｎ型不純
物領域７の方がチャネル部８よりも相対的に高いレベル
を有する。
【０００７】電荷検出部のｎ型不純物領域７は、信号電
荷が転送されてくる前に、リセット電極９にリセット電
圧が印加されて蓄積していた電荷をリセットドレイン１
０に排出する。リセット電極９の下方のｎ型不純物領域
３のポテンシャルは、リセット電極９にハイレベルのパ
ルスが印加されるとレベル１０５になり、ロウレベルの
パルスが印加されるとレベル１０４になる。リセット電
極９にハイレベルのリセット電圧が印加されることによ
って、電荷検出部の下方のｎ型不純物領域７に蓄積され
ていた信号電荷は、レベル１０６のポテンシャルを有す
るドレイン１０に排出される。この後、上述したように
電荷検出部のｎ型不純物領域７に信号電荷が転送されて
蓄積され、変調された多数キャリア電流が検出される。
荷が転送されてくる前に、リセット電極９にリセット電
圧が印加されて蓄積していた電荷をリセットドレイン１
０に排出する。リセット電極９の下方のｎ型不純物領域
３のポテンシャルは、リセット電極９にハイレベルのパ
ルスが印加されるとレベル１０５になり、ロウレベルの
パルスが印加されるとレベル１０４になる。リセット電
極９にハイレベルのリセット電圧が印加されることによ
って、電荷検出部の下方のｎ型不純物領域７に蓄積され
ていた信号電荷は、レベル１０６のポテンシャルを有す
るドレイン１０に排出される。この後、上述したように
電荷検出部のｎ型不純物領域７に信号電荷が転送されて
蓄積され、変調された多数キャリア電流が検出される。
【０００８】このような構成を備えた装置では、電荷検
出部のｎ型不純物領域７に信号電荷が転送される前に、
残留していた電荷が完全空乏状態で完全にリセットドレ
イン１０に排出されるので、リセット時において雑音が
発生しない。また、多数キャリア電流は基板表面ではな
く、ｐ型ウエル２に含まれるチャネル部８であるバルク
中を流れる。このため、半導体界面の影響を強く受ける
１／ｆ雑音が少ない。よって、信号電荷を検出する際
に、電荷検出部において発生する雑音を抑制することが
できる。
出部のｎ型不純物領域７に信号電荷が転送される前に、
残留していた電荷が完全空乏状態で完全にリセットドレ
イン１０に排出されるので、リセット時において雑音が
発生しない。また、多数キャリア電流は基板表面ではな
く、ｐ型ウエル２に含まれるチャネル部８であるバルク
中を流れる。このため、半導体界面の影響を強く受ける
１／ｆ雑音が少ない。よって、信号電荷を検出する際
に、電荷検出部において発生する雑音を抑制することが
できる。
【０００９】
【発明が解決しようとする課題】しかし、従来の電荷検
出装置には次のような問題があった。電荷検出部におけ
るｎ型不純物領域７に信号電荷が蓄積されるが、電荷電
圧変換ゲインを大きくするためには、この部分の浮遊容
量を小さくする必要がある。ｎ型不純物領域７の面積を
小さくすることで、浮遊容量をある程度小さくすること
は可能である。ところが、このｎ型不純物領域７と電極
６との間に酸化膜が存在するため、この部分の浮遊容量
は大きくなる。ｎ型不純物領域７と電極６との間の酸化
膜の膜厚を厚くして容量を減らすことも考えられるが、
十分に容量を小さくすることはできず、電荷電圧変換ゲ
インを大きくすることはできなかった。
出装置には次のような問題があった。電荷検出部におけ
るｎ型不純物領域７に信号電荷が蓄積されるが、電荷電
圧変換ゲインを大きくするためには、この部分の浮遊容
量を小さくする必要がある。ｎ型不純物領域７の面積を
小さくすることで、浮遊容量をある程度小さくすること
は可能である。ところが、このｎ型不純物領域７と電極
６との間に酸化膜が存在するため、この部分の浮遊容量
は大きくなる。ｎ型不純物領域７と電極６との間の酸化
膜の膜厚を厚くして容量を減らすことも考えられるが、
十分に容量を小さくすることはできず、電荷電圧変換ゲ
インを大きくすることはできなかった。
【００１０】本発明は上記事情に鑑み、電荷検出部の浮
遊容量を減少させ、高い電荷電圧変換ゲインを得ること
が可能な電荷検出装置及びその製造方法、さらにはこれ
を用いた固体撮像装置を提供することを目的とする。
遊容量を減少させ、高い電荷電圧変換ゲインを得ること
が可能な電荷検出装置及びその製造方法、さらにはこれ
を用いた固体撮像装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の電荷検出装置
は、一導電型の半導体基板と、前記半導体基板の表面部
分に形成された逆導電型のウエル領域と、前記ウエル領
域の表面部分に形成された一導電型の第１の不純物領域
と、前記第１の不純物領域上に絶縁膜を介して形成され
た複数の転送電極とを含む埋め込み型電荷結合素子と、
前記第１の不純物領域に隣接し、端部が前記第１の不純
物領域と重なるように前記ウエル領域内に形成された一
導電型の第２の不純物領域と、前記ウエル領域内で前記
第２の不純物領域の上方又は下方に配置された逆導電型
のチャネル部と、前記チャネル部を挟むように隣接して
形成された逆導電型の第３及び第４の不純物領域とを含
み、前記チャネル部の上部にゲート電極が設けられてい
ない電荷検出部と、前記第２の不純物領域に隣接し、端
部が前記第２の不純物領域と重なるように前記ウエル領
域の表面部分に形成された一導電型の第５の不純物領域
と、前記第５の不純物領域上に絶縁膜を介して形成され
たリセット電極とを含むリセット部と、前記第５の不純
物領域と隣接形成され、前記第５の不純物領域と異なる
不純物濃度を有する一導電型の第６の不純物領域を含む
リセットドレインと、を備え、前記第１の不純物領域及
び前記第５の不純物領域の不純物濃度と、前記第２の不
純物領域の不純物濃度とは異なるように設定されている
ことを特徴とする。また、本発明の電荷検出装置は、一
導電型の半導体基板と、前記半導体基板の表面部分に形
成された逆導電型のウエル領域と、前記ウエル領域の表
面部分に形成された一導電型の第１の不純物領域と、前
記第１の不純物領域上に絶縁膜を介して形成された複数
の転送電極とを含む埋め込み型電荷結合素子と、前記第
１の不純物領域に隣接し、端部が前記第１の不純物領域
と重なるように前記ウエル領域内に形成された一導電型
の第２の不純物領域と、前記ウエル領域内で前記第２の
不純物領域の上方又は下方に配置された逆導電型のチャ
ネル部と、前記チャネル部を挟むように隣接して形成さ
れた逆導電型の第３及び第４の不純物領域とを含み、前
記チャネル部の上部にゲート電極が設けられていない電
荷検出部と、前記第２の不純物領域に隣接し、端部が前
記第２の不純物領域と重なるように前記ウエル領域の表
面部分に形成された一導電型の第５の不純物領域と、前
記第５の不純物領域上に絶縁膜を介して形成されたリセ
ット電極とを含むリセット部と、前記第５の不純物領域
と隣接形成され、前記第５の不純物領域と異なる不純物
濃度を有する一導電型の第６の不純物領域を含むリセッ
トドレインと、を備え、前記チャネル部の不純物濃度
と、前記ウエル領域の不純物濃度とは異なるように設定
されていることを特徴とする。あるいは本発明の電荷検
出装置は、一導電型の半導体基板と、前記半導体基板の
表面部分に形成された逆導電型のウエル領域と、前記ウ
エル領域内に形成された一導電型の第１の不純物領域
と、前記第１の不純物領域上に絶縁膜を介して形成され
た複数の転送電極とを含む埋め込み型電荷結合素子と、
前記ウエル領域内に前記第１の不純物領域と隣接形成さ
れた一導電型の第２の不純物領域と、前記ウエル領域内
で前記第２の不純物領域の上方又は下方に所定の間隔を
空けて形成された逆導電型のチャネル部と、前記チャネ
ル部を挟むように形成された逆導電型の第３及び第４の
不純物領域とを含み、前記チャネル部の上部にゲート電
極が設けられていない電荷検出部と、前記ウエル領域内
に前記第２の不純物領域と隣接形成された第５の不純物
領域と、前記第５の不純物領域上に絶縁膜を介して形成
されたリセット電極とを含むリセット部と、前記第５の
不純物領域と隣接形成され、前記第５の不純物領域と異
なる不純物濃度を有する一導電型の第６の不純物領域を
含むリセットドレインと、を備え、前記チャネル部の不
純物濃度と、前記ウエル領域の不純物濃度とは異なるよ
うに設定されていることを特徴とする。
は、一導電型の半導体基板と、前記半導体基板の表面部
分に形成された逆導電型のウエル領域と、前記ウエル領
域の表面部分に形成された一導電型の第１の不純物領域
と、前記第１の不純物領域上に絶縁膜を介して形成され
た複数の転送電極とを含む埋め込み型電荷結合素子と、
前記第１の不純物領域に隣接し、端部が前記第１の不純
物領域と重なるように前記ウエル領域内に形成された一
導電型の第２の不純物領域と、前記ウエル領域内で前記
第２の不純物領域の上方又は下方に配置された逆導電型
のチャネル部と、前記チャネル部を挟むように隣接して
形成された逆導電型の第３及び第４の不純物領域とを含
み、前記チャネル部の上部にゲート電極が設けられてい
ない電荷検出部と、前記第２の不純物領域に隣接し、端
部が前記第２の不純物領域と重なるように前記ウエル領
域の表面部分に形成された一導電型の第５の不純物領域
と、前記第５の不純物領域上に絶縁膜を介して形成され
たリセット電極とを含むリセット部と、前記第５の不純
物領域と隣接形成され、前記第５の不純物領域と異なる
不純物濃度を有する一導電型の第６の不純物領域を含む
リセットドレインと、を備え、前記第１の不純物領域及
び前記第５の不純物領域の不純物濃度と、前記第２の不
純物領域の不純物濃度とは異なるように設定されている
ことを特徴とする。また、本発明の電荷検出装置は、一
導電型の半導体基板と、前記半導体基板の表面部分に形
成された逆導電型のウエル領域と、前記ウエル領域の表
面部分に形成された一導電型の第１の不純物領域と、前
記第１の不純物領域上に絶縁膜を介して形成された複数
の転送電極とを含む埋め込み型電荷結合素子と、前記第
１の不純物領域に隣接し、端部が前記第１の不純物領域
と重なるように前記ウエル領域内に形成された一導電型
の第２の不純物領域と、前記ウエル領域内で前記第２の
不純物領域の上方又は下方に配置された逆導電型のチャ
ネル部と、前記チャネル部を挟むように隣接して形成さ
れた逆導電型の第３及び第４の不純物領域とを含み、前
記チャネル部の上部にゲート電極が設けられていない電
荷検出部と、前記第２の不純物領域に隣接し、端部が前
記第２の不純物領域と重なるように前記ウエル領域の表
面部分に形成された一導電型の第５の不純物領域と、前
記第５の不純物領域上に絶縁膜を介して形成されたリセ
ット電極とを含むリセット部と、前記第５の不純物領域
と隣接形成され、前記第５の不純物領域と異なる不純物
濃度を有する一導電型の第６の不純物領域を含むリセッ
トドレインと、を備え、前記チャネル部の不純物濃度
と、前記ウエル領域の不純物濃度とは異なるように設定
されていることを特徴とする。あるいは本発明の電荷検
出装置は、一導電型の半導体基板と、前記半導体基板の
表面部分に形成された逆導電型のウエル領域と、前記ウ
エル領域内に形成された一導電型の第１の不純物領域
と、前記第１の不純物領域上に絶縁膜を介して形成され
た複数の転送電極とを含む埋め込み型電荷結合素子と、
前記ウエル領域内に前記第１の不純物領域と隣接形成さ
れた一導電型の第２の不純物領域と、前記ウエル領域内
で前記第２の不純物領域の上方又は下方に所定の間隔を
空けて形成された逆導電型のチャネル部と、前記チャネ
ル部を挟むように形成された逆導電型の第３及び第４の
不純物領域とを含み、前記チャネル部の上部にゲート電
極が設けられていない電荷検出部と、前記ウエル領域内
に前記第２の不純物領域と隣接形成された第５の不純物
領域と、前記第５の不純物領域上に絶縁膜を介して形成
されたリセット電極とを含むリセット部と、前記第５の
不純物領域と隣接形成され、前記第５の不純物領域と異
なる不純物濃度を有する一導電型の第６の不純物領域を
含むリセットドレインと、を備え、前記チャネル部の不
純物濃度と、前記ウエル領域の不純物濃度とは異なるよ
うに設定されていることを特徴とする。
【００１２】本発明の電荷検出装置の製造方法は、一導
電型の半導体基板の表面上に、酸化膜を介して素子形成
領域に選択的に逆導電型の不純物イオンを注入して逆導
電型のウエルを形成する工程と、前記ウエル内に、所定
間隔を空けて選択的に一導電型の不純物イオンを注入
し、一導電型の第１の不純物領域と、一導電型の第２の
不純物領域とを形成する工程と、前記半導体基板の表面
上に、前記酸化膜を介して多結晶シリコンを堆積してパ
ターニングを行い、前記第１の不純物領域上に複数の転
送電極を形成して埋め込み型電荷結合素子を構成し、前
記第２の不純物領域上にリセット電極を形成してリセッ
ト部を構成する工程と、前記ウエル内であって、前記第
１の不純物領域と前記第２の不純物領域との間における
第１の深さ位置に選択的に逆導電型の不純物イオンを注
入し、多数キャリア電流が流れる逆導電型のチャネル部
を、そのチャネル部の上部にゲート電極を設けることな
く形成する工程と、前記ウエル内であって、前記第１の
不純物領域と前記第２の不純物領域との間における第２
の深さ位置に一導電型の不純物イオンを選択的に注入
し、前記第１及び第２の不純物領域と端部がそれぞれ重
なるように一導電型の第３の不純物領域を形成する工程
と、前記ウエル内であって、前記チャネル部を挟む両端
部に選択的に逆導電型の不純物イオンを注入し、逆導電
型の第４及び第５の不純物領域を形成して、前記第３の
不純物領域と前記チャネル部と前記第４及び第５の不純
物領域とで電荷検出部を構成する工程と、前記ウエル内
であって、前記第２の不純物領域と隣接する位置に一導
電型の不純物イオンを注入し、前記第２の不純物領域と
異なる不純物濃度を有する一導電型の第６の不純物領域
を形成してリセットドレインを構成する工程と、を備え
ることを特徴とする。
電型の半導体基板の表面上に、酸化膜を介して素子形成
領域に選択的に逆導電型の不純物イオンを注入して逆導
電型のウエルを形成する工程と、前記ウエル内に、所定
間隔を空けて選択的に一導電型の不純物イオンを注入
し、一導電型の第１の不純物領域と、一導電型の第２の
不純物領域とを形成する工程と、前記半導体基板の表面
上に、前記酸化膜を介して多結晶シリコンを堆積してパ
ターニングを行い、前記第１の不純物領域上に複数の転
送電極を形成して埋め込み型電荷結合素子を構成し、前
記第２の不純物領域上にリセット電極を形成してリセッ
ト部を構成する工程と、前記ウエル内であって、前記第
１の不純物領域と前記第２の不純物領域との間における
第１の深さ位置に選択的に逆導電型の不純物イオンを注
入し、多数キャリア電流が流れる逆導電型のチャネル部
を、そのチャネル部の上部にゲート電極を設けることな
く形成する工程と、前記ウエル内であって、前記第１の
不純物領域と前記第２の不純物領域との間における第２
の深さ位置に一導電型の不純物イオンを選択的に注入
し、前記第１及び第２の不純物領域と端部がそれぞれ重
なるように一導電型の第３の不純物領域を形成する工程
と、前記ウエル内であって、前記チャネル部を挟む両端
部に選択的に逆導電型の不純物イオンを注入し、逆導電
型の第４及び第５の不純物領域を形成して、前記第３の
不純物領域と前記チャネル部と前記第４及び第５の不純
物領域とで電荷検出部を構成する工程と、前記ウエル内
であって、前記第２の不純物領域と隣接する位置に一導
電型の不純物イオンを注入し、前記第２の不純物領域と
異なる不純物濃度を有する一導電型の第６の不純物領域
を形成してリセットドレインを構成する工程と、を備え
ることを特徴とする。
【００１３】
【発明の実施の形態】先ず、本発明の実施の形態による
電荷検出装置について説明する前に、参考例としての電
荷検出装置の構造を示す。図１に本装置の平面構造を示
し、図１におけるＡ−Ａ線に沿う縦断面を図２に示す。
また、図２におけるＢ−Ｂ線に沿う横断面における電位
分布を図３に示し、図２におけるＣ−Ｃ線に沿う縦断面
における電位分布を図４の実線で示し、図２におけるＤ
−Ｄ線又はＥ−Ｅ線に沿う縦断面における電位分布を図
４の点線で示す。
電荷検出装置について説明する前に、参考例としての電
荷検出装置の構造を示す。図１に本装置の平面構造を示
し、図１におけるＡ−Ａ線に沿う縦断面を図２に示す。
また、図２におけるＢ−Ｂ線に沿う横断面における電位
分布を図３に示し、図２におけるＣ−Ｃ線に沿う縦断面
における電位分布を図４の実線で示し、図２におけるＤ
−Ｄ線又はＥ−Ｅ線に沿う縦断面における電位分布を図
４の点線で示す。
【００１４】本参考例による装置は、図９及び図１０に
示された従来の装置と比較し、電荷検出部の電極６が削
除されている点が相違する。以下に、本参考例による装
置の動作について説明する。図示されていない画素にお
いて発生した信号電荷が、ＣＣＤレジスタにより転送さ
れてきて、電極４、及び最終電極５の下方のｎ型不純物
領域３に蓄積される。
示された従来の装置と比較し、電荷検出部の電極６が削
除されている点が相違する。以下に、本参考例による装
置の動作について説明する。図示されていない画素にお
いて発生した信号電荷が、ＣＣＤレジスタにより転送さ
れてきて、電極４、及び最終電極５の下方のｎ型不純物
領域３に蓄積される。
【００１５】電荷検出部のｎ型不純物領域７は、従来と
異なって非完全空乏状態にある。ｎ型不純物領域７は、
信号電荷が蓄積される前に、図３に示されたようにリセ
ット電極９にハイレベルのリセット電圧が印加されるこ
とによってリセットドレイン１０と同レベルに設定され
る。
異なって非完全空乏状態にある。ｎ型不純物領域７は、
信号電荷が蓄積される前に、図３に示されたようにリセ
ット電極９にハイレベルのリセット電圧が印加されるこ
とによってリセットドレイン１０と同レベルに設定され
る。
【００１６】この後、電極５の下方のｎ型不純物領域３
から電荷検出部のｎ型不純物領域７へ信号電荷が転送さ
れて蓄積される。ｎ型不純物領域７の電位が変化し、ｎ
型不純物領域７の下方に位置するｐ型ウエル２内のチャ
ネル部８を流れる多数キャリア電流が変調される。この
多数キャリア電流の変調を、出力端子１４より検出す
る。
から電荷検出部のｎ型不純物領域７へ信号電荷が転送さ
れて蓄積される。ｎ型不純物領域７の電位が変化し、ｎ
型不純物領域７の下方に位置するｐ型ウエル２内のチャ
ネル部８を流れる多数キャリア電流が変調される。この
多数キャリア電流の変調を、出力端子１４より検出す
る。
【００１７】また、図４の実線で示されたＣ−Ｃ線に沿
う電荷検出部の縦断面の電位分布と、点線で示されたＤ
−Ｄ線に沿うＣＣＤ電極５下又はＥ−Ｅ線に沿うリセッ
ト電極９下の電位分布を比較する。点線で示された電極
５又は９の下方のｐ型ウエル２の電位３２は、実線で示
された電荷検出部の下方の多数キャリア電流が流れるｐ
型ウエル２内のチャネル部８の電位よりも高く、かつ電
極５又は９の下方のｎ型不純物領域３の表面部分の電位
３１よりも浅い。これにより、電荷検出部下のｐ型ウエ
ル２内のチャネル部８を流れる多数キャリア電流は、電
極５又は９の下方のチャネル部８の周囲のｐ型ウエル２
又はその上部のｎ型不純物領域３に漏れることなくドレ
イン１１からソース１２へ流れることができる。
う電荷検出部の縦断面の電位分布と、点線で示されたＤ
−Ｄ線に沿うＣＣＤ電極５下又はＥ−Ｅ線に沿うリセッ
ト電極９下の電位分布を比較する。点線で示された電極
５又は９の下方のｐ型ウエル２の電位３２は、実線で示
された電荷検出部の下方の多数キャリア電流が流れるｐ
型ウエル２内のチャネル部８の電位よりも高く、かつ電
極５又は９の下方のｎ型不純物領域３の表面部分の電位
３１よりも浅い。これにより、電荷検出部下のｐ型ウエ
ル２内のチャネル部８を流れる多数キャリア電流は、電
極５又は９の下方のチャネル部８の周囲のｐ型ウエル２
又はその上部のｎ型不純物領域３に漏れることなくドレ
イン１１からソース１２へ流れることができる。
【００１８】上述したように、本参考例では電荷検出部
において電極が設けられていない。このため、酸化膜を
介して電極６が設けられていた従来の装置と比較し、こ
の部分の浮遊容量が減少するので、電荷電圧変換ゲイン
を向上させることができる。
において電極が設けられていない。このため、酸化膜を
介して電極６が設けられていた従来の装置と比較し、こ
の部分の浮遊容量が減少するので、電荷電圧変換ゲイン
を向上させることができる。
【００１９】以上、リセット電極９にリセット電圧を印
加したとき電荷検出部のｎ型不純物領域７が非完全空乏
状態である場合を説明したが、ｎ型半導体基板１、チャ
ネル部８及びｎ型半導体領域７の不純物濃度やレベルを
適切に調整すれば、ｎ型不純物領域７を完全空乏状態に
することも可能である。ただし図１及び図２に示された
装置では、製造上電荷検出部とその近傍で不純物濃度を
個別に調整することは困難である。
加したとき電荷検出部のｎ型不純物領域７が非完全空乏
状態である場合を説明したが、ｎ型半導体基板１、チャ
ネル部８及びｎ型半導体領域７の不純物濃度やレベルを
適切に調整すれば、ｎ型不純物領域７を完全空乏状態に
することも可能である。ただし図１及び図２に示された
装置では、製造上電荷検出部とその近傍で不純物濃度を
個別に調整することは困難である。
【００２０】これに対し、図５に本発明の実施の形態に
よる電荷検出装置の縦断面構造を示す。図２に示された
上記参考例と比較し、電極５及び９の下方のｎ型不純物
領域３ａ及び３ｂと、電荷検出部の下方のｎ型不純物領
域１５とが一体ではなく別々に形成されており、さらに
電極５及び９の下方のｐ型ウエル２と、多数キャリア電
流が流れるチャネル部１６とが別々に形成されている点
が相違する。ｎ型不純物領域１５の両端の部分は、信号
電荷が電極５下から電荷検出部、リセット電極９下へ滞
りなく転送されるように、他のｎ型不純物領域３ａ及び
３ｂの端部と重なり合うように形成されている。チャネ
ル部１６となるｐ型不純物領域は、電極５及び９の下方
にｐｎ接合による電位障壁ができないように、ｎ型不純
物領域３ａ及び３ｂとの間に隙間ができるように形成さ
れている。
よる電荷検出装置の縦断面構造を示す。図２に示された
上記参考例と比較し、電極５及び９の下方のｎ型不純物
領域３ａ及び３ｂと、電荷検出部の下方のｎ型不純物領
域１５とが一体ではなく別々に形成されており、さらに
電極５及び９の下方のｐ型ウエル２と、多数キャリア電
流が流れるチャネル部１６とが別々に形成されている点
が相違する。ｎ型不純物領域１５の両端の部分は、信号
電荷が電極５下から電荷検出部、リセット電極９下へ滞
りなく転送されるように、他のｎ型不純物領域３ａ及び
３ｂの端部と重なり合うように形成されている。チャネ
ル部１６となるｐ型不純物領域は、電極５及び９の下方
にｐｎ接合による電位障壁ができないように、ｎ型不純
物領域３ａ及び３ｂとの間に隙間ができるように形成さ
れている。
【００２１】上述した通り上記参考例では、ｎ型不純物
領域３と７及びｐ型ウエル２とチャネル部８が一体に形
成されているため、それぞれ不純物濃度がほぼ均一であ
り、電荷検出部のｎ型不純物領域７の電位の制御が困難
である。これに対し、本実施の形態ではｎ型不純物領域
１５が他のｎ型不純物領域３ａ及び３ｂとは別に形成さ
れているため、それぞれの不純物濃度を最適な濃度に設
定することができ、ｎ型不純物領域１５のレベルの調整
が容易である。したがって、リセット電極９へのリセッ
ト電圧の印加の際に、ｎ型不純物領域１５がリセットド
レイン１０と同レベルに設定されてもよいし、ｎ型不純
物領域１５がリセットドレイン１０よりも低いレベルに
設置されて完全空乏状態となってもよい。
領域３と７及びｐ型ウエル２とチャネル部８が一体に形
成されているため、それぞれ不純物濃度がほぼ均一であ
り、電荷検出部のｎ型不純物領域７の電位の制御が困難
である。これに対し、本実施の形態ではｎ型不純物領域
１５が他のｎ型不純物領域３ａ及び３ｂとは別に形成さ
れているため、それぞれの不純物濃度を最適な濃度に設
定することができ、ｎ型不純物領域１５のレベルの調整
が容易である。したがって、リセット電極９へのリセッ
ト電圧の印加の際に、ｎ型不純物領域１５がリセットド
レイン１０と同レベルに設定されてもよいし、ｎ型不純
物領域１５がリセットドレイン１０よりも低いレベルに
設置されて完全空乏状態となってもよい。
【００２２】本実施の形態による電荷検出装置の製造方
法について、工程別に縦断面を示した図６（ａ）〜
（ｆ）を用いて説明する。図６（ａ）に示されたよう
に、ｎ型半導体基板１の表面上に、熱酸化法によりシリ
コン酸化膜１８を形成し、さらに素子形成領域以外の部
分を覆うようにレジスト膜１７を形成する。このレジス
ト膜１７をマスクとして、ボロンイオン（Ｂ+ ）を基板
表面に注入する。これにより、ｐ型ウエル２を形成す
る。このｐ型ウエル２の接合深さは、例えば５μｍ程度
にする。これは、イオン注入後に熱拡散を行うか、ある
いはイオン注入時のエネルギを例えば数百〜数千ｋｅＶ
というように高い値に設定することで制御する。
法について、工程別に縦断面を示した図６（ａ）〜
（ｆ）を用いて説明する。図６（ａ）に示されたよう
に、ｎ型半導体基板１の表面上に、熱酸化法によりシリ
コン酸化膜１８を形成し、さらに素子形成領域以外の部
分を覆うようにレジスト膜１７を形成する。このレジス
ト膜１７をマスクとして、ボロンイオン（Ｂ+ ）を基板
表面に注入する。これにより、ｐ型ウエル２を形成す
る。このｐ型ウエル２の接合深さは、例えば５μｍ程度
にする。これは、イオン注入後に熱拡散を行うか、ある
いはイオン注入時のエネルギを例えば数百〜数千ｋｅＶ
というように高い値に設定することで制御する。
【００２３】図６（ｂ）に示されたように、レジスト膜
１７を除去し、ＣＣＤ電極４、５下のｎ型不純物領域３
ａと、リセット電極９下のｎ型不純物領域３ｂとを形成
すべき領域が開孔されたレジスト膜２１を形成する。こ
のレジスト膜２１をマスクとして、リンイオン（Ｐ+ ）
を注入してｎ型不純物領域３ａ及び３ｂをｐ型ウエル２
内に形成する。このｎ型不純物領域３ａ及び３ｂの接合
深さは、例えば１μｍ以下程度に設定する。この接合深
さは、イオン注入後の熱拡散、又はイオン注入時のエネ
ルギを調節することによって制御する。
１７を除去し、ＣＣＤ電極４、５下のｎ型不純物領域３
ａと、リセット電極９下のｎ型不純物領域３ｂとを形成
すべき領域が開孔されたレジスト膜２１を形成する。こ
のレジスト膜２１をマスクとして、リンイオン（Ｐ+ ）
を注入してｎ型不純物領域３ａ及び３ｂをｐ型ウエル２
内に形成する。このｎ型不純物領域３ａ及び３ｂの接合
深さは、例えば１μｍ以下程度に設定する。この接合深
さは、イオン注入後の熱拡散、又はイオン注入時のエネ
ルギを調節することによって制御する。
【００２４】図６（ｃ）のように、レジスト膜２１を除
去し、シリコン酸化膜１８上に多結晶シリコンを堆積
し、所望の形状にパターニングを行い、ＣＣＤ電極４及
び５、リセット電極９を形成する。
去し、シリコン酸化膜１８上に多結晶シリコンを堆積
し、所望の形状にパターニングを行い、ＣＣＤ電極４及
び５、リセット電極９を形成する。
【００２５】図６（ｄ）に示されたように、多数キャリ
ア電流が流れる領域が開孔したレジスト膜２２を形成
し、このレジスト膜２２をマスクとしてボロンイオン
（Ｂ+ ）又はリンイオン（Ｐ+ ）を注入する。これによ
り、ｐ型ウエル２内に所望の不純物濃度に制御されたｐ
型不純物領域１６が形成される。この領域１６のｐ型不
純物濃度を高くしたい場合はボロンイオン（Ｂ+ ）を注
入し、薄くしたい場合はリンイオン（Ｐ+ ）を注入す
る。このｐ型不純物領域１６の不純物濃度がピークとな
る位置は、熱拡散又は注入エネルギの調節により制御す
る。
ア電流が流れる領域が開孔したレジスト膜２２を形成
し、このレジスト膜２２をマスクとしてボロンイオン
（Ｂ+ ）又はリンイオン（Ｐ+ ）を注入する。これによ
り、ｐ型ウエル２内に所望の不純物濃度に制御されたｐ
型不純物領域１６が形成される。この領域１６のｐ型不
純物濃度を高くしたい場合はボロンイオン（Ｂ+ ）を注
入し、薄くしたい場合はリンイオン（Ｐ+ ）を注入す
る。このｐ型不純物領域１６の不純物濃度がピークとな
る位置は、熱拡散又は注入エネルギの調節により制御す
る。
【００２６】図６（ｅ）に示されたように、レジスト膜
２２を除去し、電荷検出部のｎ型不純物領域１５の部分
が開孔されたレジスト膜２３を形成する。このレジスト
膜２３と、電極５及び９とをマスクとしてリンイオン
（Ｐ+ ）を注入し、ｐ型ウエル２の表面にｎ型不純物領
域１５を形成する。このｎ型不純物領域１５は接合深さ
が浅くなるように、熱拡散あるいはイオン注入エネルギ
を制御する。
２２を除去し、電荷検出部のｎ型不純物領域１５の部分
が開孔されたレジスト膜２３を形成する。このレジスト
膜２３と、電極５及び９とをマスクとしてリンイオン
（Ｐ+ ）を注入し、ｐ型ウエル２の表面にｎ型不純物領
域１５を形成する。このｎ型不純物領域１５は接合深さ
が浅くなるように、熱拡散あるいはイオン注入エネルギ
を制御する。
【００２７】図６（ｆ）に示されたように、レジスト膜
２３を除去し、リセットドレイン１０の部分が開孔され
たレジスト膜２４を形成する。このレジスト膜２４及び
リセット電極９をマスクとしてヒ素イオン（Ａs + ）を
注入し、リセットドレイン１０を形成する。
２３を除去し、リセットドレイン１０の部分が開孔され
たレジスト膜２４を形成する。このレジスト膜２４及び
リセット電極９をマスクとしてヒ素イオン（Ａs + ）を
注入し、リセットドレイン１０を形成する。
【００２８】また、本実施の形態による別の電荷検出装
置の縦断面構造を図７に示す。この場合、図５に示され
た電荷検出装置とは電荷検出部のｎ型不純物領域１５と
チャネル部１６との上下関係が逆転しているだけで、動
作上は全く同様となる。ここで図７の縦断面構造を得る
には、例えば不純物イオンを注入してｎ型不純物領域１
５及びチャネル部１６を形成する際の注入エネルギなど
を変化させればよい。
置の縦断面構造を図７に示す。この場合、図５に示され
た電荷検出装置とは電荷検出部のｎ型不純物領域１５と
チャネル部１６との上下関係が逆転しているだけで、動
作上は全く同様となる。ここで図７の縦断面構造を得る
には、例えば不純物イオンを注入してｎ型不純物領域１
５及びチャネル部１６を形成する際の注入エネルギなど
を変化させればよい。
【００２９】さらに図８は、本発明の固体撮像装置の平
面構造を示す図である。図中、３０は例えばｐ型ウエル
内に形成されたｎ型不純物領域からなり、光の入射によ
りｐ−ｎ接合における光電変換に基づく信号電荷を生成
する画素部であり、画素部３０で生成した信号電荷が例
えばゲート電極構造を有するシフト部３１へのパルスの
印加によってＣＣＤ電極４に転送された後、電荷検出装
置２０で検出される。
面構造を示す図である。図中、３０は例えばｐ型ウエル
内に形成されたｎ型不純物領域からなり、光の入射によ
りｐ−ｎ接合における光電変換に基づく信号電荷を生成
する画素部であり、画素部３０で生成した信号電荷が例
えばゲート電極構造を有するシフト部３１へのパルスの
印加によってＣＣＤ電極４に転送された後、電荷検出装
置２０で検出される。
【００３０】なお上述した実施の形態は一例であり、本
発明を限定するものではない。例えば、上記実施の形態
による装置を製造する方法において、図６（ｄ）に示さ
れたｐ型不純物領域１６を形成する工程は、図６（ａ）
の工程の後、あるいは図６（ｂ）の工程の後に行うこと
も可能である。
発明を限定するものではない。例えば、上記実施の形態
による装置を製造する方法において、図６（ｄ）に示さ
れたｐ型不純物領域１６を形成する工程は、図６（ａ）
の工程の後、あるいは図６（ｂ）の工程の後に行うこと
も可能である。
【００３１】
【発明の効果】以上説明したように本発明によれば、固
体撮像装置などで用いられる電荷検出装置において、電
荷検出部に寄生する浮遊容量を減少させて電荷電圧変換
ゲインを高めることができる。
体撮像装置などで用いられる電荷検出装置において、電
荷検出部に寄生する浮遊容量を減少させて電荷電圧変換
ゲインを高めることができる。
【図１】本発明の第１の実施の形態による電荷検出装置
の平面構造を示した平面図。
の平面構造を示した平面図。
【図２】図１におけるＡ−Ａ線に沿う縦断面を示した断
面図。
面図。
【図３】図２におけるＢ−Ｂ線に沿う横断面における横
方向のポテンシャルを示した電位分布図。
方向のポテンシャルを示した電位分布図。
【図４】図２におけるＣ−Ｃ線に沿う縦断面における深
さ方向のポテンシャルを示した電位分布図。
さ方向のポテンシャルを示した電位分布図。
【図５】本発明の第２の実施の形態による電荷検出装置
の縦断面構造を示した断面図。
の縦断面構造を示した断面図。
【図６】同第２の実施の形態による電荷検出装置の製造
方法を工程別に示した縦断面図。
方法を工程別に示した縦断面図。
【図７】本発明の第２の実施の形態による他の電荷検出
装置の縦断面構造を示した断面図。
装置の縦断面構造を示した断面図。
【図８】本発明の固体撮像装置の平面構造を示した平面
図。
図。
【図９】従来の電荷検出装置の平面構造を示した平面
図。
図。
【図１０】図９におけるＡ１−Ａ１線に沿う縦断面を示
した断面図。
した断面図。
【図１１】図１０におけるＢ１−Ｂ１線に沿う横断面に
おける横方向のポテンシャルを示した電位分布図。
おける横方向のポテンシャルを示した電位分布図。
【図１２】図１０におけるＣ１−Ｃ１線に沿う縦断面に
おける深さ方向のポテンシャルを示した電位分布図。
おける深さ方向のポテンシャルを示した電位分布図。
１ ｎ型半導体基板
２ ｐ型ウエル
３、３ａ、３ｂ、７、１５ ｎ型不純物領域
４、５ ＣＣＤ電極
８，１６ ｐ型不純物領域（チャネル部）
９ リセット電極
１０ リセットドレイン
１１ ドレイン
１２ ソース
１３ 定電流源
１４ 出力端子
１７、２１、２２、２３、２４ レジスト膜
１８ シリコン酸化膜
２０ 電荷検出装置
３０ 画素部
３１ シフト部
Claims (10)
- 【請求項１】一導電型の半導体基板と、 前記半導体基板の表面部分に形成された逆導電型のウエ
ル領域と、 前記ウエル領域の表面部分に形成された一導電型の第１
の不純物領域と、前記第１の不純物領域上に絶縁膜を介
して形成された複数の転送電極とを含む埋め込み型電荷
結合素子と、 前記第１の不純物領域に隣接し、端部が前記第１の不純
物領域と重なるように前記ウエル領域内に形成された一
導電型の第２の不純物領域と、前記ウエル領域内で前記
第２の不純物領域の上方又は下方に配置された逆導電型
のチャネル部と、前記チャネル部を挟むように隣接して
形成された逆導電型の第３及び第４の不純物領域とを含
み、前記チャネル部の上部にゲート電極が設けられてい
ない電荷検出部と、 前記第２の不純物領域に隣接し、端部が前記第２の不純
物領域と重なるように前記ウエル領域の表面部分に形成
された一導電型の第５の不純物領域と、前記第５の不純
物領域上に絶縁膜を介して形成されたリセット電極とを
含むリセット部と、前記第５の不純物領域と隣接形成され、前記第５の不純
物領域と異なる不純物濃度を有する一導電型の第６の不
純物領域を含むリセットドレインと、 を備え、 前記第１の不純物領域及び前記第５の不純物領域の不純
物濃度と、前記第２の不純物領域の不純物濃度とは異な
るように設定されていることを特徴とする電荷検出装
置。 - 【請求項２】前記チャネル部は、前記ウエル領域内で前
記第２の不純物領域の上方又は下方に所定の間隔を空け
て形成されていることを特徴とする請求項１記載の電荷
検出装置。 - 【請求項３】前記チャネル部の不純物濃度と、前記ウエ
ル領域の不純物濃度とは異なるように設定されているこ
とを特徴とする請求項２記載の電荷検出装置。 - 【請求項４】一導電型の半導体基板と、 前記半導体基板の表面部分に形成された逆導電型のウエ
ル領域と、 前記ウエル領域の表面部分に形成された一導電型の第１
の不純物領域と、前記第１の不純物領域上に絶縁膜を介
して形成された複数の転送電極とを含む埋め込み型電荷
結合素子と、 前記第１の不純物領域に隣接し、端部が前記第１の不純
物領域と重なるように前記ウエル領域内に形成された一
導電型の第２の不純物領域と、前記ウエル領域内で前記
第２の不純物領域の上方又は下方に配置された逆導電型
のチャネル部と、前記チャネル部を挟むように隣接して
形成された逆導電型の第３及び第４の不純物領域とを含
み、前記チャネル部の上部にゲート電極が設けられてい
ない電荷検出部と、 前記第２の不純物領域に隣接し、端部が前記第２の不純
物領域と重なるように前記ウエル領域の表面部分に形成
された一導電型の第５の不純物領域と、前記第５の不純
物領域上に絶縁膜を介して形成されたリセット電極とを
含むリセット部と、前記第５の不純物領域と隣接形成され、前記第５の不純
物領域と異なる不純物濃度を有する一導電型の第６の不
純物領域を含むリセットドレインと、 を備え、前記チャネル部の不純物濃度と、前記ウエル領域の不純
物濃度とは異なるように設定されている ことを特徴とす
る電荷検出装置。 - 【請求項５】一導電型の半導体基板と、 前記半導体基板の表面部分に形成された逆導電型のウエ
ル領域と、 前記ウエル領域内に形成された一導電型の第１の不純物
領域と、前記第１の不純物領域上に絶縁膜を介して形成
された複数の転送電極とを含む埋め込み型電荷結合素子
と、 前記ウエル領域内に前記第１の不純物領域と隣接形成さ
れた一導電型の第２の不純物領域と、前記ウエル領域内
で前記第２の不純物領域の上方又は下方に所定の間隔を
空けて形成された逆導電型のチャネル部と、前記チャネ
ル部を挟むように形成された逆導電型の第３及び第４の
不純物領域とを含み、前記チャネル部の上部にゲート電
極が設けられていない電荷検出部と、 前記ウエル領域内に前記第２の不純物領域と隣接形成さ
れた第５の不純物領域と、前記第５の不純物領域上に絶
縁膜を介して形成されたリセット電極とを含むリセット
部と、前記第５の不純物領域と隣接形成され、前記第５の不純
物領域と異なる不純物濃度を有する一導電型の第６の不
純物領域を含むリセットドレインと、 を備え、 前記チャネル部の不純物濃度と、前記ウエル領域の不純
物濃度とは異なるように設定されていることを特徴とす
る電荷検出装置。 - 【請求項６】前記リセット電極にリセット電位を印加し
て、前記第２の不純物領域の電位を所定の電位に設定
し、その後転送電極に所定のパルスを印加して転送され
てきた信号電荷を前記第２の不純物領域に転送して蓄積
させ、前記第２の不純物領域に生じた電位変化により前
記チャネル部を流れる多数のキャリア電流を変調させて
前記信号電荷の電荷量を検出することを特徴とする請求
項１又は請求項５記載の電荷検出装置。 - 【請求項７】前記第２の不純物領域の電位が、前記第５
の不純物領域の電位と等電位に設定されることを特徴と
する請求項６記載の電荷検出装置。 - 【請求項８】前記リセット電極にリセット電位を印加し
たとき、前記第２の不純物領域が完全空乏状態となるこ
とを特徴とする請求項６記載の電荷検出装置。 - 【請求項９】一導電型の半導体基板の表面上に、酸化膜
を介して素子形成領域に選択的に逆導電型の不純物イオ
ンを注入して逆導電型のウエルを形成する工程と、 前記ウエル内に、所定間隔を空けて選択的に一導電型の
不純物イオンを注入し、一導電型の第１の不純物領域
と、一導電型の第２の不純物領域とを形成する工程と、 前記半導体基板の表面上に、前記酸化膜を介して多結晶
シリコンを堆積してパターニングを行い、前記第１の不
純物領域上に複数の転送電極を形成して埋め込み型電荷
結合素子を構成し、前記第２の不純物領域上にリセット
電極を形成してリセット部を構成する工程と、 前記ウエル内であって、前記第１の不純物領域と前記第
２の不純物領域との間における第１の深さ位置に選択的
に逆導電型の不純物イオンを注入し、多数キャリア電流
が流れる逆導電型のチャネル部を、そのチャネル部の上
部にゲート電極を設けることなく形成する工程と、 前記ウエル内であって、前記第１の不純物領域と前記第
２の不純物領域との間における第２の深さ位置に一導電
型の不純物イオンを選択的に注入し、前記第１及び第２
の不純物領域と端部がそれぞれ重なるように一導電型の
第３の不純物領域を形成する工程と、 前記ウエル内であって、前記チャネル部を挟む両端部に
選択的に逆導電型の不純物イオンを注入し、逆導電型の
第４及び第５の不純物領域を形成して、前記第３の不純
物領域と前記チャネル部と前記第４及び第５の不純物領
域とで電荷検出部を構成する工程と、前記ウエル内であって、前記第２の不純物領域と隣接す
る位置に一導電型の不純物イオンを注入し、前記第２の
不純物領域と異なる不純物濃度を有する一導電型の第６
の不純物領域を形成してリセットドレインを構成する工
程と、 を備えることを特徴とする電荷検出装置の製造方法。 - 【請求項１０】請求項１乃至請求項８記載の電荷検出装
置と、光の入射により信号電荷を生成する画素部とを具
備することを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26206196A JP3408382B2 (ja) | 1996-10-02 | 1996-10-02 | 電荷検出装置とその製造方法及び固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26206196A JP3408382B2 (ja) | 1996-10-02 | 1996-10-02 | 電荷検出装置とその製造方法及び固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107247A JPH10107247A (ja) | 1998-04-24 |
| JP3408382B2 true JP3408382B2 (ja) | 2003-05-19 |
Family
ID=17370492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26206196A Expired - Fee Related JP3408382B2 (ja) | 1996-10-02 | 1996-10-02 | 電荷検出装置とその製造方法及び固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3408382B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118535B2 (ja) * | 1988-03-14 | 1995-12-18 | 日本電気株式会社 | 電荷転送素子とその駆動方法 |
| JPH04352474A (ja) * | 1991-05-30 | 1992-12-07 | Toshiba Corp | 電荷信号の出力部構体 |
-
1996
- 1996-10-02 JP JP26206196A patent/JP3408382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107247A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880495A (en) | Active pixel with a pinned photodiode | |
| US5341008A (en) | Bulk charge modulated device photocell with lateral charge drain | |
| KR100192954B1 (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
| JP3177514B2 (ja) | 固体イメージセンサ | |
| EP0632506B1 (en) | A charge detection amplifier | |
| JP2001291858A (ja) | 固体撮像素子及びその製造方法 | |
| US5118631A (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| US7230289B2 (en) | Solid-state imaging device and method of manufacturing the same | |
| US20010017381A1 (en) | Solid state imaging device and driving method thereof | |
| JPH05505703A (ja) | インターライン転送ｃｃｄエリアイメージセンサにおけるブルーミング制御及びイメージラグの低減 | |
| JPS62222667A (ja) | 固体撮像装置 | |
| KR20010021375A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
| US5290722A (en) | Method of making floating gate junction field effect transistor image sensor elements | |
| US7586140B2 (en) | CMOS image sensors including pickup regions | |
| EP0069649B1 (en) | Self-aligned antiblooming structure for charge-coupled devices and method of fabrication thereof | |
| JPH0878663A (ja) | Ｃｃｄの電荷検出ノード | |
| JP3406832B2 (ja) | 固体撮像装置 | |
| JP3460225B2 (ja) | 電荷結合素子及びその製造法 | |
| JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
| JP3648518B2 (ja) | 固体撮像装置 | |
| US6043523A (en) | Charge coupled device and method of fabricating the same | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100359767B1 (ko) | 고체촬상소자의 제조 방법 | |
| JPH0465133A (ja) | 電荷結合装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |