JPS62222667A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS62222667A JPS62222667A JP61066605A JP6660586A JPS62222667A JP S62222667 A JPS62222667 A JP S62222667A JP 61066605 A JP61066605 A JP 61066605A JP 6660586 A JP6660586 A JP 6660586A JP S62222667 A JPS62222667 A JP S62222667A
- Authority
- JP
- Japan
- Prior art keywords
- light
- region
- receiving region
- light receiving
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 17
- 238000003384 imaging method Methods 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 2
- 238000009825 accumulation Methods 0.000 abstract description 6
- 239000000969 carrier Substances 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電荷転送装置CTD構成による固体撮像装置
、特に、その受光部がいわゆる埋込みチャンネルのMO
3構造(このMO3構造とは、半導体−銹電体一導電層
の積層構造を指称するものとする。)とされ、表面にi
44荷蓄積を生成するようにした構成を採る固体撮像装
置に係わる。
、特に、その受光部がいわゆる埋込みチャンネルのMO
3構造(このMO3構造とは、半導体−銹電体一導電層
の積層構造を指称するものとする。)とされ、表面にi
44荷蓄積を生成するようにした構成を採る固体撮像装
置に係わる。
本発明は、いわゆる埋込みチャンネルMO3構造とし、
表面に11荷蓄積層を形成するようにした固体撮像装置
において、その受光部を、■の導電型を有する選択され
た位置に形成され受光領域によって構成し、その]・に
低低不純物濃度域を配した構成とするごとによって、ス
ミアの発生を効果的に回避し、更に、この場合において
その受光領域の電荷転送部側の端縁位置を電荷転送制御
電極の受光部側端縁位置とほぼ一致させることによって
、受光部と電荷転送部との間に、電荷の転送を阻害する
ポテンシャルの谷によるバリアが発生するような不都合
を回避する。
表面に11荷蓄積層を形成するようにした固体撮像装置
において、その受光部を、■の導電型を有する選択され
た位置に形成され受光領域によって構成し、その]・に
低低不純物濃度域を配した構成とするごとによって、ス
ミアの発生を効果的に回避し、更に、この場合において
その受光領域の電荷転送部側の端縁位置を電荷転送制御
電極の受光部側端縁位置とほぼ一致させることによって
、受光部と電荷転送部との間に、電荷の転送を阻害する
ポテンシャルの谷によるバリアが発生するような不都合
を回避する。
インターライントランスファ方式のC70型の固体撮像
装置において、その受光部を埋込みチャンネル型MO3
構造とし、表面がピンニングすなわち電荷の蓄積層が生
じるような動作条件で駆動させることによって表面から
の発生電流による暗電流を著しく減少させることが期待
できる。第7図はこの棟の固体撮像装置の要部の断面図
をボすもので、この例では、p型の基体領域(2)を構
成するサブストレイト上にn型の半導体層(3)が設け
られて成るシリコン半導体基板(1)より成り、基板(
1)の半導体I@ (31を有する側の主面(la)側
に、受光部(4)を各垂直ライン毎に配列された?ti
荷転送部(5)すなわち垂直シフトレジスタと、図ボし
ないが、水平シフトレジスタ等が設けられる。
装置において、その受光部を埋込みチャンネル型MO3
構造とし、表面がピンニングすなわち電荷の蓄積層が生
じるような動作条件で駆動させることによって表面から
の発生電流による暗電流を著しく減少させることが期待
できる。第7図はこの棟の固体撮像装置の要部の断面図
をボすもので、この例では、p型の基体領域(2)を構
成するサブストレイト上にn型の半導体層(3)が設け
られて成るシリコン半導体基板(1)より成り、基板(
1)の半導体I@ (31を有する側の主面(la)側
に、受光部(4)を各垂直ライン毎に配列された?ti
荷転送部(5)すなわち垂直シフトレジスタと、図ボし
ないが、水平シフトレジスタ等が設けられる。
受光部(3)はn型半導体層(3)自体より成り、図丞
しないがチャンネルストッパー領域によって水平、垂直
方向に夫々複数個配列するように区分された受光領域(
6)によって構成される。そして、これら受光領域(6
)に隣接してp型のオーバーフロー制御領域(7)を介
してn型のオーバーフロートレイン領域(8)が設けら
れる。
しないがチャンネルストッパー領域によって水平、垂直
方向に夫々複数個配列するように区分された受光領域(
6)によって構成される。そして、これら受光領域(6
)に隣接してp型のオーバーフロー制御領域(7)を介
してn型のオーバーフロートレイン領域(8)が設けら
れる。
垂直シフトレジスタ部(5)は、半導体層(4)に選択
的に形成されたp型のウェル領域(9)上にn型の電荷
転送領域(10)が設(プられて成る。
的に形成されたp型のウェル領域(9)上にn型の電荷
転送領域(10)が設(プられて成る。
M、扱(1)の主面(la)上には5t02等光透過性
誘電体1m(11)が設けられる。
誘電体1m(11)が設けられる。
そして、この誘電体Jm(11)上の受光部(4)と垂
直シフトレジスタ部才なわら電荷転送部(5)との間に
受光部(4)の信号電荷をシフトレジスタ部(5)の電
荷転送領域(工0)に′di向転送制御する転送制御電
極(13)が被着されて転送制御部(12)が構成され
る。この転送制御電極(13)は、例えば、シフトレジ
スタ部(5)の一部の転送電極と共通に構成される。
直シフトレジスタ部才なわら電荷転送部(5)との間に
受光部(4)の信号電荷をシフトレジスタ部(5)の電
荷転送領域(工0)に′di向転送制御する転送制御電
極(13)が被着されて転送制御部(12)が構成され
る。この転送制御電極(13)は、例えば、シフトレジ
スタ部(5)の一部の転送電極と共通に構成される。
また、受光部(4)の前方、すなわち受光部(4)上の
誘電体J@(1工)上に、光透過性の前方電極(■4)
が、オーバフロー制御領域(7)上と、オーバーフロー
ドレイン領域(8)上に跨って、全面的に被着される。
誘電体J@(1工)上に、光透過性の前方電極(■4)
が、オーバフロー制御領域(7)上と、オーバーフロー
ドレイン領域(8)上に跨って、全面的に被着される。
転送制御電極(13)と、前方電極(14)とは、例え
ば多結晶シリコン層によって形成し得、受光部(4)以
外の表面には図丞しないが遮光材が被着される。各電極
間、例えば前方電極(14)下に配置される転送電極(
13)等の各電極の表面には、5t02等の絶縁113
(15)が被着されて、電気的絶縁がはかられる。
ば多結晶シリコン層によって形成し得、受光部(4)以
外の表面には図丞しないが遮光材が被着される。各電極
間、例えば前方電極(14)下に配置される転送電極(
13)等の各電極の表面には、5t02等の絶縁113
(15)が被着されて、電気的絶縁がはかられる。
このような構成において、前方電極(14)に所要の負
の電位を与えて受光領域(6)の表面に正の電荷の蓄積
1−を生成し、表面より内部に埋込みチャンネルを形成
する。このとき、実際の前方電極(14)への印加電圧
は、耐圧等から制約を受け、埋込みチャンネルでのポテ
ンシャルの最低点は高々数Vに過ぎず、これに受光にっ
て発生した電荷、すなわち電子が蓄積するとこの受光領
域(6)下に生じる空乏層の広がり厚さは、実際上向々
2〜3μ鋼程度である。一方、信号?!荷が基板内部か
ら他の受光領域(6)或いはシフトレジスタ部(5)の
電tii7転送領域(10)へと流れ込むことによる撮
像画像の乱れ、いわゆるスミアの発生は、上述した受光
領域(6)ドの空乏層の厚さに依存し、この厚さが小さ
くなるほど大となるものであり、上述した2〜3μl程
度の空乏層の広がり厚さでは充分なスミア防止をなし難
い。
の電位を与えて受光領域(6)の表面に正の電荷の蓄積
1−を生成し、表面より内部に埋込みチャンネルを形成
する。このとき、実際の前方電極(14)への印加電圧
は、耐圧等から制約を受け、埋込みチャンネルでのポテ
ンシャルの最低点は高々数Vに過ぎず、これに受光にっ
て発生した電荷、すなわち電子が蓄積するとこの受光領
域(6)下に生じる空乏層の広がり厚さは、実際上向々
2〜3μ鋼程度である。一方、信号?!荷が基板内部か
ら他の受光領域(6)或いはシフトレジスタ部(5)の
電tii7転送領域(10)へと流れ込むことによる撮
像画像の乱れ、いわゆるスミアの発生は、上述した受光
領域(6)ドの空乏層の厚さに依存し、この厚さが小さ
くなるほど大となるものであり、上述した2〜3μl程
度の空乏層の広がり厚さでは充分なスミア防止をなし難
い。
向、表面に電萄前積1mを形成するようにしたピンニン
グMOSタイプのCCDイメージセンサについては、例
えば1984年テレビジョン学会全国大会予稿集41〜
42頁に開不されているところである。
グMOSタイプのCCDイメージセンサについては、例
えば1984年テレビジョン学会全国大会予稿集41〜
42頁に開不されているところである。
〔発明が解決しようとする問題点〕
本発明は、埋込みチャンネルMO3型の表面に電荷蓄積
層を形成するようにした固体撮像装置において、上述し
た空乏層の広がりが小さいことによるスミア発生の問題
を確実に解決すると共に、史に、後述するとごろから明
らかなように、これに伴う諸問題の解決をはかる。
層を形成するようにした固体撮像装置において、上述し
た空乏層の広がりが小さいことによるスミア発生の問題
を確実に解決すると共に、史に、後述するとごろから明
らかなように、これに伴う諸問題の解決をはかる。
本発明は、第1図にその要部の路線的拡大断面図を承ず
ように、半導体基& (21)を有して成る。
ように、半導体基& (21)を有して成る。
半導体基板(21)は、第1導電型例えばp型の基体領
域(22)を有し、これの上に低不純物濃度領域(23
)を介して、基板(2■)の基体領域(22)を有する
側とは反対側の主面(21a )に臨んで、水平及び垂
直方向に夫々複数個の第2導電型例えばn型の受光領域
(26)を設けて受光部(24)を構成している。そし
て、例えば垂直方向の共通の列上に配列された受光領域
(36)に対してこれら領域(36)に沿って存在する
電荷転送部(25)、ずなわら垂直シフトレジスタ部を
構成する。この電荷転送部(25)は、第2導電型の電
荷転送領域(30)を、例えば第1導電型より成るつ、
tル領域(29)上に形成することによっても構成する
。
域(22)を有し、これの上に低不純物濃度領域(23
)を介して、基板(2■)の基体領域(22)を有する
側とは反対側の主面(21a )に臨んで、水平及び垂
直方向に夫々複数個の第2導電型例えばn型の受光領域
(26)を設けて受光部(24)を構成している。そし
て、例えば垂直方向の共通の列上に配列された受光領域
(36)に対してこれら領域(36)に沿って存在する
電荷転送部(25)、ずなわら垂直シフトレジスタ部を
構成する。この電荷転送部(25)は、第2導電型の電
荷転送領域(30)を、例えば第1導電型より成るつ、
tル領域(29)上に形成することによっても構成する
。
基板(21)の主面(21a )上には5t(h等の光
透過性誘電体層(31)を被着し、この誘電体層(31
)上の受光部(24)と電<’=:f転送部、すなわち
垂直シフトレジスタ部(25)との間に受光部(24)
の信JF+電荷をシフトレジスタ部(25)に転送制御
する転送制御電極(33)が被着され転送制御部(32
)を構成する。この転送制御電極(33)は、例えばシ
フトレジスタ部(25)の一部の転送電極と共通に構成
し得る。
透過性誘電体層(31)を被着し、この誘電体層(31
)上の受光部(24)と電<’=:f転送部、すなわち
垂直シフトレジスタ部(25)との間に受光部(24)
の信JF+電荷をシフトレジスタ部(25)に転送制御
する転送制御電極(33)が被着され転送制御部(32
)を構成する。この転送制御電極(33)は、例えばシ
フトレジスタ部(25)の一部の転送電極と共通に構成
し得る。
一部各受光領域(26)を例えば囲むように隣接し°ζ
第1導電型のオーバフロー制御領域(27)を介して第
2導電型のオーバフロードレイン領域(2日)が設けら
れる。
第1導電型のオーバフロー制御領域(27)を介して第
2導電型のオーバフロードレイン領域(2日)が設けら
れる。
また、受光部(24)の前方、すなわち受光部(24)
上の誘電体j@ (31)上に光透過性の前方電極(3
4)が、オーバフロー制御領域(27)−ヒとオーパフ
1コードレイン領域(28)上に跨って、全曲的に被着
される。
上の誘電体j@ (31)上に光透過性の前方電極(3
4)が、オーバフロー制御領域(27)−ヒとオーパフ
1コードレイン領域(28)上に跨って、全曲的に被着
される。
転送制御電極(33)と、前方電極(34)とは、例え
ば多結晶シリコン層によって形成し得、受光部(24)
以外の表面には図ボしないが遮光材が破着される。各電
極間、例えば前方電極(34)士に配置される転送電極
(33)等の各電極の表向には、5i02等の絶縁Jm
(35)が被着されて、電気的絶縁がはかられる。
ば多結晶シリコン層によって形成し得、受光部(24)
以外の表面には図ボしないが遮光材が破着される。各電
極間、例えば前方電極(34)士に配置される転送電極
(33)等の各電極の表向には、5i02等の絶縁Jm
(35)が被着されて、電気的絶縁がはかられる。
(36)は、基板(21)の主面(21a )に形成さ
れたチャンネルストップ領域で、互いに分離すべき部分
間の位置に、例えば各シフトレジスタ部(25)、受光
部(24)等を囲んで設けられる。
れたチャンネルストップ領域で、互いに分離すべき部分
間の位置に、例えば各シフトレジスタ部(25)、受光
部(24)等を囲んで設けられる。
〔作用〕
上述の固体撮像装置におい′ζ、前方電極(34)に所
要の負の電位を与えて受光領域(6)の表面に正の電(
iiJの蓄積1@を生成し、表面より内部に埋込みチャ
ンネルを形成する。この場合受光領域(26)ドに低不
純物濃度領域(23)を配したことにより受光領域(2
6)を横切る厚さ方向の電位分布は第2図に実線でネオ
ように、空乏1@が広がる。この状態で、受光領域(2
6)に光が入射し、キャリア、図示の場合電子が発生ず
るとポテンシャルの谷にこれが蓄積されるごとにより、
そのポテンシャル分布は破線図不のようになって空乏j
@は縮まるものの、低不純物濃度領域(23)の存在に
よってその空乏j@は比較的広がった状態となり、これ
により受光領域(26)からのキャリアが基体中に漏洩
する確率が格段に減少し、この漏洩した電荷が他の受光
部或いは転送部に流れ込むような不都合を減じ、スミア
の発生を効果的に回避できることになる。
要の負の電位を与えて受光領域(6)の表面に正の電(
iiJの蓄積1@を生成し、表面より内部に埋込みチャ
ンネルを形成する。この場合受光領域(26)ドに低不
純物濃度領域(23)を配したことにより受光領域(2
6)を横切る厚さ方向の電位分布は第2図に実線でネオ
ように、空乏1@が広がる。この状態で、受光領域(2
6)に光が入射し、キャリア、図示の場合電子が発生ず
るとポテンシャルの谷にこれが蓄積されるごとにより、
そのポテンシャル分布は破線図不のようになって空乏j
@は縮まるものの、低不純物濃度領域(23)の存在に
よってその空乏j@は比較的広がった状態となり、これ
により受光領域(26)からのキャリアが基体中に漏洩
する確率が格段に減少し、この漏洩した電荷が他の受光
部或いは転送部に流れ込むような不都合を減じ、スミア
の発生を効果的に回避できることになる。
そして、上述したように本発明においては、受光領域(
26)下、つまり領域(26)の周囲に低不純物濃度領
域(23)を配置した構成をとるものであるが、この場
合、この受光領域(26)が、転送11−制御部(32
)の転送制御電極(33)T−′に入り込んで設けられ
ると、その読み出し、すなわち受光領域(26)の重積
1!荷をシフトレジスタ部(25)に転送する際に、つ
まり、転送制御電極(33)に正の電圧を印加した場合
、ここにおけるポテンシャルが電極(33)士の他部と
相異することになり、ここで受光領域(26)から電(
1;S転送領域(30)への電(’it7転送を阻害す
るようなポテンシャルの谷が発生してしまうが、本発明
構成におい°ζは、受光領域(23)の端縁と転送制御
電極(33)の端縁とを一致させたことにより、このよ
うな不都合が回避できる。第3図はこの場合の受光部(
24)から垂直シフトレジスタ部(25)とを含む部分
における基板(21)の面方向に沿う信号電殉に関与す
るポテンシャル分布をボずもので、実線は、受光状態、
つまり転送制御電極(33)の印加電圧が例えば0■と
され、受光領域(26)に受光により発生した信号電荷
例えば電子を蓄積させている状態を示し、同図中破線は
、電極(33)に転送電圧の例えば10Vが印加され受
光領域(26)の信号電(?ilを電荷転送領域(30
)に転送させた転送時の状態を示す。このように、読み
出し転送時におい′ζその転送制御部に電荷転送領域(
30)に向うポテンシャルの階段状の一方向の顛むきを
形成でき、何らバリヤも一部窪む谷も生じないのでその
電イi1転送は効率良く行われる。
26)下、つまり領域(26)の周囲に低不純物濃度領
域(23)を配置した構成をとるものであるが、この場
合、この受光領域(26)が、転送11−制御部(32
)の転送制御電極(33)T−′に入り込んで設けられ
ると、その読み出し、すなわち受光領域(26)の重積
1!荷をシフトレジスタ部(25)に転送する際に、つ
まり、転送制御電極(33)に正の電圧を印加した場合
、ここにおけるポテンシャルが電極(33)士の他部と
相異することになり、ここで受光領域(26)から電(
1;S転送領域(30)への電(’it7転送を阻害す
るようなポテンシャルの谷が発生してしまうが、本発明
構成におい°ζは、受光領域(23)の端縁と転送制御
電極(33)の端縁とを一致させたことにより、このよ
うな不都合が回避できる。第3図はこの場合の受光部(
24)から垂直シフトレジスタ部(25)とを含む部分
における基板(21)の面方向に沿う信号電殉に関与す
るポテンシャル分布をボずもので、実線は、受光状態、
つまり転送制御電極(33)の印加電圧が例えば0■と
され、受光領域(26)に受光により発生した信号電荷
例えば電子を蓄積させている状態を示し、同図中破線は
、電極(33)に転送電圧の例えば10Vが印加され受
光領域(26)の信号電(?ilを電荷転送領域(30
)に転送させた転送時の状態を示す。このように、読み
出し転送時におい′ζその転送制御部に電荷転送領域(
30)に向うポテンシャルの階段状の一方向の顛むきを
形成でき、何らバリヤも一部窪む谷も生じないのでその
電イi1転送は効率良く行われる。
第1図を参照して本発明装置の一例を更に詳述するも、
その理解を容易にするために第4図を参照し°ζその製
造方法と共にその工程順に説明する。
その理解を容易にするために第4図を参照し°ζその製
造方法と共にその工程順に説明する。
先ず、第4図Aにボすように、基体領域(22)を構成
するp型のシリコンサブストレイト(42)を設け、こ
れの上或いは、その表面部に、後に形成する受光部11
iSi(26)より低い不純物濃度をnするn型の低不
純物濃度の半導体In(43)を気相成長法によって、
或いはn型の不純物をサブストレイト(42)の−主面
の全曲に亘ってイオン庄人法若しくは拡散法によって導
入することによって形成して、半導体基板(21)を構
成する。
するp型のシリコンサブストレイト(42)を設け、こ
れの上或いは、その表面部に、後に形成する受光部11
iSi(26)より低い不純物濃度をnするn型の低不
純物濃度の半導体In(43)を気相成長法によって、
或いはn型の不純物をサブストレイト(42)の−主面
の全曲に亘ってイオン庄人法若しくは拡散法によって導
入することによって形成して、半導体基板(21)を構
成する。
第4図Bに示すように、半導体)@ (43)に、選択
的にp型の不純物を比較的深く、例えばサブストレイ)
(42)に到る深さにイオン注入法、拡散法等によって
形成し、p型のウェル領域(29)を形成する。また、
同様にp型の不純物をイオン注入法、拡散法等によっ”
ζ選択的に導入してオーバフロー制御領域(27)と、
更にチャンネルストップ領域(36)を形成する。
的にp型の不純物を比較的深く、例えばサブストレイ)
(42)に到る深さにイオン注入法、拡散法等によって
形成し、p型のウェル領域(29)を形成する。また、
同様にp型の不純物をイオン注入法、拡散法等によっ”
ζ選択的に導入してオーバフロー制御領域(27)と、
更にチャンネルストップ領域(36)を形成する。
第4図Cに不ずように、領域(27)の外側をウェル領
域(29)上に夫々選択的にn型の不純物をイオン注入
法、拡散法等によって導入してオーバフロードレイン領
域(28)と電荷転送部、すなわち垂直シフトレジスタ
部(25)の電荷転送領域(30)を形成する。
域(29)上に夫々選択的にn型の不純物をイオン注入
法、拡散法等によって導入してオーバフロードレイン領
域(28)と電荷転送部、すなわち垂直シフトレジスタ
部(25)の電荷転送領域(30)を形成する。
第4図りに示すように、基板(1)のサブストレイト(
42)を有する側とは反対側の主面(1a)に表面熱酸
化よる5t02等の誘電体J#(31)を被着形成する
。そしてこれの上に例えば比抵抗の小さい多結晶シリコ
ンl@を全血的に化学的気相成長法(CV D法)等に
よって形成し、その後これを所定のパターンにフォトエ
ツチングし、転送料fall 電極(33)を形成する
。
42)を有する側とは反対側の主面(1a)に表面熱酸
化よる5t02等の誘電体J#(31)を被着形成する
。そしてこれの上に例えば比抵抗の小さい多結晶シリコ
ンl@を全血的に化学的気相成長法(CV D法)等に
よって形成し、その後これを所定のパターンにフォトエ
ツチングし、転送料fall 電極(33)を形成する
。
第4図已に示すように、転送制御電極(33)を少なく
ともマスクにしてn型の不純物例えばりんPをイオン注
入して受光領域(26)を形成する。
ともマスクにしてn型の不純物例えばりんPをイオン注
入して受光領域(26)を形成する。
そして、電極(33)の表面に、例えばこれ自体を熱酸
化することによって絶縁層(35)を形成して、これの
1−に電極(33)におけると同様の多結晶シリコ1フ
層による前方電極(34)を被着形成する。
化することによって絶縁層(35)を形成して、これの
1−に電極(33)におけると同様の多結晶シリコ1フ
層による前方電極(34)を被着形成する。
このようにすれば、半導体層(43)の一部により、低
不純物濃度領域(23)が形成された第1図と同様の構
成による撮像装置が構成される。尚、実際上は、基板(
21)に、上述した各工程中においてインクライントラ
ンスファ一方式による撮像装置を構成する他の各部例え
ば水平シフトレジスタ部、出力回路等が形成される。
不純物濃度領域(23)が形成された第1図と同様の構
成による撮像装置が構成される。尚、実際上は、基板(
21)に、上述した各工程中においてインクライントラ
ンスファ一方式による撮像装置を構成する他の各部例え
ば水平シフトレジスタ部、出力回路等が形成される。
面、第1図及び第4図で示した例においては、低不純物
濃度領域(23) 、すなわち半導体層(43)が、受
光領域(26)と同導電型のn型とした場合であるが、
成る場合は、逆の導電型のp型とすることもできる。
濃度領域(23) 、すなわち半導体層(43)が、受
光領域(26)と同導電型のn型とした場合であるが、
成る場合は、逆の導電型のp型とすることもできる。
また、第1図及び第4図でボした例においては、ウェル
領域(29)上に電荷転送領域(30)が、領域(29
)の輪廓より内側に、すなわち領域(29)の一部が垂
直シフトレジスタ部(25)と受光部(24)間におい
て基&(21)の表面に臨むようにした場合で、この場
合、ウェル領域(29)の存在によって、何らかの原因
で基鈑内部に流れ込んだ信号電荷がシフトレジスタ部(
25)の電荷転送領域(30)に入り込むことを回避で
きフレアの発生の抑制を行うことができるという効果を
奏すると共に、これが表面に臨んでいるということにょ
っζ、第3図に示したポテンシャル図でわがるように、
その受光時に、受光9J4域(26)と電荷転送領域(
30)との間に西いポテンシャルのバリ゛rを形成でき
ることから塩イトを転送領域(30)に不必要な’di
(+iiの流れ込みが生じることを回避できる。しか
しながらこのウェル領域(29)は、第5図或いは第6
図に4くずように、電4’+i(転送領域(3o)トに
限定的に形成し、第5図に示す例のように基板(21)
の表面にバリアとなる領域(51)を設けるが、或いは
、第6図にボずように低不純物濃度領域(23)による
バリアのみとすることもできる。
領域(29)上に電荷転送領域(30)が、領域(29
)の輪廓より内側に、すなわち領域(29)の一部が垂
直シフトレジスタ部(25)と受光部(24)間におい
て基&(21)の表面に臨むようにした場合で、この場
合、ウェル領域(29)の存在によって、何らかの原因
で基鈑内部に流れ込んだ信号電荷がシフトレジスタ部(
25)の電荷転送領域(30)に入り込むことを回避で
きフレアの発生の抑制を行うことができるという効果を
奏すると共に、これが表面に臨んでいるということにょ
っζ、第3図に示したポテンシャル図でわがるように、
その受光時に、受光9J4域(26)と電荷転送領域(
30)との間に西いポテンシャルのバリ゛rを形成でき
ることから塩イトを転送領域(30)に不必要な’di
(+iiの流れ込みが生じることを回避できる。しか
しながらこのウェル領域(29)は、第5図或いは第6
図に4くずように、電4’+i(転送領域(3o)トに
限定的に形成し、第5図に示す例のように基板(21)
の表面にバリアとなる領域(51)を設けるが、或いは
、第6図にボずように低不純物濃度領域(23)による
バリアのみとすることもできる。
また、図示した各側は、信号電荷が電子である固体撮像
装置であるが、信号電荷がボールである場合は、各部の
導電型は図示とは逆の導電型に選定される。
装置であるが、信号電荷がボールである場合は、各部の
導電型は図示とは逆の導電型に選定される。
上述したように本発明によれば、受光部を埋込みチャン
ネル型のピンニングMO3構造としたごとによって暗電
流の減少化をはかると共に、受光領域(26)−ドに低
不純物濃度領域(23)を設け゛乙空乏j−の広がりを
大としたのでスミアの抑制を効果的に行うことができる
ものである。更にこの構成としたことによって選択され
た位置に限定的に形成された受光領域(26)を、本発
明においては、この領域(26)の端縁が電荷転送制御
電極(33)の端縁と一致させて領域(26)が電極(
33) トに入り込むことを回避したごとによって、
電極(33)に電圧を印加して読み出しを行う場合に*
(u1転送領域(30)と受光領域(26)との間に
ポテンシャルの谷が一部に生じζ電(tf転送を阻害す
る不都合も回避された固体撮像装置を構成することがで
きる。
ネル型のピンニングMO3構造としたごとによって暗電
流の減少化をはかると共に、受光領域(26)−ドに低
不純物濃度領域(23)を設け゛乙空乏j−の広がりを
大としたのでスミアの抑制を効果的に行うことができる
ものである。更にこの構成としたことによって選択され
た位置に限定的に形成された受光領域(26)を、本発
明においては、この領域(26)の端縁が電荷転送制御
電極(33)の端縁と一致させて領域(26)が電極(
33) トに入り込むことを回避したごとによって、
電極(33)に電圧を印加して読み出しを行う場合に*
(u1転送領域(30)と受光領域(26)との間に
ポテンシャルの谷が一部に生じζ電(tf転送を阻害す
る不都合も回避された固体撮像装置を構成することがで
きる。
第1図は本発明装置の要部の路線的拡大断面図、第2図
及び第3図はその説明に供する電位分布図、第4図は本
発明装置の一例の製法の一例をボず]−程図、第5図及
び第6図は夫々本発明装置の他の例の要部の路線的拡大
断面図、第7図は従来装置の要部の拡大断面図である。 (21)は半導体基板、(22)は基体領域、(23)
は低不純物濃度領域、(24)は受光部、(26)はそ
の受光領域、(25)は電(ii1転送部(垂直シフト
レジスタ部)、(30)はその電荷転送領域、(32)
は転送制御部、(33)はその転送抑制電極である。
及び第3図はその説明に供する電位分布図、第4図は本
発明装置の一例の製法の一例をボず]−程図、第5図及
び第6図は夫々本発明装置の他の例の要部の路線的拡大
断面図、第7図は従来装置の要部の拡大断面図である。 (21)は半導体基板、(22)は基体領域、(23)
は低不純物濃度領域、(24)は受光部、(26)はそ
の受光領域、(25)は電(ii1転送部(垂直シフト
レジスタ部)、(30)はその電荷転送領域、(32)
は転送制御部、(33)はその転送抑制電極である。
Claims (1)
- 【特許請求の範囲】 第1導電型の基体領域と、 受光部を構成する第2導電型の受光領域と、電荷転送部
と、 上記受光領域下に該受光領域に接して上記基体領域との
間に設けられた低不純物濃度領域とを有する半導体基板
を有し、 該半導体基板上に夫々誘電体層を介して上記受光領域に
前方電極を設けると共に、 上記受光部及び上記電荷転送部間上に電荷転送制御電極
を設け、 上記前方電極には、上記受光領域の上記誘電体層との界
面に電荷蓄積層を形成する電圧を印加し、上記転送制御
電極の上記受光領域側の端縁と、上記受光領域の上記電
荷転送部に対向する側の端縁とは殆んど一致するように
なされたことを特徴とする固体撮像装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61066605A JPH07107928B2 (ja) | 1986-03-25 | 1986-03-25 | 固体撮像装置 |
CA000531341A CA1271828A (en) | 1986-03-25 | 1987-03-06 | Solid state imager device |
KR1019870002247A KR950014687B1 (ko) | 1986-03-25 | 1987-03-13 | 고체촬상장치 |
US07/028,588 US4984044A (en) | 1986-03-25 | 1987-03-20 | Solid state imager device |
CN87102365A CN1009517B (zh) | 1986-03-25 | 1987-03-25 | 固体象感器 |
EP87302597A EP0240238B1 (en) | 1986-03-25 | 1987-03-25 | Solid state imager device |
DE3751342T DE3751342T2 (de) | 1986-03-25 | 1987-03-25 | Halbleiter-Bildaufnahmevorrichtung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61066605A JPH07107928B2 (ja) | 1986-03-25 | 1986-03-25 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62222667A true JPS62222667A (ja) | 1987-09-30 |
JPH07107928B2 JPH07107928B2 (ja) | 1995-11-15 |
Family
ID=13320703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61066605A Expired - Lifetime JPH07107928B2 (ja) | 1986-03-25 | 1986-03-25 | 固体撮像装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US4984044A (ja) |
EP (1) | EP0240238B1 (ja) |
JP (1) | JPH07107928B2 (ja) |
KR (1) | KR950014687B1 (ja) |
CN (1) | CN1009517B (ja) |
CA (1) | CA1271828A (ja) |
DE (1) | DE3751342T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02503618A (ja) * | 1988-03-21 | 1990-10-25 | イーストマン・コダック・カンパニー | 固体イメージセンサ |
JP2000299453A (ja) * | 1999-02-09 | 2000-10-24 | Sony Corp | 固体撮像装置及びその製造方法 |
JP2008300377A (ja) * | 2007-05-29 | 2008-12-11 | Sony Corp | 固体撮像装置、その製造方法および撮像装置 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920007355B1 (ko) * | 1990-05-11 | 1992-08-31 | 금성일렉트론 주식회사 | Ccd영상 소자의 구조 및 제조방법 |
KR920017285A (ko) * | 1991-02-13 | 1992-09-26 | 문정환 | 피닝전압이 낮은 고체 촬상소자의 구조 |
US7199410B2 (en) * | 1999-12-14 | 2007-04-03 | Cypress Semiconductor Corporation (Belgium) Bvba | Pixel structure with improved charge transfer |
US6815791B1 (en) * | 1997-02-10 | 2004-11-09 | Fillfactory | Buried, fully depletable, high fill factor photodiodes |
GB2324651B (en) * | 1997-04-25 | 1999-09-01 | Vlsi Vision Ltd | Improved solid state image sensor |
US7808022B1 (en) | 2005-03-28 | 2010-10-05 | Cypress Semiconductor Corporation | Cross talk reduction |
US7750958B1 (en) | 2005-03-28 | 2010-07-06 | Cypress Semiconductor Corporation | Pixel structure |
US8476567B2 (en) | 2008-09-22 | 2013-07-02 | Semiconductor Components Industries, Llc | Active pixel with precharging circuit |
US8383443B2 (en) | 2010-05-14 | 2013-02-26 | International Business Machines Corporation | Non-uniform gate dielectric charge for pixel sensor cells and methods of manufacturing |
CN108257997A (zh) * | 2017-12-07 | 2018-07-06 | 德淮半导体有限公司 | 像素单元及其制造方法以及成像装置 |
CN108257996A (zh) * | 2017-12-07 | 2018-07-06 | 德淮半导体有限公司 | 像素单元及其制造方法以及成像装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851673A (ja) * | 1981-09-22 | 1983-03-26 | Sharp Corp | 固体撮像装置 |
JPS58137248A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 電荷転送撮像装置の駆動方法 |
JPS59202662A (ja) * | 1983-04-30 | 1984-11-16 | Sharp Corp | 固体撮像装置 |
JPS60167465A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electronics Corp | 固体撮像装置 |
JPS6119166A (ja) * | 1984-07-05 | 1986-01-28 | Matsushita Electronics Corp | 固体撮像装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5451318A (en) * | 1977-09-29 | 1979-04-23 | Sony Corp | Solid pickup unit |
US4527182A (en) * | 1980-09-19 | 1985-07-02 | Nippon Electric Co., Ltd. | Semiconductor photoelectric converter making excessive charges flow vertically |
JPS5819080A (ja) * | 1981-07-27 | 1983-02-03 | Sony Corp | 固体撮像素子 |
JPS5842370A (ja) * | 1981-09-07 | 1983-03-11 | Sharp Corp | 固体撮像装置 |
JPS5919480A (ja) * | 1982-07-26 | 1984-01-31 | Olympus Optical Co Ltd | 固体撮像装置 |
JPS6156583A (ja) * | 1984-08-27 | 1986-03-22 | Sharp Corp | 固体撮像装置 |
-
1986
- 1986-03-25 JP JP61066605A patent/JPH07107928B2/ja not_active Expired - Lifetime
-
1987
- 1987-03-06 CA CA000531341A patent/CA1271828A/en not_active Expired - Lifetime
- 1987-03-13 KR KR1019870002247A patent/KR950014687B1/ko not_active IP Right Cessation
- 1987-03-20 US US07/028,588 patent/US4984044A/en not_active Expired - Lifetime
- 1987-03-25 EP EP87302597A patent/EP0240238B1/en not_active Expired - Lifetime
- 1987-03-25 CN CN87102365A patent/CN1009517B/zh not_active Expired
- 1987-03-25 DE DE3751342T patent/DE3751342T2/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851673A (ja) * | 1981-09-22 | 1983-03-26 | Sharp Corp | 固体撮像装置 |
JPS58137248A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 電荷転送撮像装置の駆動方法 |
JPS59202662A (ja) * | 1983-04-30 | 1984-11-16 | Sharp Corp | 固体撮像装置 |
JPS60167465A (ja) * | 1984-02-10 | 1985-08-30 | Matsushita Electronics Corp | 固体撮像装置 |
JPS6119166A (ja) * | 1984-07-05 | 1986-01-28 | Matsushita Electronics Corp | 固体撮像装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02503618A (ja) * | 1988-03-21 | 1990-10-25 | イーストマン・コダック・カンパニー | 固体イメージセンサ |
JP2000299453A (ja) * | 1999-02-09 | 2000-10-24 | Sony Corp | 固体撮像装置及びその製造方法 |
JP2008300377A (ja) * | 2007-05-29 | 2008-12-11 | Sony Corp | 固体撮像装置、その製造方法および撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
KR950014687B1 (ko) | 1995-12-13 |
EP0240238A2 (en) | 1987-10-07 |
US4984044A (en) | 1991-01-08 |
EP0240238B1 (en) | 1995-06-14 |
KR870009480A (ko) | 1987-10-27 |
DE3751342D1 (de) | 1995-07-20 |
CA1271828A (en) | 1990-07-17 |
CN87102365A (zh) | 1987-11-11 |
JPH07107928B2 (ja) | 1995-11-15 |
DE3751342T2 (de) | 1995-10-19 |
CN1009517B (zh) | 1990-09-05 |
EP0240238A3 (en) | 1989-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514733B2 (en) | CMOS image device and local impurity region and method of manufacturing the same | |
KR980012585A (ko) | 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법 | |
KR890004983B1 (ko) | 고체 촬상소자 | |
JPS62222667A (ja) | 固体撮像装置 | |
JPH05505703A (ja) | インターライン転送ccdエリアイメージセンサにおけるブルーミング制御及びイメージラグの低減 | |
KR20000048221A (ko) | 고체 촬상 장치 및 그의 제조 방법 | |
JP2797993B2 (ja) | 固体撮像装置およびその製造方法 | |
WO1990016083A1 (en) | Charge-coupled imager with dual gate anti-blooming structure | |
US6624453B2 (en) | Lateral overflow drain, anti-blooming structure for CCD devices having improved breakdown voltage | |
JP2575907B2 (ja) | 固体撮像装置とその製造方法 | |
US20070069259A1 (en) | CMOS image sensor and method of manufacturing the same | |
JP3322341B2 (ja) | 光電変換素子、それを用いた固体撮像素子およびその製造方法 | |
KR20010021375A (ko) | 고체 촬상 소자 및 그 제조 방법 | |
JPH08264747A (ja) | コンテナ側方オーバーフロードレインインプラントを有する固体画像化器及びその製造方法 | |
JP3105781B2 (ja) | 固体撮像装置 | |
JPS6320385B2 (ja) | ||
JP3481654B2 (ja) | 固体撮像装置 | |
JPH0465133A (ja) | 電荷結合装置 | |
JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
JPS5917585B2 (ja) | 固体撮像装置 | |
JP2906961B2 (ja) | 固体撮像装置 | |
JPS61229356A (ja) | 固体撮像装置 | |
JPH06151577A (ja) | 半導体装置およびその製造方法 | |
JPS61123171A (ja) | 固体撮像装置 | |
JPH04369230A (ja) | 電荷結合装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |