JPS5842370A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS5842370A JPS5842370A JP56141567A JP14156781A JPS5842370A JP S5842370 A JPS5842370 A JP S5842370A JP 56141567 A JP56141567 A JP 56141567A JP 14156781 A JP14156781 A JP 14156781A JP S5842370 A JPS5842370 A JP S5842370A
- Authority
- JP
- Japan
- Prior art keywords
- region
- photodiode
- solid
- overflow drain
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 238000003384 imaging method Methods 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ＣＣＤ（を荷結合素子）、ＢＢＤ（パケット
ブリゲート素子）、ＭＯＳ等から成る固体撮像装置に関
し、更に詳細にいえば、ブルーミング抑圧回路に必要と
される電極数を減少させ、固体撮像装置の構成を簡素化
することを目的とする。
ブリゲート素子）、ＭＯＳ等から成る固体撮像装置に関
し、更に詳細にいえば、ブルーミング抑圧回路に必要と
される電極数を減少させ、固体撮像装置の構成を簡素化
することを目的とする。
固体撮像装置において−は、過負荷状態の明かるい対象
物の画像寸法が見かけ上増大するいわゆるブルーミング
現象が発生する。
物の画像寸法が見かけ上増大するいわゆるブルーミング
現象が発生する。
そこで発生した過剰電荷を吸収すべくオーバーフロード
レインを設ける方法が試みられていた。
レインを設ける方法が試みられていた。
第１図は、従来のオーバーフロードレインを有する固体
撮像装置の１画素を示す縦断面図であり、Ｐ型シリコン
基板ｆ１）上に埋込みチャネルＣＣＤとしてＮ型層（２
）、フォトダイオードとしてＮ型層（３）、オーバーフ
ロードレインとしてＮ型層（４）を形成するとともに、
画素間分離用のチャネルストッパとしてＰ型層（５）を
形成し、更に埋込チャネルＣＣＤ（２）とフォトダイオ
ード（３）との間及びフォトダイオード（３）とオーバ
ーフロードレイン（４）との間にＰ型シリコン基板のま
まの領域＋６０７１を形成している。
撮像装置の１画素を示す縦断面図であり、Ｐ型シリコン
基板ｆ１）上に埋込みチャネルＣＣＤとしてＮ型層（２
）、フォトダイオードとしてＮ型層（３）、オーバーフ
ロードレインとしてＮ型層（４）を形成するとともに、
画素間分離用のチャネルストッパとしてＰ型層（５）を
形成し、更に埋込チャネルＣＣＤ（２）とフォトダイオ
ード（３）との間及びフォトダイオード（３）とオーバ
ーフロードレイン（４）との間にＰ型シリコン基板のま
まの領域＋６０７１を形成している。
また、Ｐ型シリコン基板１１１の上１面に絶縁膜（８）
を設け、該絶縁膜（８）の上面で、かつ領域（６）のほ
ぼ直上に位置させてトランスファゲート電極（９）を設
けるとともに、絶縁膜（８）の上面で、かつ領域（７）
のほぼ直上に位置させてオーバーフローコントロールケ
ート電極１１０）を設け、更に絶縁膜（８）の上面で、
かつ埋込みチャネルＣＣＤ［２＋のほぼ直上に位置させ
てＣＣＤシフトレジスタ転送電極（ｌ １）を設けてい
る。
を設け、該絶縁膜（８）の上面で、かつ領域（６）のほ
ぼ直上に位置させてトランスファゲート電極（９）を設
けるとともに、絶縁膜（８）の上面で、かつ領域（７）
のほぼ直上に位置させてオーバーフローコントロールケ
ート電極１１０）を設け、更に絶縁膜（８）の上面で、
かつ埋込みチャネルＣＣＤ［２＋のほぼ直上に位置させ
てＣＣＤシフトレジスタ転送電極（ｌ １）を設けてい
る。
尚、！Ｉ ２）（ｌ ３ｊ （ｌ ４）は絶縁膜であり
、また（１５）はフォトダイオード（３）の直上位置を
除いて絶縁膜（１４）上に設けたアルミニウム等から成
る遮光物である。
、また（１５）はフォトダイオード（３）の直上位置を
除いて絶縁膜（１４）上に設けたアルミニウム等から成
る遮光物である。
前記トランスファゲート電極（９）は、光積分時間に対
応した間隔で高レベルになり、他の期間は低レベルに保
たれるものである。
応した間隔で高レベルになり、他の期間は低レベルに保
たれるものである。
また、オーバーフロードレイン（４）及びオーバーフロ
ーコントロールゲート電極（ｌＯ）には、直流電圧が印
加されており、該直流電圧は、トランスファゲート電極
（９）が低レベルに保持されたときの領域（６）のチャ
ネルポテンシャルが領域（７）のチャネルポテンシャル
より小さく、また領域（７）のチャネルポテンシャルが
オーバーフロードレイン（４）の電圧より小さくなるよ
うに選択されるものである。
ーコントロールゲート電極（ｌＯ）には、直流電圧が印
加されており、該直流電圧は、トランスファゲート電極
（９）が低レベルに保持されたときの領域（６）のチャ
ネルポテンシャルが領域（７）のチャネルポテンシャル
より小さく、また領域（７）のチャネルポテンシャルが
オーバーフロードレイン（４）の電圧より小さくなるよ
うに選択されるものである。
従って、トランスファゲート電極（９）が高レベルに保
持された場合には、領域（６）のチャネルポテンシャル
が高くなる為（第２図参照）、フォトダイオード（３）
に蓄積した信号電荷が領域（６）を通って埋込みチャネ
ルＣＣＤ（２１に転送され、フォトダイオード（３）の
チャネルポテンシャルが領域（６）のチャネルポテンシ
ャルにリセットされる。
持された場合には、領域（６）のチャネルポテンシャル
が高くなる為（第２図参照）、フォトダイオード（３）
に蓄積した信号電荷が領域（６）を通って埋込みチャネ
ルＣＣＤ（２１に転送され、フォトダイオード（３）の
チャネルポテンシャルが領域（６）のチャネルポテンシ
ャルにリセットされる。
また、トランスファゲート電極（９）が低レベルに保持
された場合には、領域（６）のチャネルポテンシャルが
領域（７）のチャネルポテンシャルより低くなる為（第
３図参照）、光電変換により発生した信号電荷は、フォ
トダイオード（３）に蓄積される。
された場合には、領域（６）のチャネルポテンシャルが
領域（７）のチャネルポテンシャルより低くなる為（第
３図参照）、光電変換により発生した信号電荷は、フォ
トダイオード（３）に蓄積される。
このとき、強い光を照射することにより発生した過剰電
荷は、領域（７）のチャネルポテンシャルが領域（６）
のチャネルポテンシャルよりも高い為、領域（７）を通
ってオーバーフロードレイン（４）に転送、吸収される
。
荷は、領域（７）のチャネルポテンシャルが領域（６）
のチャネルポテンシャルよりも高い為、領域（７）を通
ってオーバーフロードレイン（４）に転送、吸収される
。
以上のように、オーバーフロードレイン（４）を設ける
ことにより過剰電荷を吸収し、ブルーミング現象を抑圧
できるのであるが、オーバーフローコントロールゲート
電極を必要とする為、固体撮像装置の構造を複雑化し、
表面における凹凸の増大に伴なって歩留りが低下する等
の欠点があった。
ことにより過剰電荷を吸収し、ブルーミング現象を抑圧
できるのであるが、オーバーフローコントロールゲート
電極を必要とする為、固体撮像装置の構造を複雑化し、
表面における凹凸の増大に伴なって歩留りが低下する等
の欠点があった。
また、固体撮像装置の構造によっては、オーバーフロー
コントロールゲート電極形成の為に工程数の増加を招来
するという欠点もあった。
コントロールゲート電極形成の為に工程数の増加を招来
するという欠点もあった。
本発明は、ブルーミング現象抑圧機能を損なうことなく
、オーバーフローコントロールゲート電極を不要として
固体撮像装置の構造を簡素化することにより、上記諸欠
点を解消したものであり、以下実施例を示す添付図面に
よって詳細に説明する。
、オーバーフローコントロールゲート電極を不要として
固体撮像装置の構造を簡素化することにより、上記諸欠
点を解消したものであり、以下実施例を示す添付図面に
よって詳細に説明する。
第４図は、本発明固体撮像装置の１画素を示す縦断面図
であり、Ｐ型シリコン基板［１）上に埋込みチャネルＣ
ＣＤとしてＮ型層（２）、フォトダイオードとしてＮ型
層（１６）、オーバーフロードレインとしてＮ型層（４
）を形成するとともに、画素間分離用のチャネルストッ
パとしてＰ型層（５）を形成し、更に、埋込チャネルＣ
ＣＵ［２）とフォトダイオード（１（９との間にＰ型シ
リコン基板のままの領域（６）を形成するとともに、フ
ォトダイオード（１６）とオーバーフロードレイン（４
）との間にＮ型層（＋７）を形成している。
であり、Ｐ型シリコン基板［１）上に埋込みチャネルＣ
ＣＤとしてＮ型層（２）、フォトダイオードとしてＮ型
層（１６）、オーバーフロードレインとしてＮ型層（４
）を形成するとともに、画素間分離用のチャネルストッ
パとしてＰ型層（５）を形成し、更に、埋込チャネルＣ
ＣＵ［２）とフォトダイオード（１（９との間にＰ型シ
リコン基板のままの領域（６）を形成するとともに、フ
ォトダイオード（１６）とオーバーフロードレイン（４
）との間にＮ型層（＋７）を形成している。
また、フォトダイオード（１６）及びＮ型層（１７）の
上部に、高濃度のＰ型頭域（１（６）を形成している。
上部に、高濃度のＰ型頭域（１（６）を形成している。
また、Ｐ型シリコン基板ｆｌ＋の上面に絶縁膜（８）を
設け、該絶縁膜（８）の上面で、かつ領域（６）のほぼ
直上に位置させてトランスファゲート電極（９）を設け
るとともに、絶縁膜（８）の上面で、かつ埋込みチャネ
ルＣＣＤ（２）のほぼ直上に位置させてＣＣＤシ′フト
レジスタ転送電極（１１）を設けている。
設け、該絶縁膜（８）の上面で、かつ領域（６）のほぼ
直上に位置させてトランスファゲート電極（９）を設け
るとともに、絶縁膜（８）の上面で、かつ埋込みチャネ
ルＣＣＤ（２）のほぼ直上に位置させてＣＣＤシ′フト
レジスタ転送電極（１１）を設けている。
尚、θ２）（１１（＋４）は絶縁膜であり、また（１ツ
はフォトダイオードＯ→の直上位置を除いて絶縁膜（１
４）上に設けたアルミニウム等から成る遮光物である。
はフォトダイオードＯ→の直上位置を除いて絶縁膜（１
４）上に設けたアルミニウム等から成る遮光物である。
前記トランスファゲート電極（９）は、光積分時間に対
応した間隔で高レベルになり、他の期間は低レベルに保
たれるものである。
応した間隔で高レベルになり、他の期間は低レベルに保
たれるものである。
前記フォトダイオードθ６）の不純物濃度は埋込みチャ
ネルＣＣＤｆ２１の不純物濃度とほぼ等しく、また、前
記Ｎ型層０７）の不純物濃度はフォトダイオードθ（へ
）の不純物濃度よりも小さくなるようにしている。
ネルＣＣＤｆ２１の不純物濃度とほぼ等しく、また、前
記Ｎ型層０７）の不純物濃度はフォトダイオードθ（へ
）の不純物濃度よりも小さくなるようにしている。
前記Ｐ型頭域（１８）はフォトダイオード（＋６）の周
辺においてＰ型シリコン基板（１）に接続している（図
示せず）。
辺においてＰ型シリコン基板（１）に接続している（図
示せず）。
従って、フォトダイオード０６）及びＮ型層θカのチャ
ネルポテンシャルは、その表面ポテンシャルがＰ型頭域
（１８）によりＰ型シリコン基板（１）の電位と等しく
なる為、絶縁膜＋８＋（＋４）の上部の浮遊電荷の影響
を全く受けず、信号電荷量に対応する一定値に保持され
る。
ネルポテンシャルは、その表面ポテンシャルがＰ型頭域
（１８）によりＰ型シリコン基板（１）の電位と等しく
なる為、絶縁膜＋８＋（＋４）の上部の浮遊電荷の影響
を全く受けず、信号電荷量に対応する一定値に保持され
る。
また、オーバーフロードレイン（４）には直流電圧が印
加されており、該直流電圧はＮ型層（１７）が完全に空
乏化する電圧以上の電圧となるよう選択されている。
加されており、該直流電圧はＮ型層（１７）が完全に空
乏化する電圧以上の電圧となるよう選択されている。
従って、トランスファゲート電極（９）が高レベルに保
持された場合には、領域（６）のチャネルポテンシャル
が、フォトダイオード（国が完全に空乏化したときのチ
ャネルポテンシャルより大きくなる為（第５図参照）、
フォトダイオードθ６）に蓄積した信号電荷が領域（６
）を通って埋込みチャネルＣＣＤ（２）に転送され、フ
ォトダイオード（＋６）は完全に空乏化する。
持された場合には、領域（６）のチャネルポテンシャル
が、フォトダイオード（国が完全に空乏化したときのチ
ャネルポテンシャルより大きくなる為（第５図参照）、
フォトダイオードθ６）に蓄積した信号電荷が領域（６
）を通って埋込みチャネルＣＣＤ（２）に転送され、フ
ォトダイオード（＋６）は完全に空乏化する。
また、トランスファゲート電極（９）が低レベルに保持
された場合には、領域（６）のチャネルポテンシャルが
Ｎ型層０７）のチャネルポテンシャルより低くなる為（
第６図参照）、光電変換により発生した信号電荷はフォ
トダイオード（１φに蓄積される。
された場合には、領域（６）のチャネルポテンシャルが
Ｎ型層０７）のチャネルポテンシャルより低くなる為（
第６図参照）、光電変換により発生した信号電荷はフォ
トダイオード（１φに蓄積される。
このとき、強い光を照射することにより発生した過剰電
荷は、Ｎ型層（１７）のチャネルポテンシャルが領域（
６）のチャネルポテンシャルよりも高い為、Ｎ型層０η
を通ってオーバーフロードレイン（４）に転送、吸収さ
れる。
荷は、Ｎ型層（１７）のチャネルポテンシャルが領域（
６）のチャネルポテンシャルよりも高い為、Ｎ型層０η
を通ってオーバーフロードレイン（４）に転送、吸収さ
れる。
以上の実施例においては、オーバーフローコントロール
ゲート電極を全く必要とせず、構成を簡素化することが
でき、またブルーミング現象を抑圧することができる。
ゲート電極を全く必要とせず、構成を簡素化することが
でき、またブルーミング現象を抑圧することができる。
第７図は他の実施例を示す固体撮像装置の１画素の縦断
面図であり、第４図の実施例と異なる点は、ＣＣＤシフ
トレジスタ転送電極とトランスファゲート電極とを共通
とすることによりトランスファゲート電極を省略した点
のみである。
面図であり、第４図の実施例と異なる点は、ＣＣＤシフ
トレジスタ転送電極とトランスファゲート電極とを共通
とすることによりトランスファゲート電極を省略した点
のみである。
第８図は更に他の実施例を示す、ＭＯＳスイッチングト
ランジスタを用いた固体撮像装置の１画素の縦断面図で
あり、第４図の実施例と異なる点は、トランスファゲー
ト電極＋９）、ＣＣＤシフトレジスタ転送電極同及び埋
込みチャネルＣＣＤ （２１の代わりにフォトゲート電
極シＱ及び信号線（１９）を設けている点のみである。
ランジスタを用いた固体撮像装置の１画素の縦断面図で
あり、第４図の実施例と異なる点は、トランスファゲー
ト電極＋９）、ＣＣＤシフトレジスタ転送電極同及び埋
込みチャネルＣＣＤ （２１の代わりにフォトゲート電
極シＱ及び信号線（１９）を設けている点のみである。
従って、第７図及び第８図の実施例においても、フォト
ダイオード（＋６）、オーバーフロードレイン（４）、
フォトダイオード（１Ｇ）とオーバーフロードレイン（
４）、との間のＮ型層・；１η、及びフォトダイオード
（１６）とオーバーフロードレイン（４）の表面の高濃
度のＰ型頭域（１８）は、第４図の実施例と同じ構成で
あり、第４図の実施例と同じ動作原理で過剰電荷をオー
バーフロードレイン（４）に吸収させることができる。
ダイオード（＋６）、オーバーフロードレイン（４）、
フォトダイオード（１Ｇ）とオーバーフロードレイン（
４）、との間のＮ型層・；１η、及びフォトダイオード
（１６）とオーバーフロードレイン（４）の表面の高濃
度のＰ型頭域（１８）は、第４図の実施例と同じ構成で
あり、第４図の実施例と同じ動作原理で過剰電荷をオー
バーフロードレイン（４）に吸収させることができる。
また、以上はＰ型シリコン基板を用いたＮチャネル固体
撮像装置についてのみ説明したが、Ｎ型の基板を用いる
Ｐチャネル固体撮像装置においても同様に実施し得るこ
とは勿論である。
撮像装置についてのみ説明したが、Ｎ型の基板を用いる
Ｐチャネル固体撮像装置においても同様に実施し得るこ
とは勿論である。
以上のように本発明は、オーバーフローコントロールゲ
ート電極を省略して固体撮像装置の構造を簡素化し得る
のみならず、ブルーミング現象をも確実に抑圧し得る等
特有のすぐれた効果を奏する。
ート電極を省略して固体撮像装置の構造を簡素化し得る
のみならず、ブルーミング現象をも確実に抑圧し得る等
特有のすぐれた効果を奏する。
第１図は従来例を示す固体撮像装置の１画素を示す縦断
面図、 第２図及び第８図は第１図の構成各部のチャネルポテン
シャルを示す図、 第４図は本発明固体撮像装置の一実施例の１画素を示す
縦断面図、 第５図及−び第６図は第４図の構成各部のチャネルポテ
ンシャルを示す図、 第７図及び第８図は本発明固体撮像装置の他の実施例を
示す縦断面図。 １・・−、Ｐ型シリコン基板、 ２・・・埋込みチャネルＣＣＤ。 ４・・・オーバーフロードレイン、 ６・・・領域、
９・・・トランスファゲート電極、 １１・・・ＣＣＤシフトレジスタ転送電極、８．１２．
１３．１４・・・絶縁膜、 Ｉ６・・・フォトタイオード、 １７・・・Ｎ型層、 １８・・・Ｐ型頭域。 出 願 人 シャープ株式会社 代理人 鈴木茂はが１名 ８１図 １４図 第５図 第６図 第７図 第８図
面図、 第２図及び第８図は第１図の構成各部のチャネルポテン
シャルを示す図、 第４図は本発明固体撮像装置の一実施例の１画素を示す
縦断面図、 第５図及−び第６図は第４図の構成各部のチャネルポテ
ンシャルを示す図、 第７図及び第８図は本発明固体撮像装置の他の実施例を
示す縦断面図。 １・・−、Ｐ型シリコン基板、 ２・・・埋込みチャネルＣＣＤ。 ４・・・オーバーフロードレイン、 ６・・・領域、
９・・・トランスファゲート電極、 １１・・・ＣＣＤシフトレジスタ転送電極、８．１２．
１３．１４・・・絶縁膜、 Ｉ６・・・フォトタイオード、 １７・・・Ｎ型層、 １８・・・Ｐ型頭域。 出 願 人 シャープ株式会社 代理人 鈴木茂はが１名 ８１図 １４図 第５図 第６図 第７図 第８図
Claims (1)
- １、ＰＮ接合により形成される受光部と過剰電荷を吸収
するオーバーフロードレインを有スる固体撮像装置に右
いて、フォトダイオードとオーバーフロードレインの間
の一部又は全部を、該フォトダイオードを形成する不純
物と同一の導電性を有し、かつフォトダイオードより濃
度の低い不純物で形成し、フォトダイオード及びフォト
ダイオードとオーバーフロードレインの間の表面近傍の
一部又は全部を、前記不純物と逆の導電性を有する不純
物で形成したことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141567A JPS5842370A (ja) | 1981-09-07 | 1981-09-07 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141567A JPS5842370A (ja) | 1981-09-07 | 1981-09-07 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5842370A true JPS5842370A (ja) | 1983-03-11 |
Family
ID=15294972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141567A Pending JPS5842370A (ja) | 1981-09-07 | 1981-09-07 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842370A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273662A (ja) * | 1985-09-26 | 1987-04-04 | Toshiba Corp | 固体撮像装置の製造方法 |
| JPS6276669A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 固体撮像装置 |
| US4984044A (en) * | 1986-03-25 | 1991-01-08 | Sony Corporation | Solid state imager device |
| US7352028B2 (en) | 2004-09-27 | 2008-04-01 | Seiko Epson Corporation | Solid-state imaging devices |
| WO2019124113A1 (ja) * | 2017-12-21 | 2019-06-27 | ソニーセミコンダクタソリューションズ株式会社 | 電磁波処理装置 |
-
1981
- 1981-09-07 JP JP56141567A patent/JPS5842370A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6273662A (ja) * | 1985-09-26 | 1987-04-04 | Toshiba Corp | 固体撮像装置の製造方法 |
| JPH0574946B2 (ja) * | 1985-09-26 | 1993-10-19 | Tokyo Shibaura Electric Co | |
| JPS6276669A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | 固体撮像装置 |
| JPH0521351B2 (ja) * | 1985-09-30 | 1993-03-24 | Tokyo Shibaura Electric Co | |
| US4984044A (en) * | 1986-03-25 | 1991-01-08 | Sony Corporation | Solid state imager device |
| US7352028B2 (en) | 2004-09-27 | 2008-04-01 | Seiko Epson Corporation | Solid-state imaging devices |
| US7671402B2 (en) | 2004-09-27 | 2010-03-02 | Seiko Epson Corporation | Solid-state imaging devices |
| WO2019124113A1 (ja) * | 2017-12-21 | 2019-06-27 | ソニーセミコンダクタソリューションズ株式会社 | 電磁波処理装置 |
| US11563045B2 (en) | 2017-12-21 | 2023-01-24 | Sony Semiconductor Solutions Corporation | Electromagnetic wave processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814848A (en) | Solid-state imaging device | |
| JPH0750402A (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| JPH0318793B2 (ja) | ||
| JPS5917581B2 (ja) | 固体撮像装置 | |
| JPH0523505B2 (ja) | ||
| JP3125303B2 (ja) | 固体撮像素子 | |
| JPH08250697A (ja) | 増幅型光電変換素子及びそれを用いた増幅型固体撮像装置 | |
| JPH06181302A (ja) | Ｃｃｄ映像素子 | |
| JPS5842370A (ja) | 固体撮像装置 | |
| JP2917361B2 (ja) | 固体撮像素子 | |
| JPS6318387B2 (ja) | ||
| JPS6149465A (ja) | 固体撮像装置 | |
| JP2506697B2 (ja) | 固体撮像装置 | |
| JPS6351545B2 (ja) | ||
| JPH0789581B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS608672B2 (ja) | 固体撮像装置 | |
| JPH039565A (ja) | 固体撮像装置 | |
| JP2805848B2 (ja) | 固体撮像素子 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JPS5917585B2 (ja) | 固体撮像装置 | |
| JPS6079773A (ja) | 固体撮像装置 | |
| KR100258971B1 (ko) | 반도체 장치 | |
| JPS6255961A (ja) | 固体撮像装置 | |
| JPH0424872B2 (ja) | ||
| JPS58142682A (ja) | 固体撮像素子 |