JPS58142682A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS58142682A JPS58142682A JP57025425A JP2542582A JPS58142682A JP S58142682 A JPS58142682 A JP S58142682A JP 57025425 A JP57025425 A JP 57025425A JP 2542582 A JP2542582 A JP 2542582A JP S58142682 A JPS58142682 A JP S58142682A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- conductivity type
- photodiode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000003384 imaging method Methods 0.000 claims description 11
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14887—Blooming suppression
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はMOS型の固体撮像索子の構成に関するもので
ある。
ある。
電荷転送素子は大別して電荷結合素子(」す後(’CD
と記す)とバケノトブリゲードデバイスどに分類される
が、本発明ではCCI)を中心に述べる。
と記す)とバケノトブリゲードデバイスどに分類される
が、本発明ではCCI)を中心に述べる。
CCDは1970年に発表されて以来、従来からの高度
の集積回路技術を基盤どし、その発展、Iともに急速な
り11発が進められ、近年固体撮像、rリログ遅延線、
メモリ等の各種の応用がなケれるようになった。特にC
CDを用いた固体撮像索子e1、M(’)S型の撮像素
子とともに低消費電力、小型W ’11’ 、高集積化
が可能など、多くの特徴を有し近年その開発が急である
。ところでこれら固体撮像索子に(・、lプルーミング
、スミア現像により特性が口iなゎれる欠点があった。
の集積回路技術を基盤どし、その発展、Iともに急速な
り11発が進められ、近年固体撮像、rリログ遅延線、
メモリ等の各種の応用がなケれるようになった。特にC
CDを用いた固体撮像索子e1、M(’)S型の撮像素
子とともに低消費電力、小型W ’11’ 、高集積化
が可能など、多くの特徴を有し近年その開発が急である
。ところでこれら固体撮像索子に(・、lプルーミング
、スミア現像により特性が口iなゎれる欠点があった。
とれは高照度の被写体を撮像17たときに素子内11μ
で発生する過剰電荷が基板内を拡散する結果、隣接絵素
あるいは隣接レジスター\電荷がオーバフローレ再生画
像が損なわれる現象であり固体撮像素子の最大の欠点で
あった。従来このような欠点を除するためにオーツぐフ
ロードレインと称される拡散層を絵素間に配置させるこ
とにより過剰電荷を吸収しようという試みもなされては
いるがこの構造では本質的に高密度化が不可能なとと、
入射光址の利用効率が良くないこと等の欠点があった。
で発生する過剰電荷が基板内を拡散する結果、隣接絵素
あるいは隣接レジスター\電荷がオーバフローレ再生画
像が損なわれる現象であり固体撮像素子の最大の欠点で
あった。従来このような欠点を除するためにオーツぐフ
ロードレインと称される拡散層を絵素間に配置させるこ
とにより過剰電荷を吸収しようという試みもなされては
いるがこの構造では本質的に高密度化が不可能なとと、
入射光址の利用効率が良くないこと等の欠点があった。
第1図(a)は従来のCCI)固体撮像素子の主要部の
断面図を示す。第1図(a)において1は一導電型を有
する半導体基也であり本例ではP型半導体を示す。2は
半導体基板lと反対導vL型を有する半導体領域で半導
体基板との間にP−N接合を形成し所謂フォトダイオー
ドを作る。3は半導体基板1と反対導電型を有する半導
体領域で埋込みチャネルを構成している。
断面図を示す。第1図(a)において1は一導電型を有
する半導体基也であり本例ではP型半導体を示す。2は
半導体基板lと反対導vL型を有する半導体領域で半導
体基板との間にP−N接合を形成し所謂フォトダイオー
ドを作る。3は半導体基板1と反対導電型を有する半導
体領域で埋込みチャネルを構成している。
4は表面チャネルで形成されるl・ランスファゲート領
域を示す。5は埋込みチャネル3およびトランスファゲ
ート領域4を覆うべく形成される転送電極、6は絶縁模
、7はチャネルストッパ、8はアルミニウムなどの光シ
ールド電極を示す1、つぎにこの素子の動作について説
明する。
域を示す。5は埋込みチャネル3およびトランスファゲ
ート領域4を覆うべく形成される転送電極、6は絶縁模
、7はチャネルストッパ、8はアルミニウムなどの光シ
ールド電極を示す1、つぎにこの素子の動作について説
明する。
第2図はこの素子を駆動する駆動波形の一部を示し、こ
こでは転送電極5に印加される垂直駆動パルス波形を示
す。この垂直駆動パルスは3値レベルを有し、垂直ブラ
ンキング期間VBtl?l、、−i(、高レベルVI(
となり、有効期間においては中間レベルと低レベルとの
間を往復する振幅VMのパルスとなる。
こでは転送電極5に印加される垂直駆動パルス波形を示
す。この垂直駆動パルスは3値レベルを有し、垂直ブラ
ンキング期間VBtl?l、、−i(、高レベルVI(
となり、有効期間においては中間レベルと低レベルとの
間を往復する振幅VMのパルスとなる。
第1図(b)、(C)は垂直パルスが高、甲、低レベル
時の第1図(a)に示すデバイス内部のポテンシャル分
布を示す。
時の第1図(a)に示すデバイス内部のポテンシャル分
布を示す。
まず第1図(b)、(c)において11.14はフォト
ダイオード2のポテンシャル、12.15.16はトラ
ンスファゲート領域4のポテンシャル、13.17.1
8は埋込みチャネル3のチャネルポテンシャルをそれぞ
れ示している。第2図における時刻tにおいて垂直駆動
パルスが高レベルとなると、第1図(b)に示されるよ
うにトランスファゲート領域4、埋込みチャネル3のポ
テンシャルは12.13の如く深い電位に設定されフォ
トダイオード2に存在していた信号電荷は埋込みチャネ
ル3で構成される垂直シフトレジスタへ読み出される3
、そ7′Lと同時にフォトダイオード2はトランスファ
ケーNjt域4のポテンシャル12で決まる電位11に
設定される。つぎに垂直有効期間内において既に読み出
された信号電荷は、第2図に示す中間Vペルと低レベル
との間e振+11ifVMで往復するノくルスにより垂
直方向に転送される、この期間フォトダイオード領域2
では光電変換された電荷が蓄積される。第1図(c)に
は時刻t1あるいはt2におけるポテンシャル図を示し
ている。
ダイオード2のポテンシャル、12.15.16はトラ
ンスファゲート領域4のポテンシャル、13.17.1
8は埋込みチャネル3のチャネルポテンシャルをそれぞ
れ示している。第2図における時刻tにおいて垂直駆動
パルスが高レベルとなると、第1図(b)に示されるよ
うにトランスファゲート領域4、埋込みチャネル3のポ
テンシャルは12.13の如く深い電位に設定されフォ
トダイオード2に存在していた信号電荷は埋込みチャネ
ル3で構成される垂直シフトレジスタへ読み出される3
、そ7′Lと同時にフォトダイオード2はトランスファ
ケーNjt域4のポテンシャル12で決まる電位11に
設定される。つぎに垂直有効期間内において既に読み出
された信号電荷は、第2図に示す中間Vペルと低レベル
との間e振+11ifVMで往復するノくルスにより垂
直方向に転送される、この期間フォトダイオード領域2
では光電変換された電荷が蓄積される。第1図(c)に
は時刻t1あるいはt2におけるポテンシャル図を示し
ている。
トランスファゲート領域あるいは埋込みチャネル領域の
ポテンシャルは時刻t51の中間L/ベベルは16.1
Bで示される実線のように方り 時刻−り、2の低レベ
ルでは15.17で示される点線のようになる0 ところで光電変換された電荷が蓄積されるとともにフォ
トダイオード領域のポテンシャル14は浅くなる。入射
光が強い場合にはフォトダイオードポテンシャル14は
トランスファゲート領域ポテンシャル16よりも浅くな
り、過剰に発生した電荷はシフトレジスタヘオーバフロ
ーしてブルーミングを起す。また第1図に示される構造
の素子では半導体基板l内部にまで深く入射した光によ
り発生した電荷が四方に拡散してゆきその結果シフトレ
ジスタへ漏れ込むことによるスミアが発生する。このよ
うに従来の素子ではブルーミング、スミアを抑圧するこ
とが不可能であった。このため各絵素子間にオーバフロ
ードレインと称される拡散層を配置することによりプル
ーミング、スミアを軽減する試みもなされてはいるが、
既に述べたようにこの構造では本質的に解決はなされな
い。
ポテンシャルは時刻t51の中間L/ベベルは16.1
Bで示される実線のように方り 時刻−り、2の低レベ
ルでは15.17で示される点線のようになる0 ところで光電変換された電荷が蓄積されるとともにフォ
トダイオード領域のポテンシャル14は浅くなる。入射
光が強い場合にはフォトダイオードポテンシャル14は
トランスファゲート領域ポテンシャル16よりも浅くな
り、過剰に発生した電荷はシフトレジスタヘオーバフロ
ーしてブルーミングを起す。また第1図に示される構造
の素子では半導体基板l内部にまで深く入射した光によ
り発生した電荷が四方に拡散してゆきその結果シフトレ
ジスタへ漏れ込むことによるスミアが発生する。このよ
うに従来の素子ではブルーミング、スミアを抑圧するこ
とが不可能であった。このため各絵素子間にオーバフロ
ードレインと称される拡散層を配置することによりプル
ーミング、スミアを軽減する試みもなされてはいるが、
既に述べたようにこの構造では本質的に解決はなされな
い。
本発明の目的は前記従来の欠点を除去した新しい固体撮
像素子を提供することにある。
像素子を提供することにある。
本発明によれば一導電型を有する半導体基板−Fに形成
され、入射光を光電変換するための一導電型を有する半
導体受光部と、この受光部で光電変換された信号電荷を
転送するためのシフトレジスタと前記受光部およびシフ
トレジスタとを電気的に分離あるいけ結合するためのト
ランスファゲートと、前記シフトレジスタおよびトラン
スファゲートを駆動する手段とを有する固体撮像素子に
おいて、前記シフトレジスタおよびトランスフアゲ−)
・は前記半導体基板と反対導電型を有する半導体領域上
に形成され、前記受光部直下の少なくとも一部の領域は
前記半導体基板と同一導電型の半導体領域で形成され、
前記受光部と前記半導体基板とは前記半導体基板と同一
導電型の半導体領域を介して互いに接続されていること
を特徴とする固体撮像素子が得られる。
され、入射光を光電変換するための一導電型を有する半
導体受光部と、この受光部で光電変換された信号電荷を
転送するためのシフトレジスタと前記受光部およびシフ
トレジスタとを電気的に分離あるいけ結合するためのト
ランスファゲートと、前記シフトレジスタおよびトラン
スファゲートを駆動する手段とを有する固体撮像素子に
おいて、前記シフトレジスタおよびトランスフアゲ−)
・は前記半導体基板と反対導電型を有する半導体領域上
に形成され、前記受光部直下の少なくとも一部の領域は
前記半導体基板と同一導電型の半導体領域で形成され、
前記受光部と前記半導体基板とは前記半導体基板と同一
導電型の半導体領域を介して互いに接続されていること
を特徴とする固体撮像素子が得られる。
以下本発明について図面を用いて詳細に説明する0
第3図(alは本発明による実施例を示し素子主要部の
断面図を示す。第1図(alにおいて21は一導電型を
有する半導体基板であり“本実施例ではN型の基板につ
いて示している。22.23は半導体基板21上に形成
されこの半導体基板とは反対導電型を有する半導体領域
であ如、この実施例ではP型不純物のイオン注入により
形成されたP−wellである。24はP−we l
I 22.23挾甘れた領域でありフォトダイオード2
あるいは基板21と同一導電型を有する半導体領域であ
る。他の番号は第1図fa)に示すものと同一である。
断面図を示す。第1図(alにおいて21は一導電型を
有する半導体基板であり“本実施例ではN型の基板につ
いて示している。22.23は半導体基板21上に形成
されこの半導体基板とは反対導電型を有する半導体領域
であ如、この実施例ではP型不純物のイオン注入により
形成されたP−wellである。24はP−we l
I 22.23挾甘れた領域でありフォトダイオード2
あるいは基板21と同一導電型を有する半導体領域であ
る。他の番号は第1図fa)に示すものと同一である。
本素子の%徴は第1図(a)に示す従来の素子吉異なり
基板がN型となっており、活性領域はフォトダイオード
の一部を除き1)−we l l上に形成されているこ
とである。さらに本素子においてはフォトダイオード面
下の少なくとも一部領域はP−wel122.23で挾
まれた半導体領域24で構成されており、この領域は基
板21あるいはフォトダイオード2と同一導電型を有し
ている9、っき゛に本素子の動作について説明する。
基板がN型となっており、活性領域はフォトダイオード
の一部を除き1)−we l l上に形成されているこ
とである。さらに本素子においてはフォトダイオード面
下の少なくとも一部領域はP−wel122.23で挾
まれた半導体領域24で構成されており、この領域は基
板21あるいはフォトダイオード2と同一導電型を有し
ている9、っき゛に本素子の動作について説明する。
本素子の駆動パルスは第2図に示すものと同一のものを
用いることができる。本素子の動作時にはP−we11
22.23と基板21との間には逆バイアス電圧vSU
Bが常に印加されている。この■8UBの値としては領
咳24を空走化するのに充分な値が必要であるC1第3
図fb)は第3図(b)における一点鎖線A−A’の断
面におけるフォトダイオード領域およびその直下のポテ
ンシャル分布を示し、ている。第3図(blに示すポテ
ンシャルN、’ P−we I Iを基準の電位として
示されており実線30がポテンシャル分布、■ はフォ
トダイオード領域ポテンシャル、■8.JBPI) はP−と基板とに印加される逆バイアス電圧ell 値であり、基板の電位を示す。また■、けA−A上で領
域24中の最も浅い電位を示している。この■。の値は
領域24に隣接するPwel12” 2”かから拡がる
空え層の延び、あるいはv8UB電圧によって決定され
、動作時にはIゝ−wellの市1位よりも猟に深くガ
っている。さらにこの電位■8は駆動パルス電圧が中間
レベルのときのトランスファゲート領域の電位16より
も常に深くなるように設定されている。
用いることができる。本素子の動作時にはP−we11
22.23と基板21との間には逆バイアス電圧vSU
Bが常に印加されている。この■8UBの値としては領
咳24を空走化するのに充分な値が必要であるC1第3
図fb)は第3図(b)における一点鎖線A−A’の断
面におけるフォトダイオード領域およびその直下のポテ
ンシャル分布を示し、ている。第3図(blに示すポテ
ンシャルN、’ P−we I Iを基準の電位として
示されており実線30がポテンシャル分布、■ はフォ
トダイオード領域ポテンシャル、■8.JBPI) はP−と基板とに印加される逆バイアス電圧ell 値であり、基板の電位を示す。また■、けA−A上で領
域24中の最も浅い電位を示している。この■。の値は
領域24に隣接するPwel12” 2”かから拡がる
空え層の延び、あるいはv8UB電圧によって決定され
、動作時にはIゝ−wellの市1位よりも猟に深くガ
っている。さらにこの電位■8は駆動パルス電圧が中間
レベルのときのトランスファゲート領域の電位16より
も常に深くなるように設定されている。
光入力により光電変換がなされるとフォトダイオード領
域には信号電荷が蓄積され、同時に電位■PDも浅くな
ってゆく。
域には信号電荷が蓄積され、同時に電位■PDも浅くな
ってゆく。
このとき電位vPDが、駆動パルス電圧が中間レベル時
のトランスファ領域のポテンシャル16に達すると過剰
電荷がシフトレジスタへ漏れ込みブルーミングを起すこ
とになるが、本素子においてはポテンシャル16よりも
常に■I3の値の方が大きくなるように制御されている
ため過剰電荷はシフトレジスタへ]−パフローする以前
にVBの電位を乗り越えて基板21側へ掃き出される。
のトランスファ領域のポテンシャル16に達すると過剰
電荷がシフトレジスタへ漏れ込みブルーミングを起すこ
とになるが、本素子においてはポテンシャル16よりも
常に■I3の値の方が大きくなるように制御されている
ため過剰電荷はシフトレジスタへ]−パフローする以前
にVBの電位を乗り越えて基板21側へ掃き出される。
この結果プルーミングが抑制される。
さらにP−wel122.23と基板21との間には常
に逆バイアス電圧が印加されているため領域24の電位
は隣接するP−wel l 22.23の電位よりも常
に深くなる。その結果フォトダイオード直下、王に領域
24で発生した電荷が横方向に拡散しP−wel l、
さらには埋込みチャネル3△と漏れ込んでゆくことがな
くスミアを抑圧させることができる。
に逆バイアス電圧が印加されているため領域24の電位
は隣接するP−wel l 22.23の電位よりも常
に深くなる。その結果フォトダイオード直下、王に領域
24で発生した電荷が横方向に拡散しP−wel l、
さらには埋込みチャネル3△と漏れ込んでゆくことがな
くスミアを抑圧させることができる。
また本素子は絵素間KJ−バフp−ドレインを配置した
素子と比較して本質的に高密黒化、高感度化が可能であ
ることは明らかである。
素子と比較して本質的に高密黒化、高感度化が可能であ
ることは明らかである。
以上述べたように本発明によればプルーミング、スミア
を抑圧でき高密度、高感度の固体撮像素子が得られる。
を抑圧でき高密度、高感度の固体撮像素子が得られる。
第1図(al〜(C)は従来の固体撮像素子の主要部の
断面図および素子内部のボテンシャル分布を示す。 第2図は前記固体撮像素子の駆動波形の一例、第3図(
a+、(b)は本発明による固体撮像素子の一実施例の
主要部の断面図および破線A−A′での素子内部のポテ
ンシャル分布である。 第1図〜第3図において1.21は半導体基板、2はフ
ォトダイオード、3は狸込みチャネル、4はトランスフ
ァゲート領域、5は電極、22.23は半導体基板21
と反対導電型を有する半導体領域である。 代理人J「環1・」:内原 石°′ 第1図 裾3図 呵−N+→←−N−5uB−
断面図および素子内部のボテンシャル分布を示す。 第2図は前記固体撮像素子の駆動波形の一例、第3図(
a+、(b)は本発明による固体撮像素子の一実施例の
主要部の断面図および破線A−A′での素子内部のポテ
ンシャル分布である。 第1図〜第3図において1.21は半導体基板、2はフ
ォトダイオード、3は狸込みチャネル、4はトランスフ
ァゲート領域、5は電極、22.23は半導体基板21
と反対導電型を有する半導体領域である。 代理人J「環1・」:内原 石°′ 第1図 裾3図 呵−N+→←−N−5uB−
Claims (1)
- 一導電型を有する半導体基板上に形成され、入射光を光
電変換するだめの一導電型を有する半導体受光部と、こ
の受光部で光電変換された信号電荷を転送するだめのシ
フトレジスタと前記受光部およびシフトレジスタとを電
気的に分離あるいは結合するだめのトランスファゲート
と、前記シフトレジスタおよびトランスファゲートを駆
動する手段とを有する固体撮像素子において、前記シフ
トレジスタおよびトランスファゲートは前記半導体基板
と反対導電型を有する半導体領域上に形成され、前記受
光部直下の少なくとも一部の領域は前記半導体基板と同
一導電型の半導体領域で形成され、前記受光部と前記半
導体基板とは妻呑革孝半蕎参古播前記半導体基板と同一
導電型の半導体領域を介して互いに接続されていること
を特徴とする固体撮像素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57025425A JPS58142682A (ja) | 1982-02-18 | 1982-02-18 | 固体撮像素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57025425A JPS58142682A (ja) | 1982-02-18 | 1982-02-18 | 固体撮像素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58142682A true JPS58142682A (ja) | 1983-08-24 |
JPH0415666B2 JPH0415666B2 (ja) | 1992-03-18 |
Family
ID=12165603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57025425A Granted JPS58142682A (ja) | 1982-02-18 | 1982-02-18 | 固体撮像素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58142682A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60257566A (ja) * | 1984-06-04 | 1985-12-19 | Matsushita Electronics Corp | 固体撮像装置 |
JPS63260071A (ja) * | 1986-06-27 | 1988-10-27 | テキサス インスツルメンツ インコ−ポレイテツド | 電荷結合装置 |
US5351081A (en) * | 1990-11-16 | 1994-09-27 | Sony Corporation | Solid-state imaging device having a light barrier layer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54124480U (ja) * | 1978-02-20 | 1979-08-31 | ||
JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
-
1982
- 1982-02-18 JP JP57025425A patent/JPS58142682A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54124480U (ja) * | 1978-02-20 | 1979-08-31 | ||
JPS5724576A (en) * | 1980-07-22 | 1982-02-09 | Toshiba Corp | Solid state image pick up device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60257566A (ja) * | 1984-06-04 | 1985-12-19 | Matsushita Electronics Corp | 固体撮像装置 |
JPH0650774B2 (ja) * | 1984-06-04 | 1994-06-29 | 松下電子工業株式会社 | 固体撮像装置 |
JPS63260071A (ja) * | 1986-06-27 | 1988-10-27 | テキサス インスツルメンツ インコ−ポレイテツド | 電荷結合装置 |
US5351081A (en) * | 1990-11-16 | 1994-09-27 | Sony Corporation | Solid-state imaging device having a light barrier layer |
Also Published As
Publication number | Publication date |
---|---|
JPH0415666B2 (ja) | 1992-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4814848A (en) | Solid-state imaging device | |
JPS62124771A (ja) | 固体撮像装置 | |
JP2000150848A (ja) | 固体撮像装置 | |
KR20020042508A (ko) | 고체 촬상 장치 | |
JPS6157181A (ja) | 固体撮像装置 | |
US20010000623A1 (en) | Solid-state image sensor | |
KR101594634B1 (ko) | 고체 촬상 장치 | |
JPH0766961B2 (ja) | 固体撮像素子 | |
JPH0831988B2 (ja) | 固体撮像デバイス | |
JPH06181302A (ja) | Ccd映像素子 | |
JP2917361B2 (ja) | 固体撮像素子 | |
JPS58142682A (ja) | 固体撮像素子 | |
JPH0421351B2 (ja) | ||
JPS6160592B2 (ja) | ||
JP2002151673A (ja) | 固体撮像素子 | |
JPH0130306B2 (ja) | ||
JPH0657056B2 (ja) | 固体撮像素子 | |
JPH031871B2 (ja) | ||
JPH0150156B2 (ja) | ||
JPH0424872B2 (ja) | ||
KR100258971B1 (ko) | 반도체 장치 | |
KR970005728B1 (ko) | 고체촬상장치 및 그 제조방법 | |
JPS6327057A (ja) | 固体撮像装置 | |
JPS60124180A (ja) | 固体撮像板及び撮像方式 | |
JPS6255961A (ja) | 固体撮像装置 |