KR101594634B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR101594634B1
KR101594634B1 KR1020107015105A KR20107015105A KR101594634B1 KR 101594634 B1 KR101594634 B1 KR 101594634B1 KR 1020107015105 A KR1020107015105 A KR 1020107015105A KR 20107015105 A KR20107015105 A KR 20107015105A KR 101594634 B1 KR101594634 B1 KR 101594634B1
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
charge
transfer
unit
type semiconductor
Prior art date
Application number
KR1020107015105A
Other languages
English (en)
Other versions
KR20100135217A (ko
Inventor
히사노리 스즈키
야스히토 요네타
신야 오츠카
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20100135217A publication Critical patent/KR20100135217A/ko
Application granted granted Critical
Publication of KR101594634B1 publication Critical patent/KR101594634B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

고체 촬상 장치(1)는 복수의 광전 변환부(3)와 제1 및 제2 시프트 레지스터(9, 13)를 구비하고 있다. 각 광전 변환부(3)는 광 입사에 따라 전하를 발생하며 또한 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루는 광감응 영역(15)과, 광감응 영역(15)에 대해 광감응 영역(15)의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라 높아진 전위 기울기를 형성하는 전위 기울기 형성 영역(17)을 갖고 있다. 복수의 광전 변환부(3)는 상기 소정의 방향에 교차하는 방향을 따르도록 병치되어 있다. 제1 및 제2 시프트 레지스터(9, 13)는 복수의 광전 변환부(3)로부터 각각 전송된 전하를 취득하고, 상기 소정의 방향에 교차하는 방향으로 전송하여 출력한다. 이로 인해, 화상 처리가 번잡하게 되는 일 없이, 광감응 영역에 발생한 전하를 고속으로 독출하는 것이 가능한 고체 촬상 장치가 실현된다.

Description

고체 촬상 장치{SOLID-STATE IMAGING DEVICE}
본 발명은 고체 촬상 장치에 관한 것이다.
고체 촬상 장치로서, 광 입사에 따라 전하를 발생하며 또한 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루는 광감응 영역을 각각 갖는 복수의 광전 변환부가, 1차원 방향(광감응 영역의 단변 방향을 따르는 방향)에 어레이 형상으로 배치되어 있는 것이 알려져 있다(예를 들어 특허 문헌 1 참조). 이와 같은 고체 촬상 장치는 종래부터 여러 가지 용도로 이용되고 있지만, 특히 분광기의 광검출 수단으로서 널리 이용되고 있다.
특허 문헌 1 : 일본 특개 2005－164363호 공보
그렇지만 특허 문헌 1에 기재된 고체 촬상 장치는 이하의 문제점을 갖고 있다. 특허 문헌 1에 기재된 고체 촬상 장치에서, 광감응 영역에 발생한 전하는 광감응 영역의 단변측으로부터 독출된다. 이 때문에, 발생한 전하는 광감응 영역의 장변 방향에 이동할 필요가 있어, 그 이동 거리가 길어지고 만다. 이 결과, 발생한 전하를 고속으로 독출하는 것이 곤란하게 된다.
특허 문헌 1에 기재된 고체 촬상 장치에서는 광감응 영역의 한 쌍의 단변 각각에 인접하여, 전하를 축적하는 디퓨전 영역 및 당해 디퓨전 영역에 발생한 전압 신호를 증폭하여 출력하는 앰프 영역이 배치되어 있다. 즉, 특허 문헌 1에 기재된 고체 촬상 장치에서는 광감응 영역의 각 단변에 인접하여 배치된 한 쌍의 앰프 영역으로부터 각각 신호가 출력되기 때문에, 1차원 화상을 얻기 위한 신호 처리가 필요하게 되고, 화상 처리가 번잡하게 될 우려가 있다.
그래서 본 발명의 목적은 화상 처리가 번잡하게 되는 일 없이, 광감응 영역에 발생한 전하를 고속으로 독출하는 것이 가능한 고체 촬상 장치를 제공하는 것이다.
본 발명에 관한 고체 촬상 장치는, 광 입사에 따라 전하를 발생하며 또한 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루는 광감응 영역과, 광감응 영역에 대해 광감응 영역의 평면 형상을 이루는 장변에 평행한 소정의 방향을 따라 높아진 전위 기울기를 형성하는 전위 기울기 형성 영역을 각각 가짐과 아울러, 상기 소정의 방향에 교차하는 방향을 따르도록 병치(倂置)된 복수의 광전 변환부와; 복수의 광전 변환부로부터 각각 전송된 전하를 취득하고, 소정의 방향에 교차하는 방향으로 전송하여 출력하는 제1 및 제2 전하 출력부를 구비하고 있다.
본 발명에 관한 고체 촬상 장치에서는, 각 광전 변환부에 있어서, 전위 기울기 형성 영역에 의해 상기 소정의 방향을 따라 높아진 전위 기울기가 형성되므로, 광감응 영역에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라서 어느 단변측에 이동한다. 이로 인해, 전하의 이동 속도는 전위 기울기(포텐셜의 경사)에 지배(支配)되는 것으로 되어, 전하의 독출 속도가 고속화한다.
본 발명에서, 복수의 광전 변환부로부터 전송된 전하는 제1 또는 제2 전하 출력부에 의해 취득되어서 소정의 방향에 교차하는 상기 방향으로 전송되어 출력된다. 이 결과, 본 발명에 의하면, 종래의 기술에서 필요로 되는 1차원 화상을 얻기 위한 신호 처리를 새롭게 실행할 필요는 없어, 화상 처리의 번잡화를 막을 수 있다.
그런데 본 발명에서, 광감응 영역은 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 이 때문에, 광감응 영역에 있어서 포화(飽和) 전하량이 크다.
바람직하게, 전위 기울기 형성 영역은 상기 소정의 방향으로서, 광감응 영역의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향을 따라 높아진 전위 기울기를 형성하고, 제1 및 제2 전하 출력부는, 광감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되어 있고, 광전 변환부에 각각 대응하며 또한 각 광전 변환부와 제1 전하 출력부 사이에 배치되고, 대응하는 광전 변환부의 광감응 영역으로부터의 전하를 제1 전하 출력부에 전송하는 복수의 제1 전송부와, 광전 변환부에 각각 대응하며 또한 각 제1 전하 출력부와 제2 전하 출력부 사이에 배치되고, 제1 전하 출력부에 전송된 전하를 제2 전하 출력부에 전송하는 복수의 제2 전송부를 추가로 구비하고 있다.
전위 기울기 형성 영역에 의해 상기 제1 방향을 따라 높아진 전위 기울기가 형성되므로, 광감응 영역에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라서 타방의 단변측에 이동한다. 타방의 단변측에 이동한 전하는 제1 전송부에 취득되어 제1 방향으로 전송된다. 각 제1 전송부로부터 전송된 전하는 제1 전하 출력부에 의해 제1 방향에 교차하는 방향으로 전송되어 출력된다. 제2 전송부에 의해, 제1 전하 출력부에 축적되어 있는 전하는 제1 방향으로 전송된다. 각 제2 전송부로부터 전송된 전하는 제2 전하 출력부에 의해 제1 방향에 교차하는 방향으로 전송되어 출력된다.
바람직하게, 전위 기울기 형성 영역은 상기 소정의 방향으로서, 광감응 영역의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향, 및 광감응 영역의 평면 형상을 이루는 타방의 단변측으로부터 일방의 단변측을 향하는 제2 방향 중 어느 방향을 따라 높아진 전위 기울기를 선택적으로 형성하고, 제1 전하 출력부는 광감응 영역의 평면 형상을 이루는 일방의 단변측에 배치되고, 제2 전하 출력부는 광감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되어 있고, 광전 변환부에 각각 대응하며 또한 각 광전 변환부와 제1 전하 출력부 사이에 배치되고, 대응하는 광전 변환부의 광감응 영역으로부터의 전하를 제1 전하 출력부에 전송하는 복수의 제1 전송부와, 광전 변환부에 각각 대응하며 또한 각 광전 변환부와 제2 전하 출력부 사이에 배치되고, 대응하는 광전 변환부의 광감응 영역으로부터의 전하를 제2 전하 출력부에 전송하는 복수의 제2 전송부를 추가로 구비하고 있다.
전위 기울기 형성 영역에 의해 상기 제2 방향을 따라 높아진 전위 기울기가 형성되면, 광감응 영역에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라서 일방의 단변측에 이동한다. 일방의 단변측에 이동한 전하는 제1 전송부에 취득되어 제2 방향으로 전송된다. 각 제1 전송부로부터 전송된 전하는 제1 전하 출력부에 의해, 제1 방향에 교차하는 방향으로 전송되어 출력된다. 전위 기울기 형성 영역에 의해 상기 제1 방향을 따라 높아진 전위 기울기가 형성되면, 광감응 영역에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라서 타방의 단변측에 이동한다. 타방의 단변측에 이동한 전하는 제2 전송부에 취득되어 제1 방향으로 전송된다. 각 제2 전송부로부터 전송된 전하는 제2 전하 출력부에 의해 제2 방향에 교차하는 방향으로 전송되어 출력된다.
보다 바람직하게, 제2 전하 출력부는 제1 기간에 걸쳐서 광전 변환부에서 발생한 전하를 복수의 제2 전송부로부터 취득하고, 소정의 방향에 교차하는 방향으로 전송하여 출력하고, 제1 전하 출력부는 제1 기간보다 짧은 제2 기간에 걸쳐서 광전 변환부에서 발생한 전하를 복수의 제1 전송부로부터 취득하고, 소정의 방향에 교차하는 방향으로 전송하여 출력한다.
제1 기간에 걸쳐서 광전 변환부에서 발생한 전하를 축적하면 노광 시간이 비교적 길어지기 때문에, 강한 입사광은 신호가 포화되므로, 적절히 검출하는 것이 곤란하게 되지만, 약한 입사광은 충분히 큰 신호로서 검출된다. 제2 기간에 걸쳐서 광전 변환부에서 발생한 전하를 축적하면, 노광 시간이 비교적 짧아지기 때문에, 약한 입사광은 신호가 미약하게 되므로, 신호로서 충분히 검출하는 것이 곤란하게 되지만, 강한 입사광은 포화되는 일 없이 신호로서 적절히 검출된다. 이와 같이, 입사광의 강도에 관계없이, 입사광이 신호로서 적절히 검출되게 되어 실효적인 다이내믹 레인지가 커진다.
본 발명에서는 제1 및 제2 전하 출력부를 구비하고 있기 때문에, 제2 기간에 걸쳐서 광전 변환부에서 발생한 전하의 전송과, 제1 기간에 걸쳐서 광전 변환부에서 발생한 전하의 전송이 서로 장해가 되는 일은 없다.
본 발명에 의하면, 화상 처리가 번잡하게 되는 일 없이, 광감응 영역에 발생한 전하를 고속으로 독출하는 것이 가능한 고체 촬상 장치를 제공할 수 있다.
도 1은 제1 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다.
도 2는 도 1에 있어서 II－II선을 따른 단면 구성을 설명하기 위한 도면이다.
도 3은 제1 실시 형태에 관한 고체 촬상 장치에 있어서, 입력되는 각 신호의 타이밍 차트이다.
도 4는 도 3에 있어서 각 시각에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜 도면이다.
도 5는 광전 변환부에 있어서 전하의 이동을 설명하기 위한 모식도이다.
도 6은 제2 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다.
도 7은 도 6에 있어서 VII－VII선을 따른 단면 구성을 설명하기 위한 도면이다.
도 8은 제2 실시 형태에 관한 고체 촬상 장치에 있어서, 입력되는 각 신호의 타이밍 차트이다.
도 9는 도 8에 있어서 각 시각에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜 도면이다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시 형태에 대해 상세히 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 이용하는 것으로 하고, 중복하는 설명은 생략한다.
(제1 실시 형태)
도 1은 제1 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다. 도 2는 도 1에 있어서 II－II선을 따른 단면 구성을 설명하기 위한 도면이다.
제1 실시 형태에 관한 고체 촬상 장치(1)는 복수의 광전 변환부(3)와, 복수의 버퍼 게이트부(5)와, 복수의 제1 전송부(7)와, 제1 전하 출력부로서의 제1 시프트 레지스터(9)와, 복수의 제2 전송부(11)와, 제2 전하 출력부로서의 제2 시프트 레지스터(13)를 구비하고 있다. 고체 촬상 장치(1)는 분광기의 광검출 수단으로서 이용할 수 있다.
각 광전 변환부(3)는 광감응 영역(15)과 전위 기울기 형성 영역(17)을 갖고 있다. 광감응 영역(15)은 광의 입사에 감응하여 입사광 강도에 따른 전하를 발생한다. 전위 기울기 형성 영역(17)은 광감응 영역(15)에 대해, 광감응 영역(15)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향(광감응 영역(15)의 장변 방향을 따르는 방향)를 따라서 높아진 전위 기울기를 형성한다. 전위 기울기 형성 영역(17)에 의해, 광감응 영역(15)에 발생한 전하는 광감응 영역(15)의 타방의 단변측으로부터 배출된다.
광감응 영역(15)의 평면 형상은 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 복수의 광전 변환부(3)는 상기 제1 방향에 교차(예를 들어 직교)하는 방향을 따르도록 병치되어, 1차원 방향에 어레이 형상으로 배치되어 있다. 복수의 광전 변환부(3)는 광감응 영역(15)의 단변 방향을 따르는 방향에 병치되어 있다. 본 실시 형태에서, 광감응 영역(15)의 장변 방향에서의 길이는 예를 들어 1mm 정도로 설정되고, 광감응 영역(15)의 단변 방향에서의 길이는 예를 들어 24㎛ 정도로 설정되어 있다.
각 광감응 영역(15)에 대해, 당해 광감응 영역(15)을 광감응 영역(15)의 단변 방향을 따르는 방향에 끼우듯이 하여, 아이솔레이션(isolation) 영역(18)과 오버플로 드레인(OFD) 영역(19)이 배치되어 있다. 아이솔레이션 영역(18)은 광감응 영역(15)의 일방의 장변에 인접하여, 광감응 영역(15)의 장변 방향을 따르는 방향으로 뻗어 있다. 아이솔레이션 영역(18)은 아이솔레이션 영역(18)을 사이에 두고 서로 이웃한 한 쌍의 광감응 영역(15)을 전기적으로 분리한다.
오버플로 드레인 영역(19)은 광감응 영역(15)의 타방의 장변에 인접하여, 광감응 영역(15)의 장변 방향을 따르는 방향으로 뻗어 있다. 오버플로 드레인 영역(19)은 게이트 트랜지스터에 의해 구성되는 오버플로 게이트(OFG)를 포함하고, 광감응 영역(15)에서 당해 광감응 영역(15)의 축적 용량을 넘는 전하가 발생했을 때에, 축적 용량을 넘은 만큼의 전하를 배출한다. 이로 인해, 축적 용량을 넘은 광감응 영역(15)으로부터 오버플로된 전하가 다른 광감응 영역(15)으로 누출되는 블루밍 등의 결함이 방지된다.
각 버퍼 게이트부(5)는 광전 변환부(3)에 각각 대응하며 또한 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 즉, 복수의 버퍼 게이트부(5)는 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제1 방향에 교차하는 방향(광감응 영역(15)의 단변 방향을 따르는 방향)으로 병치되어 있다. 버퍼 게이트부(5)는 광전 변환부(3; 광감응 영역(15))와 제1 전송부(7)를 구획한다. 본 실시 형태에서, 버퍼 게이트부(5)에는 전위 기울기 형성 영역(17)에 의해 광감응 영역(15)으로부터 배출된 전하가 축적된다. 서로 이웃하는 버퍼 게이트부(5)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 버퍼 게이트부(5)의 사이에 있어서 전기적인 분리를 실현하고 있다.
각 제1 전송부(7)는 버퍼 게이트부(5)에 각각 대응하며 또한 버퍼 게이트부(5)와 제1 시프트 레지스터(9) 사이에 배치되어 있다. 즉, 복수의 제1 전송부(7)는 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제1 방향에 교차하는 방향으로 병치되어 있다. 제1 전송부(7)는 버퍼 게이트부(5)에 축적되어 있는 전하를 취득하고, 취득한 전하를 제1 방향, 즉 제1 시프트 레지스터(9)를 향하여 전송한다. 서로 이웃하는 제1 전송부(7)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제1 전송부(7)의 사이에 있어서 전기적인 분리를 실현하고 있다.
제1 시프트 레지스터(9)는 복수의 제1 전송부(7)에 대해, 각 제1 전송부(7)와 제1 방향으로 인접하여 배치되어 있다. 즉, 제1 시프트 레지스터(9)는 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 제1 시프트 레지스터(9)는 제1 전송부(7)로부터 각각 전송된 전하를 수취하고, 제1 방향에 교차하는 상기 방향으로 전송하여 앰프부(23)에 순차 출력한다. 제1 시프트 레지스터(9)로부터 출력된 전하는 앰프부(23)에 의해 전압으로 변환되고, 제1 방향에 교차하는 상기 방향으로 병치된 광전 변환부(3; 광감응 영역(15))마다의 전압으로서 고체 촬상 장치(1)의 외부에 출력된다.
각 제2 전송부(11)는 버퍼 게이트부(5)에 각각 대응하며 또한 제1 시프트 레지스터(9)와 제2 시프트 레지스터(13) 사이에 배치되어 있다. 즉, 복수의 제2 전송부(11)는 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제1 방향에 교차하는 방향으로 병치되어 있다. 제2 전송부(11)는 대응하는 제1 시프트 레지스터(9)의 영역에 축적된 전하를 취득하고, 취득한 전하를 제1 방향, 즉 제2 시프트 레지스터(13)을 향해 전송한다. 서로 이웃하는 제2 전송부(11)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제2 전송부(11)의 사이에 있어서 전기적인 분리를 실현하고 있다.
제2 시프트 레지스터(13)는 복수의 제2 전송부(11)에 대해 각 제2 전송부(11)와 제1 방향으로 인접하여 배치되어 있다. 즉, 제2 시프트 레지스터(13)는 제1 시프트 레지스터(9)와 동일하게, 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 제2 시프트 레지스터(13)는 제2 전송부(11)로부터 각각 전송된 전하를 수취하고, 제1 방향에 교차하는 상기 방향으로 전송하여 앰프부(23)에 순차 출력한다. 제2 시프트 레지스터(13)로부터 출력된 전하는 앰프부(23)에 의해 전압으로 변환되어 제1 방향에 교차하는 상기 방향으로 병치된 광전 변환부(3; 광감응 영역(15))마다의 전압으로서 고체 촬상 장치(1)의 외부에 출력된다.
복수의 광전 변환부(3), 복수의 버퍼 게이트부(5), 복수의 제1 전송부(7), 제1 시프트 레지스터(9), 복수의 제2 전송부(11), 및 제2 시프트 레지스터(13)는 도 2에 도시되는 바와 같이, 반도체 기판(30) 상에 형성된다. 반도체 기판(30)은 반도체 기판(30)의 기체(基體)로 되는 p형 반도체층(31)과, p형 반도체층(31)의 일방면측에 형성된 n형 반도체층(32, 33, 35, 37, 39), n－형 반도체층(34, 36, 38, 40), 및 p＋형 반도체층(41)을 포함하고 있다. 본 실시 형태에서는 반도체로서 Si를 이용하고 있다.「고불순물 농도」는 예를 들어 불순물 농도가 1×1017cm－3 정도 이상이며 「＋」를 도전형에 붙여 나타낸다. 「저불순물 농도」는 불순물 농도가 1×1015cm－3 정도 이하이며「－」를 도전형에 붙여 나타낸다. n형 불순물로서는 비소 등이 있고, p형 불순물로서는 붕소 등이 있다.
p형 반도체층(31)과 n형 반도체층(32)은 pn 접합을 형성하고 있고, n형 반도체층(32)에 의해, 광의 입사에 의해 전하를 발생하는 광감응 영역(15)이 구성되게 된다. n형 반도체층(32)은 평면에서 보아 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. n형 반도체층(32)은 상기 제1 방향(즉, n형 반도체층(32)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 n형 반도체층(32)의 장변 방향을 따르는 방향)에 교차하는 방향을 따르도록 병치되어, 1차원 방향에 어레이 형상으로 배치되어 있다. 각 n형 반도체층(32)은 n형 반도체층(32)의 단변 방향을 따르는 방향으로 병치되어 있다. 상기 아이솔레이션 영역(19)은 p＋형 반도체층에 의해 구성할 수 있다.
n형 반도체층(32)에 대해 한 쌍의 전극(51, 52)이 배치되어 있다. 한 쌍의 전극(51, 52)은 광을 투과하는 재료, 예를 들어 폴리실리콘막으로 이루어지며, 절연층(도시하지 않음)을 개재시켜, n형 반도체층(32) 상에 형성되어 있다. 한 쌍의 전극(51, 52)에 의해, 전위 기울기 형성 영역(17)이 구성된다. 전극(51, 52)은 상기 제1 방향에 교차하는 방향을 따르도록 병치되어 있는 복수의 n형 반도체층(32)에 걸치도록, 상기 제1 방향에 교차하는 방향으로 연속하여 뻗어서 형성되어 있어도 된다. 물론, 전극(51, 52)은 n형 반도체층(32)마다 형성되어 있어도 된다.
전극(51)은 소위 저항성 게이트를 구성하고 있고, n형 반도체층(32)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 방향(상기 제1 방향)으로 뻗어서 형성되어 있다. 전극(51)은 양단에 정전위차를 줌으로써, 당해 전극(51)의 제1 방향에서의 전기 저항 성분에 따른 전위 기울기, 즉 상기 제1 방향을 따라 높아진 전위 기울기를 형성한다. 전극(51)의 일단에는 제어 회로(도시하지 않음)로부터 신호 MGL이 주어지고, 전극(51)의 타단 및 전극(52)에는 제어 회로(도시하지 않음)로부터 신호 MGH가 주어진다. 신호 MGL이 L 레벨인 동시에 MGH가 H 레벨이면, n형 반도체층(32)에 있어서 상기 제1 방향을 따라 높아지는 전위 기울기가 형성된다.
전극(52)과 제1 방향으로 인접하여, 전극(53)이 배치되어 있다. 전극(53)은 절연층(도시하지 않음)을 개재시켜, n형 반도체층(33)에 형성되어 있다. n형 반도체층(33)은 n형 반도체층(32)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 전극(53)은 예를 들어 폴리 실리콘막으로 이루어진다. 전극(53)에는 제어 회로(도시하지 않음)로부터 신호 BG가 주어진다. 전극(53) 및 전극(53) 아래의 n형 반도체층(33)에 의해, 버퍼 게이트부(5)가 구성된다.
전극(53)과 제1 방향으로 인접하여, 전송 전극(54, 55)이 배치되어 있다. 전송 전극(54, 55)은 절연층(도시하지 않음)을 개재시켜, n－형 반도체층(34) 및 n형 반도체층(35) 상에 각각 형성되어 있다. n－형 반도체층(34) 및 n형 반도체층(35)은 n형 반도체층(33)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(54, 55)은 예를 들어 폴리 실리콘막으로 이루어진다. 전송 전극(54, 55)에는 제어 회로(도시하지 않음)로부터 신호 TG1이 주어진다. 전송 전극(54, 55), 전송 전극(54, 55) 아래의 n－형 반도체층(34) 및 n형 반도체층(35)에 의해, 제1 전송부(7)가 구성된다.
전송 전극(55)과 제1 방향으로 인접하여, 한 쌍의 전송 전극(56, 57)이 배치되어 있다. 전송 전극(56, 57)은 절연층(도시하지 않음)을 개재시켜, n－형 반도체층(36) 및 n형 반도체층(37) 상에 각각 형성되어 있다. n－형 반도체층(36) 및 n형 반도체층(37)은 n형 반도체층(35)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(56, 57)은 예를 들어 폴리 실리콘막으로 이루어진다. 전송 전극(56, 57)에는 제어 회로(도시하지 않음)로부터 신호 P1H1 등이 주어진다. 전송 전극(56, 57), 전송 전극(56, 57) 아래의 n－형 반도체층(36) 및 n형 반도체층(37)에 의해, 제1 시프트 레지스터(9)가 구성된다.
전송 전극(57)과 제1 방향으로 인접하여, 전송 전극(58)이 배치되어 있다. 전송 전극(58)은 절연층(도시하지 않음)을 개재시켜, n－형 반도체층(38) 상에 형성되어 있다. n－형 반도체층(38)은 n형 반도체층(37)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(58)은 예를 들어 폴리 실리콘막으로 이루어진다. 전송 전극(58)에는 제어 회로(도시하지 않음)로부터 신호 TG2가 주어진다. 전송 전극(58) 및 전송 전극(58) 아래의 n－형 반도체층(38)에 의해, 제2 전송부(11)가 구성된다.
전송 전극(58)과 제1 방향으로 인접하여, 전송 전극(59)이 배치되어 있다. 전송 전극(59)은 절연층(도시하지 않음)을 개재시켜, n－형 반도체층(40) 및 n형 반도체층(39) 상에 형성되어 있다. n－형 반도체층(40)은 n－형 반도체층(38)과 제1 방향으로 인접하여 배치되어 있다. n형 반도체층(39)은 n－형 반도체층(40)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(59)은 예를 들어 폴리 실리콘막으로 이루어진다. 전송 전극(59)에는 제어 회로(도시하지 않음)로부터 신호 P1H2 등이 주어진다. 전송 전극(59), 전송 전극(59) 아래의 n－형 반도체층(40) 및 n형 반도체층(39)에 의해, 제2 시프트 레지스터(13)가 구성된다.
p＋형 반도체층(41)은 n형 반도체층(32, 33, 35, 37, 39) 및 n－형 반도체층(34, 36, 38, 40)을, 반도체 기판(30)의 다른 부분으로부터 전기적으로 분리하고 있다. 상술한 각 절연층은 광을 투과하는 재료, 예를 들어 실리콘 산화막으로 이루어진다. n형 반도체층(32)을 제외한, n형 반도체층(33, 35, 37, 39), n－형 반도체층(34, 36, 38, 40; 버퍼 게이트부(5), 제1 전송부(7), 제1 시프트 레지스터(9), 제2 전송부(11), 및 제2 시프트 레지스터(13))은 불필요한 전하가 생기는 것을 막기 위해 차광 부재를 배치하는 것 등을 하여, 차광되어 있는 것이 바람직하다.
계속해서, 도 3 및 도 4에 기초하여, 고체 촬상 장치(1)에 있어서 동작을 설명한다. 도 3은 본 실시 형태에 관한 고체 촬상 장치(1)에 있어서, 전극(51 ~ 59)에 입력되는 각 신호 MGL, MGH, BG, TG1, P1H1, TG2, P1H2의 타이밍 차트이다. 도 4(a) ~ (e)는 도 3에 있어서 각 시각 t1 ~ t5에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜 도면이다.
그런데 n형의 반도체에서는 확실하게 이온화한 도너가 존재하고, p형의 반도체에서는 부(負)로 이온화한 억셉터가 존재한다. 반도체에 있어서 포텐셜은 p형보다도 n형의 쪽이 높아진다. 환언하면, 에너지 밴드도에 있어서 포텐셜은 하향이 포텐셜의 정(正) 방향으로 되기 때문에, n형의 반도체에 있어서 포텐셜은 에너지 밴드도에 있어서 p형의 반도체의 포텐셜보다도 깊어져서(높아져서), 에너지 준위는 낮아진다. 또, 각 전극에 정 전위를 인가하면, 전극 바로 아래의 반도체 영역의 포텐셜이 깊어진다(정 방향으로 커진다). 각 전극에 인가되는 정 전위의 크기를 작게 하면, 대응하는 전극 바로 아래의 반도체 영역의 포텐셜이 얕아진다(정 방향으로 작아진다).
도 3에 나타나는 바와 같이, 시각 t1에서, 신호 MGL, MGH, TG1, P1H1, TG2, P1H2가 L 레벨이며, 신호 BG가 H 레벨이면, n형 반도체층(33)의 포텐셜 φ33은 n－형 반도체층(34)의 포텐셜 φ34보다 깊기 때문에, 포텐셜 φ32,φ33의 우물이 형성되어 있다(도 4(a) 참조). 이 상태에서, n형 반도체층(32)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는 포텐셜 φ32,φ33의 우물 내에 축적된다. 포텐셜 φ32,φ33에는 전하량 QL1이 축적되어 있다.
시각 t2에서 신호 MGH가 H 레벨이면, n형 반도체층(32)에 있어서 상기 제1 방향을 따라 높아지는 전위 기울기가 형성되어 있고, 포텐셜 φ32는 n형 반도체층(33)측을 향해 깊어지도록 경사져서, 포텐셜 φ32의 기울기가 형성되어 있다(도 4(b) 참조). 동일하게, 시각 t2에서 신호 TG1이 H 레벨이면, n－형 반도체층(34) 및 n형 반도체층(35)의 각 포텐셜 φ34,φ35가 깊어져서, 포텐셜 φ35의 우물이 형성되어 있다. 포텐셜 φ32의 우물 내에 축적되어 있던 전하는 도 5에도 나타내는 바와 같이 포텐셜 φ32의 기울기를 따라 이동하고, 포텐셜 φ33의 우물에 축적되어 있던 전하와 함께, 포텐셜 φ35의 우물 내에 전송된다. 포텐셜 φ35에는 전하량 QL1이 축적되어 있다.
시각 t3에서, 신호 TG1이 L 레벨이면 포텐셜 φ34,φ35는 얕아진다. 이로 인해, 포텐셜 φ32,φ33의 우물이 형성된다. 이 때, 포텐셜 φ32의 기울기가 형성된 상태가 유지되어 있고, 발생한 전하가 포텐셜 φ33의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL2가 축적되어 있다(도 4(c) 참조). 또, 시각 t3에서, 신호 P1H1이 H 레벨이면, n－형 반도체층(36) 및 n형 반도체층(37)의 각 포텐셜 φ36,φ37은 깊어져서, 포텐셜 φ37의 우물이 형성되어 있다. 포텐셜 φ35의 우물 내에 축적되어 있던 전하는 포텐셜 φ37의 우물 내에 전송된다. 포텐셜 φ37에는 전하량 QL1이 축적되어 있다.
시각 t4에서, 신호 TG1이 H 레벨인 동시에 신호 P1H1이 L 레벨이면, 포텐셜 φ35의 우물이 형성되어 있다(도 4(d) 참조). 이로 인해, 포텐셜 φ33의 우물 내에 축적되어 있던 전하는 포텐셜 φ35의 우물 내에 전송된다. 포텐셜 φ35에는 전하량 QL2가 축적되어 있다.
동일하게, 시각 t4에서 신호 TG2, P1H2가 H 레벨이면, n－형 반도체층(38, 40) 및 n형 반도체층(39)의 각 포텐셜 φ38,φ40,φ39가 깊어져서, 포텐셜 φ39의 우물이 형성되어 있다. 포텐셜 φ37의 우물 내에 축적되어 있던 전하는 포텐셜 φ39의 우물 내에 전송된다. 포텐셜 φ39에는 전하량 QL1이 축적되어 있다. 이 후, 전하량 QL1의 전하는 전하 전송 기간 TP1의 사이에 있어서, 상기 제1 방향에 교차하는 방향으로 순차 전송되어서 앰프부(23)에 출력되는 것으로 된다. 도 3에서의 도시는 생략하지만, 전하 전송 기간 TP1에서는 전하량 QL1을 상기 제1 방향에 교차하는 방향으로 전송하기 위한 신호가 신호 P1H2 등으로서 주어진다.
시각 t5에서, 신호 MGH가 L 레벨인 동시에 신호 TG1이 L 레벨이면, 시각 t1과 동일하게, 포텐셜 φ32의 기울기가 없어짐과 아울러, 포텐셜 φ32,φ33의 우물이 형성되어 있다(도 4(e) 참조). 이로 인해, 시각 t1과 동일하게 발생한 전하가 포텐셜 φ32,φ33의 우물 내에 축적된다. 동일하게, 시각 t5에서 신호 P1H1이 H 레벨이면, 시각 t3과 동일하게 포텐셜 φ37의 우물이 형성되어 있다. 포텐셜 φ35의 우물 내에 축적되어 있던 전하는 포텐셜 φ37의 우물 내에 전송된다. 포텐셜 φ37에는 전하량 QL2가 축적되어 있다. 이 후, 전하량 QL2의 전하는 전하 전송 기간 TP2의 사이에 있어서, 상기 제1 방향에 교차하는 방향으로 순차 전송되어, 앰프부(23)에 출력된다. 도 3에서의 도시는 생략하지만, 전하 전송 기간 TP2에서는 전하량 QL2를 상기 제1 방향에 교차하는 방향으로 전송하기 위한 신호가 신호 P1H1 등으로서 주어진다.
이상과 같이, 본 실시 형태에서는 광감응 영역(15)의 평면 형상이, 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 이 경우, 광감응 영역(15)의 장변 방향에서의 길이를 크게 하는 것이 가능하게 되고, 각 광감응 영역(15)에서의 포화 전하량을 크게 하여 SN비의 향상을 도모할 수 있다.
복수의 광전 변환부(3)는 상기 제1 방향에 교차하는 방향을 따르도록 병치되어서, 1차원 방향에 어레이 형상으로 배치되어 있다. 본 실시 형태에서, 복수의 광전 변환부(3)는 광감응 영역(15)의 단변 방향을 따르는 방향에 병치되어 있다. 각 광전 변환부(3)에 있어서, 전극(51)에 의해 상기 제1 방향을 따라 높아진 전위 기울기가 형성되므로, 광감응 영역(15)에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라서 타방의 단변측에 이동한다. 이로 인해 전하의 이동 속도는 전위 기울기(포텐셜의 경사)에 지배되게 되어, 전하의 독출 속도가 고속화한다.
타방의 단변측에 이동한 전하는 버퍼 게이트부(5)에 축적된다. 버퍼 게이트부(5)에 축적된 전하는 제1 전송부(7)에 취득되어 제1 방향으로 전송된다. 그리고 각 제1 전송부(7)로부터 전송된 전하는 제1 시프트 레지스터(9)에 의해, 상기 제1 방향에 교차하는 방향으로 전송되어 출력된다. 또, 제2 전송부(11)에 의해, 제1 시프트 레지스터(9)에 축적되어 있는 전하는 제1 방향으로 전송된다. 그리고 각 제2 전송부(11)로부터 전송된 전하는 제2 시프트 레지스터(13)에 의해 상기 제1 방향에 교차하는 방향으로 전송되어 출력된다. 복수의 광전 변환부(3)로부터 전송된 전하는 제1 또는 제2 시프트 레지스터(9, 13)에 의해 취득되어서 상기 제1 방향에 교차하는 방향으로 전송된다. 이 결과, 고체 촬상 장치(1)에 있어서 1차원 화상을 얻기 위한 신호 처리를 다시 실행할 필요는 없어, 화상 처리의 번잡화를 막을 수 있다.
본 실시 형태에서, 광감응 영역(15)은 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 이 결과, 광감응 영역(15)에 있어서 포화 전하량이 크다.
본 실시 형태에서는 제1 기간(도 3에 있어서 기간 T1)에 걸쳐서 광전 변환부(3; 광감응 영역(15))에서 발생한 전하(전하량 QL1)와, 제1 기간 T1보다 짧은 제2 기간(도 3에 있어서 기간 T2)에 걸쳐서 광전 변환부(3; 광감응 영역(15))에서 발생한 전하(전하량 QL2)를 연속하여 번갈아 출력하고 있다. 즉, 본 실시 형태에서는 제1 기간 T1과 제2 기간 T2의 합을 하나의 독출 주기로 하여, 광전 변환부(3)에서 발생한 전하가 축적되어 출력된다. 즉, 본 실시 형태에서는 제1 기간에 걸쳐서 광전 변환부(3)에서 발생한 전하가 전하 전송 기간 TP1에 있어서 독출되고, 제2 기간에 걸쳐서 광전 변환부(3)에서 발생한 전하가 전하 전송 기간 TP2에 있어서 독출된다. 본 실시 형태에서, 제1 기간 T1은 예를 들어 9.99ms 정도로 설정되고, 제2 기간 T2는 예를 들어 10㎲ 정도로 설정되고, 제1 기간 T1이 제2 기간 T2의 거의 1000배로 되어 있다.
제1 기간 T1이 9.99ms로 설정되고, 제2 기간 T2가 10㎲로 설정되어 있는 경우, 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하량이 포화되고 있을 때는 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하량에 기초하는 출력을 1000배하여, 고체 촬상 장치(1)의 출력으로 해도 된다. 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하량이 포화되고 있지 않을 때에는 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하량과, 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하량의 합에 기초하는 출력을 고체 촬상 장치(1)의 출력으로 해도 된다.
제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하를 축적하면 노광 시간이 비교적 길기 때문에, 강한 입사광은 신호가 포화되므로 적절히 검출하는 것이 곤란하게 되지만, 약한 입사광은 충분히 큰 신호로서 검출된다. 한편, 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하를 축적하면, 노광 시간이 비교적 짧기 때문에, 약한 입사광은 신호가 미약하게 되므로 신호로서 충분히 검출하는 것이 곤란하게 되지만, 강한 입사광은 포화되는 일 없이 신호로서 적절히 검출된다. 이와 같이, 고체 촬상 장치(1)에서는 입사광의 강도에 불구하고 입사광이 신호로서 적절히 검출되게 되어, 실효적인 다이내믹 레인지가 커진다.
본 실시 형태에서, 고체 촬상 장치(1)는 제1 또는 제2 시프트 레지스터(9, 13)를 구비하고 있다. 이로 인해, 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하의 전송과 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하의 전송이 서로 장해로 되는 일은 없다.
(제2 실시 형태)
도 6은 제2 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다. 도 7은 도 6에 있어서 VII－VII선을 따른 단면 구성을 설명하기 위한 도면이다.
제2 실시 형태에 관한 고체 촬상 장치(61)는 복수의 광전 변환부(3)와, 복수의 제1 버퍼 게이트부(62)와, 복수의 제1 전송부(63)와, 제1 전하 출력부로서의 제1 시프트 레지스터(65)와, 복수의 제2 버퍼 게이트부(66)와, 복수의 제2 전송부(67)와, 제2 전하 출력부로서의 제2 시프트 레지스터(69)를 구비하고 있다. 고체 촬상 장치(61)도, 상술한 고체 촬상 장치(1)와 동일하게, 분광기의 광검출 수단으로서 이용할 수 있다.
각 광전 변환부(3)는 광감응 영역(15)과 전위 기울기 형성 영역(17)을 갖고 있다. 전위 기울기 형성 영역(17)은 광감응 영역(15)에 대해 광감응 영역(15)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향, 및 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측으로부터 일방의 단변측을 향하는 제2 방향 중 어느 방향을 따라 높아진 전위 기울기를 선택적으로 형성한다. 상기 제1 및 제2 방향은 광감응 영역(15)의 장변 방향을 따르는 방향이다. 전위 기울기 형성 영역(17)에 의해, 광감응 영역(15)에 발생한 전하는 광감응 영역(15)의 타방의 단변측 또는 일방의 단변측으로부터 배출된다.
각 제1 버퍼 게이트부(62)는 광전 변환부(3)에 각각 대응하며 또한 광감응 영역(15)의 평면 형상을 이루는 일방의 단변측에 배치되어 있다. 즉, 복수의 제1 버퍼 게이트부(62)는 광감응 영역(15)의 평면 형상을 이루는 일방의 단변측에, 상기 제1 및 제2 방향에 교차하는 제3 방향(광감응 영역(15)의 단변 방향을 따르는 방향)으로 병치되어 있다. 제1 버퍼 게이트부(62)는 광전 변환부(3; 광감응 영역(15))와 제1 전송부(63)를 구획한다. 본 실시 형태에서, 제1 버퍼 게이트부(62)에는 전위 기울기 형성 영역(17)에 의해 광감응 영역(15)으로부터 배출된 전하가 축적된다. 서로 이웃하는 제1 버퍼 게이트부(62)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제1 버퍼 게이트부(62)의 사이에 있어서 전기적인 분리를 실현하고 있다.
각 제1 전송부(63)는 제1 버퍼 게이트부(62)에 각각 대응하며 또한 대응하는 제1 버퍼 게이트부(62)와 제2 방향으로 인접하여 배치되어 있다. 즉, 복수의 제1 전송부(63)도, 광전 변환부(3)에 각각 대응함과 아울러, 광감응 영역(15)의 평면 형상을 이루는 일방의 단변측에, 상기 제3 방향으로 병설되어 있다. 제1 전송부(63)는 전위 기울기 형성 영역(17)에 의해 광감응 영역(15)으로부터 배출된 전하를 제1 버퍼 게이트부(62)로부터 취득하고, 취득한 전하를 제2 방향에 전송한다. 서로 이웃하는 제1 전송부(63)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제1 전송부(63)의 사이에 있어서 전기적인 분리를 실현하고 있다.
제1 시프트 레지스터(65)는 복수의 제1 전송부(63)에 대해 각 제1 전송부(63)와 제2 방향으로 인접하여 배치되어 있다. 즉, 제1 시프트 레지스터(65)는 광감응 영역(15)의 평면 형상을 이루는 일방의 단변측에 배치되어 있다. 제1 시프트 레지스터(65)는 제1 전송부(63)로부터 각각 전송된 전하를 수취하여 상기 제3 방향에 전송하고, 앰프부(23)에 순차 출력한다. 제1 시프트 레지스터(65)로부터 출력된 전하는 앰프부(23)에 의해 전압으로 변환되고, 상기 제3 방향에 병치된 광전 변환부(3; 광감응 영역(15))마다의 전압으로서 고체 촬상 장치(61)의 외부에 출력된다.
각 제2 버퍼 게이트부(66)는 광전 변환부(3)에 각각 대응하며 또한 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 즉, 복수의 제2 버퍼 게이트부(66)는 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제3 방향으로 병치되어 있다. 제2 버퍼 게이트부(66)는 광전 변환부(3; 광감응 영역(15))와 제2 전송부(67)를 구획한다. 본 실시 형태에서, 제2 버퍼 게이트부(66)에는 전위 기울기 형성 영역(17)에 의해 광감응 영역(15)으로부터 배출된 전하가 축적된다. 서로 이웃하는 제2 버퍼 게이트부(66)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제2 버퍼 게이트부(66)의 사이에 있어서 전기적인 분리를 실현하고 있다.
각 제2 전송부(67)는 제2 버퍼 게이트부(66)에 각각 대응하며 또한 대응하는 제2 버퍼 게이트부(66)와 제1 방향으로 인접하여 배치되어 있다. 즉, 복수의 제2 전송부(67)도, 광전 변환부(3)에 각각 대응함과 아울러, 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에, 상기 제3 방향으로 병치되어 있다. 제2 전송부(67)는 전위 기울기 형성 영역(17)에 의해 광감응 영역(15)으로부터 배출된 전하를 제2 버퍼 게이트부(66)로부터 취득하고, 취득한 전하를 제1 방향에 전송한다. 서로 이웃하는 제2 전송부(67)의 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제2 전송부(67)의 사이에 있어서 전기적인 분리를 실현하고 있다.
제2 시프트 레지스터(69)는 복수의 제2 전송부(67)에 대해 각 제2 전송부(67)와 제1 방향으로 인접하여 배치되어 있다. 즉, 제2 시프트 레지스터(69)는 광감응 영역(15)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 제2 시프트 레지스터(69)는 제2 전송부(67)로부터 각각 전송된 전하를 수취하고, 상기 제3 방향에 전송하여 앰프부(23)에 순차 출력한다. 제2 시프트 레지스터(69)로부터 출력된 전하는 앰프부(23)에 의해 전압으로 변환되어, 상기 제3 방향에 병치된 광전 변환부(3; 광감응 영역(15)) 마다의 전압으로서 고체 촬상 장치(61)의 외부에 출력된다.
복수의 광전 변환부(3), 복수의 제1 버퍼 게이트부(62), 복수의 제1 전송부(63), 제1 시프트 레지스터(65), 복수의 제2 버퍼 게이트부(66), 복수의 제2 전송부(67), 및 제2 시프트 레지스터(69)는 도 7에 나타내는 바와 같이, 반도체 기판(30) 상에 형성된다. 반도체 기판(30)은 p형 반도체층(31)과, p형 반도체층(31)의 일방면측에 형성된 n형 반도체층(81, 82, 83, 85, 86, 87, 89), n－형 반도체층(84, 88) 및 p＋형 반도체층(41)을 포함하고 있다.
p형 반도체층(31)과 n형 반도체층(81)은 pn 접합을 형성하고 있고, n형 반도체층(81)에 의해, 광의 입사에 의해 전하를 발생하는 광감응 영역(15)이 구성된다. n형 반도체층(81)은 평면에서 보아, 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. n형 반도체층(81)은 상기 제1 방향(즉, n형 반도체층(81)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 n형 반도체층(81)의 장변 방향을 따르는 방향)에 교차하는 방향을 따르도록 병치되어서, 1차원 방향에 어레이 형상으로 배치되어 있다. 물론, n형 반도체층(81)은 상기 제2 방향(즉, n형 반도체층(81)의 평면 형상을 이루는 타방의 단변측으로부터 일방의 단변측을 향하는, n형 반도체층(81)의 장변 방향을 따르는 방향)에 교차하는 방향에도 따르도록 병치되어 있다. 각 n형 반도체층(81)은 n형 반도체층(81)의 단변 방향을 따르는 방향, 즉 상기 제3 방향으로 병치되어 있다. 상기 아이솔레이션 영역도 p＋형 반도체층에 의해 구성할 수 있다.
각 n형 반도체층(81)에 대해, 한 조의 전극(91 ~ 93)이 배치되어 있다. 한 조의 전극(91 ~ 93)은 광을 투과하는 재료, 예를 들어 폴리 실리콘막으로 이루어지며, 절연층(도시하지 않음)을 개재시켜, n형 반도체층(32) 상에 형성되어 있다. 한 조의 전극(91 ~ 93)에 의해, 전위 기울기 형성 영역(17)이 구성된다. 각 전극(91 ~ 93)은 제2 방향에 교차하는 방향을 따르도록 병치되어 있는 복수의 n형 반도체층(81)에 걸치도록, 제3 방향으로 연속하여 뻗어서 형성되어 있어도 된다. 물론, 각 전극(91 ~ 93)은 n형 반도체층(81)마다 형성되어 있어도 된다.
전극(91)은 소위 저항성 게이트를 구성하고 있고, n형 반도체층(81)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 방향(상기 제1 방향) 및 타방의 단변측으로부터 일방의 단변측을 향하는 방향(상기 제2 방향)으로 뻗어서 형성되어 있다. 전극(91)은 양단에 정전위차를 줌으로써, 당해 전극(91)의 제1 또는 제2 방향에서의 전기 저항 성분에 따른 전위 기울기, 즉 상기 제1 또는 제2 방향을 따라 높아진 전위 기울기를 형성한다. 전극(92)은 전극(91)과 제2 방향으로 인접하여 배치되어 있다. 전극(93)은 전극(91)과 제1 방향으로 인접하여 배치되어 있다. 전극(91)의 일단(일방의 단변측의 단(端)) 및 전극(92)에는 제어 회로(도시하지 않음)로부터 신호 MG2가 주어지고, 전극(91)의 타단(타방의 단변측의 단) 및 전극(93)에는 제어 회로(도시하지 않음)로부터 신호 MG1이 주어진다. 신호 MG1이 H 레벨인 동시에 신호 MG2가 L 레벨이면, n형 반도체층(81)에 있어서 상기 제1 방향을 따라 높아지는 전위 기울기가 형성되도록 되어 있다. 신호 MG1이 L 레벨인 동시에 신호 MG2가 H 레벨이면, n형 반도체층(81)에 있어서 상기 제2 방향을 따라 높아지는 전위 기울기가 형성되도록 되어 있다.
전극(92)과 제2 방향으로 인접하여 전극(94)이 배치되어 있다. 전극(94)은 절연층(도시하지 않음)을 개재시켜, n형 반도체층(82)에 형성되어 있다. n형 반도체층(82)은 n형 반도체층(81)의 평면 형상을 이루는 일방의 단변측에 배치되어 있다. 전극(94)은 예를 들어 폴리 실리콘막으로 이루어진다. 전극(94)에는 제어 회로(도시하지 않음)로부터 신호 BG2가 주어진다. 전극(94) 및 전극(94) 아래의 n형 반도체층(82)에 의해, 제1 버퍼 게이트부(62)가 구성된다.
전극(94)과 제2 방향으로 인접하여 전송 전극(95)이 배치되어 있다. 전송 전극(95)은 절연층(도시하지 않음)을 개재시켜, n형 반도체층(83) 상에 형성되어 있다. n형 반도체층(83)은 n형 반도체층(82)과 제2 방향으로 인접하여 배치되어 있다. 전송 전극(95)은 예를 들어 폴리 실리콘막으로 이루어진다. 전송 전극(95)에는 제어 회로(도시하지 않음)로부터 신호 TG2가 주어진다. 전송 전극(95) 및 전송 전극(95) 아래의 n형 반도체층(83)에 의해, 제1 전송부(63)가 구성된다.
전송 전극(95)과 제2 방향으로 인접하여, 한 쌍의 전송 전극(96, 97)이 배치되어 있다. 전송 전극(96, 97)은 절연층(도시하지 않음)을 개재시켜, n－형 반도체층(84) 및 n형 반도체층(85) 상에 각각 형성되어 있다. n－형 반도체층(84) 및 n형 반도체층(85)은 n형 반도체층(83)과 제2 방향으로 인접하여 배치되어 있다. 전송 전극(96, 97)은 예를 들어 폴리실리콘막으로 이루어진다. 전송 전극(96, 97)에는 제어 회로(도시하지 않음)로부터 신호 P1H2 등이 주어진다. 전송 전극(96, 97) 및 전송 전극(96, 97) 아래의 n－형 반도체층(84) 및 n형 반도체층(85)에 의해, 제1 시프트 레지스터(65)가 구성된다.
전극(93)과 제1 방향으로 인접하여, 전극(98)이 배치되어 있다. 전극(98)은 절연층(도시하지 않음)을 개재시켜, n형 반도체층(86)에 형성되어 있다. n형 반도체층(86)은 n형 반도체층(81)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 전극(98)은 예를 들어 폴리실리콘막으로 이루어진다. 전극(98)에는 제어 회로(도시하지 않음)로부터 신호 BG1이 주어진다. 전극(98) 및 전극(98) 아래의 n형 반도체층(86)에 의해, 제2 버퍼 게이트부(66)가 구성된다.
전극(98)과 제1 방향으로 인접하여 전송 전극(99)이 배치되어 있다. 전송 전극(99)은 절연층(도시하지 않음)을 개재시켜, n형 반도체층(87) 상에 형성되어 있다. n형 반도체층(87)은 n형 반도체층(86)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(99)은 예를 들어 폴리실리콘막으로 이루어진다. 전송 전극(99)에는 제어 회로(도시하지 않음)로부터 신호 TG1가 주어진다. 전송 전극(99) 및 전송 전극(99) 아래의 n형 반도체층(87)에 의해, 제2 전송부(67)가 구성된다.
전송 전극(99)과 제1 방향으로 인접하여, 한 쌍의 전송 전극(100, 101)이 배치되어 있다. 전송 전극(100, 101)은 절연층(도시하지 않음)을 개재시켜, n－형 반도체층(88) 및 n형 반도체층(89) 상에 각각 형성되어 있다. n－형 반도체층(88) 및 n형 반도체층(89)은 n형 반도체층(87)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(100, 101)은 예를 들어 폴리실리콘막으로 이루어진다. 전송 전극(100, 101)에는 제어 회로(도시하지 않음)로부터 신호 P1H1 등이 주어진다. 전송 전극(100, 101), 전송 전극(100, 101) 아래의 n－형 반도체층(88) 및 n형 반도체층(89)에 의해, 제2 시프트 레지스터(69)가 구성된다.
p＋형 반도체층(41)은 n형 반도체층(81, 82, 83, 85, 86, 87, 89) 및 n－형 반도체층(84, 88)을, 반도체 기판(30)의 다른 부분으로부터 전기적으로 분리하고 있다. 상술한 각 절연층은 광을 투과하는 재료, 예를 들어 실리콘 산화막으로 이루어진다. n형 반도체층(81)을 제외한, n형 반도체층(82, 83, 85, 86, 87, 89), n－형 반도체층(84, 88; 제1 버퍼 게이트부(62), 제1 전송부(63), 제1 시프트 레지스터(65), 제2 버퍼 게이트부(66), 제2 전송부(67), 및 제2 시프트 레지스터(69))은 불필요한 전하가 생기는 것을 막기 위해, 차광 부재를 배치하는 것 등을 하여, 차광되어 있는 것이 바람직하다.
계속하여, 도 8 및 도 9에 기초하여 고체 촬상 장치(61)에 있어서 동작을 설명한다. 도 8은 본 실시 형태에 관한 고체 촬상 장치(61)에 있어서, 전극(91 ~ 101)에 입력되는 각 신호 MG1, MG2, BG1, BG2, TG1, TG2, P1H1, P1H2의 타이밍 차트이다. 도 9(a) ~ (f)는 도 8에 있어서 각 시각 t1 ~ t6에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜도이다.
도 8에 나타내는 바와 같이, 시각 t1에서 신호 MG1, BG1가 H 레벨이며, 신호 MG2, BG2, TG1, TG2, P1H1, P1H2가 L 레벨이면, n형 반도체층(81)에 있어서 상기 제1 방향을 따라 높아지는 전위 기울기가 형성되어 있고, 포텐셜 φ81은 n형 반도체층(86)측을 향해 깊어지도록 경사하여, 포텐셜 φ81의 기울기가 형성되어 있다(도 9(a) 참조). 이 때, n형 반도체층(86)의 포텐셜 φ86은 n형 반도체층(87)의 포텐셜 φ87보다 깊기 때문에, 포텐셜 φ86의 우물이 형성되어 있다. 이 상태에서, n형 반도체층(81)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는 도 5에도 나타내는 바와 같이 포텐셜 φ81의 기울기를 따라 제1 방향에 이동하고, 포텐셜 φ81,φ86의 우물 내에 축적된다. 포텐셜 φ81,φ86에는 전하량 QL1이 축적되어 있다.
시각 t2에서, 신호 TG1이 H 레벨이면, n형 반도체층(87)의 포텐셜 φ87이 깊어져서, 포텐셜 φ86,φ87의 우물이 형성되어 있다(도 9(b) 참조). 포텐셜 φ86,φ87에는 전하량 QL1이 축적되어 있다.
시각 t3에서, 신호 MG1, BG1이 L 레벨이며, 신호 MG2, BG2가 H 레벨이면, n형 반도체층(81)에 있어서 상기 제2 방향을 따라 높아지는 전위 기울기가 형성되어 있고, 포텐셜 φ81은 n형 반도체층(82)측을 향해 깊어지도록 경사하여, 포텐셜 φ81의 기울기가 형성되어 있다(도 9(c) 참조). 이 때, n형 반도체층(82)의 포텐셜 φ82는 n형 반도체층(83)의 포텐셜 φ83보다 깊기 때문에, 포텐셜 φ82의 우물이 형성되어 있다. 이 상태에서, n형 반도체층(81)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는 포텐셜 φ81의 기울기를 따라 제2 방향에 이동하고, 포텐셜 φ82의 우물 내에 축적된다. 포텐셜 φ82에는 전하량 QL2가 축적되어 있다. 또, 포텐셜 φ86이 얕게 되기 때문에, 포텐셜 φ87의 우물에 전하량 QL1의 전하가 축적되어 있다.
시각 t4에서, 신호 TG1이 L 레벨인 동시에, 신호 P1H1이 H 레벨이면, 포텐셜 φ87이 얕게 됨과 아울러, n－형 반도체층(88) 및 n형 반도체층(89)의 각 포텐셜 φ88,φ89는 깊어져서, 포텐셜 φ89의 우물이 형성되어 있다(도 9(d) 참조). 포텐셜 φ87의 우물 내에 축적되어 있던 전하는 포텐셜 φ89의 우물 내에 전송된다. 포텐셜 φ89에는 전하량 QL1이 축적되어 있다. 이 후, 전하량 QL1의 전하는 전하 전송 기간 TP1의 사이에 있어서, 상기 제3 방향에 순차 전송되어 앰프부(23)에 출력되게 된다. 전하 전송 기간 TP1에서는 전하량 QL1를 제3 방향에 전송하기 위한 신호가 신호 P1H1 등으로서 주어진다.
시각 t4에서, 신호 TG2가 H 레벨이면, n형 반도체층(83)의 포텐셜 φ83이 깊어져서, 포텐셜 φ82,φ83의 우물이 형성되어 있다(도 9(d) 참조). 포텐셜 φ82,φ83에는 전하량 QL2가 축적되어 있다.
시각 t5에서, 신호 BG2가 L 레벨이면, 포텐셜 φ82가 얕게 되기 때문에, 포텐셜 φ83의 우물에 전하량 QL2의 전하가 축적되어 있다(도 9(e) 참조).
또, 시각 t5에서, 신호 MG1, BG1이 H 레벨이면, 시각 t1과 동일하게, 포텐셜 φ81의 기울기(n형 반도체층(86)측을 향해 깊어지도록 경사한 기울기)가 형성됨과 아울러, 포텐셜 φ86의 우물이 형성되어 있다. 따라서, n형 반도체층(81)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는 포텐셜 φ81의 기울기를 따라 제1 방향에 이동하고, 포텐셜 φ86의 우물 내에 축적된다. 포텐셜 φ86에는 전하량 QL1이 축적되어 있다.
시각 t6에서, 신호 P1H2가 H 레벨이면, n－형 반도체층(84) 및 n형 반도체층(85)의 각 포텐셜 φ84,φ85는 깊어져서, 포텐셜 φ85의 우물이 형성되어 있다(도 9(f) 참조). 포텐셜 φ83의 우물 내에 축적되어 있던 전하는 포텐셜 φ85의 우물 내에 전송된다. 포텐셜 φ85에는 전하량 QL2가 축적되어 있다. 이 후, 전하량 QL2의 전하는 전하 전송 기간 TP2의 사이에 있어서, 상기 제3 방향에 순차 전송되어, 앰프부(23)에 출력된다. 전하 전송 기간 TP2에서는 전하량 QL2를 제3 방향에 전송하기 위한 신호가 신호 P1H2 등으로서 주어진다.
시각 t6에서, 신호 P1H1이 L 레벨이면, 각 포텐셜 φ88,φ89는 얕아진다. 이 때, 포텐셜 φ81의 기울기가 형성된 상태가 유지되고 있으므로, n형 반도체층(81)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는 포텐셜 φ81의 기울기를 따라 제1 방향에 이동하고, 포텐셜 φ86의 우물 내에 축적된다.
이상과 같이, 본 실시 형태에서는 각 광전 변환부(3)에 있어서, 전극(91)에 의해 제1 방향 또는 제2 방향을 따라 높아진 전위 기울기가 형성되므로, 광감응 영역(15)에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라서 타방 또는 일방의 단변측에 이동한다. 이로 인해, 전하의 이동 속도는 전위 기울기(포텐셜의 경사)에 지배되게 되어, 전하의 독출 속도가 고속화한다.
타방의 단변측에 이동한 전하는 제2 버퍼 게이트부(66)에 축적된다. 제2 버퍼 게이트부(66)에 축적된 전하는 제2 전송부(67)에 취득되어서 제1 방향에 전송된다. 각 제2 전송부(67)으로부터 전송된 전하는 제2 시프트 레지스터(69)에 의해 상기 제3 방향에 전송되어 출력된다. 또, 일방의 단변측에 이동한 전하는 제1 버퍼 게이트부(62)에 축적된다. 제1 버퍼 게이트부(62)에 축적된 전하는 제1 전송부(63)에 취득되어 제1 방향으로 전송된다. 각 제1 전송부(63)로부터 전송된 전하는 제1 시프트 레지스터(65)에 의해, 상기 제3 방향에 전송되어 출력된다. 이와 같이, 복수의 광전 변환부(3)로부터 전송된 전하는 제1 또는 제2 시프트 레지스터(65, 69)에 의해 취득되어 제3 방향에 전송된다. 이 결과, 고체 촬상 장치(61)에 있어서는 1차원 화상을 얻기 위한 신호 처리를 새롭게 실행할 필요는 없어, 화상 처리의 번잡화를 막을 수 있다.
본 실시 형태에 있어서도, 제1 기간(도 8에 있어서 기간 T1)에 걸쳐서 광전 변환부(3; 광감응 영역(15))에서 발생한 전하(전하량 QL1)와, 제2 기간(도 8에 있어서 기간 T2)에 걸쳐서 광전 변환부(3; 광감응 영역(15))에서 발생한 전하(전하량 QL2)를 번갈아 출력하고 있다. 이 결과, 제1 실시 형태와 동일하게, 고체 촬상 장치(61)에서는 입사광의 강도에 관련없이 입사광이 신호로서 적절히 검출되게 되고, 실효적인 다이내믹 레인지가 커진다.
고체 촬상 장치(61)는 제1 또는 제2 시프트 레지스터(65, 69)를 구비하고 있으므로, 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하의 전송과, 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하의 전송이, 서로 장해로 되는 일은 없다.
이상, 본 발명의 바람직한 실시 형태에 대해 설명하였으나, 본 발명은 반드시 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양한 변경이 가능하다.
1…고체 촬상 장치,
3…광전 변환부,
5…버퍼 게이트부,
7…제1 전송부,
9…제1 시프트 레지스터,
11…제2 전송부,
13…제2 시프트 레지스터,
15…광감응 영역,
17…전위 기울기 형성 영역,
23…앰프부,
61…고체 촬상 장치,
62…제1 버퍼 게이트부,
63…제1 전송부,
65…제2 시프트 레지스터,
66…제2 버퍼 게이트부,
67…제2 전송부,
69…제2 시프트 레지스터.

Claims (4)

  1. 광 입사에 따라 전하를 발생하며 또한 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 직사각 형상을 이루는 광감응 영역과, 상기 광감응 영역에 대해 상기 광감응 영역의 평면 형상을 이루는 장변에 평행하고, 또한 상기 광감응 영역의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측으로 향하는 제1 방향을 따라 높아지는 전위 기울기를 형성하는 전위 기울기 형성 영역을 각각 가짐과 아울러, 상기 제1 방향에 교차하는 방향을 따르도록 병치(倂置)된 복수의 광전 변환부와,
    상기 광감응 영역의 평면 형상을 이루는 타방의 단변측에 배치됨과 아울러 상기 복수의 광전 변환부로부터 각각 전송된 전하를 취득하고, 상기 제1 방향에 교차하는 상기 방향으로 전송하여 출력하는 제1 및 제2 전하 출력부와,
    상기 광전 변환부에 각각 대응하며 또한 각 상기 광전 변환부와 상기 제1 전하 출력부 사이에 배치되고, 대응하는 광전 변환부의 광감응 영역으로부터의 전하를 상기 제1 전하 출력부에 전송하는 복수의 제1 전송부와,
    상기 광전 변환부에 각각 대응하며 또한 각 상기 제1 전하 출력부와 상기 제2 전하 출력부 사이에 배치되고, 상기 제1 전하 출력부에 전송된 전하를 상기 제2 전하 출력부에 전송하는 복수의 제2 전송부와,
    상기 광전 변환부에 각각 대응하며 또한 각 상기 광전 변환부와 각 상기 제1 전송부 사이에 배치되어 대응하는 상기 광전 변환부와 상기 제1 전송부를 구획함과 아울러, 대응하는 상기 광전 변환부로부터의 전하를 축적하는 복수의 버퍼 게이트부와,
    상기 제1 및 제2 전하 출력부로부터 출력된 전하를 전압으로 변환하고, 상기 제1 방향에 교차하는 상기 방향에 병치된 상기 광전 변환부마다의 전압으로서 출력하는 앰프부를 구비하고,
    제1 기간과 상기 제1 기간보다 짧은 제2 기간의 합을 하나의 독출 주기로 하여,
    상기 제1 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하는 대응하는 상기 버퍼 게이트부에도 축적된 후, 대응하는 상기 제1 전송부 및 상기 제1 전하 출력부를 통하여 대응하는 제2 전송부에 보내지고,
    상기 제2 전하 출력부는, 상기 제1 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하를 상기 복수의 제2 전송부로부터 취득하여 상기 제1 방향에 교차하는 상기 방향으로 전송하여 출력하고,
    상기 제2 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하는 대응하는 상기 버퍼 게이트부에 축적된 후, 대응하는 상기 제1 전송부에 보내지고,
    상기 제1 전하 출력부는, 상기 제2 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하를 상기 복수의 제1 전송부로부터 취득하고, 상기 제1 방향에 교차하는 상기 방향으로 전송하여 출력하고,
    상기 앰프부로부터 상기 제1 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하와 상기 제2 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하를 연속하여 교호로 출력하는 것을 특징으로 하는 고체 촬상 장치.
  2. 광 입사에 따라 전하를 발생하며 또한 평면 형상이 2개의 장변과 2개의 단변에 의해 형태가 만들어지는 직사각 형상을 이루는 광감응 영역과, 상기 광감응 영역에 대해 상기 광감응 영역의 평면 형상을 이루는 장변에 평행하고, 상기 광감응 영역의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측으로 향하는 제1 방향 및 상기 광감응 영역의 평면 형상을 이루는 타방의 단변측으로부터 일방의 단변측으로 향하는 제2 방향 중 어느 방향을 따라 높아지는 전위 기울기를 선택적으로 형성하는 전위 기울기 형성 영역을 각각 가짐과 아울러, 상기 제1 및 제2 방향에 교차하는 방향을 따르도록 병치된 복수의 광전 변환부와,
    상기 광감응 영역의 평면 형상을 이루는 일방의 단변측에 배치됨과 아울러, 상기 복수의 광전 변환부로부터 각각 전송된 전하를 취득하고, 상기 제1 및 제2 방향에 교차하는 상기 방향으로 전송하여 출력하는 제1 전하 출력부와,
    상기 광감응 영역의 평면 형상을 이루는 타방의 단변측에 배치됨과 아울러, 상기 복수의 광전 변환부로부터 각각 전송된 전하를 취득하고, 상기 제1 및 제2 방향에 교차하는 상기 방향으로 전송하여 출력하는 제2 전하 출력부와,
    상기 광전 변환부에 각각 대응하며 또한 각 상기 광전 변환부와 상기 제1 전하 출력부 사이에 배치되고, 대응하는 광전 변환부의 광감응 영역으로부터의 전하를 상기 제1 전하 출력부에 전송하는 복수의 제1 전송부와,
    상기 광전 변환부에 각각 대응하며 또한 각 상기 광전 변환부와 상기 제2 전하 출력부 사이에 배치되고, 대응하는 광전 변환부의 광감응 영역으로부터의 전하를 상기 제2 전하 출력부에 전송하는 복수의 제2 전송부를 구비하는 고체 촬상 장치.
  3. 청구항 2에 있어서,
    상기 제2 전하 출력부는 제1 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하를 상기 복수의 제2 전송부로부터 취득하고, 상기 제1 및 제2 방향에 교차하는 상기 방향으로 전송하여 출력하고,
    상기 제1 전하 출력부는 상기 제1 기간보다 짧은 제2 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하를 상기 복수의 제1 전송부로부터 취득하고, 상기 제1 및 제2 방향에 교차하는 상기 방향으로 전송하여 출력하는 고체 촬상 장치.
  4. 삭제
KR1020107015105A 2008-04-30 2009-04-22 고체 촬상 장치 KR101594634B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-119010 2008-04-30
JP2008119010A JP5134427B2 (ja) 2008-04-30 2008-04-30 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20100135217A KR20100135217A (ko) 2010-12-24
KR101594634B1 true KR101594634B1 (ko) 2016-02-16

Family

ID=41255015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015105A KR101594634B1 (ko) 2008-04-30 2009-04-22 고체 촬상 장치

Country Status (6)

Country Link
US (1) US8446500B2 (ko)
EP (1) EP2284898B1 (ko)
JP (1) JP5134427B2 (ko)
KR (1) KR101594634B1 (ko)
CN (1) CN102017154B (ko)
WO (1) WO2009133799A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5485919B2 (ja) * 2011-01-14 2014-05-07 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP6211898B2 (ja) * 2013-11-05 2017-10-11 浜松ホトニクス株式会社 リニアイメージセンサ
JP6739891B2 (ja) * 2014-09-01 2020-08-12 浜松ホトニクス株式会社 固体撮像装置
US20180007302A1 (en) * 2016-07-01 2018-01-04 Google Inc. Block Operations For An Image Processor Having A Two-Dimensional Execution Lane Array and A Two-Dimensional Shift Register
CN109804308B (zh) * 2017-08-25 2023-03-07 深圳市汇顶科技股份有限公司 一种可形成电位能梯度的感光元件
JP7333562B2 (ja) 2018-08-23 2023-08-25 国立大学法人東北大学 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146154A1 (en) 2004-12-30 2006-07-06 Lexmark International, Inc. Multiple resolution optical imager using single size image elements

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58201473A (ja) * 1982-05-19 1983-11-24 Matsushita Electric Ind Co Ltd 固体撮像装置
IL96623A0 (en) * 1989-12-26 1991-09-16 Gen Electric Low capacitance,large area semiconductor photodetector and photodetector system
JP2899486B2 (ja) * 1992-09-11 1999-06-02 株式会社東芝 電荷転送装置
JP3297947B2 (ja) * 1993-03-24 2002-07-02 ソニー株式会社 固体撮像素子
JP3155877B2 (ja) * 1993-12-15 2001-04-16 株式会社東芝 固体撮像装置及びその電荷転送方法
JPH08331460A (ja) * 1995-06-06 1996-12-13 Matsushita Electric Ind Co Ltd 固体撮像装置及びその駆動方法
JPH09214837A (ja) * 1996-02-07 1997-08-15 Sony Corp 固体撮像装置の駆動方法
JPH1127476A (ja) * 1997-07-02 1999-01-29 Sony Corp 固体撮像装置
JP4123415B2 (ja) * 2002-05-20 2008-07-23 ソニー株式会社 固体撮像装置
JP2005164363A (ja) * 2003-12-02 2005-06-23 Shimadzu Corp 受光素子、および、この素子を用いた受光素子アレイ
JP2005268564A (ja) * 2004-03-19 2005-09-29 Ricoh Co Ltd 固体撮像素子及び固体撮像素子の製造方法
JP4230406B2 (ja) * 2004-04-27 2009-02-25 富士通マイクロエレクトロニクス株式会社 固体撮像装置
KR100494098B1 (ko) * 2004-06-28 2005-06-10 엠텍비젼 주식회사 Cmos 이미지 센서
EP1835549A4 (en) * 2005-01-05 2009-11-11 Panasonic Elec Works Co Ltd PHOTODETECTOR, ROOM INFORMATION DETECTION DEVICE WITH PHOTO DETECTOR AND PHOTO DETECTION METHOD
US7965326B2 (en) * 2006-09-27 2011-06-21 Fujifilm Corporation Semiconductor element, method of driving semiconductor element and solid imaging apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060146154A1 (en) 2004-12-30 2006-07-06 Lexmark International, Inc. Multiple resolution optical imager using single size image elements

Also Published As

Publication number Publication date
CN102017154A (zh) 2011-04-13
JP5134427B2 (ja) 2013-01-30
KR20100135217A (ko) 2010-12-24
JP2009272333A (ja) 2009-11-19
EP2284898B1 (en) 2019-01-02
US20110075005A1 (en) 2011-03-31
WO2009133799A1 (ja) 2009-11-05
CN102017154B (zh) 2013-12-04
EP2284898A1 (en) 2011-02-16
EP2284898A4 (en) 2014-04-30
US8446500B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
KR101594634B1 (ko) 고체 촬상 장치
US20220320156A1 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
CN101473441B (zh) 具有低串扰的pmos像素结构
JP5864990B2 (ja) 固体撮像装置およびカメラ
JP4208559B2 (ja) 光電変換装置
KR102318462B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US8089543B2 (en) Solid-state image pickup element and solid-state image pickup device
EP1973160A2 (en) Image sensor, single-plate color image sensor, and electronic device
EP1850387B1 (en) Solid-state image pickup device
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
KR20180036793A (ko) 고체 촬상 장치
KR20180106989A (ko) 고체 촬상 장치, 촬상 시스템 및 이동체
KR101880780B1 (ko) 고체 촬상 장치
WO2016151982A1 (ja) 固体撮像素子およびこれを備えた撮像装置
JP2002237614A (ja) 光電変換装置及びその駆動方法並びに情報処理装置
JP2004253670A (ja) 固体撮像装置
KR101588907B1 (ko) 고체 촬상 장치
JP5231179B2 (ja) 撮像素子
WO2022209427A1 (ja) 光検出装置及び電子機器
WO2023286330A1 (ja) 光検出装置及び電子機器
JPS58142682A (ja) 固体撮像素子
JPWO2019180898A1 (ja) 固体撮像素子
JP2007258423A (ja) 固体撮像素子の製造方法及び固体撮像素子
JPH0294565A (ja) 固体撮像装置
JP2006179813A (ja) 固体撮像素子の検査方法および検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant