KR101588907B1 - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR101588907B1
KR101588907B1 KR1020107010496A KR20107010496A KR101588907B1 KR 101588907 B1 KR101588907 B1 KR 101588907B1 KR 1020107010496 A KR1020107010496 A KR 1020107010496A KR 20107010496 A KR20107010496 A KR 20107010496A KR 101588907 B1 KR101588907 B1 KR 101588907B1
Authority
KR
South Korea
Prior art keywords
potential
charge
accumulated
well
transfer
Prior art date
Application number
KR1020107010496A
Other languages
English (en)
Other versions
KR20100133355A (ko
Inventor
히사노리 스즈키
야스히토 요네타
신야 오츠카
마사하루 무라마츠
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20100133355A publication Critical patent/KR20100133355A/ko
Application granted granted Critical
Publication of KR101588907B1 publication Critical patent/KR101588907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14825—Linear CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J3/00—Spectrometry; Spectrophotometry; Monochromators; Measuring colours
    • G01J3/28—Investigating the spectrum
    • G01J3/2803—Investigating the spectrum using photoelectric array detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치(1)는 복수의 광전 변환부(3), 복수의 제1 전송부(5), 복수의 전하 축적부(7), 복수의 제2 전송부(9), 및 시프트 레지스터(11)를 구비하고 있다. 각 광전 변환부(3)는 평면 형상이 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루는 광감응 영역(13)과, 광감응 영역(13)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향을 따라 높아진 전위 기울기를 형성하는 전위 기울기 형성 영역(15)을 갖고 있다. 각 제1 전송부(5)는 대응하는 광감응 영역(13)의 평면 형상을 이루는 타방의 단변측에 배치되어, 대응하는 광감응 영역(13)으로부터 취득한 전하를 제1 방향으로 전송한다. 각 전하 축적부(7)는 대응하는 제1 전송부(5)로부터 전송된 전하를 축적한다. 이로 인해, 화상 처리가 복잡하게 되는 일 없이 광감응 영역에 발생한 전하를 고속으로 독출하는 것이 가능한 고체 촬상 장치가 실현된다.

Description

고체 촬상 장치{SOLID-STATE IMAGING DEVICE}
본 발명은 고체 촬상 장치에 관한 것이다.
고체 촬상 장치로서, 광 입사에 따라 전하를 발생하며 또한 평면 형상이 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루는 광감응 영역을 각각 갖는 복수의 광전 변환부가, 1차원 방향(광감응 영역의 단변 방향을 따르는 방향)에 어레이 형상으로 배치되어 있는 것이 알려져 있다(예를 들어 특허 문헌 1 참조). 이와 같은 고체 촬상 장치는 종래부터 여러 가지 용도로 이용되고 있지만, 특히 분광기의 광검출 수단으로서 널리 이용되고 있다.
특허 문헌 1: 일본 특개 2005－164363호 공보
그렇지만 특허 문헌 1에 기재된 고체 촬상 장치는 이하의 문제점을 갖고 있다. 특허 문헌 1에 기재된 고체 촬상 장치에서, 광감응 영역에 발생한 전하는 광감응 영역의 단변측으로부터 독출된다. 이 때문에, 발생한 전하는 광감응 영역의 장변 방향으로 이동할 필요가 있어, 그 이동 거리가 길다. 이 결과, 발생한 전하를 고속으로 독출하는 것이 곤란하게 된다.
또, 특허 문헌 1에 기재된 고체 촬상 장치에서는 광감응 영역의 한 쌍의 단변 각각에 인접하여, 전하를 축적하는 디퓨전 영역 및 당해 디퓨전 영역에 생긴 전압 신호를 증폭하여 출력하는 앰프 영역이 배치되어 있다. 즉, 특허 문헌 1에 기재된 고체 촬상 장치에서는 광감응 영역의 각 단변에 인접하여 배치된 한 쌍의 앰프 영역으로부터 각각 신호가 출력되기 때문에, 1차원 화상을 얻기 위한 신호 처리가 필요하게 된다. 이 결과, 화상 처리가 번잡해질 우려가 있다.
본 발명은 화상 처리가 번잡하게 되는 일 없이 광감응 영역에 발생한 전하를 고속으로 독출하는 것이 가능한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 고체 촬상 장치는, 광 입사에 따라 전하를 발생하며 또한 평면 형상이 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루는 광감응 영역과, 광감응 영역에 대해 광감응 영역의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향을 따라 높아진 전위 기울기를 형성하는 전위 기울기 형성 영역을 각각 가짐과 아울러, 제1 방향에 교차하는 제2 방향을 따르도록 병치(倂置)된 복수의 광전 변환부와; 광전 변환부에 각각 대응하며 또한 광감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되어, 대응하는 광전 변환부로부터 취득한 전하를 제1 방향으로 전송하는 복수의 제1 전송부와; 제1 전송부에 각각 대응하여 배치되어, 대응하는 제1 전송부로부터 전송된 전하를 축적하는 복수의 전하 축적부와; 전하 축적부에 각각 대응하여 배치되어, 대응하는 전하 축적부에 축적된 전하를 제1 방향으로 전송하는 복수의 제2 전송부와; 복수의 제2 전송부에 대해 배치되어, 이 제2 전송부로부터 각각 전송된 전하를 제2 방향으로 전송하여 출력하는 전하 출력부를 구비하고 있다.
본 발명에 관한 고체 촬상 장치에서는, 각 광전 변환부에 있어서, 전위 기울기 형성 영역에 의해 상기 제1 방향을 따라 높아진 전위 기울기가 형성되므로, 광감응 영역에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라 타방의 단변측으로 이동한다. 타방의 단변 측에 이동한 전하는 제1 전송부에 취득되어, 제1 방향으로 전송된다. 이로 인해, 전하의 이동 속도는 전위 기울기(포텐셜의 경사)에 지배(支配)되어, 전하의 독출 속도가 고속화된다.
또, 본 발명에서, 제1 전송부로부터 전송된 전하는 전하 축적부에 축적되고, 그 후 제2 전송부에 의해 제1 방향으로 전송된다. 그리고, 각 제2 전송부로부터 전송된 전하는 전하 출력부에 의해 제2 방향으로 전송되어 출력된다. 이 결과, 본 발명에 의하면, 1차원 화상을 얻기 위한 신호 처리를 재차 실행할 필요는 없으며, 화상 처리의 번잡화를 막을 수 있다.
그런데 본 발명에서, 광감응 영역은 평면 형상이 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 이 때문에, 광감응 영역에 있어서 포화 전하량이 크다.
본 발명에서는 제1 기간에 걸쳐서 광전 변환부에서 발생한 전하와, 제1 기간보다 짧은 제2 기간에 걸쳐서 광전 변환부에서 발생한 전하를, 연속해서 교대로 출력하는 것이 바람직하다.
제1 기간에 걸쳐서 광전 변환부에서 발생한 전하를 축적하면 노광 시간이 비교적 길어지기 때문에, 강한 입사광은 신호가 포화하므로, 적절하게 검출하는 것이 곤란하게 되지만, 약한 입사광은 충분히 큰 신호로서 검출된다. 한편, 제2 기간에 걸쳐서 광전 변환부에서 발생한 전하를 축적하면, 노광 시간이 비교적 짧아지기 때문에, 약한 입사광은 신호가 미약해지므로, 신호로서 충분히 검출하는 것이 곤란하게 되지만, 강한 입사광은 포화하는 일 없이 신호로서 적절히 검출된다. 이와 같이, 입사광의 강도에 관계없이, 입사광이 신호로서 적절히 검출되게 되어 실효적인 다이나믹 레인지가 커진다.
그런데 본 발명에서는 전하 축적부가 구비되어 있다. 이로 인해, 제2 기간에 걸쳐서 광전 변환부에서 발생한 전하를 전송할 때의 장해가 되지 않도록, 제1 기간에 걸쳐서 광전 변환부에서 발생한 전하를 축적하고, 제2 전송부를 통해 전하 출력부에 전송할 수 있다.
본 발명에 의하면, 화상 처리가 번잡하게 되는 일 없이 광감응 영역에 발생한 전하를 고속으로 독출하는 것이 가능한 고체 촬상 장치를 제공할 수 있다.
도 1은 본 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다.
도 2는 도 1에 있어서 II－II선을 따른 단면 구성을 설명하기 위한 도면이다
도 3은 본 실시 형태에 관한 고체 촬상 장치에 있어서, 입력되는 각 신호의 타이밍 차트이다.
도 4는 도 3에 있어서 각 시각에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜도이다.
도 5는 도 3에 있어서 각 시각에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜도이다.
도 6은 광전 변환부에 있어서 전하의 이동을 설명하기 위한 모식도이다.
이하, 첨부 도면을 참조하여, 본 발명의 바람직한 실시 형태에 대해 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 이용하는 것으로 하고 중복되는 설명은 생략한다.
도 1은 본 실시 형태에 관한 고체 촬상 장치의 구성을 나타내는 도면이다. 도 2는 도 1에 있어서 II－II선을 따른 단면 구성을 설명하기 위한 도면이다.
고체 촬상 장치(1)는 복수의 광전 변환부(3)와 복수의 제1 전송부(5)와 복수의 전하 축적부(7)와 복수의 제2 전송부(9)와 전하 출력부로서의 시프트 레지스터(11)를 구비하고 있다. 고체 촬상 장치(1)는 분광기의 광검출 수단으로서 이용할 수 있다.
각 광전 변환부(3)는 광감응 영역(13)과 전위 기울기 형성 영역(15)을 갖고 있다. 광감응 영역(13)은 광의 입사에 감응하여 입사광 강도에 따른 전하를 발생한다. 전위 기울기 형성 영역(15)은 광감응 영역(13)에 대해, 광감응 영역(13)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향(광감응 영역(13)의 장변 방향을 따르는 방향)을 따라 높아진 전위 기울기를 형성한다. 전위 기울기 형성 영역(15)에 의해, 광감응 영역(13)에 발생한 전하는 광감응 영역(13)의 타방의 단변측으로부터 배출된다.
광감응 영역(13)의 평면 형상은 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 복수의 광전 변환부(3)는 상기 제1 방향에 교차하는 제2 방향을 따르도록 병치되어, 1차원 방향에 어레이 형상으로 배치되어 있다. 복수의 광전 변환부(3)는 광감응 영역(13)의 단변 방향을 따르는 방향으로 병치되어 있다. 본 실시 형태에서, 광감응 영역(13)의 장변 방향에서의 길이는 예를 들어 1mm 정도로 설정되어 있다. 광감응 영역(13)의 단변 방향에서의 길이는 예를 들어 24㎛ 정도로 설정되어 있다.
각 광감응 영역(13)에 대해, 당해 광감응 영역(13)을 광감응 영역(13)의 단변 방향을 따르는 방향에 끼우듯이 하여, 아이솔레이션(isolation) 영역(17)과 오버플로우 드레인(OFD) 영역(19)이 배치되어 있다. 아이솔레이션 영역(17)은 광감응 영역(13)의 일방의 장변에 인접하여, 광감응 영역(13)의 장변 방향을 따르는 방향으로 뻗어 있다. 아이솔레이션 영역(17)은 아이솔레이션 영역(17)을 사이에 두고 서로 이웃한 한 쌍의 광감응 영역(13)을 전기적으로 분리한다.
오버플로우 드레인 영역(19)은 광감응 영역(13)의 타방의 장변에 인접하여, 광감응 영역(13)의 장변 방향을 따르는 방향으로 뻗어 있다. 오버플로우 드레인 영역(19)은 게이트 트랜지스터에 의해 구성되는 오버플로우 게이트(OFG)를 포함하고, 광감응 영역(13)에서 당해 광감응 영역(13)의 축적 용량을 넘는 전하가 발생했을 때에, 축적 용량을 넘은 만큼의 전하를 배출한다. 이로 인해, 축적 용량을 넘은 광감응 영역(13)으로부터 오버플로우된 전하가 다른 광감응 영역(13)으로 누출되는 블루밍 등의 문제가 방지된다.
각 제1 전송부(5)는 광전 변환부(3)에 각각 대응하며 또한 광감응 영역(13)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 즉, 복수의 제1 전송부(5)는 광감응 영역(13)의 평면 형상을 이루는 타방의 단변측에, 상기 제2 방향(광감응 영역(13)의 단변 방향을 따르는 방향)으로 병치되어 있다. 제1 전송부(5)는 전위 기울기 형성 영역(15)에 의해 광감응 영역(13)으로부터 배출된 전하를 취득하고, 취득한 전하를 제1 방향으로 전송한다. 서로 이웃한 제1 전송부(5) 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제1 전송부(5) 사이에 있어서 전기적인 분리를 실현하고 있다.
각 전하 축적부(7)는 제1 전송부(5)에 각각 대응하며 또한 제1 전송부(5)와 제1 방향으로 인접하여 배치되어 있다. 즉, 복수의 전하 축적부(7)는 광감응 영역(13)의 평면 형상을 이루는 타방의 단변측에, 상기 제2 방향으로 병치되어 있다. 전하 축적부(7)는 대응하는 제1 전송부(5)로부터 전송된 전하를 순차 축적한다. 서로 이웃한 전하 축적부(7) 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 당해 아이솔레이션 영역이 전하 축적부(7) 사이에 있어서 전기적인 분리를 실현하고 있다.
각 제2 전송부(9)는 전하 축적부(7)에 각각 대응하며 또한 전하 축적부(7)와 제1 방향으로 인접하여 배치되어 있다. 즉, 복수의 제2 전송부(9)는 광감응 영역(13)의 평면 형상을 이루는 타방의 단변측에, 상기 제2 방향으로 병치되어 있다. 제2 전송부(9)는 대응하는 전하 축적부(7)에 축적된 전하를 취득하고, 취득한 전하를 제1 방향으로 전송한다. 서로 이웃한 제2 전송부(9) 사이에는 아이솔레이션 영역(도시하지 않음)이 배치되어 있고, 제2 전송부(9) 사이에 있어서 전기적인 분리를 실현하고 있다.
시프트 레지스터(11)는 복수의 제2 전송부(9)에 대해 각 제2 전송부(9)와 제1 방향으로 인접하여 배치되어 있다. 시프트 레지스터(11)는 제2 전송부(9)로부터 각각 전송된 전하를 받아, 상기 제2 방향으로 전송하고, 앰프부(21)에 순차 출력한다. 시프트 레지스터(11)로부터 출력된 전하는 앰프부(21)에 의해 전압으로 변환되어, 제2 방향으로 배치된 광전 변환부(3; 광감응 영역(13))마다의 전압으로서 고체 촬상 장치(1)의 외부에 출력된다.
복수의 광전 변환부(3), 복수의 제1 전송부(5), 복수의 전하 축적부(7), 복수의 제2 전송부(9), 및 시프트 레지스터(11)는 도 2에 나타난 바와 같이, 반도체 기판(30) 상에 형성된다. 반도체 기판(30)은 반도체 기판(30)의 기체(基體)가 되는 p형 반도체층(31)과, p형 반도체층(31)의 일방면측에 형성된 n형 반도체층(32, 34, 36, 38, 40, 42), n－형 반도체층(33, 35, 37, 39, 41), 및 p＋형 반도체층(43)을 포함하고 있다. 본 실시 형태에서는 반도체로서 Si를 이용하고 있고, 「고불순물 농도」는 예를 들어 불순물 농도가 1×1017cm－3 정도 이상이며 「＋」을 도전형에 붙여 나타내고, 「저불순물 농도」는 불순물 농도가 1×1015cm－3 정도 이하이며 「－」을 도전형에 붙여 나타내는 것으로 한다. n형 불순물로는 비소 등이 있고, p형 불순물로는 붕소 등이 있다.
p형 반도체층(31)과 n형 반도체층(32)은 pn접합을 형성하고 있고, n형 반도체층(32)에 의해, 광의 입사에 의해 전하를 발생하는 광감응 영역(13)이 구성되어 된다. n형 반도체층(32)은 평면에서 보아, 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. n형 반도체층(32)은 상기 제1 방향(즉, n형 반도체층(32)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 n형 반도체층(32)의 장변 방향을 따르는 방향)에 교차하는 제2 방향을 따르도록 병치되어, 1차원 방향에 어레이 형상으로 배치되어 있다. 각 n형 반도체층(32)은 n형 반도체층(32)의 단변 방향을 따르는 방향으로 병치되어 있다. 상기 아이솔레이션 영역(17)은 p＋형 반도체층에 의해 구성할 수 있다.
n형 반도체층(32)에 대해 한 쌍의 전극(51, 52)이 배치되어 있다. 한 쌍의 전극(51, 52)은 광을 투과하는 재료, 예를 들어 폴리실리콘막으로 이루어지며, 절연층(도시하지 않음)을 개재시켜 n형 반도체층(32) 상에 형성되어 있다. 한 쌍의 전극(51, 52)에 의해, 전위 기울기 형성 영역(15)이 구성된다. 전극(51, 52)은 제2 방향을 따르도록 병치되어 있는 복수의 n형 반도체층(32)에 도달하도록, 제2 방향으로 연속해서 뻗어 형성되어 있어도 된다. 전극(51, 52)은 n형 반도체층(32)마다 형성되어 있어도 된다.
전극(51)은, 이른바 저항성 게이트를 구성하고 있고, n형 반도체층(32)의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 방향(상기 제1 방향)으로 뻗어 형성되어 있다. 전극(51)은 양단에 정전위차를 줌으로써, 당해 전극(51)의 제1 방향에서의 전기 저항 성분에 따른 전위 기울기, 즉 상기 제1 방향을 따라 높아진 전위 기울기를 형성한다. 전극(51)의 일단에는 제어 회로(도시하지 않음)로부터 신호 MGL이 주어지고, 전극(51)의 타단 및 전극(52)에는 제어 회로(도시하지 않음)로부터 신호 MGH가 주어진다. 신호 MGL, MGH가 H 레벨이면, n형 반도체층(32)에 있어서 상기 제1 방향을 따라 높아진 전위 기울기가 형성된다.
전극(52)과 제1 방향으로 인접하여 한 쌍의 전송 전극(53, 54)이 배치되어 있다. 전송 전극(53, 54)은 절연층(도시하지 않음)을 개재시켜 n－형 반도체층(33) 및 n형 반도체층(34) 상에 각각 형성되어 있다. n－형 반도체층(33) 및 n형 반도체층(34)은 n형 반도체층(32)의 평면 형상을 이루는 타방의 단변측에 배치되어 있다. 전송 전극(53, 54)은 예를 들어 폴리실리콘막으로 이루어진다. 전송 전극(53, 54)에는 제어 회로(도시하지 않음)로부터 신호 TG1가 주어진다. 전송 전극(53, 54) 및 전송 전극(53, 54) 아래의 n－형 반도체층(33) 및 n형 반도체층(34)에 의해 제1 전송부(5)가 구성된다.
전송 전극(54)과 제1 방향으로 인접하여 복수 쌍(본 실시 형태에서는 5쌍)의 전극(55 ~ 58)이 배치되어 있다. 전극(55 ~ 58)은 상기 제1 방향으로 순서대로 배치되어 있고, 절연층(도시하지 않음)을 개재시켜 n－형 반도체층(35), n형 반도체층(36), n－형 반도체층(37) 및 n형 반도체층(38) 상에 각각 형성되어 있다. 전극(55 ~ 58)은 예를 들어 폴리실리콘막으로 이루어진다. 전극(55, 56)에는 제어 회로(도시하지 않음)로부터 신호 P1V가 주어지고, 전극(57, 58)에는 제어 회로(도시하지 않음)로부터 신호 P2V가 주어진다. 전극(55 ~ 58) 및 전극(55 ~ 58) 아래의 n－형 반도체층(35, 37) 및 n형 반도체층(36, 38)에 의해 전하 축적부(7)가 구성된다.
전극(56)과 제1 방향으로 인접하여 한 쌍의 전송 전극(59, 60)이 배치되어 있다. 전송 전극(59, 60)은 절연층(도시하지 않음)을 개재시켜 n－형 반도체층(39) 및 n형 반도체층(40) 상에 각각 형성되어 있다. n－형 반도체층(39) 및 n형 반도체층(40)은 전극(55 ~ 58) 중 제1 방향에서 가장 후단에 위치하고 있는 n형 반도체층(36)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(59, 60)은 예를 들어 폴리 실리콘막으로 이루어진다. 전송 전극(59, 60)에는 제어 회로(도시하지 않음)로부터 신호 TG2가 주어진다. 전송 전극(59, 60) 및 전송 전극(59, 60) 아래의 n－형 반도체층(39) 및 n형 반도체층(40)에 의해 제2 전송부(9)가 구성된다.
전송 전극(60)과 제1 방향으로 인접하여 한 쌍의 전송 전극(61, 62)이 배치되어 있다. 전송 전극(61, 62)은 절연층(도시하지 않음)을 개재시켜 n－형 반도체층(41) 및 n형 반도체층(42) 상에 각각 형성되어 있다. n－형 반도체층(41) 및 n형 반도체층(42)은 n형 반도체층(40)과 제1 방향으로 인접하여 배치되어 있다. 전송 전극(61, 62)은 예를 들어 폴리실리콘막으로 이루어진다. 전송 전극(61, 62)에는 제어 회로(도시하지 않음)로부터 신호 P1H가 주어진다. 전송 전극(61, 62) 및 전송 전극(61, 62) 아래의 n－형 반도체층(41) 및 n형 반도체층(42)에 의해 시프트 레지스터(11)가 구성된다.
p＋형 반도체층(43)은 n형 반도체층(32, 34, 36, 38, 40, 42) 및 n－형 반도체층(33, 35, 37, 39, 41)을 반도체 기판(30)의 다른 부분으로부터 전기적으로 분리하고 있다. 상술한 각 절연층은 광을 투과하는 재료, 예를 들어 실리콘 산화막으로 이루어진다. n형 반도체층(32)를 제외한, n형 반도체층(34, 36, 38, 40, 42) 및n－형 반도체층(33, 35, 37, 39, 41; 제1 전송부(5), 전하 축적부(7), 제2 전송부(9) 및 시프트 레지스터(11))는 불필요한 전하가 생기는 것을 막기 위해 차광 부재를 배치하는 것 등을 하여, 차광되어 있는 것이 바람직하다.
계속해서, 도 3 ~ 도 6에 기초하여, 고체 촬상 장치(1)에 있어서 동작을 설명한다. 도 3은 본 실시 형태에 관한 고체 촬상 장치(1)에 있어서, 전극(51 ~ 62)에 입력되는 각 신호 MGL, MGH, TG1, P1V, P2V, TG2, P1H의 타이밍 차트이다. 도 4(a) ~ (h) 및 도 5(a) ~ (h)는 도 3에 있어서 각 시각 t1 ~ t16에서의 전하 축적 및 배출 동작을 설명하기 위한 포텐셜도이다. 도 6은 광전 변환부에 있어서 전하의 이동을 설명하기 위한 모식도이다.
그런데 n형의 반도체에서는 확실하게 이온화한 도너가 존재하고, p형의 반도체에서는 부(負)로 이온화한 억셉터가 존재한다. 반도체에 있어서 포텐셜은 p형보다 n형의 쪽이 높아진다. 환언하면, 에너지 밴드도에 있어서 포텐셜은 하향이 포텐셜의 정(正)방향이 되기 때문에, n형의 반도체에 있어서 포텐셜은 에너지 밴드도에 있어서 p형의 반도체의 포텐셜보다 깊어져서(높아져서) 에너지 준위는 낮아진다. 또, 각 전극에 정전위를 인가하면, 전극 바로 아래의 반도체 영역의 포텐셜이 깊어진다(정방향으로 커진다). 각 전극에 인가되는 정전위의 크기를 작게 하면, 대응하는 전극 바로 아래의 반도체 영역의 포텐셜이 얕아진다(정방향으로 작아진다).
도 3에 나타난 바와 같이, 시각 t1에서, 신호 MGL, MGH, TG1, P1V, P2V, TG2, P1H가 L 레벨이면, n형 반도체층(32)의 포텐셜 φ32는 n－형 반도체층(33)의 포텐셜 φ33보다 깊기 때문에, 포텐셜 φ32의 우물이 형성되어 있다(도 4(a) 참조). 이 상태에서, n형 반도체층(32)에 광이 입사하여 전하가 발생하고 있으면, 발생한 전하는 포텐셜 φ32의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL1이 축적되어 있다.
시각 t2에서, 신호 MGL, MGH가 H 레벨이면, n형 반도체층(32)에 있어서 상기 제1 방향을 따라 높아지는 전위 기울기가 형성되어 있고, 포텐셜 φ32는 n－형 반도체층(33)측을 향해 깊어지도록 경사져서, 포텐셜 φ32의 기울기가 형성되어 있다(도 4(b) 참조). 마찬가지로, 시각 t2에서, 신호 TG1, P2V, TG2가 H 레벨이면, n－형 반도체층(33) 및 n형 반도체층(34)의 각 포텐셜 φ33, φ34, n－형 반도체층(37) 및 n형 반도체층(38)의 각 포텐셜 φ37－1, φ37－2, φ38－1, φ38－2 및 n－형 반도체층(39) 및 n형 반도체층(40)의 각 포텐셜 φ39, φ40이 깊어져서, 포텐셜 φ34, φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다. 포텐셜 φ32의 우물 내에 축적되어 있던 전하 C는 도 5에도 나타난 바와 같이 포텐셜 φ32의 기울기를 따라 이동하여 포텐셜 φ34의 우물 내에 전송된다. 포텐셜 φ34에는 전하량 QL1이 축적되어 있다.
시각 t3에서, 신호 MGL, MGH, TG1이 L 레벨이면, 포텐셜 φ32의 기울기는 없어짐과 아울러, 포텐셜 φ33, φ34는 얕아진다(도 4(c) 참조). 이로 인해, 시각 t1과 동일하게, 발생한 전하가 포텐셜 φ32의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL2가 축적되어 있다. 또, 시각 t3에서 신호 P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 포텐셜 φ37－1, φ37－2, φ38－1, φ38－2, φ39, φ40은 얕고, n－형 반도체층(35) 및 n형 반도체층(36)의 각 포텐셜 φ35－1, φ35－2, φ35－3, φ36－1, φ36－2, φ36－3은 깊기 때문에, 포텐셜 φ36－1, φ36－2, φ36－3의 각 우물이 형성되어 있다. 포텐셜 φ34의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－1의 우물 내에 전송된다. 포텐셜 φ36－1에는 전하량 QL1이 축적되어 있다.
시각 t4에서, 신호 MGL, MGH, TG1, P2V, TG2가 H 레벨임과 아울러, 신호 P1V가 L 레벨이면, 시각 t2와 동일하게, 포텐셜 φ32의 기울기가 형성되어 있음과 아울러, 포텐셜 φ34, φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다(도 4(d) 참조). 포텐셜 φ32의 우물 내에 축적되어 있던 전하는 포텐셜 φ32의 기울기를 따라 포텐셜 φ34의 우물 내에 전송된다. 포텐셜 φ34에는 전하량 QL2가 축적되어 있다. 포텐셜 φ36－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－1의 우물 내에 전송된다. 포텐셜 φ38－1에는 전하량 QL1이 축적되어 있다.
시각 t5에서, 신호 MGL, MGH, TG1, P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 시각 t3과 동일하게, 포텐셜 φ32의 기울기가 없어짐과 아울러, 포텐셜 φ36－1, φ36－2, φ36－3의 각 우물이 형성되어 있다(도 4(e) 참조). 이로 인해, 시각 t1, t3과 동일하게, 발생한 전하가 포텐셜 φ32의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL3이 축적되어 있다. 포텐셜 φ34의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－1의 우물 내에 전송된다. 포텐셜 φ36－1에는 전하량 QL2가 축적되어 있다. 포텐셜 φ38－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－2의 우물 내에 전송된다. 포텐셜 φ36－2에는 전하량 QL1이 축적되어 있다.
시각 t6에서, 신호 MGL, MGH, TG1, P2V, TG2가 H 레벨임과 아울러, 신호 P1V가 L 레벨이면, 시각 t2, t4와 동일하게, 포텐셜 φ32의 기울기가 형성되어 있음과 아울러, 포텐셜 φ34, φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다(도 4(f) 참조). 포텐셜 φ32의 우물 내에 축적되어 있던 전하는 포텐셜 φ32의 기울기를 따라 포텐셜 φ34의 우물 내에 전송된다. 포텐셜 φ34에는 전하량 QL3이 축적되어 있다. 포텐셜 φ36－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－1의 우물 내에 전송된다. 포텐셜 φ38－1에는 전하량 QL2가 축적되어 있다. 포텐셜 φ36－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－2의 우물 내에 전송된다. 포텐셜 φ38－2에는 전하량 QL1이 축적되어 있다.
시각 t7에서, 신호 MGL, MGH가 H 레벨인 상태에서, 신호 TG1, P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 포텐셜 φ32의 기울기가 형성된 상태가 유지되고 있으나, 포텐셜 φ33이 얕기 때문에, 발생한 전하가 포텐셜 φ32의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL4가 축적되어 있다(도 4(g) 참조). 시각 t7에서는 포텐셜 φ36－1, φ36－2, φ36－3의 각 우물이 형성되어 있다. 포텐셜 φ34의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－1의 우물 내에 전송된다. 포텐셜 φ36－1에는 전하량 QL3이 축적되어 있다. 포텐셜 φ38－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－2의 우물 내에 전송된다. 포텐셜 φ36－2에는 전하량 QL2가 축적되어 있다. 포텐셜 φ38－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－3의 우물 내에 전송된다. 포텐셜 φ36－3에는 전하량 QL1이 축적되어 있다.
시각 t8에서, 신호 MGL, MGH, TG1, P2V, TG2, P1H가 H 레벨임과 아울러, 신호 P1V가 L 레벨이면, 포텐셜 φ34, φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다(도 4(h) 참조). 포텐셜 φ32의 우물 내에 축적되어 있던 전하는 포텐셜 φ32의 기울기를 따라 포텐셜 φ34의 우물 내에 전송된다. 포텐셜 φ34에는 전하량 QL4가 축적되어 있다. 포텐셜 φ36－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－1의 우물 내에 전송된다. 포텐셜 φ38－1에는 전하량 QL3이 축적되어 있다. 포텐셜 φ36－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－2의 우물 내에 전송된다. 포텐셜 φ38－2에는 전하량 QL2가 축적되어 있다. 포텐셜 φ36－3의 우물 내에 축적되어 있던 전하는 포텐셜 φ40의 우물 내에 전송된다. 포텐셜 φ40에는 전하량 QL1이 축적되어 있다. 시각 t8에서는 신호 P1H가 H 레벨로 되어 있기 때문에, n－형 반도체층(41) 및 n형 반도체층(42)의 각 포텐셜 φ41, φ42는 깊어, 포텐셜 φ42의 우물이 형성되어 있다.
시각 t9에서, 신호 MGL, MGH, P1H가 H 레벨인 상태에서, 신호 TG1, P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 시각 t7과 동일하게, 포텐셜 φ32의 기울기가 형성된 상태에서, 발생한 전하가 포텐셜 φ32의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL5가 축적되어 있다(도 5(a) 참조). 시각 t9에서는 시각 t7과 동일하게, 포텐셜 φ36－1, φ36－2, φ36－3의 각 우물이 형성되어 있다. 포텐셜 φ34의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－1의 우물 내에 전송된다. 포텐셜 φ36－1에는 전하량 QL4가 축적되어 있다. 포텐셜 φ38－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－2의 우물 내에 전송된다. 포텐셜 φ36－2에는 전하량 QL3이 축적되어 있다. 포텐셜 φ38－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－3의 우물 내에 전송된다. 포텐셜 φ36－3에는 전하량 QL2가 축적되어 있다. 시각 t9에서는 포텐셜 φ39, φ40이 얕기 때문에, 포텐셜 φ40의 우물 내에 축적되어 있던 전하는 포텐셜 φ42의 우물 내에 전송된다. 포텐셜 φ42에는 전하량 QL1이 축적되어 있다.
시각 t10에서, 신호 MGL, MGH, TG1, P2V, TG2, P1H가 H 레벨임과 아울러, 신호 P1V가 L 레벨이면, 시각 t8과 동일하게, 포텐셜 φ34, φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다(도 5(b) 참조). 포텐셜 φ32의 우물 내에 축적되어 있던 전하는 포텐셜 φ32의 기울기를 따라 포텐셜 φ34의 우물 내에 전송된다. 포텐셜 φ34에는 전하량 QL5가 축적되어 있다. 포텐셜 φ36－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－1의 우물 내에 전송된다. 포텐셜 φ38－1에는 전하량 QL4가 축적되어 있다. 포텐셜 φ36－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－2의 우물 내에 전송된다. 포텐셜 φ38－2에는 전하량 QL3이 축적되어 있다. 포텐셜 φ36－3의 우물 내에 축적되어 있던 전하는 포텐셜 φ40의 우물 내에 전송된다. 포텐셜 φ40에는 전하량 QL2가 축적되어 있다.
시각 t11에서, 신호 MGL, MGH, P1H가 H 레벨인 상태에서, 신호 TG1, P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 시각 t9와 동일하게, 포텐셜 φ32의 기울기가 형성된 상태에서, 발생한 전하가 포텐셜 φ32의 우물 내에 축적된다. 포텐셜 φ32에는 전하량 QL6이 축적되어 있다(도 5(c) 참조). 시각 t11에서는 시각 t9와 동일하게, 포텐셜 φ36－1, φ36－2, φ36－3의 각 우물이 형성되어 있다. 포텐셜 φ34의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－1의 우물 내에 전송된다. 포텐셜 φ36－1에는 전하량 QL5가 축적되어 있다. 포텐셜 φ38－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－2의 우물 내에 전송된다. 포텐셜 φ36－2에는 전하량 QL4가 축적되어 있다. 포텐셜 φ38－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－3의 우물 내에 전송된다. 포텐셜 φ36－3에는 전하량 QL3이 축적되어 있다. 포텐셜 φ40의 우물 내에 축적되어 있던 전하는 포텐셜 φ42의 우물 내에 전송된다. 포텐셜 φ42에는 전하량 QL1에 더하여 전하량 QL2가 축적되어 있다.
시각 t12에서, 신호 MGL, MGH, TG1, P2V, TG2, P1H가 H 레벨임과 아울러, 신호 P1V가 L 레벨이면, 시각 t8과 동일하게, 포텐셜 φ34, φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다(도 5(d) 참조). 포텐셜 φ32의 우물 내에 축적되어 있던 전하는 포텐셜 φ32의 기울기를 따라 포텐셜 φ34의 우물 내에 전송된다. 포텐셜 φ34에는 전하량 QL6이 축적되어 있다. 포텐셜 φ36－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－1의 우물 내에 전송된다. 포텐셜 φ38－1에는 전하량 QL5가 축적되어 있다. 포텐셜 φ36－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－2의 우물 내에 전송된다. 포텐셜 φ38－2에는 전하량 QL4가 축적되어 있다. 포텐셜 φ36－3의 우물 내에 축적되어 있던 전하는 포텐셜 φ40의 우물 내에 전송된다. 포텐셜 φ40에는 전하량 QL3이 축적되어 있다.
시각 t13에서, 신호 P1H가 H 레벨인 상태에서, 신호 MGL, MGH, TG1, P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 포텐셜 φ32의 기울기가 없어져서, 포텐셜 φ32의 우물 내에는 새롭게 발생한 전하가 축적된다(도 5(e) 참조). 시각 t13에서는 시각 t9와 동일하게, 포텐셜 φ36－1, φ36－2,φ36－3의 각 우물이 형성되어 있다. 포텐셜 φ34의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－1의 우물 내에 전송된다. 포텐셜 φ36－1에는 전하량 QL6이 축적되어 있다. 포텐셜 φ38－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－2의 우물 내에 전송된다. 포텐셜 φ36－2에는 전하량 QL5가 축적되어 있다. 포텐셜 φ38－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－3의 우물 내에 전송된다. 포텐셜 φ36－3에는 전하량 QL4가 축적되어 있다. 포텐셜 φ40의 우물 내에 축적되어 있던 전하는 포텐셜 φ42의 우물 내에 전송된다.
시각 t13에서는 포텐셜 φ40으로부터 전송된 전하도 포함하고, 포텐셜 φ42에는 각 전하량 QL1, QL2, QL3이 적산(積算)된 상태로 축적되어 있다. 이 후, 적산된 전하량 QL1, QL2, QL3의 전하는 전하 전송 기간 TP1의 동안에 있어서, 제2 방향으로 순차 전송되어 앰프부(21)에 출력된다. 도 3에서의 도시는 생략하지만, 전하 전송 기간 TP1에서는 적산된 전하량 QL1, QL2, QL3을 제2 방향으로 전송하기 위한 신호가 신호 P1H로서 주어진다.
계속해서, 시각 t14에서, 신호 P1H가 H 레벨이며 또한 신호 MGL, MGH, TG1가 L 레벨인 상태에서, 신호 P1V가 L 레벨임과 아울러, 신호 P2V, TG2가 H 레벨이면, 포텐셜 φ38－1, φ38－2, φ40의 각 우물이 형성되어 있다(도 5(f) 참조). 포텐셜 φ36－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－1의 우물 내에 전송된다. 포텐셜 φ38－1에는 전하량 QL6이 축적되어 있다. 포텐셜 φ36－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ38－2의 우물 내에 전송된다. 포텐셜 φ38－2에는 전하량 QL5가 축적되어 있다. 포텐셜 φ36－3의 우물 내에 축적되어 있던 전하는 포텐셜 φ40의 우물 내에 전송된다. 포텐셜 φ40에는 전하량 QL4가 축적되어 있다.
시각 t15에서, 신호 P1H가 H 레벨이며 또한 신호 MGL, MGH, TG1가 L 레벨인 상태에서, 신호 P2V, TG2가 L 레벨임과 아울러, 신호 P1V가 H 레벨이면, 포텐셜 φ36－1, φ36－2, φ36－3의 각 우물이 형성되어 있다(도 5(g) 참조). 포텐셜 φ38－1의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－2의 우물 내에 전송된다. 포텐셜 φ36－2에는 전하량 QL6이 축적되어 있다. 포텐셜 φ38－2의 우물 내에 축적되어 있던 전하는 포텐셜 φ36－3의 우물 내에 전송된다. 포텐셜 φ36－3에는 전하량 QL5가 축적되어 있다. 포텐셜 φ40의 우물 내에 축적되어 있던 전하는 포텐셜 φ42의 우물 내에 전송된다. 포텐셜 φ42에는 전하량 QL4가 축적되어 있다.
그 후, 시각 t14, t15에 대응하는 동작을 반복하여, 시각 t16이 되면, 포텐셜 φ36－2, φ36－3에 축적되어 있던 각 전하가, 포텐셜 φ42의 우물 내에 전송된다(도 5(h) 참조). 시각 t16에서는 포텐셜 φ42에, 각 전하량 QL4, QL5, QL6이 적산된 상태로 축적되어 있다. 이 후, 적산된 전하량 QL4, QL5, QL6의 전하는 전하 전송 기간 TP2의 동안에 있어서, 제2 방향으로 순차 전송되어 앰프부(21)에 출력되게 된다. 도 3에서의 도시는 생략하지만, 전하 전송 기간 TP2에서는 적산된 전하량 QL4, QL5, QL6을 제2 방향으로 전송하기 위한 신호가 신호 P1H로서 주어진다.
이상과 같이, 본 실시 형태에서는 광감응 영역(13)의 평면 형상이, 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 이 경우, 광감응 영역(13)의 장변 방향에서의 길이를 크게 하는 것이 가능하게 되어, 각 광감응 영역(13)에서의 포화 전하량을 크게 하여 SN비의 향상을 도모할 수 있다.
복수의 광전 변환부(3)는 상기 제1 방향에 교차하는 제2 방향을 따르도록 병치되어, 1차원 방향에 어레이 형상으로 배치되어 있다. 본 실시 형태에서, 복수의 광전 변환부(3)는 광감응 영역(13)의 단변 방향을 따르는 방향으로 병치되어 있다. 각 광전 변환부(3)에 있어서, 전극(51)에 의해 상기 제1 방향을 따라 높아진 전위 기울기가 형성되므로, 광감응 영역(13)에 발생한 전하는 형성된 전위 기울기에 의한 포텐셜의 경사를 따라 타방의 단변측으로 이동한다. 타방의 단변측으로 이동한 전하는 제1 전송부(5)에 취득되어 제1 방향으로 전송된다. 이로 인해, 전하의 이동 속도는 전위 기울기(포텐셜의 경사)에 지배되게 되어 전하의 독출 속도가 고속화된다.
본 실시 형태에서, 제1 전송부(5)로부터 전송된 전하는 전하 축적부(7)에 축적되고, 그 후 제2 전송부(9)에 의해 제1 방향으로 전송된다. 그리고 각 제2 전송부(9)로부터 전송된 전하는 시프트 레지스터(11)에 의해 제2 방향으로 전송되어 출력된다. 이 결과, 고체 촬상 장치(1)에 있어서는 1차원 화상을 얻기 위한 신호 처리를 재차 실행할 필요는 없으며, 화상 처리의 번잡화를 막을 수 있다.
그런데 본 실시 형태에서, 광감응 영역(13)은 평면 형상이 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 거의 직사각 형상을 이루고 있다. 이 결과, 광감응 영역(13)에 있어서 포화 전하량이 크다.
본 실시 형태에서는 제1 기간(도 3에 있어서 기간 T1)에 걸쳐서 광전 변환부(3; 광감응 영역(13))에서 발생한 전하(전하량 QL1, QL2, QL3의 합)와, 제1 기간 T1보다 짧은 제2 기간(도 3에 있어서 기간 T2)에 걸쳐서 광전 변환부(3; 광감응 영역(13))에서 발생한 전하(전하량 QL4, QL5, QL6의 합)을 연속해서 교대로 출력하고 있다. 즉, 본 실시 형태에서는 제1 기간 T1과 제2 기간 T2의 합을 하나의 독출 주기로 하여, 광전 변환부(3)에서 발생한 전하가 축적되어 출력되게 된다. 본 실시 형태에서는 제1 기간에 걸쳐서 광전 변환부(3)에서 발생한 전하가 전하 전송 기간 TP1에 있어서 독출되고, 제2 기간에 걸쳐서 광전 변환부(3)에서 발생한 전하가 전하 전송 기간 TP2에 있어서 독출된다. 본 실시 형태에서는 제1 기간 T1은 예를 들어 9.99ms 정도로 설정되고, 제2 기간 T2는 예를 들어 10㎲ 정도로 설정되어, 제1 기간 T1이 제2 기간 T2의 거의 1000배로 되어 있다.
제1 기간 T1이 9.99ms로 설정되고, 제2 기간 T2가 10㎲로 설정되어 있는 경우, 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하량이 포화되어 있을 때에는 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하량에 기초한 출력을 1000배 하여 고체 촬상 장치(1)의 출력으로 해도 된다. 또, 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하량이 포화되어 있지 않을 때에는 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하량과 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하량의 합에 기초한 출력을 고체 촬상 장치(1)의 출력으로 해도 된다.
제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하를 축적하면, 노광 시간이 비교적 길어지기 때문에, 강한 입사광은 신호가 포화하므로, 적절히 검출하는 것이 곤란하게 된다. 이에 대해, 약한 입사광은 충분히 큰 신호로서 검출된다. 한편, 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하를 축적하면, 노광 시간이 비교적 짧아지기 때문에, 약한 입사광은 신호가 미약해지므로, 신호로서 충분히 검출하는 것이 곤란하게 된다. 이에 대해, 강한 입사광은 포화하는 일 없이 신호로서 적절히 검출된다. 이와 같이, 고체 촬상 장치(1)에서는 입사광의 강도에 관계없이, 입사광이 신호로서 적절히 검출되게 되어 실효적인 다이나믹 레인지가 커진다.
본 실시 형태에서는 전하 축적부(7)을 구비하고 있다. 이로 인해, 제2 기간 T2에 걸쳐서 광전 변환부(3)에서 발생한 전하를 전송할 때의 장해가 되지 않도록, 제1 기간 T1에 걸쳐서 광전 변환부(3)에서 발생한 전하를 축적하고, 제2 전송부(9)를 통해 시프트 레지스터(11)에 전송할 수 있다.
이상, 본 발명의 바람직한 실시 형태에 대해 설명해 왔으나, 본 발명은 반드시 상술한 실시 형태로 한정되지 않으며, 그 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
본 실시 형태에서는 전하 축적부(7)에 있어서, 5쌍의 전극(55 ~ 58)이 배치되어 있지만 이로 한정되지 않고, 5쌍 이상의 전극이 배치되어 있어도 된다.
본 발명은 분광기의 광검출 수단으로서 이용 가능하다.
1ㆍㆍㆍ고체 촬상 장치,
3ㆍㆍㆍ광전 변환부,
5ㆍㆍㆍ제1 전송부,
7ㆍㆍㆍ전하 축적부,
9ㆍㆍㆍ제2 전송부,
11ㆍㆍㆍ시프트 레지스터,
13ㆍㆍㆍ광감응 영역,
15ㆍㆍㆍ전위 기울기 형성 영역.

Claims (2)

  1. 광 입사에 따라 전하를 발생하며 또한 평면 형상이 두 개의 장변과 두 개의 단변에 의해 형태가 만들어지는 직사각 형상을 이루는 광감응 영역과, 상기 광감응 영역에 대해 상기 광감응 영역의 평면 형상을 이루는 일방의 단변측으로부터 타방의 단변측을 향하는 제1 방향을 따라 높아진 전위 기울기를 형성하는 전위 기울기 형성 영역을 각각 가짐과 아울러, 상기 제1 방향에 교차하는 제2 방향을 따르도록 병치(倂置)된 복수의 광전 변환부와,
    상기 광전 변환부에 각각 대응하며 또한 상기 광감응 영역의 평면 형상을 이루는 타방의 단변측에 배치되어, 대응하는 광전 변환부의 광감응 영역으로부터 취득한 전하를 상기 제1 방향으로 전송하는 복수의 제1 전송부와,
    상기 제1 전송부에 각각 대응해서 배치되어, 대응하는 제1 전송부로부터 전송된 전하를 축적하는 복수의 전하 축적부와,
    상기 전하 축적부에 각각 대응해서 배치되어, 대응하는 전하 축적부에 축적된 전하를 상기 제1 방향으로 전송하는 복수의 제2 전송부와,
    상기 복수의 제2 전송부에 대해 배치되고, 이 제2 전송부로부터 각각 전송된 전하를 상기 제2 방향으로 전송하여 출력하는 전하 출력부를 구비하고,
    상기 전위 기울기 형성 영역은 상기 광감응 영역 상에 배치된 한 쌍의 전극을 가지고 있으며, 상기 한 쌍의 전극에 입력되는 신호에 따라서 전위 기울기가 형성되는 상태와 전위 기울기가 형성되지 않는 상태가 선택되는 고체 촬상 장치.
  2. 청구항 1에 있어서,
    각 상기 전하 축적부로부터, 제1 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하와, 상기 제1 기간보다 짧은 제2 기간에 걸쳐서 상기 광전 변환부에서 발생한 전하를, 연속해서 교대로, 대응하는 상기 제2 전송부를 통하여 상기 전하 출력부에 출력하는 고체 촬상 장치.
KR1020107010496A 2008-03-25 2009-03-24 고체 촬상 장치 KR101588907B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-078598 2008-03-25
JP2008078598A JP5350659B2 (ja) 2008-03-25 2008-03-25 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20100133355A KR20100133355A (ko) 2010-12-21
KR101588907B1 true KR101588907B1 (ko) 2016-01-26

Family

ID=41113765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107010496A KR101588907B1 (ko) 2008-03-25 2009-03-24 고체 촬상 장치

Country Status (6)

Country Link
US (1) US8415604B2 (ko)
EP (1) EP2273551B1 (ko)
JP (1) JP5350659B2 (ko)
KR (1) KR101588907B1 (ko)
CN (1) CN101981698B (ko)
WO (1) WO2009119573A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452511B2 (ja) * 2011-01-14 2014-03-26 浜松ホトニクス株式会社 固体撮像装置
JP5680979B2 (ja) * 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
JP6211898B2 (ja) * 2013-11-05 2017-10-11 浜松ホトニクス株式会社 リニアイメージセンサ
JP6739891B2 (ja) * 2014-09-01 2020-08-12 浜松ホトニクス株式会社 固体撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057356A1 (en) 1996-12-18 2002-05-16 Akihito Tanabe Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof
JP2007036714A (ja) 2005-07-27 2007-02-08 Hitachi Ltd 撮像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5424530A (en) * 1977-07-26 1979-02-23 Matsushita Electronics Corp Solidstate pick up unit
US4176369A (en) * 1977-12-05 1979-11-27 Rockwell International Corporation Image sensor having improved moving target discernment capabilities
JP2526953B2 (ja) * 1987-12-25 1996-08-21 株式会社ニコン 焦点検出装置
JP3297947B2 (ja) * 1993-03-24 2002-07-02 ソニー株式会社 固体撮像素子
EP0712237B1 (en) * 1994-11-12 1999-03-17 Sony Corporation Method of driving a CCD solid state imaging device and video camera using the same
JP3318814B2 (ja) * 1995-03-15 2002-08-26 ソニー株式会社 固体撮像装置及びその駆動方法
JPH08279608A (ja) * 1995-04-06 1996-10-22 Sony Corp 電荷転送素子及び電荷転送素子の駆動方法
JPH1127476A (ja) * 1997-07-02 1999-01-29 Sony Corp 固体撮像装置
JP2000164847A (ja) * 1998-11-27 2000-06-16 Nikon Corp イメージセンサーおよびイメージセンサーシステム
JP2001119005A (ja) * 1999-10-18 2001-04-27 Yokogawa Electric Corp フォトダイオードアレイ
JP2002231926A (ja) * 2001-02-01 2002-08-16 Fuji Photo Film Co Ltd ラインセンサおよびそれを用いた放射線画像情報読取装置
JP3995983B2 (ja) * 2002-05-22 2007-10-24 松下電器産業株式会社 固体撮像装置の駆動方法、信号処理方法および基板電圧調整方法
JP4625605B2 (ja) 2002-06-28 2011-02-02 富士フイルム株式会社 固体撮像装置
JP4231327B2 (ja) * 2003-04-23 2009-02-25 浜松ホトニクス株式会社 固体撮像装置
JP2005164363A (ja) * 2003-12-02 2005-06-23 Shimadzu Corp 受光素子、および、この素子を用いた受光素子アレイ
JP2005268564A (ja) * 2004-03-19 2005-09-29 Ricoh Co Ltd 固体撮像素子及び固体撮像素子の製造方法
EP1583150A1 (en) 2004-03-31 2005-10-05 CSEM Centre Suisse d'Electronique et de Microtechnique SA Image sensor with large-area, high-sensitivity and high-speed pixels
JP2008034949A (ja) * 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd 固体撮像装置の駆動方法、及び固体撮像装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020057356A1 (en) 1996-12-18 2002-05-16 Akihito Tanabe Solid-state image pickup device having vertical overflow drain and resistive gate charge transfer device and method of controlling thereof
JP2007036714A (ja) 2005-07-27 2007-02-08 Hitachi Ltd 撮像装置

Also Published As

Publication number Publication date
JP2009231768A (ja) 2009-10-08
US8415604B2 (en) 2013-04-09
US20110024607A1 (en) 2011-02-03
EP2273551A4 (en) 2012-05-02
KR20100133355A (ko) 2010-12-21
EP2273551B1 (en) 2016-12-28
CN101981698A (zh) 2011-02-23
JP5350659B2 (ja) 2013-11-27
WO2009119573A1 (ja) 2009-10-01
EP2273551A1 (en) 2011-01-12
CN101981698B (zh) 2014-11-26

Similar Documents

Publication Publication Date Title
US6744068B2 (en) Active pixel sensor with intra-pixel charge transfer
JP5864990B2 (ja) 固体撮像装置およびカメラ
JP4208559B2 (ja) 光電変換装置
KR101594634B1 (ko) 고체 촬상 장치
EP1850387B1 (en) Solid-state image pickup device
US8928792B1 (en) CMOS image sensor with global shutter, rolling shutter, and a variable conversion gain, having pixels employing several BCMD transistors coupled to a single photodiode and dual gate BCMD transistors for charge storage and sensing
US8089543B2 (en) Solid-state image pickup element and solid-state image pickup device
JP2009253149A (ja) 光電変換装置及びそれを用いた撮像システム
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
KR101588907B1 (ko) 고체 촬상 장치
JP4155568B2 (ja) 固体撮像装置及びカメラ
EP0692146B1 (en) Charge-coupled device array for spectroscopic detection
JP5544912B2 (ja) 固体撮像素子
JP5701344B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP6178835B2 (ja) 固体撮像装置およびカメラ
JP4921345B2 (ja) 固体撮像装置及びカメラ
JP2017212456A (ja) 固体撮像装置およびカメラ
JPH0294565A (ja) 固体撮像装置
JPH1022491A (ja) 固体撮像素子及び固体撮像素子の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 5