JP7333562B2 - 光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出し方法 - Google Patents

Description

本発明は、特に光学的な測定・分析などの装置に適用されるクリアーな画像を撮像速度が毎秒１００万コマ以上のハイスピードで読出し出来る光センサ及びその信号読み出し方法並びに光エリアセンサ及びその信号読み出しに関するものである。

科学技術の進展、ネット社会の浸透に伴って、ライン状若しくはエリア状の光センサや固体撮像装置など（以後、これらの何れか若しくは総称して「光センサ」ということもある）の需要は飛躍的に拡大している。その中で、特に光学的な測定・分析などの装置に適用される高感度・高速・広ダイナミックレンジ・広光波長帯域対応の光センサや静止画・動画対応の固体撮像装置は新市場開拓の必須アイテムとして市場より強く求められている。殊に、ダイナミックレンジのより広い光センサや固体撮像装置は、医用・医薬・健康・介護の市場、ライフサイエンス市場、安心・安全社会形成に必須の防災・防犯市場、４K,８Kの放送時代対応等で切望されている。
高感度・高速・広ダイナミックレンジ・広光波長帯域対応の光センサ・固体撮像装置の例としては、例えば、特許文献１に記載されている。

国際公開WO２０１６０８０３３７

特許文献１に記載の光センサ・固体撮像装置（以後、光センサ・固体撮像装置にいずれかまたは両者の意味で「光センサ」と記す場合がある）は、確かに、従前のものに比べて、高感度・高速・広ダイナミックレンジ・広光波長帯域対応の点で優れているが、上記にした市場や時代に対応するには、その利点を生かしながら更なるハイスピード対応が求められる。
しかしながら上記の光センサは、受光素子の一つであるフォトダイオード（以後、「ＰＤ」と略記することもある）とフローティングディフュージョン（以後、「ＣＦＤ」と略記することもある）の間に転送スイッチが設けてあり、この転送スイッチをＯＮ－ＯＦＦすることで前記フォトダイオード（ＰＤ）にある電荷を前記フローティングディフュージョン（ＣＦＤ）に転送している。そのために、転送スイッチをONーOFFするのに必要な画素駆動パルスのセトリング期間が必要であり、そのための時間がかかることで、フレームレートの高速化に限界があった。また、複数の画素駆動パルスを高速に画素領域全体に伝搬させる必要があり、消費電力を押し上げていた。
尚、特に断りなく本件で「画素」と記す場合のその画素は、受光素子（ＰＤ）とフローティングディフュージョン（ＣＦＤ）で構成されたものを意味する。

本発明は、上記の点に鑑みてなされたものであり、その主たる目的は、フォトダイオードなどの受光素子（ＰＤ）とフローティングディフュージョン（ＣＦＤ）の間に転送スイッチが設けてある従来の光センサの利点と優位性を維持しながら従来に比べより高速に読み出すことが出来、消費電力をより軽減できる光センサを提供することである。

本発明は上記の点に鑑み鋭意努力して研究開発した結果なされたのであり、その特徴の一つは、半導体接合部が完全に空乏化されかつ電子のポテンシャルカーブが前記フローティングディフュージョン方向に向かって負の傾斜をしており、その負の傾斜状態のままで前記フローティングディフュージョンの電子ポテンシャル・ウェルの最上位に繋がっている受光素子で受光し、該受光に応じて前記受光素子内部に発生する電子を前記ポテンシャルカーブに従って移送して前記ポテンシャル・ウェルに蓄積する工程を、前記受光の期間内に設けた同一フレーム期間中に順次、少なくとも２回行う、ことを特徴とする光センサの信号読出方法及び該信号読出方法に使用される光センサにある。

本発明のもう一つの特徴は、
受光素子と該受光素子に電気的に直結され、該受光素子に入力する光によって発生する電荷を蓄積するフローティングディフュージョンと画素信号出力線、を有し、前記画素信号出力線に信号読出し経路が接続されており、
前記受光素子の容量（Ｃ_ＰＤ）と前記フローティングディフュージョンの容量（Ｃ_ＦＤ）とが、

０．０００８ ≦（Ｃ_ＰＤ）／（Ｃ_ＦＤ）≦ ０．８・・・・・・・・・・・（１）
４．０×１０^－１８ Ｆ ≦（Ｃ_ＰＤ）≦ ４．０×１０^－１６ Ｆ・・・・・（２）
５．０×１０^－１６ Ｆ≦（Ｃ_ＦＤ）≦ ５．０×１０^－１５ Ｆ・・・・・・（３）

の関係にあり、
前記受光素子の半導体接合部は完全空乏化されかつ電子のポテンシャルカーブが前記フローティングディフュージョン方向に向かって負の傾斜をしており、その負の傾斜状態のままで、前記フローティングディフュージョンの電子ポテンシャル・ウェルの最上位に繋がっている、光センサ及びその信号読出し方法にある。

本発明の更にもう一つの特徴は、受光素子と該受光素子に電気的に直結され、該受光素子に入力する光によって発生する電荷を蓄積するフローティングディフュージョンとを備え、
前記受光素子は、半導体接合部が完全に空乏化されかつ前記フローティングディフュージョン方向に向かって負の傾斜をしており、その負の傾斜状態のままで前記フローティングディフュージョンの電子ポテンシャル・ウェルの最上位に繋がっている電子のポテンシャルカーブを有し、
時間軸上で択一的に使用される二つの出力系統を有している光センサ画素回路；
一方の出力系統から出力される、光照射により前記受光素子内に生じた光電荷量に基づいた第一の出力(a1)と第二の出力（b1）とに基づいてノイズキャンセレーションして信号（ab1）を出力する画素内相関二重サンプリング回路；
と、を備えた光センサ画素回路部：
前記信号（ab1）、及び他方の出力系統から出力される第一の出力（a2）と第二の出力（b2）
との何れかの信号を保持するメモリセルの複数を行列配置したアナログメモリアレイ；
何れかのメモリセル配設行を選択するためのメモリセル行選択スイッチアレイ；
何れかのメモリセルに保持されている信号を読出すためのメモリ読出し回路；
と、を備えたアナログメモリ回路部：
を具備する光エリアセンサ及びその信号読出し方法にある。

本発明によれば、従来の光センサの利点と優位性を維持しながら従来と比べより高速に読み出すことが出来、消費電力をより軽減できる光センサ及びその光センサを利用した信号読出し方法を提供できる。

本発明のその他の特徴及び利点は、添付図面を参照とした以下の説明により明らかになるであろう。なお、添付図面においては、同じ若しくは同様の構成には、同じ参照番号を付す。

添付図面は明細書に含まれ、その一部を構成し、本発明の実施の形態を示し、その記述と共に本発明の原理を説明するために用いられる。
図１は、本発明の光センサの好適な実施形態の典型例の一つを説明するための画素回路部の回路説明図である。 図２Ａは、本発明の好適な実施態様であるフォトセンサの画素駆動の原理を説明するためのポテンシャル説明図であって、リセット完了時（t1)のものである。 図２Ｂは、本発明の好適な実施態様であるフォトセンサの画素駆動の原理を説明するためのポテンシャル説明図であって、第1電圧信号読出し時(t2)のものである。 図２Ｃは、本発明の好適な実施態様であるフォトセンサの画素駆動の原理を説明するためのポテンシャル説明図であって、第2電圧信号読出し時(t3)のものである。 図３は、本発明に係る光センサのアナログメモリ回路部の回路説明図。 図４は、本発明に係る光センサの画素駆動のタイミング及びフローティングディフュージョン電圧（VFD）の時間推移の一つの例を示すタイミングチャート。 図５は、本発明の光センサの画素駆動のタイミング及びフローティングディフュージョン電圧（VFD）の時間推移のもう一つ別な例を示すタイミングチャート。 図６は、本発明のイメージセンサの構成を説明するためのブロック図。 図７は、本発明に係る受光信号生成・保持要素を構成する光センサ画素回路部１００、アナログメモリ回路部３００及び画素出力信号線（PIXEL_OUT）１１７の配置の例を示すレイアウト図。 図８は、本発明に係る受光信号生成・保持要素を構成する光センサ画素回路部１００、アナログメモリ回路部３００及び画素出力信号線（PIXEL_OUT）１１７の配置のもう一つの例を示すレイアウト図。

図１は、本発明の光センサの好適な実施形態の典型例の一つを説明するための画素回路部の回路説明図である。
図1に示される光センサ画素回路部１００は、光センサ画素回路１０１aと画素内相間二重サンプリング回路（In-pixel CDS）１０１bとを備えている。

光センサ画素回路１０１aは、受光素子（PD）１０２、フローティングディフュージョン（CFD）１０３、リセットトランジスタ（R）１０４、第１ソースフォロワトランジスタ（SF1）１０５、第１選択トランジスタ（X1）１０６、第１電流源トランジスタ（CS1）１０７、画素内相間二重サンプリング選択スイッチ（CDS）１０８、画素内相間二重サンプリング迂回スイッチ（CDSb）１０９、と、を備えている。

図１においては、受光素子（PD）１０２の好ましい例のひとつとしてフォトダイオード（PD）を示してあるが、他にはフォトトランジスタであっても良い。

画素内相間二重サンプリング回路１０１ｂには、画素内相関二重サンプリングカップリング容量（C_C）１１０、画素内相関二重サンプリングサンプルホールド容量（C_SH）１１１、画素内相間二重サンプリングリセットトランジスタ（NS）１１２、第２ソースフォロワトランジスタ（SF2）１１３、第２選択トランジスタ（X2）１１４、第２選択トランジスタ（X2’）１１５、第２電流源トランジスタ（CS2）１１６、と、が備えられている。
画素内相間二重サンプリング回路１０１ｂからは、次の電気的回路に信号を転送するための画素出力信号線（PIXEL_OUT）１１７が配線されている。

先行例に対して進歩的で有用にして大きな本発明の光センサの特徴は、受光素子（PD）１０２の物理的構造とその光電荷（電子）に関するエネルギーポテンシャルにある。
受光素子（PD）１０２の内部構造には、２つの異種の半導体型（P⁺型、P型、P^―型、I型、N^＋型、N型、N^―型）の半導体層領域が接合されて形成された半導体接合少なくとも一つ設けてある。

本発明においては、受光素子（PD）１０２の半導体接合の領域には、完全若しくは実質完全に空乏化されている（以後、何れの意味も含んで「完全空乏型」と記すことがある）エネルギーポテンシャル（光電荷に関する）が形成されている。
本発明において、「完全に空乏化されている」とは、図２Ａ～２Ｃに示されるように、ポテンシャル区分２０１において、ポテンシャル変位（若しくは、傾斜或いは勾配）が図２の左端末から右端末に至るまで漸次減少していることを意味する。
本発明において、「実質完全に空乏化されている」とは、受光することによって受光素子（PD）１０２の半導体接合の領域に発生した光電荷が、隣接するフローティングディフュージョン（CFD）１０３にスムーズに移送され得る形状のポテンシャル変位が形成されていることを意味する。
これらの詳細については、後述する。

本発明の光センサでは更に、受光素子（PD）１０２の容量（Ｃ_ＰＤ）と、フローティングディフュージョン（CFD）１０３の容量（Ｃ_ＦＤ）との関係が、以下の式を満足するように、容量（Ｃ_ＰＤ）と容量（Ｃ_ＦＤ）とが設定されているのが好ましい。

０．０００８ ≦（Ｃ_ＰＤ）／（Ｃ_ＦＤ）≦ ０．８・・・・・・・・・・・・・（１）
４．０×１０^－１８ Ｆ ≦（Ｃ_ＰＤ）≦ ４．０×１０^－１６ Ｆ・・・・（２）
５．０×１０^－１６ Ｆ≦（Ｃ_ＦＤ）≦ ５．０×１０^－１５ Ｆ・・・・・（３）

以下に、式（１）～（３）の本発明における技術的意味に関して説明する。
本発明の光センサの画素において、
飽和電荷量は、

「Ｖｓａｔ×（Ｃ_ＦＤ＋Ｃ_ＰＤ）／ｑ」・・・・・・（a）

であるから、
電荷電圧変換ゲインは、
「ｑ／ （Ｃ_ＦＤ＋Ｃ_ＰＤ）」・・・・・・・・・・・・（b）

で与えられる。
ここで、
「Ｃ_ＰＤ」：完全空乏型受光素子（ＰＤ）１０２の容量
「Ｃ_ＦＤ」：フローティングディフュージョン（CFD）１０３の容量
「Ｖｓａｔ」：フローティングディフュージョンン（CFD）１０３における飽和信号電圧
「ｑ」：素電荷量
とする。

本発明においては、受光素子（ＰＤ）１０２の内部構造にある半導体接合領域は、ラテラル（lateral）型、バーティカル（vertical）型の何れでもいいが、バーティカル（vertical）の方がより好ましく採用される。

容量「Ｃ_ＰＤ」は、受光素子（ＰＤ）１０２の半導体接合の接合面積に比例する。
「接合面積」は、受光素子（PD）１０２の光入射側の面積（実際に光が当たる面積：受光面積）とは必ずしも同一ではなく、受光面積より大きい場合もある。
以後、「光入射側の面積」を単に「面積」と書く場合もある。

受光素子１０２の感度を上げて光センサを高感度化にするには、受光素子１０２の受光面積を大きくすれば、同一照射光量条件における画素（一受光素子）当たりの光電荷数が多くなるため感度は増加するが、光電荷の最大移動距離が長くなるため時間分解能（以後、「同時性」ということもある）を高めること（高速読取）が難しくなる。
ここでいう「光電荷の最大移動距離」とは、受光素子（ＰＤ）１０２が外部からの光を受光することで受光素子（ＰＤ）１０２の半導体接合で発生した光電荷がフローティングディフュージョン（CFD）１０３に移動する距離（移動距離）の中の最大の移動距離のことをいう。

フローティングディフュージョン（CFD）１０３の近くで発生した光電荷とフローティングディフュージョン（CFD）１０３から遠くで発生した光電荷とでは、フローティングディフュージョン（CFD）１０３に到達するまでにかかる時間が異なる。フローティングディフュージョン（CFD）１０３からより遠くで発生した光電荷の方がフローティングディフュージョン（CFD）１０３に到達する時間（到達時間）がよりかかる。この到達時間の差が大きくなると、例えば、高速撮像をしようとしてフレームレートを早くしていくと同じ時刻に光電荷が発生したにも関わらずフレームレートより遅い到達時間の光電荷は後続のフレームで光信号として検出されることになり、実効的な時間分解能はフレームレートより劣ることになる。

本発明では、この時間分解能を高め高速読取に対応するように受光素子（ＰＤ）１０２内で発生する光電荷の移動時間の差で最小限になるように高光感度対応を確保することを前提として受光素子（ＰＤ）１０２の物理的構造を設計する。

本発明における完全空乏型の受光素子（ＰＤ）１０２の受光面積としては、受光光量を十分に確保でき且つ発生する光電荷を10nsec以内に収集できる面積であることが好ましい。そのような面積としては、好ましくは、5µm角から50µm角が望ましい。
従って、受光素子（ＰＤ）１０２の容量（Ｃ_ＰＤ）は、受光面積が5µm角に相当する４．０×１０－１８Ｆ以上から50µm角に相当する４．０×１０－１６ Ｆ以下の範囲にあるのが望ましい。

本発明では、フローティングディフュージョン（CFD）１０３方向に光電荷をドリフト輸送するための電界を形成する完全空乏型の受光素子（ＰＤ）１０２にフローティングディフュージョン（CFD）１０３が直に接続されていることから、電荷電圧変換ゲインや飽和電荷数が受光素子（ＰＤ）１０２の受光面積やレイアウトに影響されづらいように容量（Ｃ_ＦＤ）と容量（Ｃ_ＰＤ）を設定するのが好ましい。
好ましくは、容量（Ｃ_ＦＤ）は容量（Ｃ_ＰＤ）より大きくすることが望ましく、より好適には容量（Ｃ_ＰＤ）が無視できるほど容量（Ｃ_ＦＤ）が容量（Ｃ_ＰＤ）より大きく、（Ｃ_ＦＤ＋Ｃ_ＰＤ）が容量（Ｃ_ＦＤ）と一致若しくはほぼ一致するのが望ましい。

容量（Ｃ_ＰＤ）が容量（Ｃ_ＦＤ）に対して無視できなくなる程に大きくなると、受光素子（PD）１０２の受光面積が少し変っても、（Ｃ_ＦＤ＋Ｃ_ＰＤ）に反比例する電荷電圧変換ゲインや（Ｃ_ＦＤ＋Ｃ_ＰＤ）に比例する飽和電荷数がその影響を受けて変動する。この場合、本発明においては、本発明の目的を達成することができる範囲であればこの変動を無視してもよいので、この変動の無視できる範囲で受光素子（PD）１０２の設計によるバラつきが許容できる。

本発明においては、電荷電圧変換ゲインは高い方が、ノイズが低減されるが、電荷電圧変換ゲインを高めるために容量（Ｃ_ＦＤ）の値を低減すると飽和電荷量が低減するため、容量（Ｃ_ＦＤ）の値として、好ましくは、
５．０×１０^－１６ Ｆから ５．０×１０^－１５ Ｆ
の範囲にあるのが望ましい。

容量（Ｃ_ＦＤ）の値が、５．０×１０^－１６ Ｆ以上の場合、容量（Ｃ_ＦＤ）が容量（Ｃ_ＰＤ）より十分大きく容量（Ｃ_ＰＤ）が無視できる場合には、電荷電圧変換ゲインは３２０µＶ／e-以下となる。しかも、フローティングディフュージョン（CFD）１０３の容量（C_FD）が８０µＶrms以下の場合には、収集される光電荷数が少ない場合でも光電荷数をカウントすることが出来る精度が得られる。
一方、容量（Ｃ_ＦＤ）が５．０×１０^－１５ Ｆ以下で、「Ｖｓａｔ」が１Ｖ以上の場合には、飽和電荷数は３万個以上となり、局所的に強い光量が画素に照射された場合にも白飛びを抑制することが出来る。

容量（Ｃ_ＦＤ）は容量（Ｃ_ＰＤ）より大きい方がフォトダイオードの面積や形状等に影響を受けずに電荷電圧変換ゲインと飽和電荷数を容量（Ｃ_ＦＤ）のみを考慮して設計することが出来るため、（Ｃ_ＰＤ／Ｃ_ＦＤ）は１より小さい方が望ましいが、本発明においては、好適には、（Ｃ_ＰＤ／Ｃ_ＦＤ）の値としては、０．０００８から０．８の範囲以内にあるのが望ましい。
（Ｃ_ＰＤ／Ｃ_ＦＤ）の値が、０．０００８未満では、受光素子（PD）１０２の受光面積が実質的に小さくなり、本発明の目的を達成するには光感度が低く過ぎて高速読み取りセンサとして適正でなくなる場合がある。
（Ｃ_ＰＤ／Ｃ_ＦＤ）の値が、０．８を超えると、電荷電圧変換ゲインが小さくなり光感度が小さくなって本発明の目的を達成することが出来なくなる場合が生じる。

図１に示される光センサの動作を後に説明する際に使用される信号（電圧、電気的パルスなど）が印加される或いは付与される電気的端子の附番と名称は以下の通りである。

端子１１８は、画素リセット電圧（VR_FD）用、
端子１１９a及び端子１１９bは、電源電圧（AVDD）用、
端子１２０は、画素内相間二重サンプリング回路リセット電圧（VR_CDS）用、
端子１２１は、第１電流源バイアス電圧（VB1）用、
端子１２２は、第２電流源バイアス電圧（VB2）用、
端子１２３は、画素リセットパルス（ΦR）用、
端子１２４は、画素選択第１パルス（ΦX1）用、
端子１２５は、画素内相間二重サンプリング回路選択パルス（ΦCDS）用、
端子１２６は、画素内相間二重サンプリング回路バイパスパルス（ΦCDSb）用、
端子１２７は、画素選択第２パルス（ΦX2）用、
端子１２７aは、画素選択第２Aパルス（ΦX2`）用、
端子１２８は、画素内相間二重サンプリングリセットパルス（ΦNS）用、
である。

図２Ａ～図２Ｃは、本発明に係る光センサの画素駆動の原理を説明するためのポテンシャル説明図である。

図２Ａは、リセット完了時（t1)の、図２Ｂは、第1電圧信号読出し時(t2)の、図２Ｃは、第2電圧信号読出し時(t3)のポテンシャル図である。

リセット完了時（t1)、第1電圧信号読出し時(t2)、第2信号読出し時(t3)に関しては、図４のタイミングチャートに示してある。

図２Ａ～図２Ｃの各図において、縦軸は電子（e-）に関するポテンシャルを示し、横軸は、空間的な任意軸である。各図において、受光素子（ＰＤ）１０２の一つである完全空乏型フォトダイオードでのポテンシャル区分（ＰＤ）２０１と該区分２０１に隣接するフローティングディフュージョン（ＣＦＤ）１０３のポテンシャル（ＣＦＤ）区分２０２での電子（e-）に関するポテンシャルが示されている。

本発明において、「完全空乏型」とは、図２Ａ～２Ｃに示されるように、ポテンシャル区分２０１において、ポテンシャル変位（若しくは、傾斜或いは勾配）が図２の左端末から右端末に至るまで漸次減少していることを意味する。

本発明においては、「完全空乏型」に限定されることはなく、「実質的な完全空乏型」のポテンシャル変位であってもいい。

本発明において「実質的な完全空乏型」とは、本発明の本質を失わない範囲においてのポテンシャル変位である事を意味する。例えば、左端末又は／及び右端末付近の部分におけるポテンシャル変位がフラット或いはポテンシャル変位の中央よりも減少割合が緩やかであっても良いし、小刻みな階段状に減少変位していても良いものである。要は、所期の目的とする高速読取に支障がない範囲で、発生する光電荷の何れもが読取時間内にポテンシャル変位の終点までドリフト移動出来る若しくはドリフト輸送される（フローティングディフュージョン（CFD）１０３にドリフト輸送される）得るようにポテンシャルの変位（又は電位勾配、電界勾配）が形成されるのであれば、ポテンシャル変位（若しくは、傾斜或いは勾配）の左端末から右端末至るまでの変位形状は一様減少でも階段的減少でも、或いは波状減少でも、本発明では採用され得る。

本発明においては「完全空乏型」と特に断りなく記す場合は、本来の「完全空乏型」の意味と上記に例示したような「実質的な完全空乏型」の意味と、の両者若しくは何れか一方を指すことを意味する。

図３は、本発明に係る光センサのアナログメモリ回路部の回路説明図である。アナログメモリ回路部３００は、好適な実施形態の典型例の一つである。

図３には、光センサ画素回路部１００とアナログメモリ回路部３００、とが示されている。
アナログメモリ回路部３００は、アナログメモリアレイ（Analog Memories）３０１、メモリセル行選択スイッチアレイ３０１a、メモリ読出し回路（Memory Readout）３０２、を備えている。

本実施態様例においては、アナログメモリアレイ３０１は、１つのメモリ選択スイッチ（SW）と１つのメモリキャパシタ（C_AM）から構成されるメモリセルが４^H×２０^V個のアレイ状に配置されている。各行の計２０個のメモリセルは一つの信号配線を共有しており、信号配線は行選択スイッチ（WS１～４）によって選択される。
尚、図３においては、アナログメモリアレイ３０１は、（４^Ｈｘ２０^Ｖ）個のメモリアレイとして説明されるが、実際は（４^Ｈｘ２^Ｖ）個のメモリセルが図示されているだけで、他のメモリセルは図示が省略されている。

メモリセル列選択スイッチアレイ３０１aは、メモリ列選択スイッチ（WS1～WS4）３０５（１～４）を備えている。図３においては、メモリ列選択スイッチ（WS1～WS4）３０５（１～４）として４つのスイッチが示されてあるが、本発明では、これに限定される訳ではなく、メモリアレイ３０１の列数を所定の設計に従って増減しても差し支えない。

図３における画素信号保持メモリアレイ３０３には、画素信号保持メモリ選択スイッチ（SW）３０６と画素信号保持容量（C_AM）３０７とで１セットが構成されるメモリセル３０７aが４セット示されている。

図３における画素信号保持メモリアレイ３０４についても画素信号保持メモリアレイ３０３と同様のメモリ構成とされている。即ち、アナログメモリアレイ（Analog Memories）
３０１は、メモリセル３０７aが（４^H×２０^V）個、アレイ状に配置されている。
ここで、「４^H×２０^V」の表示は、メモリセルが、水平方向に（各行に）４個、垂直方向に（各列に）２０個、配列されていることを意味する。

２次元マトリックス状のアナログメモリアレイ３０１は、本来、画素信号保持メモリアレイが２０行配列されているものであるが、図３においては、画素信号保持メモリアレイ（３０３、３０４）が２つ記されているだけで、その他の、画素信号保持メモリアレイは図示を省略されている。

各列の計２０個のメモリセルは、４本ある画素信号転送用の信号線３１３（１～４）の中の一つの信号線を共有しており、「１～４」の各信号線は4つのメモリセル列選択スイッチ３０５（WS１～WS４）の中の該当するメモリ列選択スイッチ（WS１～WS４の何れか）をONすることによって選択される。
アナログメモリ回路部３００は画素出力信号線（PIXEL_OUT）１１７の距離を短くして信号読出しに要する時間を短縮化するために光センサ画素回路部１００に隣接して配置されることが望ましく、例えば、図７に示されるように光センサ画素回路部１００に隣接して同一プレナー上に配置される。もしくは、図８に示されるように光センサ画素回路部１００に積層して配置しても良い。図８に示される積層配置の場合には、フォトダイオード（PD）１０２の面積を相対的に大きくすることが出来るため、受光面積を広げてより高い感度を得るために好適である。

次に、画素出力信号のアナログメモリアレイ３０１への信号書込み動作を説明する。
まず信号書き込みを行うメモリセルがある行を選択するために、行選択スイッチ３０５に行選択パルスを印加する。

次いで、信号書込みを行うメモリセルを選択するためにメモリ選択パルスをメモリ選択スイッチ（SW）に印可し、画素出力と1つのメモリキャパシタ（C_AM）とを電気的に接続する。メモリキャパシタ（C_AM）には、画素出力信号電圧が書き込まれる。其の後で、メモリ選択スイッチ（SW）をOFFとしてメモリキャパシタ（C_AM）に書き込んだ信号電圧を保持する。

画素内相間二重サンプリング選択スイッチ（ＣＤＳ）１０８がONの場合には、1フレームに1画素から出力される信号は1つであり、画素内相間二重サンプリング選択スイッチ（CDS）１０８がOFFの場合には、1フレームに1画素から出力される信号は2つ以上であるため、1フレーム期間にメモリ選択スイッチ（SW）３０６および行選択スイッチ（WS）３０５を切り替えて画素出力と電気的に接続するメモリキャパシタ（C_AM）を画素出力信号毎に切り替えて書込み・保持の動作を行う。
以上の読出動作によって画素出力信号がアナログメモリアレイ３０１のメモリセルに書き込まれ保持される。

撮像フレーム期間が終了し、各メモリセルにおいて保持されている信号を読み出す際には、メモリ読出し回路３０２を駆動させ、メモリセルを順次走査させて各メモリセルに保持されている電圧信号を読み出す。具体的には、まず読み出す対象のメモリセルがある行を選択するために、該当の行選択スイッチに行選択パルスを印加する。次に、信号配線を規定の電圧にリセットし、次いで信号配線を浮遊状態とさせる。次に、メモリ選択パルスを、該当のメモリ選択スイッチ１０８に印可して該当の画素信号保持用の容量（Ｃ_ＡＭ）３０９と、該当の信号配線とを電気的に接続させる。この時に、該当の信号配線の容量と該当の容量（Ｃ_ＡＭ）３０９とに蓄積されていた電荷の容量分割が起こり、メモリキャパシタCAMに保持されていた電圧に応じた信号電圧が信号配線に発生する。メモリ読出し回路３０２ではこの信号電圧を増幅させてアナログメモリアレイ３０１の外部に信号を読み出す。

図４は、本発明の光センサの画素駆動のタイミング及びフローティングディフュージョン電圧（VFD）の時間推移の一つの例を示すタイミングチャートである。

フレーム期間（ΦＦｒａｍｅ）が示すパルス波形は、フレーム期間を示すパルスであり、数字がフレーム番号に対応している。

リセットパルス（ΦＲ）が表すパルス波形は、リセットトランジスタ（Ｒ）１０４に伝えるリセットパルス（ΦＲ）のＯＮ・ＯＦＦを示している。

第１電圧信号読出パルス（ΦＳｉｇ１）と第２電圧信号読出パルス（ΦＳｉｇ２）が示すパルス波形は、それぞれ前記第１の電圧信号（１）と前記第２の電圧信号（２）の信号読出に関するタイミングを示している。

フローティングディフュージョン電圧（VFD）が表す波形は、フローティングディフュージョン部のポテンシャルの時間推移を示している。

画素内相間二重サンプリング回路１０１bを迂回する場合においては、第１電圧信号読出パルス（ΦＳｉｇ１）と第２電圧信号読出パルス（ΦＳｉｇ２）の立下り時刻（ｔ２、ｔ３）は、それぞれ第１の電圧信号（Ａ１）と第２の電圧信号（Ａ２）を異なる画素信号保持容量（Ｃ_ＡＭ）にて保持し始めるタイミングを示している。

また、画素内相間二重サンプリング回路１０１bを使用する場合においては、第１電圧信号読出パルス（ΦＳｉｇ１）の立下り時刻（ｔ２）は、画素内相間二重サンプリングサンプルホールド用容量（Ｃ_ＳＨ）１１１を画素内相間二重サンプリング回路リセット電圧（ＶＲ＿ＣＤＳ）にリセットするタイミングを示している。

第２電圧信号読出パルス（ΦＳｉｇ２）の立下り時刻（ｔ３）は、第２の電圧信号（２）から第１の電圧信号（１）を引き算することでリセットノイズ電圧信号（ＶＮ）がキャンセルされた電圧信号（Ａ）に基づく電圧信号（Ｂ）を画素信号保持容量（Ｃ_ＡＭ）に保持し始めるタイミングを示している。
尚、フレーム期間（ΦＦｒａｍｅ）中は光が照射されている。

図４に示されるように、画素内相間二重サンプリング回路１０１bを迂回する場合、使用する場合のいずれの場合にもフレーム期間（ΦＦｒａｍｅ）の開始とともに、まずリセットパルス（ΦR）が立ち上がりフォトダイオード（PD）１０２とフローティングディフュージョン（CFD）１０３の容量（Ｃ_ＦＤ）が所定のリセット電圧（VR＿FD）にリセットされる。時刻t1は、リセットパルス（ΦR）が立下りリセット動作が完了してフローティングディフュージョン電圧（VFD）には、リセットノイズ電圧（VN）が取り込まれる時刻を示している。リセット動作完了以降は、照射される光量に応じた光電荷がフローティングディフュージョン容量（Ｃ_ＦＤ）に蓄積されていき、フローティングディフュージョン電圧（VFD）が時間の経過とともに変化する。時刻ｔ２は、時刻t１から所定の期間（ｔ２－ｔ１）経過後に、第１電圧信号読出パルス（ΦSig1）が立下り、リセットノイズ電圧（VN）と所定の期間（ｔ２－ｔ１）の間にフローティングディフュージョン容量（Ｃ_ＦＤ）に蓄積された光電荷によって生じる電圧信号（Vsig1）に基づく第１の電圧信号（Ａ１）が読み出される時刻を示している。

また、時刻ｔ３は、時刻ｔ２から所定の蓄積期間（ｔ３－ｔ２）経過後にΦSig2が立下り、リセットノイズ電圧（VN）と所定の期間（ｔ３－ｔ１）の間にフローティングディフュージョンに蓄積された光電荷によって生じる信号電圧（Vsig2）に基づく第２の電圧信号（Ａ２）が読み出される時刻を示している。ここで、フレームレートを高速化するために、蓄積時間（ｔ３－ｔ２）は１μ秒以下に設定することが望ましい。

このようにして読み出した第２の電圧信号（Ａ２）から第１の電圧信号（Ａ１）を後段の回路で差し引くことで、リセット動作が完了した際にフローティングディフュージョン（ＣＦＤ）に取り込まれるリセットノイズ電圧（VN）がキャンセルされ、所定の蓄積期間（ｔ３－ｔ２）の間にフローティングディフュージョン（ＣＦＤ）の容量（Ｃ_ＦＤ）に蓄積された光電荷によって生じる電圧（Vsig2-Vsig1）が精度良く得られる。

次に、図１～４を用いて本発明の光センサの駆動を説明する。
（１） 画素内相間二重サンプリング回路１０１bを迂回する場合
先ず、画素内相間二重サンプリング迂回スイッチ（CDSｂ）１０９が端子１２６に信号（фCDSｂ）が印加されてON状態にあり、画素内相間二重サンプリング選択スイッチ（ＣＤＳ）１０８がＯＦＦ状態となっている場合について説明する。尚、フレーム期間中は光が照射されている。
リセットトランジスタ（R）１０４の端子１２３に画素リセット用のリセットパルス（ΦＲ）が印加され、光センサ画素回路１０１a中の画素を構成する受光素子（PD）１０２とフローティングディフュージョン（CFD）１０３とがリセットされる。
リセットトランジスタ（R）１０４がＯＦＦ状態となるリセット完了時（t1）にリセットノイズ電圧信号（ＶＮ）がフローティンディフュージョン（CFD）１０３に誘起される。

次いで、ｔ１から所定の期間（ｔ２－ｔ１）経過後に、以下の様にして第１の電圧信号（Ａ１）を光センサ画素回路１０１aから読み出す。
リセット完了後に読画素出力信号線（PIXEL_OUT）１１７上に読み出す第1の電圧信号（Ａ１）は、前記リセットノイズ電圧信号（VN）と、リセット完了後から第1の電圧信号（Ａ１）の読出しまでの所定の期間（ｔ２－ｔ１）に受光素子（PD）１０２で収集されフローティングディフュージョン（CFD）１０３に輸送された光電荷による第一光電荷電圧信号（VsigA1）と、からなる電圧信号（Ａ１－A）に基づくものである。

まず、第１選択トランジスタ（X1）１０６の端子１２４に画素選択第１パルス（ΦＸ１）が印加されると、第１ソースフォロワトランジスタ（ＳＦ１）１０５がアクティブ状態となり、電圧信号（Ａ1－A）に応じた第1の電圧信号（Ａ１）が画素出力信号線（PIXEL_OUT）１１７に出力される。同時に、４つのメモリ列選択スイッチ３０５（WS1~WS4）のうちの1つをＯＮ状態として該当のメモリ列を選択すると共に、信号保持メモリセル選択用のパルス信号線（３１１～３２０）に所定の組み合わせのパルス信号を印加し、画素出力信号線（PIXEL_OUT）１１７と1つのメモリセル３０７aの中の画素信号保持容量（C_AM）３０７を電気的に結合させる。

具体的には、例えば、信号保持メモリ選択用のパルス信号線（３１１～３２０）にパルスの組み合わせを伝えて、パルス信号線３１０－１とパルス信号線３１１－１のみをＨｉｇｈレベルとして、その他のパルス信号線をＬｏｗレベルとする。
この状況下で、４つのメモリ列選択スイッチ３０５（ＷS１～WS4）の該当する一つ（ＷS１）と、４つの画素信号保持メモリ選択用の選択スイッチ３０６（ＳＷ１～SW4）の該当する一つ（ＳＷ１）をＯＮさせ、画素信号転送用の信号線３１３－１を介して画素信号保持メモリアレイ３０３中のメモリセル３０７aを選択する。
その結果、電圧信号（Ａ1－A）に応じた第1の電圧信号（Ａ１）が、画素出力信号線１１７、画素信号転送用の信号線３１３－１を介して一つのメモリセル３０７aの画素信号保持容量（C_AM）３０７に転送される。

次いで、信号保持メモリ選択用のパルス信号線３１１－１に伝えるパルス状態を変化させて信号保持メモリ選択用のパルス信号線３１１－１をＬｏｗレベルとし、該当する画素信号保持メモリ選択用の選択スイッチ（ＳＷ１）３０６をＯＦＦさせることで、第1の電圧信号（A１）が、メモリ読出し回路３０２の駆動によって読み出されるまでの期間、画素信号保持容量（C_AM）３０７に保持されている。

次いで、蓄積期間（ｔ３－ｔ２）を設ける。
蓄積期間（ｔ３－ｔ２）中に発生した光電荷は、図２に示されるポテンシャル区間２０１に示される受光素子（ＰＤ）１０２のポテンシャル勾配によりフローティングディフュージョン（CFD）１０３へドリフト輸送され、フローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積される。

蓄積期間（ｔ３－ｔ２）中、第１選択トランジスタ（X1）１０６をＯＦＦ状態とすることで、第１ソースフォロワトランジスタ（SF1）１０５で消費される電力を抑制することが出来る。しかしながら、蓄積期間（ｔ３－ｔ２）が数nsec以下と短い場合には、蓄積期間（ｔ３－ｔ２）中に第１ソースフォロワ（SF１）１０５を駆動させている時間の割合が大きくなるため、第１選択トランジスタ（X１）１０６をOFF状態とすることで得られる低消費電力化の効果が相対的に小さくなる。よって、上記の場合には、むしろ第１選択トランジスタ（X1）１０６の状態をON・OFFと切り替えるために必要な時間を省いた方がより高い撮像速度が得られる効果があるため、蓄積期間（ｔ３－ｔ２）中、第１選択トランジスタ（X1）１０６をＯＮ状態のままにしておいても差し支えない。

次いで、蓄積期間（ｔ３－ｔ２）終了後、第2の電圧信号（A２）を読み出す。
第2の電圧信号（A２）は、リセットノイズ電圧信号（VN）と、リセット完了後から第2の電圧信号（A２）の読出しまでに受光素子（PD）１０２で収集されフローティングディフュージョン（CFD）１０３に輸送された光電荷による第2の光電荷電圧信号（VsigA2）、とからなる電圧信号（A２－A）に基づくものである。

まず、第１選択トランジスタ（X1）１０６がＯＦＦ状態の場合には、画素選択第１パルス（ΦＸ１）が端子１２４に印加されて第１ソースフォロワトランジスタ（ＳＦ１）１０５がアクティブ状態となり、電圧信号（A2－A）に応じた第2の電圧信号（A２）が画素出力信号線（PIXEL_OUT）１１７に出力される。同時に4つのメモリ列選択スイッチ３０５（WS１～WS４）の中の1つをＯＮ状態とさせて該当のメモリ列を選択すると共に、信号保持メモリ選択用のパルス信号線（３１１～３２０）に所定の組み合わせのパルス信号を印加し、画素出力信号線（PIXEL_OUT）１１７と1つのメモリセル、例えばメモリセル３０９aの画素信号保持容量（C_AM）３０９を電気的に結合させる。

具体的には、例えば、信号保持メモリ選択用のパルス信号線３１０～３２０にパルスの組み合わせを伝えて、パルス信号線３１０－１とパルス信号線３１２－１のみをＨｉｇｈレベルとして、その他をＬｏｗレベルとする
そうすることで、メモリ列選択スイッチ（ＷＳ１）３０５と、画素信号保持メモリ選択用の選択スイッチ３０６（ＳＷ１～SW4）の一つ、例えば、選択スイッチ３０６（ＳＷ１）をＯＮさせ、画素信号転送用の信号線３１３ー１を介してメモリセル３０９aを選択する。
その結果、電圧信号（A2－A）に応じた第２の電圧信号（A２）が、画素出力信号線１１７、画素信号転送用の信号線３１３－１を介して一つのメモリセル３０９aの画素信号保持容量（Ｃ_ＡＭ）３０９に保持される。

次いで、信号保持メモリ選択用のパルス信号線３１２－１に伝えるパルス状態を変化させて信号保持メモリ選択用のパルス信号線３１２－１をＬｏｗレベルとし、画素信号保持メモリ選択用の選択スイッチ３０８をＯＦＦさせ、画素信号保持容量（Ｃ_ＡＭ）３０９に信号を書込み、第２の電圧信号（A２）がメモリ読出し回路３０２の駆動によって読み出されるまでの期間保持される。
メモリセル３０７aに書き込まれた第1の電圧信号（A１）をメモリセル３０９aに書き込まれた第2の電圧信号（A２）から引き算する事でリセットノイズ電圧信号（VN）がキャンセルされた電圧信号（VsigA2―VsigA1）を得ることが出来る。
本実施態様では、この信号の差分である電圧信号（VsigA2―VsigA1）は後述する方法で第１の電圧信号（A１）と第２の電圧信号（A２）をチップ外部に読み出した後に、チップ外部にて引き算を行って得る。

以上は、一つのフレーム期間内にフローティングディフュージョン（CFD）１０３の容量（C_FD）に形成された電圧信号（A1-A）に応じた第1の電圧信号（A１）（画素信号）と、同様に容量（C_FD）に形成された電圧信号（A２-A）に応じた第２の電圧信号（A２）（画素信号）と、2回読み出す例であるが、画素内相間二重サンプリング回路１０１bを迂回した場合には、後述するように、同一フレーム期間（ΦFrame）に画素信号を3回以上読み出すこともできる。3回以上読み出す場合にも上記と同様に信号保持メモリ選択用のパルス信号線３１０に所定の組み合わせのパルス信号を印加して各信号読出し時に該当のメモリセルを選択して信号出力を書込み、保持する。

一つのフレーム期間の完了後、リセットトランジスタ（R）１０４の端子１２３に画素リセット用のリセットパルス（ΦＲ）が入力されて、次のフレーム期間が始まる。
上記の一連の動作を繰り返し、複数のフレーム期間分、撮像を行い、アナログメモリアレイ３０１の全てのメモリセルに信号書込みを行う。
全てのメモリセルに信号書込みを行った後は、選択するメモリセルを冒頭のアドレスに戻してカメラから撮像停止のトリガ信号が入力されるまで上書き動作を繰り返しても良い。
撮像動作終了後、メモリセルに書き込まれた信号を後述する方法で読み出す。

（２）画素内相間二重サンプリング回路１０１bを使用する場合
次に、画素内相間二重サンプリング選択スイッチ（CDS）１０８がＯＮ状態で、画素内相間二重サンプリング迂回スイッチ（ＣＤＳb）１０９がＯＦＦ状態となっている場合について説明する。

先ず、リセットトランジスタ（R）１０４の端子１２３に画素リセット用のリセットパルス（ΦＲ）が印加されて、光センサ画素回路１０１a中の画素を構成する受光素子（PD）１０２とフローティングディフュージョン（CFD）１０３とがリセットされる。リセットトランジスタ（R）１０４がＯＦＦとなるリセット完了時（t1）にリセットノイズ電圧信号（ＶＮ）がフローティンディフュージョン（CFD）１０３に生じる。

次いで、ｔ１から所定の期間（ｔ２－ｔ１）経過後に、第１の電圧信号（B１）を光センサ画素回路１０１aから画素内相間二重サンプリング回路１０１bに次のようにして読み出す。
リセット完了後に光センサ画素回路１０１aから画素内相間二重サンプリング回路１０１bに読み出す第1の電圧信号（B１）は、リセット完了後にフローティングディフュージョン（CFD）１０３に取り込まれたリセットノイズ電圧信号（VN）とリセット完了後から第1の電圧信号（B１）の読出しまでの所定の期間（ｔ２－ｔ１）に受光素子（PD）１０２で収集されフローティングディフュージョン（CFD）１０３に輸送された光電荷による第１の光電荷電圧信号（VsigB1）と、からなる電圧信号（B１－A）に基づくものである。

まず、第１選択トランジスタ１０６の端子１２４に画素選択用の第１パルス（ΦＸ１）が印加されると、第１ソースフォロワトランジスタ（ＳＦ１）１０５がアクティブ状態となり、電圧信号（B1－A）に基づく第１の電圧信号（B１）が画素内相間二重サンプリングカップリング容量（Ｃ_Ｃ）１１０の画素内相間二重サンプリング迂回スイッチ（ＣＤＳ）１０８側の電極に生じる。
同時に、画素内相間二重サンプリングリセットパルス（ΦＮＳ）を端子１２８に印加して画素内相間二重サンプリングリセットスイッチ（ＮＳ）１１２をＯＮ・ＯＦＦさせ、画素内相間二重サンプリングカップリング容量（Ｃ_Ｃ）１１０の対向電極側、即ち、画素内相間二重サンプリングサンプルホールド用容量（Ｃ_ＳＨ）１１１を画素内相間二重サンプリング回路リセット電圧（ＶＲ＿ＣＤＳ）にリセットする。

次いで、蓄積期間（t3―t2）を設ける。
蓄積期間（t3―t2）中に発生した光電荷は、受光素子（ＰＤ）１０２のポテンシャル勾配２０１によってフローティングディフュージョン（ＣＦＤ）１０３へドリフト輸送され、フローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積される。
蓄積期間（t3―t2）中、第１選択トランジスタ（Ｘ１）１０６はＯＦＦ状態とすることで、第１ソースフォロワトランジスタ（ＳＦ１）１０５で消費される電力を抑制することが出来る。

一方、蓄積期間（t3―t2）が数nsecと短い場合には、蓄積期間（t3―t2）中、第１選択トランジスタ（Ｘ１）１０６はＯＮ状態にしておいても、先述した理由から差し支えない。
蓄積期間（t3―t2）終了後、第2の電圧信号（B２）を光センサ画素回路１０１aから画素内相間二重サンプリング回路１０１bに、次のようにして読み出す。

第2の電圧信号（B２）は、リセットノイズ電圧信号（VN）とリセット完了後から第2の電圧信号（B２）の読出しまでに受光素子（PD）１０２で収集され、フローティングディフュージョン（CFD）１０３に輸送された光電荷による第２の光電荷電圧信号（VsigB2）と、からなる電圧信号（B２－Ａ）に基づいて形成されたものである。

まず、第１選択トランジスタ（Ｘ１）１０６がＯＦＦ状態の場合には、画素選択第１パルス（ΦＸ１）が端子１２４に印加されて第１ソースフォロワトランジスタ（ＳＦ１）１０５がアクティブ状態となり、第２の光電荷電圧信号（ＶｓｉｇＢ２）に応じた第２の電圧信号（Ｂ２）が画素内相間二重サンプリングカップリング容量（Ｃ_Ｃ）１１０の画素内相間二重サンプリング迂回スイッチ（ＣＤＳ）１０８側の電極に生じる。
この時、画素内相間二重サンプリングカップリング容量（Ｃ_Ｃ）１１０と容量結合されている画素内相間二重サンプリングサンプルホールド容量（Ｃ_ＳＨ）１１１の電圧は、画素内相間二重サンプリング回路リセット電圧（ＶＲ＿ＣＤＳ）を基準として、第１の電圧信号（Ｂ１）から第２の電圧信号（Ｂ２）の電圧変化分（ＶｓｉｇＢ２－ＶｓｉｇＢ１）とＣ_Ｃ／（Ｃ_Ｃ＋Ｃ_ＳＨ）の積だけ変動する。

以上の様にして、第2の電圧信号（Ｂ２）から第1の電圧信号（Ｂ１）を引き算することでリセットノイズ電圧信号（ＶＮ）がキャンセルされた電圧信号（ＢA）を得る。

次いで、画素選択第２パルス（ΦＸ２）を端子１２７に印加して第２選択トランジスタ（Ｘ２）１１４を、画素選択第２Aパルス（ΦX2`）を端子１２７aに印加して第２選択トランジスタ（X2`）１１５を,それぞれONとして、電圧信号（ＢA）に応じた電圧信号（ＢB）を画素出力信号線１１７に出力する。
同時に、メモリ列選択スイッチアレイ３０１a中にある４つのメモリ列選択スイッチ（WS1～WS4）うちの1つをＯＮ状態として該当のメモリ列を選択すると共に、信号保持メモリ選択用のパルス信号線（３１１～３２０）に所定の組み合わせのパルス信号を印加し、画素出力信号線１１７と1つのメモリセル、例えばメモリセル３０７aの画素信号保持容量（C_AM）３０７を電気的に結合させる。

具体例としては、信号保持メモリ選択用のパルス信号線３１０～３２０にパルスの組み合わせのパルス信号を印加して、パルス信号線３１０－１とパルス信号線３１１－１のみをＨｉｇｈレベルとして、その他をＬｏｗレベルとすることで、メモリ列行選択スイッチ（ＷＳ１）３０５と、画素信号保持メモリ選択用の選択スイッチ（ＳＷ１）３０６がＯＮとなり、画素信号転送用の信号線３１３－１を介して画素信号保持メモリアレイ３０３中のメモリセル３０７aが選択されて、前記電圧信号（BＢ）が画素信号保持容量（C_AM）３０７に誘起する。

次いで、信号保持メモリ選択用のパルス信号線３１１－１に伝えるパルス状態を変化させて信号保持メモリ選択用のパルス信号線３１１－１をＬｏｗレベルとして、画素信号保持メモリ選択用の選択スイッチ（SW1）３０６をＯＦＦすることで、画素信号保持容量（C_AM）３０７に前記電圧信号（ＢB）が保持される。前記電圧信号（BB）はメモリ読出し回路３０２の駆動によって読み出されるまでの期間、画素信号保持容量（C_AM）３０７に保持されている。

上記のようにして該当のフレーム期間が完了し、該完了後、リセットトランジスタ（R）１０４の端子１２３に画素リセット用のリセットパルス（ΦＲ）が入力されて、次のフレーム期間が始まる。
以上の一連の動作を繰り返し、複数のフレーム期間（ΦFrame）、撮像を行う。アナログメモリアレイ３０１内の全てのメモリセルに信号書込みを行う。
又、全てのメモリセルに信号書込み後に、選択するメモリセルを冒頭のアドレスに戻してカメラから撮像停止のトリガ信号が入力されるまで上書き動作を繰り返しても良い。
撮像動作終了後、各メモリセルに書き込まれた信号は後述する方法で読み出す。

（３）画素内相間二重サンプリング回路１０１bを迂回して、１フレーム期間に画素信号を４回読み出す場合

図５は、同一フレーム期間（ΦFrame）に画素信号を４回読み出す場合のタイミングチャートを示している。ここで、ｔ１はリセット完了時の時刻を示しており、ｔ２はｔ１から所定の期間（ｔ２－ｔ１）経過後に、第１の電圧信号を光センサ画素回路１０１aから読み出す時刻を示しており、ｔ３、ｔ４、ｔ５はそれぞれ第２の電圧信号、第３の電圧信号、第４の電圧信号を光センサ画素回路１０１aから読み出す時刻を示しており、蓄積期間Ｔ１、Ｔ２、Ｔ３はそれぞれ蓄積期間（ｔ３－ｔ２）、（ｔ４－ｔ３）、（ｔ５－ｔ４）を示している。

画素内相間二重サンプリング迂回スイッチ（CDSｂ）１０９が端子１２６に信号（фCDSｂ）が印加されてON状態にあり、画素内相間二重サンプリング選択スイッチ（ＣＤＳ）１０８がＯＦＦ状態となっている場合について説明する。フレーム期間中は光が照射されている。
リセットトランジスタ（R）１０４の端子１２３に画素リセット用のリセットパルス（ΦＲ）が印加され、光センサ画素回路１０１a中の画素を構成する受光素子（PD）１０２とフローティングディフュージョン（CFD）１０３とがリセットされる。
リセットトランジスタ（R）１０４がＯＦＦ状態となるリセット完了時（t1）にリセットノイズ電圧信号（ＶＮ）がフローティンディフュージョン（CFD）１０３に誘起される。

次いで、ｔ１から所定の期間（ｔ２－ｔ１）経過後に、以下の様にして第１の電圧信号（Ｃ１）を光センサ画素回路１０１aから読み出す。
リセット完了後に読画素出力信号線（PIXEL_OUT）１１７上に読み出す第1の電圧信号（Ｃ１）は、前記リセットノイズ電圧信号（VN）と、リセット完了後から第1の電圧信号（Ｃ１）の読出しまでの所定の期間（ｔ２－ｔ１）に受光素子（PD）１０２で収集されフローティングディフュージョン（CFD）１０３に輸送された光電荷による第一光電荷電圧信号（VsigC1）と、からなる電圧信号（Ｃ１－A）に基づくものである。

まず、第１選択トランジスタ（X1）１０６の端子１２４に画素選択第１パルス（ΦＸ１）が印加されると、第１ソースフォロワトランジスタ（ＳＦ１）１０５がアクティブ状態となり、電圧信号（C1－A）に応じた第1の電圧信号（C１）が画素出力信号線（PIXEL_OUT）１１７に出力される。
同時に、４つのメモリ列選択スイッチ３０５（WS1~WS4）のうちの1つをＯＮ状態として該当のメモリ列を選択すると共に、信号保持メモリセル選択用のパルス信号線（３１１～３２０）に所定の組み合わせのパルス信号を印加し、画素出力信号線（PIXEL_OUT）１１７と1つのメモリセル３０７aの中の画素信号保持容量（C_AM）３０７を電気的に結合させ、電圧信号（Ｃ１－Ａ）に応じた第１の電圧信号（Ｃ１）を画素信号保持容量（C_AM）３０７に転送させ、メモリ読出し回路３０２の駆動によって読み出されるまでの期間、保持する。

次いで、蓄積期間１（ｔ３－ｔ２）を設ける。
蓄積期間1（ｔ３－ｔ２）中に発生した光電荷は、図２に示されるポテンシャル区間２０１に示される受光素子（ＰＤ）１０２のポテンシャル勾配によりフローティングディフュージョン（CFD）１０３へドリフト輸送され、フローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積される。

次いで、蓄積期間１（ｔ３－ｔ２）終了後、第2の電圧信号（Ｃ２）を読み出す。
第2の電圧信号（Ｃ２）は、リセットノイズ電圧信号（VN）と、リセット完了後から第2の電圧信号（Ｃ２）の読出しまでに受光素子（PD）１０２で収集されフローティングディフュージョン（CFD）１０３に輸送された光電荷による第2の光電荷電圧信号（VsigＣ2）、とからなる電圧信号（Ｃ２－A）に基づくものである。
まず、第１選択トランジスタ（X1）１０６がＯＦＦ状態の場合には、画素選択第１パルス（ΦＸ１）が端子１２４に印加されて第１ソースフォロワトランジスタ（ＳＦ１）１０５がアクティブ状態となり、電圧信号（Ｃ2－A）に応じた第2の電圧信号（Ｃ２）が画素出力信号線（PIXEL_OUT）１１７に出力される。
同時に4つのメモリ列選択スイッチ３０５（WS１～WS４）の中の1つをＯＮ状態とさせて該当のメモリ列を選択すると共に、信号保持メモリ選択用のパルス信号線（３１１～３２０）に所定の組み合わせのパルス信号を印加し、画素出力信号線（PIXEL_OUT）１１７と1つのメモリセル、例えばメモリセル３０９aの画素信号保持容量（C_AM）３０９を電気的に結合させ、電圧信号（Ｃ２－Ａ）に応じた第１の電圧信号（Ｃ２）を画素信号保持容量（C_AM）３０７に転送させ、メモリ読出し回路３０２の駆動によって読み出されるまでの期間、保持する。

次いで、第２の電圧信号（Ｃ２）の読出しと同様の手順で、蓄積期間２（ｔ４－ｔ３）終了後に第３の電圧信号（Ｃ３）を、さらに蓄積期間３（ｔ５－ｔ４）終了後に第４の電圧信号（Ｃ４）を、読み出す。

メモリセルの一つに書き込まれた第1の電圧信号（Ｃ１）を別のメモリセルの一つに書き込まれた第2の電圧信号（Ｃ２）から引き算する事でリセットノイズ電圧信号（VN）がキャンセルされた蓄積期間１の期間にフローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積された光電荷に基づく信号が得られる。同様に、第２の電圧信号（Ｃ２）を第３の電圧信号（Ｃ３）から引き算することで、蓄積期間２の期間にフローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積された光電荷に基づく信号が得られ、第３の電圧信号（Ｃ３）を第４の電圧信号（Ｃ４）から引き算することで、蓄積期間３の期間にフローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積された光電荷に基づく信号が得られる。

また、第２～第４の電圧信号の処理の方法は上記に限るものではなく、第４の電圧信号（Ｃ４）から第２の電圧信号（Ｃ２）を引き算し、第３の電圧信号（Ｃ３）から第１の電圧信号（Ｃ１）を引き算して実質的に蓄積期間２－１（ｔ５－ｔ３）、蓄積期間２－２（ｔ４－ｔ２）の期間にフローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積された光電荷に基づく信号を取得しても良い。また、第２～第４の電圧信号を加算平均してから第１の電圧信号（Ｃ１）を引き算することで、信号読出し時に重畳するランダムノイズを低減した読出しに使用しても良い。さらに、ｔ１～ｔ５のタイミングを変調された光照射と同期させ、光飛行時間型の距離イメージングや蛍光寿命イメージングに適用しても良い。

本実施態様では、１フレーム期間内をさらに短く分割した蓄積期間１、２、３の期間にフローティングディフュージョン（ＣＦＤ）１０３の容量（Ｃ_ＦＤ）に蓄積された光電荷に基づく信号を得ることが出来るため、より高い時間分解能が得られる。本実施態様では、１フレーム期間内に４回の画素信号を読み出す例を示したが、４回に限定するものではない。１フレーム期間内に読み出せる画素信号の最大数は、アナログメモリアレイ３０１に含まれるメモリセル数分であり、本実施態様では８０回である。
以上の動作の説明からも明らかな通り、画素内相間二重サンプリング回路１０１bを迂回した場合には、フレーム期間（ΦFrame）中のパルス動作が最小に抑えられ、高速動作には好適である。さらに、１フレーム期間に３回以上画素信号を読みだす場合には、フレーム期間内をさらに短く分割することが出来、さらに高い時間分解能を得るのには好適である。

一方、画素内相間二重サンプリング回路１０１bを使用した場合には、画素内相間二重サンプリング回路１０１bの駆動にかかる時間分だけフレーム期間（ΦFrame）が延びるが、1フレームに使用するメモリセルを1つにすることが出来るため、個数に限りの有るメモリアレイを用いた場合でも、連続した記録コマ数を最大化することが出来る。
このように、従来例と比べて、本発明ではフレームレートと記録コマ数の優先度に応じて動作モードを切り替えることが出来る優勢がある。

画素内相間二重サンプリング 回路１０１ｂを使用する場合と使用しないで迂回させる場合の選択は、任意で差し支えないが、本発明の利点を最大限に発揮させるには、以下の様な基準で、回路１０１bの使用・不使用を使え分けるのが好ましい。
画素内相間二重サンプリング 回路１０１ｂは、連続記録コマ数を優先したい場合に使用するとその効果を最大限に発揮できるので好ましい。
連続記録コマ数を優先したい場合として、具体的には、比較的長く継続して生じる現象である自動車エンジンの燃焼噴射や火花放電、インクジェットプリンタのインク吐出等の撮影等が挙げられる。

また、初めて撮影する対象で撮影タイミングの同期が必要な際に、先ずこの画素内相間二重サンプリング 回路１０１ｂ使用するモード（Ａ）を用いてトリガのタイミング調整を行うと同期を取るための作業が用意に行うことが出来、有利である。
一方、回路１０１ｂを迂回するモード（Ｂ）は、撮影速度を優先したい場合に使用するとその効果を最大限に発揮できるので好ましい。
このモード（Ｂ）の使用は、具体的には、材料の破壊現象や、レーザーアブレーション、放電現象の撮影等の高速現象の撮影に適している。

更に、本発明においては、フレーム毎に回路１０１ｂを使用する場合（「モード（Ａ）」）から迂回する場合（「モード（Ｂ）」）に切り替えることも可能である。
例えば、回路１０１ｂを使用すると記録コマ数をより多くすることが出来るので、モード（Ａ）で動作をさせておき、撮影対象の高速現象が起こるきっかけの時点からモード（Ｂ）でより高速に撮像するといったことができる。

具体的なその一例として、樹脂弾を高速にターゲットに衝突させて破壊が起こる現象を撮影するときに、樹脂弾がターゲットに衝突する直前まではモード（Ａ）で撮影し、樹脂弾がターゲットに衝突する直前にモード（Ｂ）に切り替えて、衝突によって生じる破壊現象をより高速に撮影することがあげられる。
この場合、アナログメモリアレイ３０１においては、回路１０１ｂを迂回してノイズがキャンセルされていない信号が保持される容量（Ｃ_ＡＭ）Ａと。回路１０１ｂを使用してノイズがキャンセルされた信号が保持される容量（ＣＡＭ）Ｂと、が混在するので、保持されている信号を映像化する際には、以下の技術的手当てをする必要がある。
即ち、モードの切り替えを行う直前のフレーム番号を記録しておき、アナログメモリアレイ３０１に保持されている全ての信号を読み出してから、モード切替え前の信号はノイズがキャンセルされた信号として映像化し、モード切替え後の信号はフレーム毎に記録されていたノイズキャンセル用の第１の電圧信号（A1)と第２の電圧信号（A2)から引き算することでノイズキャンセルを行った後に映像化する。

図３に記載される例では、アナログメモリアレイ３０１に含まれるメモリセル数は80個であるが、メモリセル数はこれに限定されるものではなく、設計に応じてその数は決められる。メモリセル数はアナログメモリアレイ３０１の面積に制約されるため、開口率や画素サイズを決める設計要素となるので、光センサに求められる性能に応じて開口率や画素サイズとのバランスでメモリセル数は決められる。
本発明においては、メモリセル数としては１０個以上とするのが好適であるが、記録コマ数を増やすためには40個以上が望ましく、より好適には128個以上が望ましい。さらに記録コマ数を増やすためには256個以上とするのが望ましい。

光センサチップの表面積をより小さくするためには、光センサ画素回路部１００の下部層にアナログメモリ回路部３００を設ける多層構造を採用するのが好ましい。

図６は、本発明に係るイメージセンサのブロック図である。
図６に示す例のイメージセンサ６００は、複数の受光信号生成・保持要素６０１が二次元的に配列されている受光信号生成・保持要素アレイ６０２、メモリ選択回路６０３、画素駆動パルスバッファ列回路６０４、列選択回路６０５を備えている。
画素駆動パルスバッファ列回路６０４は、その信号伝達経路の下流側には出力バッファ６０６、信号出力端子６０７が設けられている。
受光信号生成・保持要素６０１は、光センサ画素回路部１００とアナログメモリ回路部３００で構成されている。

図３および図６を用いて本発明のイメージセンサ６００のアナログメモリアレイ３０１から信号を読み出すための駆動を説明する。

先ず、撮像完了のトリガ信号がイメージセンサ６００に入力されるとイメージセンサ６００の撮像期間が終了し、次いでイメージセンサ６００の信号出力期間に移行する。
イメージセンサ６００における信号出力期間では、各行の画素に対応するアナログメモリアレイ３０１毎に信号読出しを行う。すなわち、メモリ選択回路６０３を駆動させて、1画素行分のメモリ読出し回路３０２を選択し、メモリ読出し回路３０２の出力信号線３０２aと垂直信号線６０８とを結合する。

次いで、読出しを行うメモリセルがあるアナログメモリ３０１内の行を選択する。例えば、３１０－１～４のうち３１０－１のみをＨｉｇｈレベルとしてメモリ行選択スイッチＷＳ１を選択的にＯＮとして、画素信号転送用の信号線３１３－１とメモリ読出し回路３０２とを結合する。

次いで、画素信号転送用の信号線３１３－１を所定の電圧（５Ａ）にリセットした後に、画素信号転送用の信号線３１３－１を浮遊状態とする。次いで、メモリセルの1つを選択して該当の画素信号保持容量（Ｃ_ＡＭ）と該当の画素信号転送用の信号線３１３－１とを結合する。この時、該当の画素信号保持容量（Ｃ_ＡＭ）に書き込まれていた電圧信号（５Ｓ－１）は、該当の画素信号保持容量（Ｃ_ＡＭ）と該当の画素信号転送用の信号線３１３－１に寄生する容量とで容量分割されてメモリ読出し回路３０２に入力される。メモリ読出し回路３０２ではこの電圧信号（５Ｓ－１）に基づく電圧信号（５Ｓ－２）を垂直信号線６０８に出力させる。この時に垂直信号線６０８の電圧信号（５Ｓ－２）を列回路６０４で一時保持する。次いで、列選択回路６０５を順次駆動させ、列回路６０４に保持されている電圧信号（５Ｓ－１）を順次出力バッファ６０６を介して信号出力端子６０７へ出力させる。

同様に画素信号転送用の信号線３１３－１のリセットと次に読み出すメモリセルの選択による電圧信号の容量分割、メモリ読出し回路３０２の駆動、列回路５０４の駆動、チップ出力を繰り返すことで、メモリ列選択スイッチ（ＷＳ１）３０５によって選択されるメモリセル全ての信号を読み出す。
同様に、アナログメモリ３０１内の他の列を順次選択し、各列内のメモリセル全ての信号の読出しを行い、選択しているアナログメモリ３０１内の全てのメモリセルの信号をチップ外へ読み出す。
次いで、メモリ選択回路６０３を駆動させて次に読み出す画素列分のメモリセルを選択し、同様の動作を繰り返す。この信号読出し動作を全画素列分のメモリセルについて行う。
以上の動作によって全画素分のメモリセルの信号の読出しを行う。

これまでの説明で本発明を的確に理解されるが、その優位性の主なものをまとめると以下の通りである。
（１）従来技術で必要であった、転送期間と転送ゲートをON・OFFするのに必要な画素駆動パルスのセトリング時間が不要となる。
（２）フレームレートの律則要因は受光素子における電荷収集・輸送時間のみとなり、125Mfpsとフレームレートを高速化することが出来る。
（３）画素内に最短距離で接続されたメモリに信号を読み出す構成であるため画素読出しに必要な回路駆動電流を低減することが出来る。また、画素駆動パルスが少ないことから画素駆動パルスに係る消費電力を低減することができる。そのため、低消費電力化された光センサの商品を市場に提供できる。
（４）画素駆動パルス種類が少ないことで、面積を犠牲にせずに画素駆動パルス回路を画素内乃至は画素ブロック内に配置することが出来る。
（５）容量密度の小さい完全空乏型受光素子とフローティングディフュージョンが結合されているため、電荷電圧変換ゲインに反比例するフローティングディフュージョン容量の増加を最小限に抑えられ、高い電荷電圧変換ゲインが得られると共に、フローティングディフュージョンのリセットノイズはキャンセルすることできるため、信号読出しノイズが小さい高感度な信号読出しを行える。
（５）受光素子とフローティングディフュージョンをリセット後にN回の信号を読出すことで、フローティングディフュージョンが飽和するまでの間ではあるが、さらに高速なフレームレートが得られる。
（６）変調された光照射と同期した信号読出しを行うことで、光飛行時間型の距離イメージングや蛍光寿命イメージングに適用することが出来る。

以上は、本発明の優位性の一部であるが、これらの優位性から、本発明を種々の製品に展開できる。一例を以下に記述する。
高速現象の可視化が可能なので、
・材料破壊現象の観察：破壊過程の解析と、材料の改良
・マイクロバブルの観察
・放電現象の観察
・がん細胞治療の観察
・インクジェットの観察
・MEMS駆動の観察
・衝撃波の観察
・エンジンルームへの燃料噴霧の観察
・レーザービーム加工
など、
いずれも２次元画像で連続したフレームの映像情報が必要であり、この要求に適した本発明に係わる高速カメラが有用である。
この他、本発明は、２次元画像で距離や生体反応のイメージングが必要な距離イメージングやバイオイメージングの分野で使用される高時間分解能なカメラにも有用である。

本発明は上記実施の形態に制限されるものではなく、本発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、本発明の範囲を公にするために、別紙に記載した請求項を添付する。

１００ 光センサ画素回路部
１０１a 光センサ画素回路
１０１b 画素内相間二重サンプリング回路 （In-pixel CDS）
１０２ フォトダイオード（PD）
１０３ フローティングディフュージョン（CFD）
１０４ リセットトランジスタ（R）
１０５ 第１ソースフォロワトランジスタ（SF1）
１０６ 第１選択トランジスタ（X1）
１０７ 第１電流源トランジスタ（CS1）
１０８ 画素内相間二重サンプリング選択スイッチ（CDS）
１０９ 画素内相間二重サンプリング迂回スイッチ（CDSb）
１１０ 画素内相関二重サンプリングカップリング容量（CC）
１１１ 画素内相関二重サンプリングサンプルホールド容量（CSH）
１１２ 画素内相間二重サンプリングリセットトランジスタ（NS）
１１３ 第２ソースフォロワトランジスタ（SF2）
１１４ 第２選択トランジスタ（X2）
１１５ 第２選択トランジスタ（X2’）
１１６ 第２電流源トランジスタCS2
１１７ 画素出力信号線（PIXEL_OUT）
１１８ 画素リセット電圧（VR_FD）印加用の電気的端子
１１９ａ，１１９ｂ 電源電圧（AVDD）印加用の電気的端子
１２０ 画素内相間二重サンプリング回路リセット電圧（VR_CDS）用の電気的端子
１２１ 第１電流源バイアス電圧（VB1）印加用の電気的端子
１２２ 第２電流源バイアス電圧（VB2）印加用の電気的端子
１２３ 画素リセットパルス（ΦR）印加用の電気的端子
１２４ 画素選択第１パルス（ΦX1）印加用の電気的端子
１２５ 画素内相間二重サンプリング回路選択パルス（ΦCDS）入力用の電気的端子
１２６ 画素内相間二重サンプリング回路バイパスパルス（ΦCDSb）入力用の電気的端子
１２７ 画素選択第２パルス（ΦX2）入力用の電気的端子
１２８ 画素内相間二重サンプリングリセットパルス（ΦNS）
２０１ 完全空乏型受光素子（PD）１０２のポテンシャル区分
２０２ フローティングディフュージョン（CFD）１０３の容量（C_FD）のポテンシャル区分
３００ アナログメモリ回路部
３０１ アナログメモリアレイ（Analog Memories：４^H x２０^V）
３０１ａ メモリセル行選択スイッチアレイ
３０２ メモリ読出し回路（Memory Readout Circuit）
３０２ａ 出力信号線
３０３，３０４ 画素信号保持メモリアレイ
３０５ メモリセル行選択スイッチ（WS1～WS4）（１～４）
３０６ 画素信号保持メモリ選択用スイッチ（SW１～SW4）
３０７ 画素信号保持用容量（C_AM）
３０７a メモリセル
３０８ 画素信号保持メモリ選択用スイッチ
３０９ 画素信号保持用容量
３１０ 信号保持用メモリセル行選択用パルス信号線（１～４）
３１１，３１２～３２０ 信号保持用メモリセル選択用パルス信号線（１～４）
３１３ 画素信号転送用の信号線（１～４）
６００ イメージセンサ
６０１ 受光信号生成・保持要素
６０２ 受光信号生成・保持要素アレイ
６０３ メモリ選択回路
６０４ 画素駆動パルスバッファ列回路
６０５ 列選択回路
６０６ 出力バッファ
６０７ 信号出力端子
６０８ 垂直信号線

Claims (6)

1. 半導体接合部が完全に空乏化されかつ電子のポテンシャルカーブがフローティングディフュージョン方向に向かって負の傾斜をしており、その負の傾斜状態のままで前記フローティングディフュージョンの電子ポテンシャル・ウェルの最上位に繋がっている受光素子で受光し、前記フローティングディフュージョンは、前記受光素子に電気的に直結され、前記受光素子に入力する光によって発生する電荷を蓄積して電圧信号に変換するものであり、前記受光に応じて前記受光素子内部に発生する電子を前記ポテンシャルカーブに従って移送して前記ポテンシャル・ウェルに蓄積して、電圧に変換された信号を読み出す工程を、前記受光の期間内に設けた同一フレーム期間中に、順次、前記フローティングディフュージョンの電位のリセット動作を間に入れずに少なくとも３回行ない、読み出された前記信号同士の差分を取ることにより、電荷蓄積期間が互いに重ならない２以上の信号を取り出す、ことを特徴とする光センサの信号読出方法。
2. 前記蓄積する工程における蓄積期間が、１μs以下である請求項１に記載の光センサの信号読出方法。
3. （１）受光素子と、一極が前記受光素子に電気的に直結されるとともに他極が信号読み出し経路に接続され、該受光素子に入力する光によって発生する電荷を蓄積して電圧信号に変換するフローティングディフュージョンとを備え、
   前記受光素子は、半導体接合部が完全に空乏化されかつ前記フローティングディフュージョン方向に向かって負の傾斜をしており、その負の傾斜状態のままで前記フローティングディフュージョンの電子ポテンシャル・ウェルの最上位に繋がっている電子のポテンシャルカーブを有し、
   時間軸上で択一的に使用される二つの出力系統を有している光センサ画素回路；
   一方の出力系統から同一フレーム期間中に、順次、前記フローティングディフュージョンの電位のリセット動作を間に入れずに出力される、光照射により前記受光素子内に生じた光電荷量に基づいた第一の出力(a1)と第二の出力（b1）とに基づいてノイズキャンセレーションして信号（ab1）を出力する画素内相関二重サンプリング回路；
   と、を備え
   た光センサ画素回路部：
   （２）前記信号（ab1）、及び他方の出力系統から出力される非ノイズキャンセル信号
   との何れかの信号を保持するメモリセルの複数を行列配置したアナログメモリアレイ；
   何れかのメモリセル配設行を選択するためのメモリセル行選択スイッチアレイ；
   何れかのメモリセルに保持されている信号を読出すためのメモリ読出し回路；
   と、を備えたアナログメモリ回路部：
   を具備し、
   前記一方の出力系統を選択したときは、前記信号（ab1）を、同一フレーム期間中に１回前記光センサ回路部から出力し、前記アナログメモリ回路部の１つのメモリセルに格納して読み出し、
   前記他方の出力系統を選択したときは、前記非ノイズキャンセル信号を、同一フレーム期間中に、順次、前記フローティングディフュージョンの電位のリセット動作を間に入れずに少なくとも３回前記光センサ画素回路部から出力し、前記アナログメモリ回路部のそれぞれのメモリセルに格納して前記非ノイズキャンセル信号同士の差分を取ることにより、電荷蓄積期間が互いに重ならない２以上のノイズキャンセルされた信号を読み出す、ことを特徴とする光エリアセンサ。
4. 前記受光素子の容量（Ｃ _ＰＤ）と前記フローティングディフュージョンの容量（ＣＦＤ）とが、
   ０．０００８ ≦（Ｃ _ＰＤ）／（Ｃ _ＦＤ）≦ ０．８・・・・・・・・・・・・・（１）
   ４．０×１０^－１８ Ｆ ≦（ＣＰＤ）≦ ４．０×１０^－１６ Ｆ・・・・・（２）
   ５．０×１０^－１６ Ｆ≦（ＣＦＤ）≦ ５．０×１０^－１５ Ｆ・・・・・・（３）
   の関係にある請求項３に記載の光エリアセンサ。
5. 前記光センサ画素回路部と前記アナログメモリ回路部とは隣接して同一プレナー上に配置されている請求項３に記載の光エリアセンサ。
6. 前記光センサ画素回路部と前記アナログメモリ回路部とは隣接して積層配置されている請求項３に記載の光エリアセンサ。
   

Images