JP2899486B2 - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JP2899486B2 JP2899486B2 JP4243422A JP24342292A JP2899486B2 JP 2899486 B2 JP2899486 B2 JP 2899486B2 JP 4243422 A JP4243422 A JP 4243422A JP 24342292 A JP24342292 A JP 24342292A JP 2899486 B2 JP2899486 B2 JP 2899486B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- transfer
- group
- charges
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000001444 catalytic combustion detection Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多線読出しの電荷転送装
置に関するもので、特に高密度固体撮像装置の電荷転送
部に使用されるものである。
置に関するもので、特に高密度固体撮像装置の電荷転送
部に使用されるものである。
【０００２】
【従来の技術】電荷転送装置（ＣＴＤ）には、半導体基
板内部に作った電位を制御することにより、画素に生じ
た電荷を移送する電荷結合素子（ＣＣＤ）がある。
板内部に作った電位を制御することにより、画素に生じ
た電荷を移送する電荷結合素子（ＣＣＤ）がある。
【０００３】図７はＣＣＤの最も基本的なもので単線読
出し構造を示すものである。
出し構造を示すものである。
【０００４】この図において、基板内には画素６０１と
レジスタ埋込チャネル６０２とが形成されている。画素
６０１は、入射光に応じて信号電荷を発生し蓄積するも
のであり、多数が一列状に１個ずつ間隔を置いて形成さ
れている。
レジスタ埋込チャネル６０２とが形成されている。画素
６０１は、入射光に応じて信号電荷を発生し蓄積するも
のであり、多数が一列状に１個ずつ間隔を置いて形成さ
れている。
【０００５】６０３は画素６０１から埋込チャネル６０
２への電荷転送を制御するシフトゲート電極、６０４，
６０５は埋込チャネル６０２内の電荷転送を制御するレ
ジスタ転送電極である。電極６０３には駆動パルス信号
６ａが供給され、電極６０４には駆動パルス信号６ｂが
供給され、電極６０５には駆動パルス信号６ｃが供給さ
れる。
２への電荷転送を制御するシフトゲート電極、６０４，
６０５は埋込チャネル６０２内の電荷転送を制御するレ
ジスタ転送電極である。電極６０３には駆動パルス信号
６ａが供給され、電極６０４には駆動パルス信号６ｂが
供給され、電極６０５には駆動パルス信号６ｃが供給さ
れる。
【０００６】以上の構成において、駆動パルス信号６ａ
により基板内における電極６０３下方の領域であるシフ
トゲートチャネル領域をオンさせると、各画素６０１の
蓄積電荷はその領域を通って、まず、チャネル領域６０
２における第１転送電極６０４，６０５の下方領域にお
ける電位の井戸内に流れ込むようにされ、その後、駆動
パルス信号６ｃ，６ｂを交互にオン／オフ制御すること
により、出力回路に向けて転送されるようになってい
る。
により基板内における電極６０３下方の領域であるシフ
トゲートチャネル領域をオンさせると、各画素６０１の
蓄積電荷はその領域を通って、まず、チャネル領域６０
２における第１転送電極６０４，６０５の下方領域にお
ける電位の井戸内に流れ込むようにされ、その後、駆動
パルス信号６ｃ，６ｂを交互にオン／オフ制御すること
により、出力回路に向けて転送されるようになってい
る。
【０００７】ところで、当技術分野においても他の半導
体装置と同様に微細化、つまり画素の高密度化が推進さ
れている。すなわち、ＣＣＤにおける高密度化は画素ピ
ッチを小さくすることであるが、画素ピッチを小さくす
るにあたっては、レジスタ埋込チャネル領域６０２の画
素毎の電位の井戸（これがレジスタ部として機能す
る。）や電極６０４，６０５をも小ピッチ化する必要を
生じ、このことがＣＣＤの微細化に制限を与えていた。
体装置と同様に微細化、つまり画素の高密度化が推進さ
れている。すなわち、ＣＣＤにおける高密度化は画素ピ
ッチを小さくすることであるが、画素ピッチを小さくす
るにあたっては、レジスタ埋込チャネル領域６０２の画
素毎の電位の井戸（これがレジスタ部として機能す
る。）や電極６０４，６０５をも小ピッチ化する必要を
生じ、このことがＣＣＤの微細化に制限を与えていた。
【０００８】そこで、従来、複数本の転送レジスタによ
り多数の画素からの電荷転送を分担する多線読出し方式
が提案された。
り多数の画素からの電荷転送を分担する多線読出し方式
が提案された。
【０００９】図８は多線読出し形の最も基本的なもので
ある２線読出し形構造を示すものである。
ある２線読出し形構造を示すものである。
【００１０】この図において、７０１は画素、７０２，
７０３はＣＣＤレジスタ埋込チャネル領域（以下、７０
２を第１ＲＣ領域、７０３を第２ＲＣ領域という。）、
７０４はシフトゲート電極、７０５は第１ＲＣ領域７０
２から第２ＲＣ領域７０３への電荷転送を制御するトラ
ンスファゲート電極である。このトランスファゲート電
極７０５は１個おきの画素７０１に対設され、多数の画
素７０１各々からの電荷は、まず電極７０４により、全
て第１ＲＣ領域７０２へ転送され、次いで、電極７０５
により１個おきの画素７０１の電荷が第２ＲＣ領域７０
２へ転送される。その後、それぞれの第１、第２ＲＣ領
域７０２，７０３において出力回路へ向けての電荷転送
が行われる。
７０３はＣＣＤレジスタ埋込チャネル領域（以下、７０
２を第１ＲＣ領域、７０３を第２ＲＣ領域という。）、
７０４はシフトゲート電極、７０５は第１ＲＣ領域７０
２から第２ＲＣ領域７０３への電荷転送を制御するトラ
ンスファゲート電極である。このトランスファゲート電
極７０５は１個おきの画素７０１に対設され、多数の画
素７０１各々からの電荷は、まず電極７０４により、全
て第１ＲＣ領域７０２へ転送され、次いで、電極７０５
により１個おきの画素７０１の電荷が第２ＲＣ領域７０
２へ転送される。その後、それぞれの第１、第２ＲＣ領
域７０２，７０３において出力回路へ向けての電荷転送
が行われる。
【００１１】図９、図１０は図８に示す装置の構造を拡
大して示すものである。ここでは、２層ポリシリコン電
極構造を例示しており、図８に示す構成要素に対応する
ものは、対応する符号を付してある。
大して示すものである。ここでは、２層ポリシリコン電
極構造を例示しており、図８に示す構成要素に対応する
ものは、対応する符号を付してある。
【００１２】これらの図において、８０１はｐ型基板で
あり、画素７０１及び第１、第２ＲＣ領域７０２，７０
３は、この基板８０１内にｎ型領域として形成されてい
る。８０２は電極７０５下に形成されているトランスフ
ァゲート埋込チャネル領域（以下、ＴＣ領域という。）
であり、ｎ--領域８０３とｎ- 領域８０４とから構成さ
れ、これらの領域８０３，８０４は前者を第１ＲＣ領域
７０２側として互いに隣接している。８０５はシフトゲ
ート電極７０４下に形成されているｎ--シフトゲートチ
ャネル領域（以下、ＧＣ領域という。）である。
あり、画素７０１及び第１、第２ＲＣ領域７０２，７０
３は、この基板８０１内にｎ型領域として形成されてい
る。８０２は電極７０５下に形成されているトランスフ
ァゲート埋込チャネル領域（以下、ＴＣ領域という。）
であり、ｎ--領域８０３とｎ- 領域８０４とから構成さ
れ、これらの領域８０３，８０４は前者を第１ＲＣ領域
７０２側として互いに隣接している。８０５はシフトゲ
ート電極７０４下に形成されているｎ--シフトゲートチ
ャネル領域（以下、ＧＣ領域という。）である。
【００１３】第１、第２ＲＣ領域７０２，７０３上には
転送制御電極８０６〜８０９が配設され、電極８０６，
８０９には駆動パルス信号８ａが供給され、電極８０
７，８０８には駆動パルス信号８ｂが供給される。これ
ら駆動パルス信号８ａ，８ｂは相反的に反転され、これ
により、第１、第２ＲＣ領域７０２，７０３上の電荷を
出力回路に向けて転送する機能を実現する。
転送制御電極８０６〜８０９が配設され、電極８０６，
８０９には駆動パルス信号８ａが供給され、電極８０
７，８０８には駆動パルス信号８ｂが供給される。これ
ら駆動パルス信号８ａ，８ｂは相反的に反転され、これ
により、第１、第２ＲＣ領域７０２，７０３上の電荷を
出力回路に向けて転送する機能を実現する。
【００１４】図１１は駆動パルス信号７ａ，７ｂ，８
ａ，８ｂのタイミングチャート、図１２（Ａ）、（Ｂ）
はそれぞれ図８のＡ−Ａ線、Ｂ−Ｂ線に沿う断面の電位
分布図を示すものである。以下、これらの図をも参照し
つつ動作について説明する。なお、説明の都合上、出力
回路への転送が第１ＲＣ領域７０２により行われる画素
７０１の電荷を電荷ｅ1 、第２ＲＣ領域７０２により行
われる画素７０２の電荷を電荷ｅ2 と呼ぶ。
ａ，８ｂのタイミングチャート、図１２（Ａ）、（Ｂ）
はそれぞれ図８のＡ−Ａ線、Ｂ−Ｂ線に沿う断面の電位
分布図を示すものである。以下、これらの図をも参照し
つつ動作について説明する。なお、説明の都合上、出力
回路への転送が第１ＲＣ領域７０２により行われる画素
７０１の電荷を電荷ｅ1 、第２ＲＣ領域７０２により行
われる画素７０２の電荷を電荷ｅ2 と呼ぶ。
【００１５】まず、時刻ｔ1 においては、駆動パルス信
号７ａ，８ａが“Ｈ”、駆動パルス信号７ｂ，８ｂが
“Ｌ”となっている。よって、画素７０１の電荷は電荷
ｅ1 ，ｅ2 共に電極７０４下の井戸に入る。その状態か
ら、時刻ｔ2 においては、信号７ａが“Ｌ”となってい
る。これにより、電極７０４下の電荷ｅ1 ，ｅ2 は第１
ＲＣ領域７０２へ移送され、時刻ｔ3 において、信号８
ａも“Ｌ”となってるため、その第１ＲＣ領域７０２で
の待機状態となる。この次から電荷ｅ2 についてのレジ
スタ間転送が開始される。
号７ａ，８ａが“Ｈ”、駆動パルス信号７ｂ，８ｂが
“Ｌ”となっている。よって、画素７０１の電荷は電荷
ｅ1 ，ｅ2 共に電極７０４下の井戸に入る。その状態か
ら、時刻ｔ2 においては、信号７ａが“Ｌ”となってい
る。これにより、電極７０４下の電荷ｅ1 ，ｅ2 は第１
ＲＣ領域７０２へ移送され、時刻ｔ3 において、信号８
ａも“Ｌ”となってるため、その第１ＲＣ領域７０２で
の待機状態となる。この次から電荷ｅ2 についてのレジ
スタ間転送が開始される。
【００１６】まず、時刻ｔ4 においては、駆動パルス信
号７ｂのみ“Ｈ”となっているため、ＴＣ領域８０２が
オンとなり、第１ＲＣ領域７０２内の電荷ｅ2 がＴＣ領
域８０２内へ転送される。次に時刻ｔ5 においては、全
ての駆動パルス信号が“Ｌ”となっている。そのため、
ＴＣ領域８０２がオフで、このＴＣ領域８０２内の電荷
ｅ2 は、このＴＣ領域８０２より電位の低い第２ＲＣ領
域７０２に移送される。これにより、電荷ｅ2 のレジス
タ間転送が完了する。
号７ｂのみ“Ｈ”となっているため、ＴＣ領域８０２が
オンとなり、第１ＲＣ領域７０２内の電荷ｅ2 がＴＣ領
域８０２内へ転送される。次に時刻ｔ5 においては、全
ての駆動パルス信号が“Ｌ”となっている。そのため、
ＴＣ領域８０２がオフで、このＴＣ領域８０２内の電荷
ｅ2 は、このＴＣ領域８０２より電位の低い第２ＲＣ領
域７０２に移送される。これにより、電荷ｅ2 のレジス
タ間転送が完了する。
【００１７】なお、電荷ｅ1 は時刻ｔ2 〜ｔ5 の間、第
１ＲＣ領域７０２内での待機状態となる。
１ＲＣ領域７０２内での待機状態となる。
【００１８】そして、時刻ｔ6 では、駆動パルス信号８
ｂが“Ｌ”、駆動パルス信号８ａが“Ｈ”となるため、
電荷ｅ1 ，ｅ2 は第１、第２ＲＣ領域７０２，７０３に
おいてその電極８０６下の領域から電極８０７，８０８
下の領域に転送される。以降は、駆動パルス信号８ａ，
８ｂが相反的に反転されることにより、電荷ｅ1 ，ｅ2
が第１、第２ＲＣ領域７０２，７０３上を出力回路に向
けて移送されることとなる。
ｂが“Ｌ”、駆動パルス信号８ａが“Ｈ”となるため、
電荷ｅ1 ，ｅ2 は第１、第２ＲＣ領域７０２，７０３に
おいてその電極８０６下の領域から電極８０７，８０８
下の領域に転送される。以降は、駆動パルス信号８ａ，
８ｂが相反的に反転されることにより、電荷ｅ1 ，ｅ2
が第１、第２ＲＣ領域７０２，７０３上を出力回路に向
けて移送されることとなる。
【００１９】また、図１３は３層ポリシリコン電極を有
する２線読出し構造の従来例を示すものである。ここで
は、１層目の電極を一点鎖線、２層目の電極を二点鎖
線、３層目の電極を破線により示している。
する２線読出し構造の従来例を示すものである。ここで
は、１層目の電極を一点鎖線、２層目の電極を二点鎖
線、３層目の電極を破線により示している。
【００２０】この図において、Ｃ０１〜Ｃ０４はＣＣＤ
レジスタ部を構成する電極、Ｃ０５はトランスファゲー
ト部を構成する電極であり、図示より明らかなように、
電極Ｃ０１，Ｃ０３が一層目、Ｃ０２，Ｃ０４が２層
目、Ｃ０５が３層目にそれぞれ配置されている。
レジスタ部を構成する電極、Ｃ０５はトランスファゲー
ト部を構成する電極であり、図示より明らかなように、
電極Ｃ０１，Ｃ０３が一層目、Ｃ０２，Ｃ０４が２層
目、Ｃ０５が３層目にそれぞれ配置されている。
【００２１】Ｃa ，Ｃb は第１、第２ＲＣ領域７０２，
７０３上の転送を制御する駆動パルス信号であり、駆動
パルス信号Ｃa は電極Ｃ０３，Ｃ０４に供給され、駆動
パルス信号Ｃb は電極Ｃ０１，Ｃ０２に供給されてい
る。
７０３上の転送を制御する駆動パルス信号であり、駆動
パルス信号Ｃa は電極Ｃ０３，Ｃ０４に供給され、駆動
パルス信号Ｃb は電極Ｃ０１，Ｃ０２に供給されてい
る。
【００２２】ここで、図９に示すものは、電極８０６〜
８０９の両端がＲＣ領域７０２，７０３の長さ方向に関
して同一の位置に存在する形状を有し、第１、第２ＲＣ
領域７０２，７０３上の電荷がそれらの長さ方向（つま
り、転送方向）に関して同一の位置に並んで走る構造と
なっている。
８０９の両端がＲＣ領域７０２，７０３の長さ方向に関
して同一の位置に存在する形状を有し、第１、第２ＲＣ
領域７０２，７０３上の電荷がそれらの長さ方向（つま
り、転送方向）に関して同一の位置に並んで走る構造と
なっている。
【００２３】これに対し、図１３に示すものにおいて
は、電極Ｃ０１〜Ｃ０４は、その第１ＲＣ領域７０２上
に位置する部分が第２ＲＣ領域７０３上に位置する部分
に対し画素７０１の１ピッチ分だけ遅れた位置に存在す
るように形成されている。よって、この場合、第２ＲＣ
領域７０３上の電荷が第２ＲＣ領域７０２上の電荷に対
し画素７０１の１ピッチ分だけ先行した状態で同期転送
されるようになっている。その関係で、駆動パルス信号
Ｃa は図１１に示す駆動パルス信号８ｂ、駆動パルス信
号Ｃb は駆動パルス信号８ａに対応する。
は、電極Ｃ０１〜Ｃ０４は、その第１ＲＣ領域７０２上
に位置する部分が第２ＲＣ領域７０３上に位置する部分
に対し画素７０１の１ピッチ分だけ遅れた位置に存在す
るように形成されている。よって、この場合、第２ＲＣ
領域７０３上の電荷が第２ＲＣ領域７０２上の電荷に対
し画素７０１の１ピッチ分だけ先行した状態で同期転送
されるようになっている。その関係で、駆動パルス信号
Ｃa は図１１に示す駆動パルス信号８ｂ、駆動パルス信
号Ｃb は駆動パルス信号８ａに対応する。
【００２４】以上のように、図１３に示すものは、図９
に示すものと電極の形状は異なるものの、同様に動作す
る。
に示すものと電極の形状は異なるものの、同様に動作す
る。
【００２５】以上説明した従来の２線読出し形の装置に
よれば、単線読出し形のものに比してレジスタ部のピッ
チを２倍に取ることができる。レジスタチャネル数が３
線以上の場合、その線数に応じて３倍以上にレジスタ部
のピッチを大きく取ることができることとなり、その
分、製造が容易になり、画素ピッチを小さくした高密度
センサに有効である。
よれば、単線読出し形のものに比してレジスタ部のピッ
チを２倍に取ることができる。レジスタチャネル数が３
線以上の場合、その線数に応じて３倍以上にレジスタ部
のピッチを大きく取ることができることとなり、その
分、製造が容易になり、画素ピッチを小さくした高密度
センサに有効である。
【００２６】
【発明が解決しようとする課題】しかしながら、多線読
出し形の電荷転送装置にあっては、レジスタ間転送用Ｔ
Ｃ領域８０２を新たに持つこととなるが、このＴＣ領域
８０２は、他の部分とのレイアウトとの関係、例えば電
極の配線やチャネル分離領域を設けなければならない関
係で、その幅を制限されてナローチャネル構造となって
しまうため、第１ＲＣ領域７０２の当該ＴＣ領域８０２
への出口部分に、図８に示すような電位の障壁Ｘを生
じ、この電位障壁Ｘが電荷ｅ2 の移動を妨げ、電荷の取
り残しを発生させるという問題がある。
出し形の電荷転送装置にあっては、レジスタ間転送用Ｔ
Ｃ領域８０２を新たに持つこととなるが、このＴＣ領域
８０２は、他の部分とのレイアウトとの関係、例えば電
極の配線やチャネル分離領域を設けなければならない関
係で、その幅を制限されてナローチャネル構造となって
しまうため、第１ＲＣ領域７０２の当該ＴＣ領域８０２
への出口部分に、図８に示すような電位の障壁Ｘを生
じ、この電位障壁Ｘが電荷ｅ2 の移動を妨げ、電荷の取
り残しを発生させるという問題がある。
【００２７】また、折角の高密度化に対応する技術であ
りながら、画素ピッチによってはそのＴＣ領域８０２を
作ること自体がレイアウト的に困難になるという問題が
ある。
りながら、画素ピッチによってはそのＴＣ領域８０２を
作ること自体がレイアウト的に困難になるという問題が
ある。
【００２８】本発明は上記従来技術の有する問題点に鑑
みてなされたもので、その目的とするところは、トラン
スファゲート部のチャネル幅に対する制限を緩和するこ
とができる電荷転送装置を提供することにある。
みてなされたもので、その目的とするところは、トラン
スファゲート部のチャネル幅に対する制限を緩和するこ
とができる電荷転送装置を提供することにある。
【００２９】
【課題を解決するための手段】本発明の電荷転送装置
は、画素の第１群からの電荷転送を担う第１の電荷転送
路と、この第１の電荷転送部と並列に設けられ上記第１
群を構成する画素間に位置する画素から構成される第２
群からの電荷転送を担う第２の電荷転送路と、上記第２
群からの電荷を上記第１の電荷転送路から上記第２の電
荷転送路へ転送するトランスファゲート部と、上記第２
群から１回に出力される電荷についての上記トランスフ
ァゲート部の転送動作を複数回に分け、その各回の転送
動作において上記第２群から１回に出力される電荷を画
素数単位で別けた組ごとに転送することで、この第２群
から１回に出力される電荷の全てについての転送を完了
させるように上記トランスファゲート部の動作を制御す
る制御手段とを備えている。
は、画素の第１群からの電荷転送を担う第１の電荷転送
路と、この第１の電荷転送部と並列に設けられ上記第１
群を構成する画素間に位置する画素から構成される第２
群からの電荷転送を担う第２の電荷転送路と、上記第２
群からの電荷を上記第１の電荷転送路から上記第２の電
荷転送路へ転送するトランスファゲート部と、上記第２
群から１回に出力される電荷についての上記トランスフ
ァゲート部の転送動作を複数回に分け、その各回の転送
動作において上記第２群から１回に出力される電荷を画
素数単位で別けた組ごとに転送することで、この第２群
から１回に出力される電荷の全てについての転送を完了
させるように上記トランスファゲート部の動作を制御す
る制御手段とを備えている。
【００３０】更に、本発明の電荷転送装置は、第２群か
らの電荷であってトランスファゲート部による転送動作
対象となっている電荷がその転送動作を受けているとき
他の電荷を待機させる電荷留止部を画素と第１の電荷転
送路との間に設ける構成とすることができる。
らの電荷であってトランスファゲート部による転送動作
対象となっている電荷がその転送動作を受けているとき
他の電荷を待機させる電荷留止部を画素と第１の電荷転
送路との間に設ける構成とすることができる。
【００３１】また、転送制御電極部は、第１、第２群の
電荷を画素から電荷留止部へ転送するシフトゲート電極
部と、第１の駆動パルス信号に応答して上記第２群の電
荷を上記電荷留止部から第１の電荷転送路へ転送する第
２群転送制御電極部と、上記第１の駆動パルス信号に続
いて発生される第２の駆動パルス信号に応答して上記第
２群の電荷を発生する画素のうち半数の画素からの電荷
を第１組としその第１組の電荷を上記第１の電荷転送路
から上記第２の電荷転送路へ転送する第１組転送制御電
極部と、上記第２駆動パルス信号に続いて発生される第
３の駆動パルス信号に応答して上記第２群の電荷を発生
する画素のうち残りの半数の画素からの電荷を第２組と
しその第２組の電荷を上記第１の電荷転送路から上記第
２の電荷転送路へ転送する第２組転送制御電極部と、上
記第３の駆動パルス信号に続いて発生される第４の駆動
パルス信号に応答して上記第１群の電荷を上記電荷留止
部から上記第１電荷転送路へ転送する第１群転送制御電
極部とを備える構成とすることができる。
電荷を画素から電荷留止部へ転送するシフトゲート電極
部と、第１の駆動パルス信号に応答して上記第２群の電
荷を上記電荷留止部から第１の電荷転送路へ転送する第
２群転送制御電極部と、上記第１の駆動パルス信号に続
いて発生される第２の駆動パルス信号に応答して上記第
２群の電荷を発生する画素のうち半数の画素からの電荷
を第１組としその第１組の電荷を上記第１の電荷転送路
から上記第２の電荷転送路へ転送する第１組転送制御電
極部と、上記第２駆動パルス信号に続いて発生される第
３の駆動パルス信号に応答して上記第２群の電荷を発生
する画素のうち残りの半数の画素からの電荷を第２組と
しその第２組の電荷を上記第１の電荷転送路から上記第
２の電荷転送路へ転送する第２組転送制御電極部と、上
記第３の駆動パルス信号に続いて発生される第４の駆動
パルス信号に応答して上記第１群の電荷を上記電荷留止
部から上記第１電荷転送路へ転送する第１群転送制御電
極部とを備える構成とすることができる。
【００３２】その半導体基板上での構造は、２層構造、
３層構造等の多層構造とすることができる。
３層構造等の多層構造とすることができる。
【００３３】
【作用】本発明によれば、転送路間転送を受ける第２群
からの全電荷についてのトランスファゲート部における
転送動作を複数回に別けて完了させるようになっている
ため、その回数分だけトランスファゲート部の数を少な
くすることができ、トランスファゲート部のチャネル幅
に対する制限を緩和することができる。
からの全電荷についてのトランスファゲート部における
転送動作を複数回に別けて完了させるようになっている
ため、その回数分だけトランスファゲート部の数を少な
くすることができ、トランスファゲート部のチャネル幅
に対する制限を緩和することができる。
【００３４】更に、電荷留止部を有することにより、あ
る電荷の第２転送路への転送動作中は他の電荷をその電
荷留止部に待機させることにより、画素間の電荷の混合
を防ぐことができる。これにより、トランスファゲート
部の転送動作回数を自由度に決めることができる。つま
り、電荷留止部から第１電荷転送路へ１回に転送する電
荷を２組に止め、他を電荷留止部に待機させておけば、
トランスファゲート部の転送動作回数を何回に分けて
も、第１電荷転送路上での異なる画素間での電荷の混合
は生ずることがない。
る電荷の第２転送路への転送動作中は他の電荷をその電
荷留止部に待機させることにより、画素間の電荷の混合
を防ぐことができる。これにより、トランスファゲート
部の転送動作回数を自由度に決めることができる。つま
り、電荷留止部から第１電荷転送路へ１回に転送する電
荷を２組に止め、他を電荷留止部に待機させておけば、
トランスファゲート部の転送動作回数を何回に分けて
も、第１電荷転送路上での異なる画素間での電荷の混合
は生ずることがない。
【００３５】
【実施例】以下に本発明の実施例について図面を参照し
つつ説明する。
つつ説明する。
【００３６】図１、図２は本発明の一実施例に係る２層
ポリシリコン電極構造を有する２線読出し形電荷転送装
置の構成を示すものである。なお、図１においては、基
板埋込領域を実線、第１層の電極を一点鎖線、第２層の
電極を二点鎖線で示している。また、図２（Ａ）は図１
のＡ−Ａ線に沿う断面、（Ｂ）は図１のＢ−Ｂ線に沿う
断面、（Ｃ）は図１のＣ−Ｃ線に沿う断面である。
ポリシリコン電極構造を有する２線読出し形電荷転送装
置の構成を示すものである。なお、図１においては、基
板埋込領域を実線、第１層の電極を一点鎖線、第２層の
電極を二点鎖線で示している。また、図２（Ａ）は図１
のＡ−Ａ線に沿う断面、（Ｂ）は図１のＢ−Ｂ線に沿う
断面、（Ｃ）は図１のＣ−Ｃ線に沿う断面である。
【００３７】これらの図において、１０１はｐ型基板で
あり、この基板１０１内には画素１０２と埋込チャネル
部１０３とがｎ型領域として形成されている。
あり、この基板１０１内には画素１０２と埋込チャネル
部１０３とがｎ型領域として形成されている。
【００３８】画素１０２は多数個が一列状に配列され、
後述する第１の電荷転送路上を転送される第１群の画素
と第２の電荷転送路上を転送される第２群の画素とが交
互に配置されている。
後述する第１の電荷転送路上を転送される第１群の画素
と第２の電荷転送路上を転送される第２群の画素とが交
互に配置されている。
【００３９】埋込チャネル部１０３は、第１の電荷転送
路としてのＣＣＤレジスタチャネル領域（以下、第１Ｒ
Ｃ領域という。）１０４と、第２の電荷転送路としての
ＣＣＤレジスタチャネル領域（以下、第２ＲＣ領域とい
う。）１０５とを備え、両者１０４，１０５は相互に並
列に設けられている。
路としてのＣＣＤレジスタチャネル領域（以下、第１Ｒ
Ｃ領域という。）１０４と、第２の電荷転送路としての
ＣＣＤレジスタチャネル領域（以下、第２ＲＣ領域とい
う。）１０５とを備え、両者１０４，１０５は相互に並
列に設けられている。
【００４０】この埋込チャネル部１０３における第１、
第２ＲＣ領域１０４，１０５間にはトランスファゲート
部のチャネル領域（以下、ＴＣ領域という。）１０６が
設けられている。このＴＣ領域１０６は、第２群の画素
１０２が２個につき一つの割合で設けられており、ｎ--
領域１０７とｎ- 領域１０８とから構成され、これらの
領域１０７，１０８は前者を第１ＲＣ領域１０４側、後
者を第２ＲＣ領域１０５側にして隣設されている。
第２ＲＣ領域１０４，１０５間にはトランスファゲート
部のチャネル領域（以下、ＴＣ領域という。）１０６が
設けられている。このＴＣ領域１０６は、第２群の画素
１０２が２個につき一つの割合で設けられており、ｎ--
領域１０７とｎ- 領域１０８とから構成され、これらの
領域１０７，１０８は前者を第１ＲＣ領域１０４側、後
者を第２ＲＣ領域１０５側にして隣設されている。
【００４１】埋込チャネル部１０３における第１ＲＣ領
域１０４の画素１０２側には、電荷留止部を構成する蓄
積ゲートレジスタ領域（以下、ＧＲ領域という。）１１
０が設けられ、このＧＲ領域１１０が各画素１０２毎に
第１ＲＣ領域１０４から凸設され、これと第１ＲＣ領域
１０４との間には電位の障壁を形成するためのｎ--電荷
留止障壁部１０９が設けられている。
域１０４の画素１０２側には、電荷留止部を構成する蓄
積ゲートレジスタ領域（以下、ＧＲ領域という。）１１
０が設けられ、このＧＲ領域１１０が各画素１０２毎に
第１ＲＣ領域１０４から凸設され、これと第１ＲＣ領域
１０４との間には電位の障壁を形成するためのｎ--電荷
留止障壁部１０９が設けられている。
【００４２】基板１０１における画素１０２とＧＲ領域
１１０との間のｐ型領域はシフトゲートチャネル領域
（以下、ＧＣ領域という。）１１１，１１２とされてお
り、両者１１１が画素１０２に隣接し、後者１１２は第
１ＲＣ領域１０４に隣接している。
１１０との間のｐ型領域はシフトゲートチャネル領域
（以下、ＧＣ領域という。）１１１，１１２とされてお
り、両者１１１が画素１０２に隣接し、後者１１２は第
１ＲＣ領域１０４に隣接している。
【００４３】１１３はシフトゲート部を構成する電極で
あり、この電極１１３はＧＣ領域１１１上に、このＧＣ
領域１１１に沿って延設されており、画素１０２からＧ
Ｃ領域１１１への電荷転送を制御するためのものとされ
ている。
あり、この電極１１３はＧＣ領域１１１上に、このＧＣ
領域１１１に沿って延設されており、画素１０２からＧ
Ｃ領域１１１への電荷転送を制御するためのものとされ
ている。
【００４４】１１４は電荷留止部を構成する電極であ
り、この電極１１４は、ＧＲ領域１１０に沿って延設さ
れ、ＧＣ領域１１２上からＧＲ領域１１０上にかけての
幅を持ち、ＧＣ領域１１１からＧＲ領域１１０への電荷
転送を制御するためのものとなっている。
り、この電極１１４は、ＧＲ領域１１０に沿って延設さ
れ、ＧＣ領域１１２上からＧＲ領域１１０上にかけての
幅を持ち、ＧＣ領域１１１からＧＲ領域１１０への電荷
転送を制御するためのものとなっている。
【００４５】１１５〜１２２はＣＣＤレジスタ部を構成
する電極であり、これらの電極１１５〜１２１は第１、
第２ＲＣ領域１０４，１０５上に配置され、ＲＣ領域１
０４，１０５上での電荷転送の動作制御を行うためのも
のである。
する電極であり、これらの電極１１５〜１２１は第１、
第２ＲＣ領域１０４，１０５上に配置され、ＲＣ領域１
０４，１０５上での電荷転送の動作制御を行うためのも
のである。
【００４６】電極１１５，１１７，１１８，１２０はｎ
--電荷留止障壁部１０９上にも配置され、これにより電
極１１７，１１８は上記第１群を構成する画素１０２の
ＧＲ領域１１０から第１ＲＣ領域１０４への転送を制御
し、電極１１５，１２０は上記第２群を構成する画素１
０２のＧＲ領域１１０から第１ＲＣ領域１０４への転送
を制御するようになっている。
--電荷留止障壁部１０９上にも配置され、これにより電
極１１７，１１８は上記第１群を構成する画素１０２の
ＧＲ領域１１０から第１ＲＣ領域１０４への転送を制御
し、電極１１５，１２０は上記第２群を構成する画素１
０２のＧＲ領域１１０から第１ＲＣ領域１０４への転送
を制御するようになっている。
【００４７】１２３はトランスファゲート部を構成する
電極であり、この電極１２３はＴＣ領域１０６上に配設
され、第１ＲＣ領域１０４から第２ＲＣ領域１０５への
電荷転送を制御するものとされている。
電極であり、この電極１２３はＴＣ領域１０６上に配設
され、第１ＲＣ領域１０４から第２ＲＣ領域１０５への
電荷転送を制御するものとされている。
【００４８】１ａはシフトゲート駆動パルス信号であ
り、電極１１３に印加されている。１ｂは蓄積ゲート駆
動パルス信号であり、電極１１４に印加されている。１
ｃ，１ｄはＣＣＤレジスタ駆動パルス信号であり、信号
１ｃは電極１１５，１１６，１２０，１２１に印加さ
れ、信号１ｄは電極１１６〜１１９に印加されている。
１ｅはトランスファゲート駆動パルス信号であり、電極
１２３に印加されている。これらの信号１ａ〜１ｅは上
記第２群から１回に出力される電荷についての上記トラ
ンスファゲート部の転送動作を複数回に分け、その各回
の転送動作において上記第２群から１回に出力される電
荷を画素数単位で別けた組ごとに転送することで、この
第２群から１回に出力される電荷の全てについての転送
を完了させるように上記トランスファゲート部の動作を
制御する制御手段を実現するものであり、図３にそのタ
イミングチャート、図４にその制御内容を示す。
り、電極１１３に印加されている。１ｂは蓄積ゲート駆
動パルス信号であり、電極１１４に印加されている。１
ｃ，１ｄはＣＣＤレジスタ駆動パルス信号であり、信号
１ｃは電極１１５，１１６，１２０，１２１に印加さ
れ、信号１ｄは電極１１６〜１１９に印加されている。
１ｅはトランスファゲート駆動パルス信号であり、電極
１２３に印加されている。これらの信号１ａ〜１ｅは上
記第２群から１回に出力される電荷についての上記トラ
ンスファゲート部の転送動作を複数回に分け、その各回
の転送動作において上記第２群から１回に出力される電
荷を画素数単位で別けた組ごとに転送することで、この
第２群から１回に出力される電荷の全てについての転送
を完了させるように上記トランスファゲート部の動作を
制御する制御手段を実現するものであり、図３にそのタ
イミングチャート、図４にその制御内容を示す。
【００４９】以下、この制御手段による動作をこれら図
３，４をも参照しつつ説明する。なお、図４の（Ａ）〜
（Ｃ）は図２の（Ａ）〜（Ｃ）の断面に対応し、ｅ1 は
第１ＲＣ領域１０４上を移送される上記第１群の電荷で
ある。また、ここでは第１ＲＣ領域１０４から第２ＲＣ
領域１０５への電荷転送を２回に別けて行うようになっ
ており、ｅ21はその１回目の転送により第２ＲＣ領域１
０４に転送され、この領域１０４上を移送される上記第
２群の電荷（第２群第１組の電荷という。）、ｅ22は２
回目の転送により第２ＲＣ領域１０４に転送され、この
領域１０４上を移送される上記第２群の電荷（第２群第
２組の電荷という。）をそれぞれ示している。
３，４をも参照しつつ説明する。なお、図４の（Ａ）〜
（Ｃ）は図２の（Ａ）〜（Ｃ）の断面に対応し、ｅ1 は
第１ＲＣ領域１０４上を移送される上記第１群の電荷で
ある。また、ここでは第１ＲＣ領域１０４から第２ＲＣ
領域１０５への電荷転送を２回に別けて行うようになっ
ており、ｅ21はその１回目の転送により第２ＲＣ領域１
０４に転送され、この領域１０４上を移送される上記第
２群の電荷（第２群第１組の電荷という。）、ｅ22は２
回目の転送により第２ＲＣ領域１０４に転送され、この
領域１０４上を移送される上記第２群の電荷（第２群第
２組の電荷という。）をそれぞれ示している。
【００５０】まず、時刻ｔ1 においては、駆動パルス信
号１ａ，１ｂが“Ｈ”、駆動パルス信号１ｃ〜１ｅが
“Ｌ”となっている。よって、領域１１０〜１１２がオ
ン状態、１０４，１０９がオフ状態であるため、画素１
０２全ての電荷がＧＣ領域１１０に転送される。
号１ａ，１ｂが“Ｈ”、駆動パルス信号１ｃ〜１ｅが
“Ｌ”となっている。よって、領域１１０〜１１２がオ
ン状態、１０４，１０９がオフ状態であるため、画素１
０２全ての電荷がＧＣ領域１１０に転送される。
【００５１】次に、時刻ｔ2 においては、駆動パルス信
号１ｃのみが“Ｈ”となっている。よって、第１ＲＣ領
域１０４及びｎ--電荷留止障壁部１０９における電極１
１５，１１６，１２０，１２１下の領域がオン状態であ
り、電極１１７〜１１９下の領域はオフ状態となってい
る。よって、第２群の電荷ｅ21，ｅ22がＧＣ領域１１０
から第１ＲＣ領域１０４へ転送される。第１群の電荷ｅ
1 はＧＣ領域１１０内に留止される。
号１ｃのみが“Ｈ”となっている。よって、第１ＲＣ領
域１０４及びｎ--電荷留止障壁部１０９における電極１
１５，１１６，１２０，１２１下の領域がオン状態であ
り、電極１１７〜１１９下の領域はオフ状態となってい
る。よって、第２群の電荷ｅ21，ｅ22がＧＣ領域１１０
から第１ＲＣ領域１０４へ転送される。第１群の電荷ｅ
1 はＧＣ領域１１０内に留止される。
【００５２】続いて、時刻ｔ3 においては、駆動パルス
信号１ｂ，１ｅが“Ｈ”、駆動パルス信号１ａ，１ｃ，
１ｄが“Ｌ”となっている。そのため、ＧＣ領域１１０
及びＴＣ領域１０７，１０８がオン状態、第１ＲＣ領域
１０４全域及びｎ--電荷留止障壁部１０９がオフ状態と
なっている。よって、第２群第１組の電荷ｅ21は第１Ｒ
Ｃ領域１０４からＴＣ領域１０８へ転送される。一方、
第２群第２組の電荷ｅ22は第１ＲＣ領域１０４全域がオ
フ状態となっているため、この第１ＲＣ領域１０４にお
ける電極１１６下の領域に留止される。第１群の電荷ｅ
1 はＧＣ領域１１０がオン状態となっているため、依
然、ＧＣ領域１１０内に止まる。
信号１ｂ，１ｅが“Ｈ”、駆動パルス信号１ａ，１ｃ，
１ｄが“Ｌ”となっている。そのため、ＧＣ領域１１０
及びＴＣ領域１０７，１０８がオン状態、第１ＲＣ領域
１０４全域及びｎ--電荷留止障壁部１０９がオフ状態と
なっている。よって、第２群第１組の電荷ｅ21は第１Ｒ
Ｃ領域１０４からＴＣ領域１０８へ転送される。一方、
第２群第２組の電荷ｅ22は第１ＲＣ領域１０４全域がオ
フ状態となっているため、この第１ＲＣ領域１０４にお
ける電極１１６下の領域に留止される。第１群の電荷ｅ
1 はＧＣ領域１１０がオン状態となっているため、依
然、ＧＣ領域１１０内に止まる。
【００５３】時刻ｔ4 においては、駆動パルス信号１ｂ
のみ“Ｈ”の状態となっている。よって、ＧＣ領域１１
０のみオン状態となる。したがって、ＴＣ領域１０８及
び第２ＲＣ領域１０５がオフ状態であることから、第２
群第１組の電荷ｅ21がＴＣ領域１０８から第２ＲＣ領域
１０５へ転送される。これにより、第２群第１組の電荷
ｅ21についてのトランスファゲート部による転送が完了
する。時刻ｔ3 のときと同様の理由で、第２群第２組の
電荷ｅ22は第１ＲＣ領域１０４における電極１１６下の
領域内に止まり、第１群の電荷ｅ1 はＧＣ領域１１０内
に止まる。
のみ“Ｈ”の状態となっている。よって、ＧＣ領域１１
０のみオン状態となる。したがって、ＴＣ領域１０８及
び第２ＲＣ領域１０５がオフ状態であることから、第２
群第１組の電荷ｅ21がＴＣ領域１０８から第２ＲＣ領域
１０５へ転送される。これにより、第２群第１組の電荷
ｅ21についてのトランスファゲート部による転送が完了
する。時刻ｔ3 のときと同様の理由で、第２群第２組の
電荷ｅ22は第１ＲＣ領域１０４における電極１１６下の
領域内に止まり、第１群の電荷ｅ1 はＧＣ領域１１０内
に止まる。
【００５４】そして、時刻ｔ5 においては、駆動パルス
信号１ｂ，１ｄが“Ｈ”、その他の駆動パルス信号１
ａ，１ｃ，１ｅが“Ｌ”となっている。よって、第１、
第２ＲＣ領域１０４，１０５における電極１１７〜１１
９，１２２下の領域がオン状態、電極１１５，１１６，
１２０，１２１下の領域がオフ状態に変わる。よって、
第２群第１組の電荷ｅ21が第１ＲＣ領域１０４の電極１
１５，１１６下の領域から同領域１０４の電極１１８，
１１９下の領域に転送され、第２群第１組の電荷ｅ22も
第２ＲＣ領域１０５の電極１２０，１２１下の領域から
電極１１７，１２２下の領域に転送される。第１群の電
荷ｅ1 は前記と同様の理由でＧＣ領域１１０内に止ま
る。
信号１ｂ，１ｄが“Ｈ”、その他の駆動パルス信号１
ａ，１ｃ，１ｅが“Ｌ”となっている。よって、第１、
第２ＲＣ領域１０４，１０５における電極１１７〜１１
９，１２２下の領域がオン状態、電極１１５，１１６，
１２０，１２１下の領域がオフ状態に変わる。よって、
第２群第１組の電荷ｅ21が第１ＲＣ領域１０４の電極１
１５，１１６下の領域から同領域１０４の電極１１８，
１１９下の領域に転送され、第２群第１組の電荷ｅ22も
第２ＲＣ領域１０５の電極１２０，１２１下の領域から
電極１１７，１２２下の領域に転送される。第１群の電
荷ｅ1 は前記と同様の理由でＧＣ領域１１０内に止ま
る。
【００５５】次に、時刻ｔ6 においては、駆動パルス信
号１ｂ，１ｃが“Ｈ”、駆動パルス信号１ａ，１ｄ，１
ｅが“Ｌ”となっているため、第１ＲＣ領域１０４の電
極１１５，１１６，１２０，１２１下の領域がオン状
態、同領域１０４の電極１１７〜１１９，１２２下の領
域がオフ状態に変わる。これにより、第２群第２組の電
荷ｅ22が第１ＲＣ領域１０４の電極１１８，１１９下の
領域から電極１２０，１２１下の領域に転送され、トラ
ンスファゲート部に臨まされる。第２群第１組の電荷ｅ
21も第２ＲＣ領域１０５の電極１１７，１２２下の領域
から電極１１５，１１６下の領域に転送される。第１群
の電荷ｅ1 は前記と同様の理由でＧＣ領域１１０内に止
まる。
号１ｂ，１ｃが“Ｈ”、駆動パルス信号１ａ，１ｄ，１
ｅが“Ｌ”となっているため、第１ＲＣ領域１０４の電
極１１５，１１６，１２０，１２１下の領域がオン状
態、同領域１０４の電極１１７〜１１９，１２２下の領
域がオフ状態に変わる。これにより、第２群第２組の電
荷ｅ22が第１ＲＣ領域１０４の電極１１８，１１９下の
領域から電極１２０，１２１下の領域に転送され、トラ
ンスファゲート部に臨まされる。第２群第１組の電荷ｅ
21も第２ＲＣ領域１０５の電極１１７，１２２下の領域
から電極１１５，１１６下の領域に転送される。第１群
の電荷ｅ1 は前記と同様の理由でＧＣ領域１１０内に止
まる。
【００５６】時刻ｔ7 においては、駆動パルス信号１
ｂ，１ｅが“Ｈ”、駆動パルス信号１ａ，１ｃ，１ｄが
“Ｌ”となっている。よって、ＴＣ領域１０７，１０８
がオン状態、第１、第２ＲＣ領域１０４，１０５はオフ
状態となっている。よって、第２群第２組の電荷ｅ22が
第１ＲＣ領域１０４における電極１２０，１２１下の領
域からＧＣ領域１０８に転送される。第２群第１組の電
荷ｅ21は第２ＲＣ領域１０５全域がオフ状態となってい
るためその場に止まり、第１群の電荷ｅ1 は前記と同
様、ＧＣ領域１１０に止まる。
ｂ，１ｅが“Ｈ”、駆動パルス信号１ａ，１ｃ，１ｄが
“Ｌ”となっている。よって、ＴＣ領域１０７，１０８
がオン状態、第１、第２ＲＣ領域１０４，１０５はオフ
状態となっている。よって、第２群第２組の電荷ｅ22が
第１ＲＣ領域１０４における電極１２０，１２１下の領
域からＧＣ領域１０８に転送される。第２群第１組の電
荷ｅ21は第２ＲＣ領域１０５全域がオフ状態となってい
るためその場に止まり、第１群の電荷ｅ1 は前記と同
様、ＧＣ領域１１０に止まる。
【００５７】時刻ｔ8 においては、駆動パルス信号１ａ
〜１ｅ全てが“Ｌ”となる。よって、まず、ＴＣ領域１
０７，１０８がオフ状態となるため、第２群第２組の電
荷ｅ22が同じくオフ状態の第２ＲＣ領域１０５における
電極１２０，１２１下の領域に転送される。これによ
り、第２群第２組の電荷ｅ22についてのトランスファゲ
ート部の転送が完了する。このとき、第２群第１組の電
荷ｅ21は上記と同様の理由で第２ＲＣ領域１０５におけ
る１１７，１２２下の領域に留止しているため、第２組
の電荷ｅ22と混合することはなく、第２群の電荷ｅ21，
ｅ22全ての第２ＲＣ領域１０５への転送が完了する。第
１群の電荷ｅ1 はｎ--電荷留止障壁部１０９のオフ状態
によりＧＣ領域１１０に留止される。
〜１ｅ全てが“Ｌ”となる。よって、まず、ＴＣ領域１
０７，１０８がオフ状態となるため、第２群第２組の電
荷ｅ22が同じくオフ状態の第２ＲＣ領域１０５における
電極１２０，１２１下の領域に転送される。これによ
り、第２群第２組の電荷ｅ22についてのトランスファゲ
ート部の転送が完了する。このとき、第２群第１組の電
荷ｅ21は上記と同様の理由で第２ＲＣ領域１０５におけ
る１１７，１２２下の領域に留止しているため、第２組
の電荷ｅ22と混合することはなく、第２群の電荷ｅ21，
ｅ22全ての第２ＲＣ領域１０５への転送が完了する。第
１群の電荷ｅ1 はｎ--電荷留止障壁部１０９のオフ状態
によりＧＣ領域１１０に留止される。
【００５８】そして、時刻ｔ9 においては、駆動パルス
信号１ｄのみが“Ｈ”となる。よって、第１、第２ＲＣ
領域１０４，１０５における電極１１７〜１１９，１２
２下の領域がオン状態、電極１１５，１１６，１２０，
１２１下の領域がオフ状態になる。また、ＧＣ領域１１
０がオフ状態となっているため、第１群の電荷ｅ1 がＧ
Ｃ領域１１０から第１ＲＣ領域１０４における電極１１
７〜１１９，１２２下の領域に転送される。また、第２
群の電荷ｅ21，ｅ22が第２ＲＣ領域１０５における電極
１１５，１１６，１２０，１２１下の領域から電極１１
７〜１１９，１２２下の領域に転送される。以降、電荷
ｅ1 ，ｅ21，ｅ22が出力回路に到るまで駆動パルス信号
１ｃ，１ｄが相反的に反転制御されて、それぞれ第１、
第２各ＲＣ領域１０４，１０５上を転送されることとな
る。
信号１ｄのみが“Ｈ”となる。よって、第１、第２ＲＣ
領域１０４，１０５における電極１１７〜１１９，１２
２下の領域がオン状態、電極１１５，１１６，１２０，
１２１下の領域がオフ状態になる。また、ＧＣ領域１１
０がオフ状態となっているため、第１群の電荷ｅ1 がＧ
Ｃ領域１１０から第１ＲＣ領域１０４における電極１１
７〜１１９，１２２下の領域に転送される。また、第２
群の電荷ｅ21，ｅ22が第２ＲＣ領域１０５における電極
１１５，１１６，１２０，１２１下の領域から電極１１
７〜１１９，１２２下の領域に転送される。以降、電荷
ｅ1 ，ｅ21，ｅ22が出力回路に到るまで駆動パルス信号
１ｃ，１ｄが相反的に反転制御されて、それぞれ第１、
第２各ＲＣ領域１０４，１０５上を転送されることとな
る。
【００５９】以上のように、本実施例によれば、第２群
の電荷ｅ21，ｅ22についてのトランスファゲート部にお
ける転送動作を２回に別けて完了させるようになってい
るため、その回数分だけトランスファゲート部の数が従
来（図８に示すもの）に比べて半数で問題なく動作して
いる。よって、第１ＲＣ領域１０４からトランスファゲ
ート部のＴＣ領域１０６への出口部のチャネル幅に対す
る制限を緩和することができたことになる。
の電荷ｅ21，ｅ22についてのトランスファゲート部にお
ける転送動作を２回に別けて完了させるようになってい
るため、その回数分だけトランスファゲート部の数が従
来（図８に示すもの）に比べて半数で問題なく動作して
いる。よって、第１ＲＣ領域１０４からトランスファゲ
ート部のＴＣ領域１０６への出口部のチャネル幅に対す
る制限を緩和することができたことになる。
【００６０】これにより、ナローチャネル効果による電
位障壁がなくなり、第１、第２転送路間の転送の際の電
荷の取残しを防ぐことができる。
位障壁がなくなり、第１、第２転送路間の転送の際の電
荷の取残しを防ぐことができる。
【００６１】また、図９に示すものと比較しても明らか
なように、トランスファゲート部のレイアウトに余裕が
でき、より高密度の画素を持ったＣＣＤを実現すること
ができる。例えば、２層ポリシリコン構造の多線読出し
形構造におけるＣＣＤレジスタ部を、２．５μｍルール
で、１１μｍピッチとすることも可能となる。そのた
め、５．５μｍピッチのリニアイメージセンサも可能と
なる。
なように、トランスファゲート部のレイアウトに余裕が
でき、より高密度の画素を持ったＣＣＤを実現すること
ができる。例えば、２層ポリシリコン構造の多線読出し
形構造におけるＣＣＤレジスタ部を、２．５μｍルール
で、１１μｍピッチとすることも可能となる。そのた
め、５．５μｍピッチのリニアイメージセンサも可能と
なる。
【００６２】また、第２群の電荷ｅ21，ｅ22の第２ＲＣ
領域１０５への転送動作中は第１群の電荷ｅ1 をＧＣ領
域１１０に留止させることにより、第１群の電荷ｅ1 と
第２群の電荷ｅ21，ｅ22との第１ＲＣ領域１０４におけ
る混合を防ぐことができる。なお、上記実施例では第２
群の電荷をｅ21，ｅ22の２組に別け、そのトランスファ
ゲート部で２回に別けて第２ＲＣ領域１０５への転送を
行うようになっているが、ＧＣ領域１１０の存在により
その回数は３回以上に分けても画素間の電荷の混合は防
止することができる。すなわち、ＧＣ領域１１０から第
１ＲＣ領域１０４へ１回に転送する電荷を２組に止め、
他をＧＣ領域１１０に留止させておけばよい。したがっ
て、転送時間を十分取れるのであれば、例えば６画素、
８画素毎としても良い。
領域１０５への転送動作中は第１群の電荷ｅ1 をＧＣ領
域１１０に留止させることにより、第１群の電荷ｅ1 と
第２群の電荷ｅ21，ｅ22との第１ＲＣ領域１０４におけ
る混合を防ぐことができる。なお、上記実施例では第２
群の電荷をｅ21，ｅ22の２組に別け、そのトランスファ
ゲート部で２回に別けて第２ＲＣ領域１０５への転送を
行うようになっているが、ＧＣ領域１１０の存在により
その回数は３回以上に分けても画素間の電荷の混合は防
止することができる。すなわち、ＧＣ領域１１０から第
１ＲＣ領域１０４へ１回に転送する電荷を２組に止め、
他をＧＣ領域１１０に留止させておけばよい。したがっ
て、転送時間を十分取れるのであれば、例えば６画素、
８画素毎としても良い。
【００６３】図５は本発明の第２実施例に係る３層電極
を有する２線読出し構造の電荷転送装置を示すものであ
る。ここでは、１層目の電極を一点鎖線、２層目の電極
を二点鎖線、３層目の電極を破線により示している。
を有する２線読出し構造の電荷転送装置を示すものであ
る。ここでは、１層目の電極を一点鎖線、２層目の電極
を二点鎖線、３層目の電極を破線により示している。
【００６４】この図において、５０１〜５０８はＣＣＤ
レジスタ部を構成する電極、５０９はトランスファゲー
ト部を構成する電極であり、図示より明らかなように、
電極５０２，５０５，５０７，５０８が１層目、電極５
０１，５０３，５０４，５０６が２層目、電極５０９が
３層目にそれぞれ配置されている。トランスファゲート
部の電極５０９は３層目に単独で配されるため、基板に
おけるＴＣ領域１０６が配置されている全域に亘り連続
帯状に延設されている。
レジスタ部を構成する電極、５０９はトランスファゲー
ト部を構成する電極であり、図示より明らかなように、
電極５０２，５０５，５０７，５０８が１層目、電極５
０１，５０３，５０４，５０６が２層目、電極５０９が
３層目にそれぞれ配置されている。トランスファゲート
部の電極５０９は３層目に単独で配されるため、基板に
おけるＴＣ領域１０６が配置されている全域に亘り連続
帯状に延設されている。
【００６５】５ａ，５ｂは第１、第２ＲＣ領域１０４，
１０５上の転送を制御する駆動パルス信号であり、駆動
パルス信号５ａは電極５０１，５０２，５０６，５０７
に印加され、駆動パルス信号５ｂは電極５０３，５０
４，５０５，５０８に印加されている。
１０５上の転送を制御する駆動パルス信号であり、駆動
パルス信号５ａは電極５０１，５０２，５０６，５０７
に印加され、駆動パルス信号５ｂは電極５０３，５０
４，５０５，５０８に印加されている。
【００６６】ここで、図１に示す第１実施例のものは、
電極１１５〜１２２の両端がＲＣ領域１０４，１０５の
長さ方向に関して同一の位置に存在する形状を有し、第
１、第２ＲＣ領域１０４，１０５上の電荷がそれらの長
さ方向に関して同一の位置に並んだ状態で転送される構
造となっている。
電極１１５〜１２２の両端がＲＣ領域１０４，１０５の
長さ方向に関して同一の位置に存在する形状を有し、第
１、第２ＲＣ領域１０４，１０５上の電荷がそれらの長
さ方向に関して同一の位置に並んだ状態で転送される構
造となっている。
【００６７】これに対し、図５に示すものにおいては、
電極５０１〜５０８は、その第１ＲＣ領域１０４上に位
置する部分が第２ＲＣ領域１０５上に位置する部分に対
し画素１０２の１ピッチ分だけ遅れた位置に存在するよ
うに形成されている。よって、この場合、第２ＲＣ領域
１０５上の電荷が第１ＲＣ領域１０４上の電荷に対し画
素１０２の１ピッチ分だけ先行した状態で同期転送され
るようになっている。その関係で、駆動パルス信号５
ａ，５ｂは図６（Ｃ）、（Ｄ）にぞれぞれ示すものとな
る。制御１ｃ，１ｄと比較すると、時刻ｔ4 まで（第２
群第１組の電荷ｅ21が第２ＲＣ領域１０５に転送される
まで）は同じであるが、時刻ｔ5 以降はその第２群第１
組の電荷ｅ21が第２ＲＣ領域１０５上を転送されること
となるために、駆動パルス信号５ａ，５ｂは駆動パルス
信号１ｃ，１ｄとはその反転制御が逆になる。
電極５０１〜５０８は、その第１ＲＣ領域１０４上に位
置する部分が第２ＲＣ領域１０５上に位置する部分に対
し画素１０２の１ピッチ分だけ遅れた位置に存在するよ
うに形成されている。よって、この場合、第２ＲＣ領域
１０５上の電荷が第１ＲＣ領域１０４上の電荷に対し画
素１０２の１ピッチ分だけ先行した状態で同期転送され
るようになっている。その関係で、駆動パルス信号５
ａ，５ｂは図６（Ｃ）、（Ｄ）にぞれぞれ示すものとな
る。制御１ｃ，１ｄと比較すると、時刻ｔ4 まで（第２
群第１組の電荷ｅ21が第２ＲＣ領域１０５に転送される
まで）は同じであるが、時刻ｔ5 以降はその第２群第１
組の電荷ｅ21が第２ＲＣ領域１０５上を転送されること
となるために、駆動パルス信号５ａ，５ｂは駆動パルス
信号１ｃ，１ｄとはその反転制御が逆になる。
【００６８】他の動作について図１のものと同様であ
る。よって、本実施例によってもＴＣ領域１０６のチャ
ネル幅に対する規制は緩和され、図１３に示すものと比
較しても明らかなように、トランスファゲート部のレイ
アウトに余裕ができる。
る。よって、本実施例によってもＴＣ領域１０６のチャ
ネル幅に対する規制は緩和され、図１３に示すものと比
較しても明らかなように、トランスファゲート部のレイ
アウトに余裕ができる。
【００６９】
【発明の効果】以上説明したように本発明によれば、転
送路間転送を受ける第２群からの全電荷についてのトラ
ンスファゲート部における転送動作を複数回に別けて完
了させるようになっているため、その回数分だけトラン
スファゲート部の数を少なくすることができ、トランス
ファゲート部のチャネル幅に対する制限を緩和すること
ができる。
送路間転送を受ける第２群からの全電荷についてのトラ
ンスファゲート部における転送動作を複数回に別けて完
了させるようになっているため、その回数分だけトラン
スファゲート部の数を少なくすることができ、トランス
ファゲート部のチャネル幅に対する制限を緩和すること
ができる。
【００７０】これにより、ナローチャネル効果による電
位障壁がなくなり、第１、第２転送路間の転送の際の電
荷の取残しを防ぐことができる。
位障壁がなくなり、第１、第２転送路間の転送の際の電
荷の取残しを防ぐことができる。
【００７１】また、トランスファゲート部のレイアウト
に余裕ができ、より高密度の画素を持ったＣＣＤを実現
することができる。例えば、２層ポリシリコン構造の多
線読出し形構造におけるＣＣＤレジスタ部を、２．５μ
ｍルールで、１１μｍピッチとすることも可能となる。
そのため、５．５μｍピッチのリニアイメージセンサも
可能となる。
に余裕ができ、より高密度の画素を持ったＣＣＤを実現
することができる。例えば、２層ポリシリコン構造の多
線読出し形構造におけるＣＣＤレジスタ部を、２．５μ
ｍルールで、１１μｍピッチとすることも可能となる。
そのため、５．５μｍピッチのリニアイメージセンサも
可能となる。
【００７２】更に、電荷留止部を有することにより、あ
る電荷の第２転送路への転送動作中は他の電荷をその電
荷留止部に待機させることにより、画素間の電荷の混合
を防ぐことができる。これにより、トランスファゲート
部の転送動作回数を自由度に決めることができる。つま
り、電荷留止部から第１電荷転送路へ１回に転送する電
荷を２組に止め、他を電荷留止部に待機させておけば、
トランスファゲート部の転送動作回数を何回に分けて
も、第１電荷転送路上での異なる画素間での電荷の混合
は生ずることがない。
る電荷の第２転送路への転送動作中は他の電荷をその電
荷留止部に待機させることにより、画素間の電荷の混合
を防ぐことができる。これにより、トランスファゲート
部の転送動作回数を自由度に決めることができる。つま
り、電荷留止部から第１電荷転送路へ１回に転送する電
荷を２組に止め、他を電荷留止部に待機させておけば、
トランスファゲート部の転送動作回数を何回に分けて
も、第１電荷転送路上での異なる画素間での電荷の混合
は生ずることがない。
【００７３】このことにより、トランスファゲート部の
レイアウトに更に余裕ができ、より高信頼性、高密度画
素のＣＣＤを実現することができる。
レイアウトに更に余裕ができ、より高信頼性、高密度画
素のＣＣＤを実現することができる。
【図１】本発明の第１実施例に係る電荷転送装置の平面
図。
図。
【図２】図１のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線に沿う断
面図。
面図。
【図３】第１実施例に係る電荷転送装置の電極に印加す
る駆動パルス信号のタイミングチャート。
る駆動パルス信号のタイミングチャート。
【図４】図２の断面に対応する基板内電位分布図。
【図５】本発明の第２実施例に係る電荷転送装置の平面
図。
図。
【図６】第２実施例に係る電荷転送装置の電極に印加す
る駆動パルス信号のタイミングチャート。
る駆動パルス信号のタイミングチャート。
【図７】従来の単線読出し形電荷転送装置の平面図。
【図８】従来の２線読出し形電荷転送装置の平面図。
【図９】図８に示す電荷転送装置を２層ポリシリコン電
極構造を有するものとしたときの画素からレジスタ部分
の拡大図。
極構造を有するものとしたときの画素からレジスタ部分
の拡大図。
【図１０】図９のＡ−Ａ線、Ｂ−Ｂ線に沿う断面図。
【図１１】図９に示す電荷転送装置の電極に印加する駆
動パルス信号のタイミングチャート。
動パルス信号のタイミングチャート。
【図１２】図１０の断面に対応する基板内電位分布図。
【図１３】図８に示す電荷転送装置を３層ポリシリコン
電極構造を有するものとしたときの画素からレジスタ部
分の拡大図。
電極構造を有するものとしたときの画素からレジスタ部
分の拡大図。
１０１ 基板 １０２ 画素 １０４ 第１ＣＣＤレジスタ埋込チャネル領域（第１電
荷転送路） １０５ 第２ＣＣＤレジスタ埋込チャネル領域（第２電
荷転送路） １０６ トランスファゲート部のチャネル領域 １０９ 電荷留止障壁部（電荷留止部） １１０ 蓄積ゲートチャネル領域（電荷留止部） １１１，１１２ シフトゲートチャネル領域 １１３ シフトゲート制御電極 １１４ 蓄積ゲート制御電極（電荷留止部制御電極） １１５ 電荷留止障壁部制御電極（電荷留止部制御電
極） １１５〜１２２，５０１〜５０８ ＣＣＤレジスタ制御
ならびに電荷留止障壁部制御電極 １２３，５０９ トランスファゲート部制御電極 １ａ〜１ｅ，５ａ，５ｂ 駆動パルス信号 ｅ1 第１群の電荷 ｅ21 第１群第１組の電荷 ｅ22 第１群第２組の電荷
荷転送路） １０５ 第２ＣＣＤレジスタ埋込チャネル領域（第２電
荷転送路） １０６ トランスファゲート部のチャネル領域 １０９ 電荷留止障壁部（電荷留止部） １１０ 蓄積ゲートチャネル領域（電荷留止部） １１１，１１２ シフトゲートチャネル領域 １１３ シフトゲート制御電極 １１４ 蓄積ゲート制御電極（電荷留止部制御電極） １１５ 電荷留止障壁部制御電極（電荷留止部制御電
極） １１５〜１２２，５０１〜５０８ ＣＣＤレジスタ制御
ならびに電荷留止障壁部制御電極 １２３，５０９ トランスファゲート部制御電極 １ａ〜１ｅ，５ａ，５ｂ 駆動パルス信号 ｅ1 第１群の電荷 ｅ21 第１群第１組の電荷 ｅ22 第１群第２組の電荷
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/148 H01L 21/339 H01L 29/762 H04N 5/335
Claims (5)
- 【請求項１】画素の第１群からの電荷転送を担う第１の
電荷転送路と、 該第１の電荷転送部と並列に設けられ前記第１群を構成
する画素間に位置する画素から構成される第２群からの
電荷転送を担う第２の電荷転送路と、 前記第２群からの電荷を前記第１の電荷転送路から前記
第２の電荷転送路へ転送するトランスファゲート部と、 前記第２群から１回に出力される電荷についての前記ト
ランスファゲート部の転送動作を複数回に分け、その各
回の転送動作において前記第２群から１回に出力される
電荷を画素単位で別けた組ごとに転送することで、該第
２群から１回に出力される電荷の全てについての転送を
完了させるように前記トランスファゲート部の動作を制
御する転送制御電極部とを備えている電荷転送装置。 - 【請求項２】画素と第１の電荷転送路との間に設けら
れ、第２群からの電荷であってトランスファゲート部に
よる転送動作対象となっている電荷がその転送動作を受
けているとき他の電荷を待機させる電荷留止部を備えて
いる請求項１記載の電荷転送装置。 - 【請求項３】転送制御電極部は、 第１、第２群の電荷を画素から電荷留止部へ転送するシ
フトゲート電極部と、 第１の制御信号に応答して前記第２群の電荷を前記電荷
留止部から第１の電荷転送路へ転送する第２群転送制御
電極部と、 前記第１の制御信号に続いて発生される第２の制御信号
に応答して前記第２群の電荷を発生する画素のうち半数
の画素からの電荷を第１組としその第１組の電荷を前記
第１の電荷転送路から前記第２の電荷転送路へ転送する
第１組転送制御電極部と、 前記第２制御信号に続いて発生される第３の制御信号に
応答して前記第２群の電荷を発生する画素のうち残りの
半数の画素からの電荷を第２組としその第２組の電荷を
前記第１の電荷転送路から前記第２の電荷転送路へ転送
する第２組転送制御電極部と、 前記第３の制御信号に続いて発生される第４の制御信号
に応答して前記第１群の電荷を前記電荷留止部から前記
第１電荷転送路へ転送する第１群転送制御電極部とを備
えている請求項２記載の電荷転送装置。 - 【請求項４】転送制御電極部は、画素、第１の電荷転送
路、第２の電荷転送路、及びトランスファゲート部が形
成された半導体基板上に２層構造で形成されている請求
項１〜３のうちいずれか１項記載の電荷転送装置。 - 【請求項５】転送制御電極部は、画素、第１の電荷転送
路、第２の電荷転送路、及びトランスファゲート部が形
成された半導体基板上に３層構造で形成されている請求
項１〜３のうちいずれか１項記載の電荷転送装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243422A JP2899486B2 (ja) | 1992-09-11 | 1992-09-11 | 電荷転送装置 |
| DE69330223T DE69330223T2 (de) | 1992-09-11 | 1993-09-10 | Ladungsverschiebeanordnung |
| EP93114570A EP0587179B1 (en) | 1992-09-11 | 1993-09-10 | Charge transfer device |
| KR1019930018200A KR940008138A (ko) | 1992-09-11 | 1993-09-10 | 전하전송장치 |
| TW082107833A TW245808B (ja) | 1992-09-11 | 1993-09-23 | |
| US08/449,341 US5532503A (en) | 1992-09-11 | 1995-05-24 | Charge transfer device with multi-line read structure |
| KR2019980000509U KR0128955Y1 (en) | 1992-09-11 | 1998-01-17 | Charge transfer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243422A JP2899486B2 (ja) | 1992-09-11 | 1992-09-11 | 電荷転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0697206A JPH0697206A (ja) | 1994-04-08 |
| JP2899486B2 true JP2899486B2 (ja) | 1999-06-02 |
Family
ID=17103640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243422A Expired - Fee Related JP2899486B2 (ja) | 1992-09-11 | 1992-09-11 | 電荷転送装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5532503A (ja) |
| EP (1) | EP0587179B1 (ja) |
| JP (1) | JP2899486B2 (ja) |
| KR (1) | KR940008138A (ja) |
| DE (1) | DE69330223T2 (ja) |
| TW (1) | TW245808B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0182282B1 (ko) * | 1994-09-29 | 1999-03-20 | 사또오 후미오 | 고체 촬상 장치의 구동 방식 |
| GB2309298B (en) | 1996-01-16 | 2000-02-23 | Mars Inc | Optical sensing |
| JP4967813B2 (ja) * | 2007-05-24 | 2012-07-04 | ソニー株式会社 | 固体撮像装置 |
| JP5134427B2 (ja) * | 2008-04-30 | 2013-01-30 | 浜松ホトニクス株式会社 | 固体撮像装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4493060A (en) * | 1981-03-09 | 1985-01-08 | Fairchild Camera & Instrument Corp. | Serial-parallel-serial charged coupled device memory and a method of transferring charge therein |
| JPS58190169A (ja) * | 1982-04-30 | 1983-11-07 | Toshiba Corp | 固体撮像装置 |
| JPS624359A (ja) * | 1985-07-01 | 1987-01-10 | Toshiba Corp | 固体撮像装置 |
| JPH07120772B2 (ja) * | 1986-01-10 | 1995-12-20 | 富士写真フイルム株式会社 | 固体撮像素子 |
| US4807037A (en) * | 1987-03-06 | 1989-02-21 | Kabushiki Kaisha Toshiba | Low noise CCD image sensor having a plurality of horizontal CCD registers |
| US5189498A (en) * | 1989-11-06 | 1993-02-23 | Mitsubishi Denki Kabushiki Kaisha | Charge coupled device |
| US4949183A (en) * | 1989-11-29 | 1990-08-14 | Eastman Kodak Company | Image sensor having multiple horizontal shift registers |
| JPH03171771A (ja) * | 1989-11-30 | 1991-07-25 | Toshiba Corp | 固体撮像装置及びその駆動方法 |
| JP2949861B2 (ja) * | 1991-01-18 | 1999-09-20 | 日本電気株式会社 | Ｃｃｄリニアイメージセンサ |
-
1992
- 1992-09-11 JP JP4243422A patent/JP2899486B2/ja not_active Expired - Fee Related
-
1993
- 1993-09-10 EP EP93114570A patent/EP0587179B1/en not_active Expired - Lifetime
- 1993-09-10 KR KR1019930018200A patent/KR940008138A/ko not_active Application Discontinuation
- 1993-09-10 DE DE69330223T patent/DE69330223T2/de not_active Expired - Lifetime
- 1993-09-23 TW TW082107833A patent/TW245808B/zh not_active IP Right Cessation
-
1995
- 1995-05-24 US US08/449,341 patent/US5532503A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5532503A (en) | 1996-07-02 |
| KR940008138A (ko) | 1994-04-29 |
| JPH0697206A (ja) | 1994-04-08 |
| TW245808B (ja) | 1995-04-21 |
| DE69330223T2 (de) | 2001-12-06 |
| DE69330223D1 (de) | 2001-06-21 |
| EP0587179A3 (en) | 1995-08-16 |
| EP0587179A2 (en) | 1994-03-16 |
| EP0587179B1 (en) | 2001-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7230288B2 (en) | Solid-state image pickup device and fabrication method thereof | |
| US4807037A (en) | Low noise CCD image sensor having a plurality of horizontal CCD registers | |
| JPS634751B2 (ja) | ||
| US4575763A (en) | CCD with number of clocking signal phases increasing in later charge transfer stages | |
| US5393997A (en) | CCD having transfer electrodes of 3 layers | |
| JP2899486B2 (ja) | 電荷転送装置 | |
| JPH05276448A (ja) | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JP2969702B2 (ja) | 固体撮像素子 | |
| JPH04192561A (ja) | 固体撮像装置 | |
| JPS6210469B2 (ja) | ||
| KR0180928B1 (ko) | 전하전송장치 및 그의 구동 방법 | |
| JPH0685582B2 (ja) | 固体撮像装置 | |
| JP2005252350A (ja) | 固体撮像装置 | |
| JP2507993B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP2864626B2 (ja) | 固体撮像装置 | |
| JPH04264773A (ja) | 固体撮像装置 | |
| JP3477727B2 (ja) | 固体撮像素子 | |
| JP2940801B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2780285B2 (ja) | 電荷転送固体撮像素子 | |
| JPH03102984A (ja) | 固体撮像装置 | |
| JP2940802B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2947696B2 (ja) | 電荷転送装置の駆動方法 | |
| JPH11121734A (ja) | 固体撮像素子 | |
| JPH10189943A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080312 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090312 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |