JP2507993B2 - 電荷結合素子およびその駆動方法 - Google Patents
電荷結合素子およびその駆動方法Info
- Publication number
- JP2507993B2 JP2507993B2 JP61081279A JP8127986A JP2507993B2 JP 2507993 B2 JP2507993 B2 JP 2507993B2 JP 61081279 A JP61081279 A JP 61081279A JP 8127986 A JP8127986 A JP 8127986A JP 2507993 B2 JP2507993 B2 JP 2507993B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- horizontal shift
- transfer
- horizontal
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は電荷結合素子、特に複数の垂直シフトレジス
タと水平シフトレジスタとを有する電荷結合素子とその
駆動方法に関する。
タと水平シフトレジスタとを有する電荷結合素子とその
駆動方法に関する。
（従来の技術） 電荷結合素子（以後CCDと略記する）を用いた固体撮
像素子は、近年の集積回路技術の発達と家庭用ビデオシ
ステムの普及を背景としてその開発が盛んであるが、現
在では多画素化・高密度化される傾向にある。
像素子は、近年の集積回路技術の発達と家庭用ビデオシ
ステムの普及を背景としてその開発が盛んであるが、現
在では多画素化・高密度化される傾向にある。
第５図は従来のCCD固体撮像素子の垂直シフトレジス
タと水平シフトレジスタとの接続部の平面図を示してい
る（アイ・イー・イー・イー・トランザクシヨン・オン
・エレクトロン・デバイセズ（IEEE Trans.on Electron
Devices）ED−20（1973）244−252およびED−21（197
4）712−720）。図に示した素子では水平シフトレジス
タの駆動として２相駆動を仮定している。
タと水平シフトレジスタとの接続部の平面図を示してい
る（アイ・イー・イー・イー・トランザクシヨン・オン
・エレクトロン・デバイセズ（IEEE Trans.on Electron
Devices）ED−20（1973）244−252およびED−21（197
4）712−720）。図に示した素子では水平シフトレジス
タの駆動として２相駆動を仮定している。
（発明が解決しようとする問題点） 第５図において、水平シフトレジスタの−素子のピツ
チは水平シフトレジスタの２つの転送電極、例えば531,
532の水平方向の電極長によつて決定され、したがつて
垂直シフトレジスタ501〜503の水平方向のピツチも水平
シフトレジスタの−素子のピツチによつて決定されてい
る。すなわち、垂直シフトレジスタの密度は水平シフト
レジスタの電極の最小加工寸法によつて決定されてしま
う。このため従来の素子構造では多画素化・高密度化は
不可能である。
チは水平シフトレジスタの２つの転送電極、例えば531,
532の水平方向の電極長によつて決定され、したがつて
垂直シフトレジスタ501〜503の水平方向のピツチも水平
シフトレジスタの−素子のピツチによつて決定されてい
る。すなわち、垂直シフトレジスタの密度は水平シフト
レジスタの電極の最小加工寸法によつて決定されてしま
う。このため従来の素子構造では多画素化・高密度化は
不可能である。
本発明の目的は、このような従来の欠点を除去した新
しい電荷結合素子とその駆動方法を提供することであ
る。
しい電荷結合素子とその駆動方法を提供することであ
る。
（問題点を解決するための手段） 本願の第１の発明によれば、複数列の垂直シフトレジ
スタ群と、該垂直シフトレジスタ群の信号電荷転送方向
と直角方向に配置され、しかも水平転送電極下の前記垂
直シフトレジスタのチヤネルを規定するチャネルストッ
プ領域の延長上の水平シフトレジスタに対応した領域に
電位障壁が形成されたＭ行の水平シフトレジスタ群とを
有し、前記垂直シフトレジスタ群と前記水平シフトレジ
スタ群の第１の水平シフトレジスタとの間および前記Ｍ
行の水平シフトレジスタ間には該水平シフトレジスタの
信号転送方向と平行にトランスフアゲート電極が配置さ
れた電荷結合素子において、前記Ｍ行の水平シフトレジ
スタのうち互いに隣接するＮ番目およびＮ＋１番目の水
平シフトレジスタは前記トランスフアゲート電極直下に
前記水平シフトレジスタの転送電極のＭ電極毎に形成さ
れる電荷転送チヤネルによって結合され、該電荷転送チ
ャネルは前記Ｎ番目の水平シフトレジスタを覆う一転送
電極下の活性領域と、前記Ｎ＋１番目の水平シフトレジ
スタを覆いかつ前記Ｎ番目の水平シフトレジスタを覆う
一転送電極と通常の水平シフトレジスタの信号電荷転送
方向とは逆方向に隣り合う一転送電極下の活性領域とを
結合してなることを特徴とする電荷結合素子が得られ
る。
スタ群と、該垂直シフトレジスタ群の信号電荷転送方向
と直角方向に配置され、しかも水平転送電極下の前記垂
直シフトレジスタのチヤネルを規定するチャネルストッ
プ領域の延長上の水平シフトレジスタに対応した領域に
電位障壁が形成されたＭ行の水平シフトレジスタ群とを
有し、前記垂直シフトレジスタ群と前記水平シフトレジ
スタ群の第１の水平シフトレジスタとの間および前記Ｍ
行の水平シフトレジスタ間には該水平シフトレジスタの
信号転送方向と平行にトランスフアゲート電極が配置さ
れた電荷結合素子において、前記Ｍ行の水平シフトレジ
スタのうち互いに隣接するＮ番目およびＮ＋１番目の水
平シフトレジスタは前記トランスフアゲート電極直下に
前記水平シフトレジスタの転送電極のＭ電極毎に形成さ
れる電荷転送チヤネルによって結合され、該電荷転送チ
ャネルは前記Ｎ番目の水平シフトレジスタを覆う一転送
電極下の活性領域と、前記Ｎ＋１番目の水平シフトレジ
スタを覆いかつ前記Ｎ番目の水平シフトレジスタを覆う
一転送電極と通常の水平シフトレジスタの信号電荷転送
方向とは逆方向に隣り合う一転送電極下の活性領域とを
結合してなることを特徴とする電荷結合素子が得られ
る。
さらに本願の第２の発明によれば、複数列の垂直シフ
トレジスタ群と、該垂直シフトレジスタ群の信号電荷転
送方法と直角方向に配置され、しかも水平転移電極下の
前記垂直シフトレジスタのチヤネルを規定するチャネル
ストップ領域の延長上の水平シフトレジスタに対応した
領域に電位障壁が形成されたＭ行の水平シフトレジスタ
群とを有し、前記垂直シフトレジスタ群と前記水平シフ
トレジスタ群の第１の水平シフトレジスタとの間および
前記Ｍ行の水平シフトレジスタ間には該水平シフトレジ
スタの信号転送方向と平行にトランスフアゲート電極が
配置してあり、前記Ｍ行の水平シフトレジスタのうち互
いに隣接するＮ番目およびＮ＋１番目の水平シフトレジ
スタは前記トランスフアゲート電極直下に前記水平シフ
トレジスタの転送電極のＭ電極毎に形成される電荷転送
チヤネルによって結合され、該電荷転送チヤネルは前記
Ｎ番目の水平シフトレジスタを覆う一転送電極下の活性
領域と、前記Ｎ＋１番目の水平シフトレジスタを覆いか
つ前記Ｎ番目の水平シフトレジスタを覆う一転送電極と
通常の水平シフトレジスタの信号電荷転送方向とは逆方
向に隣り合う一転送電極下の活性領域を結合してなる電
荷結合素子の駆動方法であつて、前記水平シフトレジス
タはＭ相の駆動パルスによって駆動され、前記垂直シフ
トレジスタ群から第１の水平シフトレジスタへ信号電荷
を読み出すに際しては両者の間に配置されたトランスフ
アゲート電極直下に信号電荷を蓄積したのち該トランス
フアゲート電極に印加される電圧をオフ状態にするとと
もに前記水平シフトレジスタを覆うＭ相の転送電極をオ
ン状態にして第１の水平シフトレジスタへ信号電荷を転
送蓄積し、前記Ｎ番目の水平シフトレジスタから前記Ｎ
＋１番目の水平シフトレジスタへ信号電荷を転送するに
際しては前記Ｎ番目の水平シフトレジスタを覆い信号電
荷を蓄積している一転送電極をオフ状態にするとともに
前記Ｎ番目および前記Ｎ＋１番目の水平シフトレジスタ
の間に設けられた前記トランスフアゲート電極をオン状
態にし、信号電荷を該トランスフアゲート電極直下に形
成される前記電荷転送チャネルへ転送し、かかるのちに
該トランスフアゲート電極をオフ状態にするとともに前
記Ｎ＋１番目の水平シフトレジスタを覆いかつ前記Ｎ番
目の水平シフトレジスタの一転送電極と通常の水平シフ
トレジスタの信号電荷転送方向とは逆方向に隣り合う一
転送電極をオン状態にして前記Ｎ＋１番目の水平シフト
レジスタへ信号電荷を転送蓄積し、かかる一連の動作に
より前記第１のトランスフアゲート電極下に蓄積される
信号電荷を前記Ｍ行の水平シフトレジスタへ振り分ける
ことを特徴とする電荷結合素子の駆動方法が得られる。
トレジスタ群と、該垂直シフトレジスタ群の信号電荷転
送方法と直角方向に配置され、しかも水平転移電極下の
前記垂直シフトレジスタのチヤネルを規定するチャネル
ストップ領域の延長上の水平シフトレジスタに対応した
領域に電位障壁が形成されたＭ行の水平シフトレジスタ
群とを有し、前記垂直シフトレジスタ群と前記水平シフ
トレジスタ群の第１の水平シフトレジスタとの間および
前記Ｍ行の水平シフトレジスタ間には該水平シフトレジ
スタの信号転送方向と平行にトランスフアゲート電極が
配置してあり、前記Ｍ行の水平シフトレジスタのうち互
いに隣接するＮ番目およびＮ＋１番目の水平シフトレジ
スタは前記トランスフアゲート電極直下に前記水平シフ
トレジスタの転送電極のＭ電極毎に形成される電荷転送
チヤネルによって結合され、該電荷転送チヤネルは前記
Ｎ番目の水平シフトレジスタを覆う一転送電極下の活性
領域と、前記Ｎ＋１番目の水平シフトレジスタを覆いか
つ前記Ｎ番目の水平シフトレジスタを覆う一転送電極と
通常の水平シフトレジスタの信号電荷転送方向とは逆方
向に隣り合う一転送電極下の活性領域を結合してなる電
荷結合素子の駆動方法であつて、前記水平シフトレジス
タはＭ相の駆動パルスによって駆動され、前記垂直シフ
トレジスタ群から第１の水平シフトレジスタへ信号電荷
を読み出すに際しては両者の間に配置されたトランスフ
アゲート電極直下に信号電荷を蓄積したのち該トランス
フアゲート電極に印加される電圧をオフ状態にするとと
もに前記水平シフトレジスタを覆うＭ相の転送電極をオ
ン状態にして第１の水平シフトレジスタへ信号電荷を転
送蓄積し、前記Ｎ番目の水平シフトレジスタから前記Ｎ
＋１番目の水平シフトレジスタへ信号電荷を転送するに
際しては前記Ｎ番目の水平シフトレジスタを覆い信号電
荷を蓄積している一転送電極をオフ状態にするとともに
前記Ｎ番目および前記Ｎ＋１番目の水平シフトレジスタ
の間に設けられた前記トランスフアゲート電極をオン状
態にし、信号電荷を該トランスフアゲート電極直下に形
成される前記電荷転送チャネルへ転送し、かかるのちに
該トランスフアゲート電極をオフ状態にするとともに前
記Ｎ＋１番目の水平シフトレジスタを覆いかつ前記Ｎ番
目の水平シフトレジスタの一転送電極と通常の水平シフ
トレジスタの信号電荷転送方向とは逆方向に隣り合う一
転送電極をオン状態にして前記Ｎ＋１番目の水平シフト
レジスタへ信号電荷を転送蓄積し、かかる一連の動作に
より前記第１のトランスフアゲート電極下に蓄積される
信号電荷を前記Ｍ行の水平シフトレジスタへ振り分ける
ことを特徴とする電荷結合素子の駆動方法が得られる。
（作用） 複数の水平シフトレジスタを配置し、垂直シフトレジ
スタからの信号電荷を振り分けることによつて、水平シ
フトレジスタの−素子の寸法を緩和でき、また、水平シ
フトレジスタの駆動周波数を低減できるから、素子の多
画素化・高密度化が容易になる。
スタからの信号電荷を振り分けることによつて、水平シ
フトレジスタの−素子の寸法を緩和でき、また、水平シ
フトレジスタの駆動周波数を低減できるから、素子の多
画素化・高密度化が容易になる。
（実施例） 第１図は本願の第１の発明による電荷結合素子の第１
の実施例を示す平面図である。同図において、１〜５は
垂直シフトレジスタ群の電荷転送チヤネル、11〜13は水
平シフトレジスタの電荷転送チヤネル、21は垂直シフト
レジスタの最終転送電極、22〜24はトランスフアゲート
電極、31〜35は水平シフトレジスタの転送電極、41〜59
は例えばイオン注入法によつて形成される電位障壁領
域、61〜64は前記各水平シフトレジスタを結合する電荷
転送チヤネル、71〜78はチヤネルストツプを示す。第２
図は本願の第２の発明による電荷結合素子の駆動方法を
第１図実施例に適用した場合におけるその実施例の各部
の信号の波形を示す図である。同図はテレビジヨン信号
の水平ブランキング中での各電極に印加される駆動パル
スの波形を示し、φVLは前記垂直シフトレジスタの最終
転送電極21に印加されるパルス、φTGは前記トランスフ
アゲート電極22〜24に印加されるパルス、φH1〜φH3は
前記水平転送電極31〜35に印加されるパルスの波形を示
す。第３図は、第１図一点鎖線Ａ−Ａ′に沿つての素子
内部の第２図の各時刻における電位分布を示す。第１図
〜第３図を用いて本素子の動作について説明する。
の実施例を示す平面図である。同図において、１〜５は
垂直シフトレジスタ群の電荷転送チヤネル、11〜13は水
平シフトレジスタの電荷転送チヤネル、21は垂直シフト
レジスタの最終転送電極、22〜24はトランスフアゲート
電極、31〜35は水平シフトレジスタの転送電極、41〜59
は例えばイオン注入法によつて形成される電位障壁領
域、61〜64は前記各水平シフトレジスタを結合する電荷
転送チヤネル、71〜78はチヤネルストツプを示す。第２
図は本願の第２の発明による電荷結合素子の駆動方法を
第１図実施例に適用した場合におけるその実施例の各部
の信号の波形を示す図である。同図はテレビジヨン信号
の水平ブランキング中での各電極に印加される駆動パル
スの波形を示し、φVLは前記垂直シフトレジスタの最終
転送電極21に印加されるパルス、φTGは前記トランスフ
アゲート電極22〜24に印加されるパルス、φH1〜φH3は
前記水平転送電極31〜35に印加されるパルスの波形を示
す。第３図は、第１図一点鎖線Ａ−Ａ′に沿つての素子
内部の第２図の各時刻における電位分布を示す。第１図
〜第３図を用いて本素子の動作について説明する。
時刻t0においてパルスφVLはオン状態であり、垂直シ
フトレジスタ群１〜５を下方に転送されてきた信号電荷
は垂直シフトレジスタの最終転送電極21直下に蓄積され
る。つぎにパルスφVLがオフ、パルスφTGがオン状態に
なると前記信号電荷は第１のトランスフアゲート電極22
直下に転送、蓄積される（時刻t1，t2）。
フトレジスタ群１〜５を下方に転送されてきた信号電荷
は垂直シフトレジスタの最終転送電極21直下に蓄積され
る。つぎにパルスφVLがオフ、パルスφTGがオン状態に
なると前記信号電荷は第１のトランスフアゲート電極22
直下に転送、蓄積される（時刻t1，t2）。
つぎに時刻t3でトランスフアゲート電極22に印加され
ているパルスφTGがオフ、水平シフトレジスタの転送電
極31〜35に印加されるパルスφH1〜φH3が同時にオン状
態になり、時刻t4になると第１のトランスフアゲート電
極22直下に蓄積されていた信号電荷はすべて同時に、垂
直シフトレジスタの電荷転送チヤネル１〜５に対応する
第１の水平シフトレジスタの転送電極31〜35直下へと転
送される。例えば、垂直シフトレジスタ１中で第１のト
ランスフアゲート電極22直下に蓄積されていた信号電荷
301は第１の水平シフトレジスタ11のφH1に対応する水
平転送電極31下へと転送される。同様に、垂直シフトレ
ジスタ２および３からの信号電荷302,303についても、
第１の水平シフトレジスタ11のφH2およびφH3に対応す
る転送電極32,33下へそれぞれ転送される。
ているパルスφTGがオフ、水平シフトレジスタの転送電
極31〜35に印加されるパルスφH1〜φH3が同時にオン状
態になり、時刻t4になると第１のトランスフアゲート電
極22直下に蓄積されていた信号電荷はすべて同時に、垂
直シフトレジスタの電荷転送チヤネル１〜５に対応する
第１の水平シフトレジスタの転送電極31〜35直下へと転
送される。例えば、垂直シフトレジスタ１中で第１のト
ランスフアゲート電極22直下に蓄積されていた信号電荷
301は第１の水平シフトレジスタ11のφH1に対応する水
平転送電極31下へと転送される。同様に、垂直シフトレ
ジスタ２および３からの信号電荷302,303についても、
第１の水平シフトレジスタ11のφH2およびφH3に対応す
る転送電極32,33下へそれぞれ転送される。
つぎに時刻t5，t6でパルスφH1〜φH3がすべてオフ、
パルスφTGがオン状態になると前記信号電荷303はφH3
が印加されている水平転送電極33下から第２のトランス
フアゲート電極23直下の前記電荷転送チヤネル62へ転
送、蓄積される。このとき前記信号電荷301および302は
φH1，φH2がオフ状態であるにもかかわらず、電位障壁
領域41,44〜46およびチヤネルストツプ領域75が存在す
ることによつて、第１の水平シフトレジスタ11のφH1，
φH2に対応する水平転送電極31および33直下にそのまま
蓄積されている。
パルスφTGがオン状態になると前記信号電荷303はφH3
が印加されている水平転送電極33下から第２のトランス
フアゲート電極23直下の前記電荷転送チヤネル62へ転
送、蓄積される。このとき前記信号電荷301および302は
φH1，φH2がオフ状態であるにもかかわらず、電位障壁
領域41,44〜46およびチヤネルストツプ領域75が存在す
ることによつて、第１の水平シフトレジスタ11のφH1，
φH2に対応する水平転送電極31および33直下にそのまま
蓄積されている。
つぎに時刻t7，t8でパルスφTGがオフ、パルスφH1，
φH2がオン状態になると前記信号電荷303は、第２のト
ランスフアゲート23直下の前記転送チヤネル62から第２
の水平シフトレジスタ12のφH2に対応する水平転送電極
32下へと転送される。このとき、前記信号電荷301およ
び302は第１の水平シフトレジスタ11のφH1，φH2に対
応する水平転送電極31および32下に蓄積されたままであ
る。
φH2がオン状態になると前記信号電荷303は、第２のト
ランスフアゲート23直下の前記転送チヤネル62から第２
の水平シフトレジスタ12のφH2に対応する水平転送電極
32下へと転送される。このとき、前記信号電荷301およ
び302は第１の水平シフトレジスタ11のφH1，φH2に対
応する水平転送電極31および32下に蓄積されたままであ
る。
時刻t9，t10でパルスφH1，φH2がオフ、パルスφH3
がオン状態になると前記信号電荷302および303はそれぞ
れ第１、第２の水平シフトレジスタ11,12のφH2に対応
する水平転送電極32下から、φH3に対応する水平転送電
極33下へと転送、蓄積される。このとき前記信号電荷30
1は第１の水平シフトレジスタ11のφH1に対応する水平
転送電極31下に蓄積されたままである。
がオン状態になると前記信号電荷302および303はそれぞ
れ第１、第２の水平シフトレジスタ11,12のφH2に対応
する水平転送電極32下から、φH3に対応する水平転送電
極33下へと転送、蓄積される。このとき前記信号電荷30
1は第１の水平シフトレジスタ11のφH1に対応する水平
転送電極31下に蓄積されたままである。
時刻t11，t12でパルスφH3がオフ、パルスφTGがオン
状態になると前記信号電荷302および303はそれぞれ第
１、第２の水平シフトレジスタ11,12のφH3に対応する
転送電極33下から、第２、第３のトランスフアゲート電
極23,24直下の電荷転送チヤネル62および64へと転送、
蓄積される。このとき前記信号電荷301はやはり、第１
の水平シフトレジスタ11のφH1に対応する転送電極31直
下に蓄積されたままである。
状態になると前記信号電荷302および303はそれぞれ第
１、第２の水平シフトレジスタ11,12のφH3に対応する
転送電極33下から、第２、第３のトランスフアゲート電
極23,24直下の電荷転送チヤネル62および64へと転送、
蓄積される。このとき前記信号電荷301はやはり、第１
の水平シフトレジスタ11のφH1に対応する転送電極31直
下に蓄積されたままである。
つぎに時刻t13，t14でパルスφTGがオフ、パルスφH2
がオン状態になると、前記信号電荷302および303は、第
２、第３のトランスフアゲート電極23,24直下の電荷転
送チヤネル62および64から、それぞれ第２および第３の
水平シフトレジスタ12,13のφH2に対応する転送電極32
下へと転送される。これと同時に前記信号電荷301は第
１の水平シフトレジスタ11のφH1に対応する転送電極31
下からφH2に対応する転送電極32下へと転送される。
がオン状態になると、前記信号電荷302および303は、第
２、第３のトランスフアゲート電極23,24直下の電荷転
送チヤネル62および64から、それぞれ第２および第３の
水平シフトレジスタ12,13のφH2に対応する転送電極32
下へと転送される。これと同時に前記信号電荷301は第
１の水平シフトレジスタ11のφH1に対応する転送電極31
下からφH2に対応する転送電極32下へと転送される。
このようにして垂直シフトレジスタ群の３列毎の信号
電荷が３本の水平シフトレジスタに振り分けられること
になる。この振り分けののちに、各信号電荷は水平方向
に通常の駆動により電荷転送される。
電荷が３本の水平シフトレジスタに振り分けられること
になる。この振り分けののちに、各信号電荷は水平方向
に通常の駆動により電荷転送される。
第４図は本願の第１の発明による電荷結合素子の第２
の実施例を示す平面図で、２相駆動の水平シフトレジス
タを２本用いて垂直シフトレジスタからの信号電荷の振
り分けを行なう例である。同図において、401〜405は垂
直シフトレジスタの電荷転送チヤネル、411,412は水平
シフトレジスタの電荷転送チヤネル、421は垂直シフト
レジスタの最終転送電極、422,423はそれぞれ第１、第
２のトランスフアゲート電極、431〜435は水平シフトレ
ジスタの転送電極、441〜450は例えばイオン注入法によ
つて形成される電位障壁領域、461〜463は前記第１、第
２の水平シフトレジスタを結合する電荷転送チヤネル、
471〜476はチヤネルストツプを示す。本実施例において
も、水平シフトレジスタが２相駆動となつていることを
除き第１図に示した素子と同様の動作をさせることがで
きる。
の実施例を示す平面図で、２相駆動の水平シフトレジス
タを２本用いて垂直シフトレジスタからの信号電荷の振
り分けを行なう例である。同図において、401〜405は垂
直シフトレジスタの電荷転送チヤネル、411,412は水平
シフトレジスタの電荷転送チヤネル、421は垂直シフト
レジスタの最終転送電極、422,423はそれぞれ第１、第
２のトランスフアゲート電極、431〜435は水平シフトレ
ジスタの転送電極、441〜450は例えばイオン注入法によ
つて形成される電位障壁領域、461〜463は前記第１、第
２の水平シフトレジスタを結合する電荷転送チヤネル、
471〜476はチヤネルストツプを示す。本実施例において
も、水平シフトレジスタが２相駆動となつていることを
除き第１図に示した素子と同様の動作をさせることがで
きる。
（発明の効果） 以上述べたように、第１の実施例では垂直シフトレジ
スタの３列毎に、また、第２の実施例では２列毎に水平
シフトレジスタの単位素子が構成できるために、水平転
送電極も形成する際の加工精度を大幅に緩和でき、素子
形成が容易となる。また、水平シフトレジスタの駆動周
波数を低減することができる。このように、本発明によ
れば、多画素、高密度のCCDが得られる。
スタの３列毎に、また、第２の実施例では２列毎に水平
シフトレジスタの単位素子が構成できるために、水平転
送電極も形成する際の加工精度を大幅に緩和でき、素子
形成が容易となる。また、水平シフトレジスタの駆動周
波数を低減することができる。このように、本発明によ
れば、多画素、高密度のCCDが得られる。
第１図および第４図は本願の第１の発明の第１および第
２の実施例における主要部をそれぞれ示す平面図、第２
図は本願の第２の発明の方法により第１図実施例を駆動
する場合におけるその実施例の駆動パルス波形を示す
図、第３図は第１図一点鎖線Ａ−Ａ′に沿う位置におけ
る電位分布と信号電荷の流れを示す図、第５図は従来の
固体撮像素子の垂直シフトレジスタと水平シフトレジス
タとの接続部の平面図である。 図において、１〜5,401〜405,501〜503は垂直シフトレ
ジスタの電荷転送チヤネル、11〜13,411,412,511は水平
シフトレジスタの電荷転送チヤネル、21,421,521は垂直
シフトレジスタの最終転送電極、22〜24,422,423,522は
トランスフアゲート電極、31〜35,431〜435,531〜535は
水平シフトレジスタの転送電極、41〜59,441〜450,541
〜544は電位障壁領域、71〜78,471〜476はチヤネルスト
ツプ領域をそれぞれ示す。
２の実施例における主要部をそれぞれ示す平面図、第２
図は本願の第２の発明の方法により第１図実施例を駆動
する場合におけるその実施例の駆動パルス波形を示す
図、第３図は第１図一点鎖線Ａ−Ａ′に沿う位置におけ
る電位分布と信号電荷の流れを示す図、第５図は従来の
固体撮像素子の垂直シフトレジスタと水平シフトレジス
タとの接続部の平面図である。 図において、１〜5,401〜405,501〜503は垂直シフトレ
ジスタの電荷転送チヤネル、11〜13,411,412,511は水平
シフトレジスタの電荷転送チヤネル、21,421,521は垂直
シフトレジスタの最終転送電極、22〜24,422,423,522は
トランスフアゲート電極、31〜35,431〜435,531〜535は
水平シフトレジスタの転送電極、41〜59,441〜450,541
〜544は電位障壁領域、71〜78,471〜476はチヤネルスト
ツプ領域をそれぞれ示す。
Claims (2)
- 【請求項１】複数列の垂直シフトレジスタ群と、該垂直
シフトレジスタ群の信号電荷転送方法と直角方向に配置
され、しかも水平転送電極下の前記垂直シフトレジスタ
のチャネルを規定するチャネルストップ領域の延長上の
水平シフトレジスタに対応した領域に電位障壁が形成さ
れたＭ行の水平シフトレジスタ群とを有し、前記垂直シ
フトレジスタ群と前記水平シフトレジスタ群の第１の水
平シフトレジスタとの間および前記Ｍ行の水平シフトレ
ジスタ間には該水平シフトレジスタの信号転送方向と平
行にトランスフアゲート電極が配置された電荷結合素子
において、前記Ｍ行の水平シフトレジスタのうち互いに
隣接するＮ番目およびＮ＋１番目の水平シフトレジスタ
は前記トランスフアゲート電極直下に前記水平シフトレ
ジスタの転送電極のＭ電極毎に形成される電荷転送チャ
ネルによって結合され、該電荷転送チャネルは前記Ｎ番
目の水平シフトレジスタを覆う一転送電極下の活性領域
と、前記Ｎ＋１番目の水平シフトレジスタを覆いかつ前
記Ｎ番目の水平シフトレジスタを覆う一転送電極と通常
の水平シフトレジスタの信号電荷転送方向とは逆方向に
隣り合う一転送電極下の活性領域とを結合してなること
を特徴とする電荷結合素子。 - 【請求項２】複数列の垂直シフトレジスタ群と、該垂直
シフトレジスタ群の信号電荷転送方向と直角方向に配置
され、しかも水平転送電極下の前記垂直シフトレジスタ
のチャネルを規定するチャネルストップ領域の延長上の
水平シフトレジスタに対応した領域に電位障壁が形成さ
れたＭ行の水平シフトレジスタ群とを有し、前記垂直シ
フトレジスタ群と前記水平シフトレジスタ群の第１の水
平シフトレジスタとの間および前記Ｍ行の水平シフトレ
ジスタ間には該水平シフトレジスタの信号転送方向と平
行にトランスフアゲート電極が配置してあり、前記Ｍ行
の水平シフトレジスタのうち互いに隣接するＮ番目およ
びＮ＋１番目の水平シフトレジスタは前記トランスフア
ゲート電極直下に前記水平シフトレジスタの転送電極の
Ｍ電極毎に形成される電荷転送チャネルによって結合さ
れ、該電荷転送チャネルは前記Ｎ番目の水平シフトレジ
スタを覆う一転送電極下の活性領域と、前記Ｎ＋１番目
の水平シフトレジスタを覆いかつ前記Ｎ番目の水平シフ
トレジスタを覆う一転送電極と通常の水平シフトレジス
タの信号電荷転送方向とは逆方向に隣り合う一転送電極
下の活性領域とを結合してなることを特徴とする電荷結
合素子の駆動方法であって、前記水平シフトレジスタは
Ｍ相の駆動パルスによって駆動され、前記垂直シフトレ
ジスタ群から第１の水平シフトレジスタへ信号電荷を読
み出すに際しては両者の間に配置されたトランスフアゲ
ート電極直下に信号電荷を蓄積したのち該トランスフア
ゲート電極に印加される電圧をオフ状態にするとともに
前記水平シフトレジスタを覆うＭ相の転送電極をオン状
態にして第１の水平シフトレジスタへ信号電荷を転送蓄
積し、前記Ｎ番目の水平シフトレジスタから前記Ｎ＋１
番目の水平シフトレジスタへ信号電荷を転送するに際し
ては前記Ｎ番目の水平シフトレジスタを覆い信号電荷を
蓄積している一転送電極をオフ状態にするとともに前記
Ｎ番目および前記Ｎ＋１番目の水平シフトレジスタの間
に設けられた前記トランスフアゲート電極をオン状態に
し、信号電荷を該トランスフアゲート電極直下に形成さ
れる前記電荷転送チャネルへ転送し、かかるのちに該ト
ランスフアゲート電極をオフ状態にするとともに前記Ｎ
＋１番目の水平シフトレジスタを覆いかつ前記Ｎ番目の
水平シフトレジスタの一転送電極と通常の水平シフトレ
ジスタの信号電荷転送方向とは逆方向に隣り合う一転送
電極をオン状態にして前記Ｎ＋１番目の水平シフトレジ
スタへ信号電荷を転送蓄積し、かかる一連の動作により
前記第１のトランスフアゲート電極下に蓄積される信号
電荷を前記Ｍ行の水平シフトレジスタへ振り分けること
を特徴とする電荷結合素子の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081279A JP2507993B2 (ja) | 1986-04-09 | 1986-04-09 | 電荷結合素子およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61081279A JP2507993B2 (ja) | 1986-04-09 | 1986-04-09 | 電荷結合素子およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62238666A JPS62238666A (ja) | 1987-10-19 |
| JP2507993B2 true JP2507993B2 (ja) | 1996-06-19 |
Family
ID=13741932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61081279A Expired - Lifetime JP2507993B2 (ja) | 1986-04-09 | 1986-04-09 | 電荷結合素子およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507993B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4333664B2 (ja) | 2005-11-11 | 2009-09-16 | ソニー株式会社 | 固体撮像素子及び固体撮像装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666346B2 (ja) * | 1984-04-09 | 1994-08-24 | 日本電気株式会社 | 電荷結合素子およびその駆動方法 |
-
1986
- 1986-04-09 JP JP61081279A patent/JP2507993B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62238666A (ja) | 1987-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| US4602289A (en) | Solid state image pick-up device | |
| US4598321A (en) | CCD imagers with registers partitioned for simultaneous charge transfers in opposing directions | |
| US3983573A (en) | Charge-coupled linear image sensing device | |
| US4949183A (en) | Image sensor having multiple horizontal shift registers | |
| US5040071A (en) | Image sensor having multiple horizontal shift registers | |
| JPH05344425A (ja) | Ｃｃｄ映像素子 | |
| JPS5983477A (ja) | 撮像方式 | |
| JP2507993B2 (ja) | 電荷結合素子およびその駆動方法 | |
| US20070291150A1 (en) | Solid-state image pickup device having an accumulation gate for reading out, accumulating, and allocating signal charges | |
| JPH05276448A (ja) | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 | |
| US5237191A (en) | Solid-state charge-coupled-device imager | |
| JPH0113676B2 (ja) | ||
| JPH04315473A (ja) | 固体撮像素子 | |
| JPH0789583B2 (ja) | 電荷結合素子装置およびその駆動方法 | |
| JPH0666346B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JP3277974B2 (ja) | 固体撮像素子 | |
| US7079183B1 (en) | Charge transfer device for increasing data rate and reducing power consumption | |
| JP2996050B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JPS6046594B2 (ja) | 電荷転送撮像素子の駆動方法 | |
| JP2754918B2 (ja) | 電荷結合装置及びその駆動方法 | |
| JP2666398B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPS62183170A (ja) | 電荷転送素子とその駆動方法 | |
| JPH0433143B2 (ja) |