JPH04315473A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH04315473A JPH04315473A JP3082597A JP8259791A JPH04315473A JP H04315473 A JPH04315473 A JP H04315473A JP 3082597 A JP3082597 A JP 3082597A JP 8259791 A JP8259791 A JP 8259791A JP H04315473 A JPH04315473 A JP H04315473A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- horizontal shift
- section
- smear
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 claims description 24
- 238000009825 accumulation Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像素子、特にそ
の出力部における水平シフトレジスタの暗電流の改善に
関する。
の出力部における水平シフトレジスタの暗電流の改善に
関する。
【０００２】
【従来の技術】図５〜図６に従来の縦形のＦＩＴ（フレ
ームインターライン）型固体撮像素子の一例を示す。同
図において、１は撮像部、２は蓄積部、３は出力部即ち
ＣＣＤ構造の水平シフトレジスタ部を示す。撮像部１は
画素となる多数の受光素子４をマトリックス状に配する
と共に、受光素子４の各垂直列の１側に受光素子４の信
号電荷を垂直方向に転送するＣＣＤ構造の垂直シフトレ
ジスタ５を配してなる。蓄積部２は撮像部１の垂直方向
の下側に配され、撮像部１で発生した信号電荷を一時蓄
積するためのもので、撮像部１の各垂直シフトレジスタ
５と１対１で対応する同様にＣＣＤ構造の複数の垂直シ
フトレジスタ６を有してなる。撮像部１の垂直シフトレ
ジスタ５及び蓄積部２の垂直シフトレジスタ６は、いず
れも例えば４相の駆動パルスΦＩＭ１ ，ΦＩＭ２ ，
ΦＩＭ３ ，ΦＩＭ４ 及びΦＳＴ１ ，ΦＳＴ２ ，
ΦＳＴ３ ，ΦＳＴ４ で制御される４相駆動方式を採
用している。出力部の水平シフトレジスタ部３は、例え
ば２相の駆動パルスΦＨ１ 及びΦＨ２ で制御される
２相駆動方式を採用している。
ームインターライン）型固体撮像素子の一例を示す。同
図において、１は撮像部、２は蓄積部、３は出力部即ち
ＣＣＤ構造の水平シフトレジスタ部を示す。撮像部１は
画素となる多数の受光素子４をマトリックス状に配する
と共に、受光素子４の各垂直列の１側に受光素子４の信
号電荷を垂直方向に転送するＣＣＤ構造の垂直シフトレ
ジスタ５を配してなる。蓄積部２は撮像部１の垂直方向
の下側に配され、撮像部１で発生した信号電荷を一時蓄
積するためのもので、撮像部１の各垂直シフトレジスタ
５と１対１で対応する同様にＣＣＤ構造の複数の垂直シ
フトレジスタ６を有してなる。撮像部１の垂直シフトレ
ジスタ５及び蓄積部２の垂直シフトレジスタ６は、いず
れも例えば４相の駆動パルスΦＩＭ１ ，ΦＩＭ２ ，
ΦＩＭ３ ，ΦＩＭ４ 及びΦＳＴ１ ，ΦＳＴ２ ，
ΦＳＴ３ ，ΦＳＴ４ で制御される４相駆動方式を採
用している。出力部の水平シフトレジスタ部３は、例え
ば２相の駆動パルスΦＨ１ 及びΦＨ２ で制御される
２相駆動方式を採用している。
【０００３】そして、高品位（超高解像度）用の固体撮
像素子においては、水平転送周波数を低減するために、
水平シフトレジスタ部３では２つの水平シフトレジスタ
３Ａ及び３Ｂが並列に設けられる。この水平シフトレジ
スタ３Ａ及び３Ｂでは、図６に示すように第１のストレ
ージ部ｓｔ１ 、第１のトランスファ部ｔｒ１ 、第２
のストレージ部ｓｔ２ 及び第２のトランスファ部ｔｒ
２ で１ビットが形成され、駆動パルスΦＨ１ が印加
される第１のストレージ部ｓｔ１ 及びトランスファ部
ｔｒ１ からなる転送部が１つ置きの垂直シフトレジス
タ６Ａに、駆動パルスΦＨ２ が印加される第２のスト
レージ部ｓｔ２ 及びトランスファ部ｔｒ２ からなる
転送部が他の１つ置きの垂直シフトレジスタ６Ｂに夫々
対応するように形成される。蓄積部２の垂直シフトレジ
スタ６〔６Ａ，６Ｂ〕と水平シフトレジスタ部３間には
、蓄積部２から水平シフトレジスタ部３へ電荷転送する
ための転送ゲート部７が設けられ、第１の水平シフトレ
ジスタ３Ａと第２の水平シフトレジスタ３Ｂ間には第１
の水平シフトレジスタ３Ａから第２の水平シフトレジス
タ３Ｂへ電荷転送するための転送ゲート部８が設けられ
る。さらに、第２の水平シフトレジスタ３Ｂの下側には
第２の水平シフトレジスタ３Ｂの全長に亘ってスミアゲ
ート部９を介してスミア成分を排出するためのスミアド
レイン領域１０が設けられる。なお、図６において、斜
線で示す領域１１はチャネルストップ領域である。
像素子においては、水平転送周波数を低減するために、
水平シフトレジスタ部３では２つの水平シフトレジスタ
３Ａ及び３Ｂが並列に設けられる。この水平シフトレジ
スタ３Ａ及び３Ｂでは、図６に示すように第１のストレ
ージ部ｓｔ１ 、第１のトランスファ部ｔｒ１ 、第２
のストレージ部ｓｔ２ 及び第２のトランスファ部ｔｒ
２ で１ビットが形成され、駆動パルスΦＨ１ が印加
される第１のストレージ部ｓｔ１ 及びトランスファ部
ｔｒ１ からなる転送部が１つ置きの垂直シフトレジス
タ６Ａに、駆動パルスΦＨ２ が印加される第２のスト
レージ部ｓｔ２ 及びトランスファ部ｔｒ２ からなる
転送部が他の１つ置きの垂直シフトレジスタ６Ｂに夫々
対応するように形成される。蓄積部２の垂直シフトレジ
スタ６〔６Ａ，６Ｂ〕と水平シフトレジスタ部３間には
、蓄積部２から水平シフトレジスタ部３へ電荷転送する
ための転送ゲート部７が設けられ、第１の水平シフトレ
ジスタ３Ａと第２の水平シフトレジスタ３Ｂ間には第１
の水平シフトレジスタ３Ａから第２の水平シフトレジス
タ３Ｂへ電荷転送するための転送ゲート部８が設けられ
る。さらに、第２の水平シフトレジスタ３Ｂの下側には
第２の水平シフトレジスタ３Ｂの全長に亘ってスミアゲ
ート部９を介してスミア成分を排出するためのスミアド
レイン領域１０が設けられる。なお、図６において、斜
線で示す領域１１はチャネルストップ領域である。
【０００４】この縦形のＦＩＴ型固体撮像素子１２では
、垂直ブランキング期間内において、高速掃き捨て転送
を行って撮像部１及び蓄積部２における垂直シフトレジ
スタ５及び６のスミア成分をスミアドレイン領域１０に
掃き捨てた後、受光素子４の信号電荷が撮像部１より蓄
積部２に転送されて一旦蓄積される。そして、水平ブラ
ンキング期間毎に蓄積部２より１水平ライン毎の信号電
荷が水平シフトレジスタ部３の第１及び第２の水平シフ
トレジスタ３Ａ及び３Ｂに振り分けられ、即ち垂直シフ
トレジスタ６Ａの信号電荷が第２の水平シフトレジスタ
３Ｂに、垂直シフトレジスタ６Ｂの信号電荷が第１の水
平シフトレジスタ３Ａに転送される。第１及び第２の水
平シフトレジスタ３Ａ及び３Ｂに転送された１水平ライ
ンの信号電荷は各第１及び第２の水平シフトレジスタ３
Ａ，３Ｂ内を水平方向に転送され、スイッチング手段１
３を介して順次交互に出力される。
、垂直ブランキング期間内において、高速掃き捨て転送
を行って撮像部１及び蓄積部２における垂直シフトレジ
スタ５及び６のスミア成分をスミアドレイン領域１０に
掃き捨てた後、受光素子４の信号電荷が撮像部１より蓄
積部２に転送されて一旦蓄積される。そして、水平ブラ
ンキング期間毎に蓄積部２より１水平ライン毎の信号電
荷が水平シフトレジスタ部３の第１及び第２の水平シフ
トレジスタ３Ａ及び３Ｂに振り分けられ、即ち垂直シフ
トレジスタ６Ａの信号電荷が第２の水平シフトレジスタ
３Ｂに、垂直シフトレジスタ６Ｂの信号電荷が第１の水
平シフトレジスタ３Ａに転送される。第１及び第２の水
平シフトレジスタ３Ａ及び３Ｂに転送された１水平ライ
ンの信号電荷は各第１及び第２の水平シフトレジスタ３
Ａ，３Ｂ内を水平方向に転送され、スイッチング手段１
３を介して順次交互に出力される。
【０００５】
【発明が解決しようとする課題】ところで、上述のＦＩ
Ｔ型固体撮像素子１２においては、第２の水平シフトレ
ジスタ３Ｂの暗電流が第１の水平シフトレジスタ３Ａの
暗電流と比較して桁違いに大きいという欠点を有してい
た。これは、垂直シフトレジスタ５及び６が４相駆動方
式のため暗電流の原因となるホール（正孔）がスミア成
分（電子）と同方向に水平シフトレジスタ部３に転送さ
れ、しかも、第２の水平シフトレジスタ３Ｂの下側に配
されたスミアドレイン領域１０がホールに対してバリア
として作用するために第２の水平シフトレジスタ３Ｂに
溜ったホールがスムーズにチャネルストップ領域に排出
されないことが原因であると考えられる。
Ｔ型固体撮像素子１２においては、第２の水平シフトレ
ジスタ３Ｂの暗電流が第１の水平シフトレジスタ３Ａの
暗電流と比較して桁違いに大きいという欠点を有してい
た。これは、垂直シフトレジスタ５及び６が４相駆動方
式のため暗電流の原因となるホール（正孔）がスミア成
分（電子）と同方向に水平シフトレジスタ部３に転送さ
れ、しかも、第２の水平シフトレジスタ３Ｂの下側に配
されたスミアドレイン領域１０がホールに対してバリア
として作用するために第２の水平シフトレジスタ３Ｂに
溜ったホールがスムーズにチャネルストップ領域に排出
されないことが原因であると考えられる。
【０００６】本発明は、上述の点に鑑み、出力部の水平
シフトレジスタの暗電流を低減することができる固体撮
像素子を提供するものである。
シフトレジスタの暗電流を低減することができる固体撮
像素子を提供するものである。
【０００７】
【課題を解決するための手段】本発明は、２相駆動方式
の水平シフトレジスタ３からなる出力部を有し、水平シ
フトレジスタ３に対向してスミアドレイン領域２１が設
けられた固体撮像素子において、水平シフトレジスタ３
の第１相駆動パルスΦＨ１ が印加される転送部ｓｔ１
に対応してスミアドレイン領域２１を設け、第２相駆
動パルスΦＨ２ が印加される転送部ｓｔ２ に対応し
てチャネルストップ領域２２を設けて構成する。
の水平シフトレジスタ３からなる出力部を有し、水平シ
フトレジスタ３に対向してスミアドレイン領域２１が設
けられた固体撮像素子において、水平シフトレジスタ３
の第１相駆動パルスΦＨ１ が印加される転送部ｓｔ１
に対応してスミアドレイン領域２１を設け、第２相駆
動パルスΦＨ２ が印加される転送部ｓｔ２ に対応し
てチャネルストップ領域２２を設けて構成する。
【０００８】
【作用】本発明においては、２相駆動の水平シフトレジ
スタ３の転送部に対してスミアドレイン領域２１とチャ
ネルストップ領域２２を交互に設けることにより、スミ
ア成分はスミアドレイン領域２１に排出されると共に、
暗電流の原因となるホール成分はチャネルストップ領域
２２に排出されて水平シフトレジスタ３における暗電流
の低減が図れる。
スタ３の転送部に対してスミアドレイン領域２１とチャ
ネルストップ領域２２を交互に設けることにより、スミ
ア成分はスミアドレイン領域２１に排出されると共に、
暗電流の原因となるホール成分はチャネルストップ領域
２２に排出されて水平シフトレジスタ３における暗電流
の低減が図れる。
【０００９】
【実施例】以下、図１〜図４を参照して本発明による固
体撮像素子の実施例を説明する。
体撮像素子の実施例を説明する。
【００１０】図１は本発明を高品位用の縦形のＦＩＴ型
固体撮像素子に適用した場合の概略的構成を示し、図２
はその水平シフトレジスタ部分の要部の平面を示す。本
例においても、前述の図５及び図６と同様に、撮像部１
、蓄積部２及び２つの並列するＣＣＤ構造の第１及び第
２の水平シフトレジスタ３Ａ，３Ｂからなる水平シフト
レジスタ部３を有し、撮像部１ではマトリックス状に複
数の受光素子４が形成されると共に、受光素子４の各垂
直列の一側に受光素子４の信号電荷を垂直方向に転送す
るＣＣＤ構造の垂直シフトレジスタ５が配され、また、
蓄積部２では撮像部１の垂直シフトレジスタ５と１対１
で対応するＣＣＤ構造の複数の垂直シフトレジスタ６〔
６Ａ，６Ｂ〕が配されて成る。
固体撮像素子に適用した場合の概略的構成を示し、図２
はその水平シフトレジスタ部分の要部の平面を示す。本
例においても、前述の図５及び図６と同様に、撮像部１
、蓄積部２及び２つの並列するＣＣＤ構造の第１及び第
２の水平シフトレジスタ３Ａ，３Ｂからなる水平シフト
レジスタ部３を有し、撮像部１ではマトリックス状に複
数の受光素子４が形成されると共に、受光素子４の各垂
直列の一側に受光素子４の信号電荷を垂直方向に転送す
るＣＣＤ構造の垂直シフトレジスタ５が配され、また、
蓄積部２では撮像部１の垂直シフトレジスタ５と１対１
で対応するＣＣＤ構造の複数の垂直シフトレジスタ６〔
６Ａ，６Ｂ〕が配されて成る。
【００１１】また、夫々の垂直シフトレジスタ５及び６
は、いずれも例えば４相の駆動パルスΦＩＭ１ ，ΦＩ
Ｍ２ ，ΦＩＭ３ ，ΦＩＭ４ 及びΦＳＴ１ ，ΦＳ
Ｔ２ ，ΦＳＴ３ ，ΦＳＴ４ で制御される４相駆動
方式が採用される。水平シフトレジスタ部３の各第１及
び第２の水平シフトレジスタ３Ａ及び３Ｂは、２相の駆
動パルスΦＨ１ 及びΦＨ２ で制御される２相駆動方
式が採用され、図２に示すように夫々第１のストレージ
部ｓｔ１ 、第１のトランスファ部ｔｒ１ 、第２のス
トレージ部ｓｔ２ 及び第２のトランスファ部ｔｒ２
によって形成されてなり、例えば第１相駆動パルスΦＨ
１ が印加される第１のストレージ部ｓｔ１ ，トラン
スファ部ｔｒ１ が１つ置きの垂直シフトレジスタ６Ａ
に、第２相駆動パルスΦＨ２ が印加される第２のスト
レージ部ｓｔ２ ，トランスファ部ｔｒ２ が他の１つ
置きの垂直シフトレジスタ６Ｂに夫々対応して配される
。蓄積部２の垂直シフトレジスタ６と第１の水平シフト
レジスタ３Ａ間には電荷を蓄積部２から水平シフトレジ
スタ部３へ転送するための転送ゲート部７が配され、第
１の水平シフトレジスタ３Ａと第２の水平シフトレジス
タ３Ｂ間には１つ置きの垂直シフトレジスタ６に対応す
る電荷を第１の水平シフトレジスタ３Ａを通して第２の
水平シフトレジスタ３Ｂに転送するための転送ゲート部
８が配されている。なお、蓄積部２及び転送ゲート部８
で示す斜線領域１１はＰ＋ チャネルストップ領域を示
す。
は、いずれも例えば４相の駆動パルスΦＩＭ１ ，ΦＩ
Ｍ２ ，ΦＩＭ３ ，ΦＩＭ４ 及びΦＳＴ１ ，ΦＳ
Ｔ２ ，ΦＳＴ３ ，ΦＳＴ４ で制御される４相駆動
方式が採用される。水平シフトレジスタ部３の各第１及
び第２の水平シフトレジスタ３Ａ及び３Ｂは、２相の駆
動パルスΦＨ１ 及びΦＨ２ で制御される２相駆動方
式が採用され、図２に示すように夫々第１のストレージ
部ｓｔ１ 、第１のトランスファ部ｔｒ１ 、第２のス
トレージ部ｓｔ２ 及び第２のトランスファ部ｔｒ２
によって形成されてなり、例えば第１相駆動パルスΦＨ
１ が印加される第１のストレージ部ｓｔ１ ，トラン
スファ部ｔｒ１ が１つ置きの垂直シフトレジスタ６Ａ
に、第２相駆動パルスΦＨ２ が印加される第２のスト
レージ部ｓｔ２ ，トランスファ部ｔｒ２ が他の１つ
置きの垂直シフトレジスタ６Ｂに夫々対応して配される
。蓄積部２の垂直シフトレジスタ６と第１の水平シフト
レジスタ３Ａ間には電荷を蓄積部２から水平シフトレジ
スタ部３へ転送するための転送ゲート部７が配され、第
１の水平シフトレジスタ３Ａと第２の水平シフトレジス
タ３Ｂ間には１つ置きの垂直シフトレジスタ６に対応す
る電荷を第１の水平シフトレジスタ３Ａを通して第２の
水平シフトレジスタ３Ｂに転送するための転送ゲート部
８が配されている。なお、蓄積部２及び転送ゲート部８
で示す斜線領域１１はＰ＋ チャネルストップ領域を示
す。
【００１２】しかして、本例においては、第２の水平シ
フトレジスタ３Ｂの下側にその各第１のストレージ部ｓ
ｔ１ に対向するように所定のプラス電圧が印加される
ｎ＋ 領域のスミアドレイン領域２１を形成すると共に
、各第２のストレージ部ｓｔ２ に対接するように所定
電圧例えば０Ｖが印加されるｐ＋ 領域のチャネルスト
ップ領域２２を形成し、第２の水平シフトレジスタ３Ｂ
とスミアドレイン領域２１との間にスミアゲート部２３
を形成して構成する。図３及び図４は図２のＡ−Ａ線上
の断面及びＢ−Ｂ線上の断面を示す。即ち、ｎ形半導体
基板２４の一主面に形成したｐ− ウエル領域２５内に
ｎ形の埋込みチャネル領域２６を形成し、この埋込みチ
ャネル領域２６上にゲート絶縁膜２７を介して例えば多
結晶シリコンによる転送電極２８を形成して、第２の水
平シフトレジスタ３Ｂを形成する。この第２の水平シフ
トレジスタ３Ｂの第１のストレージ部ｓｔ１ に対向し
てｎ＋ 領域によるスミアドレイン領域２１を形成し、
このスミアドレイン領域２１と水平シフトレジスタ３Ｂ
間の埋込みチャネル領域２６上にゲート絶縁膜２７を介
して多結晶シリコンからなるスミアゲート電極２９を形
成してスミアゲート部２３を形成する。一方、第２の水
平シフトレジスタ３Ｂの第２のストレージ部ｓｔ２ に
接してｐ＋ 領域によるチャネルストップ領域２２を形
成する。３１はスミアドレイン領域２１にコンタクトさ
れた電極、３２はチャネルストップ領域２２にコンタク
トされた電極である。
フトレジスタ３Ｂの下側にその各第１のストレージ部ｓ
ｔ１ に対向するように所定のプラス電圧が印加される
ｎ＋ 領域のスミアドレイン領域２１を形成すると共に
、各第２のストレージ部ｓｔ２ に対接するように所定
電圧例えば０Ｖが印加されるｐ＋ 領域のチャネルスト
ップ領域２２を形成し、第２の水平シフトレジスタ３Ｂ
とスミアドレイン領域２１との間にスミアゲート部２３
を形成して構成する。図３及び図４は図２のＡ−Ａ線上
の断面及びＢ−Ｂ線上の断面を示す。即ち、ｎ形半導体
基板２４の一主面に形成したｐ− ウエル領域２５内に
ｎ形の埋込みチャネル領域２６を形成し、この埋込みチ
ャネル領域２６上にゲート絶縁膜２７を介して例えば多
結晶シリコンによる転送電極２８を形成して、第２の水
平シフトレジスタ３Ｂを形成する。この第２の水平シフ
トレジスタ３Ｂの第１のストレージ部ｓｔ１ に対向し
てｎ＋ 領域によるスミアドレイン領域２１を形成し、
このスミアドレイン領域２１と水平シフトレジスタ３Ｂ
間の埋込みチャネル領域２６上にゲート絶縁膜２７を介
して多結晶シリコンからなるスミアゲート電極２９を形
成してスミアゲート部２３を形成する。一方、第２の水
平シフトレジスタ３Ｂの第２のストレージ部ｓｔ２ に
接してｐ＋ 領域によるチャネルストップ領域２２を形
成する。３１はスミアドレイン領域２１にコンタクトさ
れた電極、３２はチャネルストップ領域２２にコンタク
トされた電極である。
【００１３】次に、かかる構成のＦＩＴ型固体撮像素子
３３の動作を説明する。垂直ブランキング期間内におい
て、先ず、転送ゲート部７，８及びスミアゲート部２３
をオンし、水平シフトレジスタ部３の駆動パルスΦＨ１
及びΦＨ２ を高レベルにした状態で垂直シフトレジ
スタ５及び６を高速駆動して、撮像部１及び蓄積部２の
垂直シフトレジスタ５及び６内のスミア成分を水平シフ
トレジスタ部３側に高速転送しスミアドレイン領域２１
に排出する。スミア成分を除去したのち、蓄積部２に信
号電荷が一旦蓄積される。
３３の動作を説明する。垂直ブランキング期間内におい
て、先ず、転送ゲート部７，８及びスミアゲート部２３
をオンし、水平シフトレジスタ部３の駆動パルスΦＨ１
及びΦＨ２ を高レベルにした状態で垂直シフトレジ
スタ５及び６を高速駆動して、撮像部１及び蓄積部２の
垂直シフトレジスタ５及び６内のスミア成分を水平シフ
トレジスタ部３側に高速転送しスミアドレイン領域２１
に排出する。スミア成分を除去したのち、蓄積部２に信
号電荷が一旦蓄積される。
【００１４】より詳しくは、蓄積部２の垂直シフトレジ
スタ６のスミア成分が水平シフトレジスタ部３に高速転
送され、撮像部１の垂直シフトレジスタ５のスミア成分
が蓄積部２に高速転送された時点で受光部４の信号電荷
が撮像部１の垂直シフトレジスタ５に転送され、蓄積部
２のスミア成分が水平シフトレジスタ部３に転送された
のち、転送ゲート部７がオフされ、撮像部１の垂直シフ
トレジスタ５から蓄積部２に信号電荷が転送され一旦蓄
積される。水平シフトレジスタ部３側では、１つ置きの
垂直シフトレジスタ６Ａのスミア成分が第１及び第２の
水平シフトレジスタ３Ａ及び３Ｂの第１のストレージ部
ｓｔ１ を通じてスミアドレイン領域２１に排出される
。 他の１つ置きの垂直シフトレジスタ６Ｂのスミア成分は
、第１の水平シフトレジスタ３Ａの第２のストレージ部
ｓｔ２に一旦転送され、転送ゲート部８がオフしたのち
、駆動パルスΦＨ２ が低レベルとなることにより、半
ビット転送されて第１の水平シフトレジスタ３Ａの第１
のストレージ部ｓｔ１ より第２の水平シフトレジスタ
３Ｂの第１のストレージ部ｓｔ１ を通してスミアドレ
イン領域２１に転送され排出される。
スタ６のスミア成分が水平シフトレジスタ部３に高速転
送され、撮像部１の垂直シフトレジスタ５のスミア成分
が蓄積部２に高速転送された時点で受光部４の信号電荷
が撮像部１の垂直シフトレジスタ５に転送され、蓄積部
２のスミア成分が水平シフトレジスタ部３に転送された
のち、転送ゲート部７がオフされ、撮像部１の垂直シフ
トレジスタ５から蓄積部２に信号電荷が転送され一旦蓄
積される。水平シフトレジスタ部３側では、１つ置きの
垂直シフトレジスタ６Ａのスミア成分が第１及び第２の
水平シフトレジスタ３Ａ及び３Ｂの第１のストレージ部
ｓｔ１ を通じてスミアドレイン領域２１に排出される
。 他の１つ置きの垂直シフトレジスタ６Ｂのスミア成分は
、第１の水平シフトレジスタ３Ａの第２のストレージ部
ｓｔ２に一旦転送され、転送ゲート部８がオフしたのち
、駆動パルスΦＨ２ が低レベルとなることにより、半
ビット転送されて第１の水平シフトレジスタ３Ａの第１
のストレージ部ｓｔ１ より第２の水平シフトレジスタ
３Ｂの第１のストレージ部ｓｔ１ を通してスミアドレ
イン領域２１に転送され排出される。
【００１５】一方、垂直シフトレジスタ５，６が４相駆
動であるため、スミア成分と共に水平シフトレジスタ３
側に転送されたホール成分は、一旦第２の水平シフトレ
ジスタ３Ｂの第１のストレージ部ｓｔ１ に送られたの
ち、駆動パルスΦＨ１ ，ΦＨ２ の駆動により、図の
右方向に転送されることにより、第２のストレージ部ｓ
ｔ２ を通して０Ｖが印加されているチャネルストップ
領域２２に排出される。２相駆動ではエレクトロン（電
子）とホール（正孔）とは互に逆方向に転送される。な
お、第１及び第２の水平シフトレジスタ３Ａ及び３Ｂ内
の転送ゲート部８下のチャネルストップ領域１１は電位
的にフローティング状態であるので、ホール成分がこの
チャネルストップ領域１１で排出されることはない。
動であるため、スミア成分と共に水平シフトレジスタ３
側に転送されたホール成分は、一旦第２の水平シフトレ
ジスタ３Ｂの第１のストレージ部ｓｔ１ に送られたの
ち、駆動パルスΦＨ１ ，ΦＨ２ の駆動により、図の
右方向に転送されることにより、第２のストレージ部ｓ
ｔ２ を通して０Ｖが印加されているチャネルストップ
領域２２に排出される。２相駆動ではエレクトロン（電
子）とホール（正孔）とは互に逆方向に転送される。な
お、第１及び第２の水平シフトレジスタ３Ａ及び３Ｂ内
の転送ゲート部８下のチャネルストップ領域１１は電位
的にフローティング状態であるので、ホール成分がこの
チャネルストップ領域１１で排出されることはない。
【００１６】この様にして、本実施例では、スミアドレ
インの能力を損うことなく、ホール成分を排出すること
ができ、第２の水平シフトレジスタ３Ｂの暗電流を第１
の水平シフトレジスタ３Ａの暗電流と同程度まで低減す
ることができる。
インの能力を損うことなく、ホール成分を排出すること
ができ、第２の水平シフトレジスタ３Ｂの暗電流を第１
の水平シフトレジスタ３Ａの暗電流と同程度まで低減す
ることができる。
【００１７】尚、上例では２本の水平シフトレジスタ３
Ａ及び３Ｂを有するＦＩＴ型固体撮像素子に適用したが
、１本の水平シフトレジスタの場合或は２本以上の水平
シフトレジスタを有するＦＩＴ型固体撮像素子にも同様
に適用できる。即ち第１相駆動パルスが印加される転送
部に対応してスミアドレイン領域２１を配し、第２相駆
動パルスが印加される転送部に対応してチャネルストッ
プ領域２２を配置するようになせばよい。
Ａ及び３Ｂを有するＦＩＴ型固体撮像素子に適用したが
、１本の水平シフトレジスタの場合或は２本以上の水平
シフトレジスタを有するＦＩＴ型固体撮像素子にも同様
に適用できる。即ち第１相駆動パルスが印加される転送
部に対応してスミアドレイン領域２１を配し、第２相駆
動パルスが印加される転送部に対応してチャネルストッ
プ領域２２を配置するようになせばよい。
【００１８】
【発明の効果】本発明によれば、スミア成分の排出能力
を損なうことなく、暗電流の原因となるホール成分を除
去することができるので、出力部の水平シフトレジスタ
での暗電流を低減することができる。特に２本以上の水
平シフトレジスタを有する高品位用の固体撮像素子にお
いては、各水平シフトレジスタの暗電流を共に同程度に
低減することができ、高品位化を図ることができる。
を損なうことなく、暗電流の原因となるホール成分を除
去することができるので、出力部の水平シフトレジスタ
での暗電流を低減することができる。特に２本以上の水
平シフトレジスタを有する高品位用の固体撮像素子にお
いては、各水平シフトレジスタの暗電流を共に同程度に
低減することができ、高品位化を図ることができる。
【図１】本発明の固体撮像素子の一例を示す概略的構成
図である。
図である。
【図２】図１の要部の平面図である。
【図３】図２のＡ−Ａ線上の断面図である。
【図４】図２のＢ−Ｂ線上の断面図である。
【図５】従来の固体撮像素子の例を示す概略的構成図で
ある。
ある。
【図６】図５の要部の平面図である。
【符号の説明】
１ 撮像部
２ 蓄積部
３ 水平シフトレジスタ部
３Ａ，３Ｂ 水平シフトレジスタ
４ 受光素子
５，６ 垂直シフトレジスタ
７，８ 転送ゲート部
２１，１０ スミアドレイン領域
２２ チャネルストップ領域
２３，９ スミアゲート部
Claims (1)
- 【請求項１】 ２相駆動方式の水平シフトレジスタか
らなる出力部を有し、該水平シフトレジスタに対向して
スミアドレイン領域が設けられた固体撮像素子において
、上記水平シフトレジスタの第１相駆動パルスが印加さ
れる転送部に対応して上記スミアドレイン領域が設けら
れ、第２相駆動パルスが印加される転送部に対応してチ
ャネルストップ領域が設けられて成る固体撮像素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03082597A JP3120465B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像素子 |
| KR1019920006094A KR100218771B1 (ko) | 1991-04-15 | 1992-04-13 | 고체촬상소자 |
| US07/867,517 US5283450A (en) | 1991-04-15 | 1992-04-13 | FIT-CCD image sensing device |
| DE69226120T DE69226120T2 (de) | 1991-04-15 | 1992-04-14 | CCD-Bildsensor mit Zwischenzeilen-Restübertragung (FIT-CCD) |
| EP92106443A EP0509456B1 (en) | 1991-04-15 | 1992-04-14 | FIT-CCD image sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03082597A JP3120465B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04315473A true JPH04315473A (ja) | 1992-11-06 |
| JP3120465B2 JP3120465B2 (ja) | 2000-12-25 |
Family
ID=13778897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03082597A Expired - Lifetime JP3120465B2 (ja) | 1991-04-15 | 1991-04-15 | 固体撮像素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5283450A (ja) |
| EP (1) | EP0509456B1 (ja) |
| JP (1) | JP3120465B2 (ja) |
| KR (1) | KR100218771B1 (ja) |
| DE (1) | DE69226120T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5432335A (en) * | 1994-03-14 | 1995-07-11 | Princeton Instruments, Inc. | Charge-coupled device for spectroscopic detection |
| US5703642A (en) * | 1994-09-30 | 1997-12-30 | Eastman Kodak Company | Full depletion mode clocking of solid-state image sensors for improved MTF performance |
| JPH09246519A (ja) * | 1996-03-14 | 1997-09-19 | Sony Corp | 固体撮像装置およびその駆動方法 |
| JP2910671B2 (ja) * | 1996-05-15 | 1999-06-23 | 日本電気株式会社 | 固体撮像装置 |
| US6633058B1 (en) * | 1999-07-26 | 2003-10-14 | Dalsa, Inc. | Variable reticulation time delay and integrate sensor |
| US6507056B1 (en) * | 2000-03-22 | 2003-01-14 | Eastman Kodak Company | Fast line dump structure for solid state image sensor |
| US8605187B2 (en) * | 2009-06-01 | 2013-12-10 | Truesense Imaging, Inc. | CCD image sensors having multiple lateral overflow drain regions for a horizontal shift register |
| US8294802B2 (en) | 2009-10-30 | 2012-10-23 | Truesense Imaging, Inc. | CCD image sensors having multiple lateral overflow drain regions for a horizontal shift register |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4567524A (en) * | 1982-08-13 | 1986-01-28 | Rca Corporation | Smear reduction in CCD imagers using empty well clocking |
| US4985758A (en) * | 1982-12-07 | 1991-01-15 | Canon Kabushiki Kaisha | Signal processing system having selected output from plural readout devices |
| JPS6153766A (ja) * | 1984-08-24 | 1986-03-17 | Hitachi Ltd | インタ−ライン型電荷転送撮像素子 |
| US4807037A (en) * | 1987-03-06 | 1989-02-21 | Kabushiki Kaisha Toshiba | Low noise CCD image sensor having a plurality of horizontal CCD registers |
| US4987466A (en) * | 1988-06-07 | 1991-01-22 | Kabushiki Kaisha Toshiba | Solid state image sensor |
-
1991
- 1991-04-15 JP JP03082597A patent/JP3120465B2/ja not_active Expired - Lifetime
-
1992
- 1992-04-13 US US07/867,517 patent/US5283450A/en not_active Expired - Lifetime
- 1992-04-13 KR KR1019920006094A patent/KR100218771B1/ko not_active IP Right Cessation
- 1992-04-14 DE DE69226120T patent/DE69226120T2/de not_active Expired - Lifetime
- 1992-04-14 EP EP92106443A patent/EP0509456B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69226120D1 (de) | 1998-08-13 |
| EP0509456B1 (en) | 1998-07-08 |
| KR920020733A (ko) | 1992-11-21 |
| DE69226120T2 (de) | 1999-03-11 |
| US5283450A (en) | 1994-02-01 |
| JP3120465B2 (ja) | 2000-12-25 |
| EP0509456A1 (en) | 1992-10-21 |
| KR100218771B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4816916A (en) | CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JPH05344425A (ja) | Ｃｃｄ映像素子 | |
| JP3120465B2 (ja) | 固体撮像素子 | |
| JPH08181300A (ja) | 撮像デバイス | |
| GB2128052A (en) | Flicker reduction in field-interlaced three-phase clocked ccd imagers | |
| JPH02309877A (ja) | 固体撮像装置 | |
| JPH05276448A (ja) | 電荷転送方法及び電荷転送装置並びにこれを用いた固体撮像装置 | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JP3397151B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS6210469B2 (ja) | ||
| US7079183B1 (en) | Charge transfer device for increasing data rate and reducing power consumption | |
| JP4178638B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2825075B2 (ja) | 固体撮像素子とその駆動方法 | |
| JP3148459B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2500438B2 (ja) | 固体撮像素子とその駆動方法 | |
| JPH06268923A (ja) | 固体撮像装置の駆動方法 | |
| JP2987844B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPS63234677A (ja) | 電荷結合素子の駆動方法 | |
| JP3158324B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH07162754A (ja) | 固体撮像装置 | |
| JP2848257B2 (ja) | 電荷転送型固体撮像装置の撮像部とその駆動方法 | |
| JPH07170459A (ja) | Ｃｃｄ映像素子 | |
| JPH07335854A (ja) | 固体撮像素子及びその駆動方法 | |
| JPH0433143B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 11 |