JPS6153766A - インタ−ライン型電荷転送撮像素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に光電変換素子、および各素子
の光学情報を取出す電荷転送素子（Ｃｈａｒｇｅ　’ｌ
”ｒａｎｓｆｅｒ　Ｄｅｖｉｃｅ　）を用いた固体撮像
素子に関するものである。

〔発明の背景〕

電荷転送素子としてＣｈａｒｇｅ　Ｃｏｕｐｌｅｄ　］
）ｅｖｉｃｅ（以下ＣＯＤと略称する）を用い７ｔ、固
体撮部素子が開発された。

ＣＣＤ形撮像素子は雑音が小さいため実効的に感度が隔
く、固体撮像素子の有力な担手として将来を期待されて
いる素子である。このＣＣＤ形撮像素子は大別してフレ
ームトランスファー型とインターライン型があるが、前
者のフレームトランスファー型は１）撮像佃域のほかに
蓄積領域を必要とし素子の寸法（チップサイズ）が大き
くなシ歩留シが低い、１１）所定の解像度を得るのに水
平方向に多くの絵素数を必要とする、１１ｉ）感度が低
い、等の欠点があるため、これらの問題点がない最近は
インターライン形の研究開発が進められている。インタ
ーライン形のＣＣＤ撮像素子は、例えばテレビジョン学
会創立３０周年記念１９８０年全国大会予稿集ｐｐ３３
〜３４に記載されている。

第１図にインターライン形ＣＣＤ撮像素子の基本構成を
示す。１は例えば光ダイオードから成る光電変換素子、
２および３は光電変換素子群に蓄積された光信号を出力
端４に取り出すだめの垂直ＣＯＤシフトレジスタ、およ
び水平ＣＯＤシフトレジスタである。５．６は各々垂直
シフトレジスタ、水平シフトレジスタを駆動するクロッ
クパルスを発生するクロックパルス発生器である。ここ
では垂直は４相、水平は２相のクロックパルス発生器を
図示したが、４相あるいは２相いずれのクロック形態を
採用してもよい。また、７は光ダイオードに蓄積された
重荷を垂直シフトレジスタ２に送り込む転送ゲートを示
している。本素子はこのままの形態では白黒撮像素子と
なり、上部にカラーフィルタを積層すると各光ダイオー
ドは色情報を備えることになりカラー撮像素子となる。

第１図（ｂ）は−絵素の構造を示す図であり、１は例え
ばＮ型の不純物１曲で作られた光ダイオード、２−１は
垂ｆｉｃｃＤシフトレジスタを構成する電極のうちの１
層、２ｄ￥ｉ垂直ＣＣＤシフトレジスタのチャンネルを
埋め込み型にする不純物層（例えばＮ型。表面型にする
場合この層は不要である）、８は例えばＰ型の基板、９
は電極と基板を絶縁分離するゲート酸化膜（例えば薄い
８ｉ０ｚ）、まだ１０は絵素を分離するフィールド酸化
、嘆（例えば厚い５ｉＯ２）である。

インターライン形は前述のようにフレームトランファー
形に較べると、チップサイズが小さく量産性に適してい
る、水平絵素数も少なくてすむ（フレームトランスファ
ー型の〜１／３）、ｇｉが高い、など多くの利点を有し
ている。しかし乍ら、このインターライン形も現行のテ
レビジョン放送て用いられている撮像用電子管に較べる
と未だ性能が低く以下に挙げるような敗しい問題点を抱
えている。

（１）垂直方向４にはインタレース走査が行われるが、
本撮像装置においては、第１フイールドでは例えば奇数
行目（１，３，５，・・・、２Ｎ−１）の絵素が、第２
フイールドでは偶数行目（１、４．６．・・・、２Ｎ）
の絵素の信号が読出される。

この結果、次のフレームの第１フイールドにおいては、
直前のフィールドで読出しが行なわれなかった行（すな
わち奇数行）の信号が新しい信号に加わって読出される
（この現象は一般に残像と称されている）。固体撮像素
子は、スイッチング速度が早いため、残像を発生しない
というのが大きな特徴の１つであるが、現実には上記の
ようなインタレースの読出し方式に基づく残像が発生す
る。さらに、この残像量は５０チと大きくａ子管よりも
大きく、人間の眼にとって目ざわりな量である。

（２）垂直方向には２行の絵素にまたがって同一色のフ
ィルタが設けられるため、インタレース走査および市松
型色フィルタ（４度信号の主成分となる緑を赤、青にく
らべて倍並べる）を用いているにもかかわらず垂直方向
は絵素数の半分に和尚する解像度しか得られない。この
結果、画質が劣化しこれは第１項に述べた残像と併せて
固体撮像素子の実用化を阻む大きな原因となっている。

（３）感度の向上を目的とし、透過率の高い補色フィル
タを使用する場合色信号の演算に起因するモワレが発生
し画質が低下する（但し、透過率の低い赤、青、緑から
成る原色フィルタを使用する場合はモワレの発生量は少
ない）。

前述の問題点を解消するには垂直方向の上下に位置する
２行の光ダイオードの信号を同時に読み出し、かつ、読
み出した信号を独立の（異なる）垂直ＣＯＤシフトレジ
スタによって転送する必要　　　　　　　、［があるこ
とが判明した。これらの機能を満たす素子として、本題
発明の発明者の１人は共同考案者とともだ第２図に示す
ような構成のインターライン型ＣＣＤ素子を考案した（
実願昭５６−１４９４９１、実開昭５８−５６４５８号
公報参照）。ここで、２−１゜２−２は対向する１ｍの
垂直ＣＯＤシフトレジスタ、１１はＣＯＤシフトレジス
タを電気的に分離する絶縁分離帯であり、垂直方向に隣
接する２行例えば光ダイオード（１−１）（１−２）で
示した行と（１−３）（１−４）で示した行の２系列の
信号が独立の垂直ＣＯＤシフトレジスタにょシ水千ＣＯ
Ｄに向けて移送され、さらに垂直ＣＣＤ２−１により送
られてきた信号は水平〇ＣＤ３−１によ）、垂直ＣＣＤ
２−２によシ送られた信号は水平ＣＣＤ３−２により各
出力端子４−１゜４−２に向けて移送される。

この２列垂直ＣＣＤ方式を実際に評価した結果、前述の
３つの問題は解消できることが判った。その反面、光ダ
イオードの面積が少なくなる（信号蓄積量が減少しダイ
ナミックレンジが狭くなる）、光の当たる面積（開口率
）が小さくなり補色フィルタを採用できるにもかかわら
ず感度が上がらない、という新たな問題が生じてきた。

本問題を解消するためにはパ１列の垂直ＣＯＤノフトレ
ジスタで２行同時読み出しをすればよい“という概念に
行きあたる。本概念の具体策として垂直ＣＣＤシフトレ
ジスタを３相駆動とし、３電極のうちの１電極に信号を
蓄え順次転送してゆくことが考えられる。３相駆動の採
用はフレームトランスファー型においては撮像領域に比
較的ゆとりがあるため実現の可能性があるが、インター
ライン型においては次の理由によって実現が難かしい。

（ｉ）垂直ＣＯＤと光ダイオードが同一領域に共存する
ため面積的なゆとりがな、く実現が難しい、ｌｉ）従来
の４　。

相や２相駆動（偶数相）のように総てのクロック配線を
垂直方向に規則的に配列することが出来なくて、３相の
場合その内の１相の配線が不規則な配列（例えば−行お
きの配列あるいは光ダイ・オードの中央を配線が通る）
となり光感度のむらおよびフリッカを発生する、また、
この１相の配線の加工形状がすでに存在する２相の段差
によって不均一となりやはり光感度のむらを発生する、
０１０製作時に３相電極間のマスク合せが少しでもずれ
ると前述と同様の感度むらが発生ずる。したがって、イ
ンターライン型で３相駆動による２行同時読み出し方式
を実現するためには構成および構造両面からの工夫が必
要となる。

〔発明の目的〕

本発明の目的は、３相駆動による２行同時読み出しが可
能なインターライン型電荷転送撮像素子を提供すること
にある。

〔発明の概要〕

上記目的を達成するため、本発明のインターラインｆｆ
１ｃｃＤ撮像素子においては、垂直ＣＯＤシフトレジス
タの構成を２層の配線を水平方向に走らせ、他に遮光構
造を持たせた１層の配線を垂直方向に走らせるようにし
た。そして、本レジスタの各層に３相のクロックパルス
（各層に１相のパルス）を印加して本レジスタを、協動
することにより単一の垂直ＣＯＤシフトレジスタにより
２行同時読出しを実現する。

〔発明の実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第３図は本発明の一実施例を示すインターライン型ＣＣ
Ｄｍ像素子の構成および構造図でおる。

第３図（ａ）において、１は光ダイオード領域を表わし
、２０は垂直ＣＣＤシフトレジスタで６Ｄ、２１は例え
ば第１層目の多結晶シリコンで形成される電極（第２層
目でも構わない）であり例えば第１相目のクロックパル
スφｌ　（第２相又は第３相目のクロックでも構わない
）が印加される。

２２は例えば第２層目の多結晶シリコンで形成される電
極（第１Ｉ−目でも構わない）であり例えば第２相目の
クロックパルスφ２　（φ１又はφ１でも構わない）が
印加される。２３は第３層目の多結晶シリコンで形成さ
れる電極で例えば第３相目のクロックパルスφ３　（φ
ｌ又はφ２でも（、゛・Ｉわない）が印加される。ここ
で、第１層目、第２層目の電極の配線は横に（水平方向
に）走るのに対し、＋１ 第３層目の電極の配線は電極２１．２２と交差して縦に
（垂直方向に）走るよう配置されている。

第３図（ｂ）は同図（ａ）に示した素子を構成する単一
絵素の平面構成を示す図であり、この実施例においては
電極２３は電極２１および２２を覆うように配置され、
さらに転送ゲート７０を兼ねている。

は転送ゲート７０の輪郭をそれぞれ表わす。第３図（Ｃ
）は同図（ｂ）をｘ　　ｘＺ線で切断した構造を示す図
であり、１ｄは光ダイオード用不純物層、２０ｄは垂直
ＣＣＤ２０のチャンネルを埋め込み型にする不純物層、
２３は第３層目の電極であり垂直ＣＯＤシフトレジスタ
の電極２ａａを構成すると同時に転送ゲート７０の電極
を兼ねている。第３図（ｄ）は同図（ｂ）をｙ−ｙ’線
で切断した構造図であシ、２１は垂直ＣＣＤシフトレジ
スタを構成する第１層目の電極、２２は第２層目の電極
、２３は縦に走る第３層目の′電極である。第３図（ｅ
）は光ダイオードに蓄えられた信号電荷Ｑの読み出し時
の各部所のポテンシャルを示したものである。第３図（
ｆ）は垂直ＣＯＤシフトレジスタに印加する垂直クロッ
クパルスのパルス波形であυ、ここでは３相のパルスの
内読み出し時の高電圧パルス（Ｖ　ｖｔレベル）が存在
するクロックパルスφ３を例として示した（他の２相φ
ｌ、φ２はＶ　ｔ、　、　■＋、Ｉの２値レベルからな
シ、φ３も含めて互いに位相が１２０°ずつ異なるパル
スである）。

以下、本発明の素子の動作について主として第３図（ｅ
）、　（ｆ）を用いて説明する。

前回の信号読み出し以降１フイ一ルド期間の間に入射し
た光によって光ダイオード１には信号電荷Ｑが蓄積され
る。垂直帰線期間（Ｔｖ＋ｚ、　）内の時刻ｔｏでＶＨ
レベルに上昇したパルスφ３によりこれまで電位φムに
置かれていた転送ゲートの電位はφＭ（？。）に下げら
れる。また、垂直ＣＣＤの電極２３ａの下もＶ■レベル
電圧の印加により、よシ低いレベルφｕ（ｃａＤ）に下
げられる。この結果、光ダイオード側に蓄積されていた
電荷ＱはφＨ（ＴＧ　）に下がった転送ゲート下を通し
て垂直ＣＣＤ側に流れ込む（矢印Ａ　Ｔ　Ｇで示す）。

全電荷の流れ込み（すなわち、読み出し）が完了すると
光ダイオードの電位は転送ゲート下の電位φＨ（ＴＯ）
にリセツトされる。これ以降、光ダイオードは次のフレ
ームの信号′低背の蓄積を始める。パルスφ３は時刻ｔ
１で中間′電圧ＶＭに下がるが、信号ルＬ荷Ｑは電極２
３ａの下に時刻ｔ２まで一時貯えられる。時刻ｔ２にな
ると、φ３はＶＬレベルに下がり電極２３ａの下の信号
電荷ＱはＶＭレベルに上昇したクロックパルスφ２の加
わった電極２２の下へ進む。時刻ｔ２または若干遅れて
垂直帰線期間は終了し、映像期間が始まる。映像期間の
開始とともに電極２１，２２．２３ａにはＶＬ、’Ｖ％
ｌの２値レヘル’ｅ繰り返すクロックパルスφｌ、φ１
、φ３が加わシ、電極２２の下の電荷Ｑば２１→２３ａ
→２２→２１・・・・・・へと水平ＣＣＤシフトレジス
タの方向へ向けて１電極ずつ順次移送される。

この電荷移送期間中（すなわち映像期間中）、転送ゲー
トにＶＩ（レベルが加わることはないので、転送ゲート
は非導通状態に置かれ、光ダイオード側の電荷が流れ込
むことはない。この様にして、移送される垂直ＣＯＤシ
フトレジスタ内の電荷は１電極ずつ（すなわち−桁分ず
つ）水平ＣＣＤシフトレジスタに送り込まれる。ここで
、水平〇ＣＤへ電荷を送９込む際、２行分の光ダイオー
ドの電荷を同時に読み出しているのであるから、水平Ｃ
ＯＤへも２行分の信号電荷Ｑ２Ｎ　＋　Ｑ２Ｎ−１ｆ：
送り込み、さらに水平ＣＣＤ内をＱ２　Ｎ　ｒ　Ｑ２　
Ｎ　−（を同時に移送してゆく必要がある。この２行分
移送を１本の水平ＣＣＤ３０で行うために、本実施例に
おいては水平ＣＯＤに３相クロツクパルスによる２重移
送動作を行わせることにする。以下、この動作について
説明する。また２行分の移送を複数個の水平ＣＯＤを設
けて移送することも考えることができ、この場合につい
ては例えば第７図を用いて後で説明する。

垂直ＣＣＤから水平ＣＣＤへの電荷の送り込みは水平走
査期間（通常６４μ（８））ごとに設けた水平帰線期間
の間に行われる。水平帰線期間の時刻Ｔ４において２Ｎ
行目の光ダイオードの信号電荷Ｑ２Ｎが水平ＣＣＤの電
極３１に移される。続く時　　　　　　５刻Ｔ５におい
て、信号電荷Ｑ２Ｎは水平ＣＣＤ内を１段進め電極３２
の下に移す（矢印Ａ２Ｎで示す）。

次に、時刻Ｔ６において２Ｎ−１行目の光ダイオードの
信号電荷Ｑ２Ｎ−１を電極３１の下に送り込む（矢印Ａ
２Ｎ−１で示す）。この結果、２行分の信号２Ｎ、２Ｎ
−１は水平ＣＣＤ内の隣り合った電極下に送り込まれた
ことになる。第３図＠は水平ＣＣＤ３０の構造およびそ
の内部のポテンシャル井戸を示す断面図であって、丁度
二つの信号電荷Ｑ２ＮとＱ２Ｎ−１が隣り合う二つの電
極３２と３１の下にそれぞれ蓄積された状態を示してい
る。水平ＣＣＤ３０は半導体基板８の表面にゲート酸化
膜（例えば薄い８ｉ（ｈ層）９を介して設けられた第１
層目電極３１ａ、３２ａ、３３ａ・・・・・・と第２層
電極３１ｂ、３２ｂ、３３ｂ・・・・・・とによシ構成
されている。３４は第２層目電極の下の表面ポテンシャ
ルを高くする（障壁を形成する）ために設けた基板８と
同じ導電型の不純物層である。この不純物層は、第１層
目の電極を形成した後にこの第１層目電極をマスクとし
てこの電極に覆われていない基板表面に基板と同じ導電
型を形成する原子をイオン打込みすることによって形成
することができる。それぞれ蓄積領域を構成する電極３
１．３２．３３はたがいに接続された１個の第１層目電
極と１［ｉｉｌの第２層目電極との組（３１ａと３１ｂ
）、（３２ａと３２ｂ）、（３３ａと３３ｂ）によりそ
れぞれ形成されている。電極３１．３２．３３には電荷
転送のためにクロックパルスφ４．φ６．φ６が印加さ
れる。これらクロックパルスはたがいに位相が１２０°
ずつ異なり、これらの位相関係は第３図（ｈ）に示され
ている。

第３図（ｇ）に図示されたポテンシャル状態はφ４１φ
５が高レベルにありφ６が低レベルにある時刻Ｔ６の状
態である。水平帰線期間が終了し、水平走査期間に入る
と、クロックパルスの変化によってポテンシャル井戸が
変化し、電荷の転送が行われる。先ず時刻ｔ７で信号電
荷Ｑ２Ｎを電極３２から３３へ移し、続いて時刻ｔ８で
空になった電極３２へ信号Ｑ２Ｎ−１を３１から移し込
む。以後この動作を繰り返すことにより、出力端子４０
には２行分の信号Ｑ２Ｎ　＋　Ｑ２Ｎ−１を順次取シ出
すことができる。以上述べたような水平ＣＣＤの電荷移
送動作、すなわち、単一のＣＯＤで２個の信号を移送す
る動作（信号、信号、空き、信号、信号、空き。

・・・・・・）を二重転送動作と呼ぶことにする。続く
、フィールドにおいて光ダイオードに蓄積された信号も
前述と全く同じ動作で水平ＣＯＤまで転送する。垂直Ｃ
ＣＤ内の信号を水平帰線期間において水平ＣＯＤに送り
込む場合、今回のフィールドにおいては前述の先行フィ
ールドに対し１行ずれた２行分の信号（すなわち、２Ｎ
−１，２Ｎ−２の組）を水平ＣＯＤに送り込み、水平走
査期間に入って後、これら２行分の信号を二重転送動作
により移送することにより出力端子４０に一行ずれた２
行１組の信号を順次取シ出すことができる。この結果、
インタレース走査を満たした２行同時読出しを実現する
ことができる。ここで、前のフィールドに対し１行ずら
して水平ＣＯＤへ送り込む方法として種々の方法が考え
られるが、簡易な方法として次に述べるような２種類を
考えることができる。

（１）最終行の（水平ＣＯＤに一番近い）光ダイオード
の信号全光ず水平ＣＣＤ内へ送り込み垂直帰線期間内に
出力４０に向けて移送し掃き出してしまう。すなわち、
最終行の光ダイオードの信号は使用しないようにする。

この結果、垂直ＣＣＤ内には前のフィールドに対して１
′「テずれた光ダイオードの信号が順番に並んでいるこ
とになる。

（２）前記（１）の方法とは逆に初めの行の（水平ＣＯ
Ｄから一番遠い）光ダイオードの信号を垂直ＣＯＤを逆
移送（水平ＣＯＤに対し反対方向に）させることにより
、光電変換領域を囲む帯状拡散層（ドレイン）に垂直帰
線期間内に掃き出す。この結果、垂直ＣＣＤ内の信号は
前のフィールドに対して１行ずれる。こめ後垂直ＣＣＤ
内の信号を水平ＣＣＤの方に向けて前述のように移送す
ればよい。

以上、第３図の構成および動作の主点について説明した
が、本実施例について前述の他に次に挙　　　　　　　
１げるような構成あるいは動作を考えることができる。

（１）光ダイオードから垂直ＣＯＤへ信号電荷を読み出
した際、前述の動作においては読み出し電荷を電極２３
ａにのみ蓄積したが、電極２１あるいは２２にもＶｕレ
ベルあるいはｖ＋ａレベルの電圧を印加して２電極の下
（２３ａと２１あるいＨ２３ａと２２）に電荷を蓄積す
るようにしてもよい。２電極にためることによシ蓄積容
量が犬きくなシ、その分だけ垂直ＣＯＤの電荷の流れ込
みによるポテンシャルの上昇分は減少する。したがって
、゛ポテンシャル上昇分に基づく転送ゲート下ポテンシ
ャルの持ち上がυ（これを以下フィードバック効果と称
する）も小さくなり電荷の読み残しく残像）を低減する
ことができる。この残像量は現行素子の問題点となって
いるインタレース方式に基づく残像（発明の背景の項で
述べた）に較べるとごく僅かであるが、本発明によりイ
ンタレース残像がなくなり、感度が向上した場合に視覚
範囲に入って来る可能性があり、フィードバック残像も
なくしておくことが望ましい。

（２）前記の実施例においては転送ゲートは第３層目の
電極で形成させたが、第４図（ａ）に示すように第１層
目電極で形成してもよく、あるいは、第４図（ｂ）に示
すように第１層目と第３層目の両方を使って形成しても
よい。また、第４図（Ｃ）に示すように垂直ＣＯＤを構
成する３電極とは分能し、例えば第４層目の電極（２４
）で形成してもよい。■）の場合、転送ゲート７０のコ
ンダクタンスを決定するチャンネル幅Ｗが第４図（ａ）
の実施例に較べて広くとれるので、光ダイオードから垂
直ＣＯＤへ信号電荷を読み出す場合の読み出し時間が短
縮できる、垂直ＣＯＤにおいても読み出した電荷を２電
極の下にためるので蓄積容量が大きくなり前述のフィー
ドバック効果による電荷の読み残し量を低減することが
できる、等の利点がある。勿論、転送ゲートは第２層目
と第３層目の電極で形成しても構わない（本実施例につ
いては第４図（ｂ）の実施ｆｌＪと類似するので図示を
省略する）。

（３）前記実施例においては垂直ＣＣＤ電極２１゜２２
．２３ａの電極面積が等しくなるような構成としたが、
レイアウト設計等をより簡単にする観点から３電極の間
で異なる面積にしてもよい、面積を変える具体例として
移送方向の寸法（チャンネル長）Ｌ１＋　Ｌ２　ｒ　Ｌ
３を異なる値する（例えばＬ１＝！１ＦＬ２キＬ３．あ
るいはＬ１＝Ｌ２キＬ３　）等が考えられる（第４図（
ａ）に示す）。

ＣＯＤの電極構造、特に第３層目の電極構造および電極
材料がインターライン型素子を実現する上で重要な因子
となる。第５図に第３層目の電極に焦点を置いた構造を
示す。

インターライン型素子のゲート電極である多結晶３ｉは
光を透過するため、とくに垂直ＣＯＤの転送部上には光
が当らないように遮光膜を形成しなければならない。一
方、この遮光膜はホトダイオードの開口を制限するもの
であり、この両者を考慮して遮光膜を形成しなければな
らない。このためには、第５図（ａＸｂ）　（第３図の
（ｂ）（ｄ）に対応）に示すように３層目電極２３の上
に金属（例えばＡｌ）遮光Ｍ２５を設ければよい。しか
し製作上の問題として、■ボ１．ＩＳｉゲート電極２３
との高度の合せ精度が要求される、■下地の段差が太き
く遮光族の加工精度が悪い、■工程数が多１ハ、等る の問題がお家＼。この問題を解決した本発明の実施例を
第５図（Ｃ）（ｄ）、　（ｅ）（ｆ）、　（ｇ）（ｈ）
に示す、、第５図（Ｃ）。

（ｄ）は第３層目電極として遮光効果のある金層電極２
６（例えばＡｌ、Ｗ、Ｍｏ等）を用いたものである。他
の実施例である第５図（ｅ）（ｆ）は第３層目電極２７
に遮光効果のあるシリオイド（例えばＳｉとＭＯ１３ｉ
とＷ等の合金層）２７ａとポリＳｉ層２７ｂとの２重構
造の電極を用いたものである。

第５図（ｇ）（ｈ）は第３層目電極２８に遮光効果のあ
る金属（例えばＡｌ、Ｗ、Ｍｏ　）７’、４２８　ａと
ポリＳｉ層２８ｂとの２重構造の電極を用いたものであ
る。これらの実施例では、第３層のゲート電極　　　　
　　・“が遮光効果を有するため、前述の問題点■〜■
を解決できるものである。

第６図は光ダイオードを接合ではなくＭＩＳ構造（Ｍｅ
ｔａｌ−（ｎｓｕｌａｔｏｒ−８ｅｍｉｃｏｎｄｕｃｔ
ｏｒ　）で形成した場合の実施例である。第６図（ａ）
に示すようにこの場合も垂直ＣＯＤを構成する電極２１
゜２２．２３および転送ゲート７０は前述の第３図ある
いは第４図の同じように配置でき、本例においては電極
２３に高レベル電圧■■が加わると転送ゲート７０が導
通状態に人、９Ｍｌ５型光ダイオード１ａ（ｌｅは輪郭
）に蓄えられた信号電荷Ｑは転送ゲート’に介して電極
２３ａの下に送り込まれる。第６図（ｂ）は同図（ａ）
をｘ−ｘ’線で切断した構造を示す図であり、光ダイオ
ード領域１ａには光透過性のめる電極１ｂ（例えば５ｎ
Ｏｚ。

Ｉｎ０ｚ、あるいは数十ｎｍ以下の薄い多結晶シリコン
等）が薄い酸化膜１３（ゲート酸化ＦＡ９と同程度ある
いはその数倍程度の厚みを持つ酸化膜）を介して設けら
れている。透光性電極１ｂに所定の電圧を印加すると半
２４′１．体基板８０表面には空乏層１４が形成され、
入射光によって発生した電荷（例えば電子）はこの空乏
層内に蓄えられる。本例においては光ダイオード用の電
極１ｂは簡単のためダイオード領域のみに設ける例を示
したが、素子全面にかぶせてもよい（全面にかぶせた場
合、所定の電圧によって光電変換にあずかる空乏層が形
成されるのは酸化膜の薄い領域１３のみであシ、酸化膜
の厚い領域１０には空乏層は生じない）。

これまでの実施例においては、同時の読み出しを行った
２行の光ダイオードの信号電荷を単一の水平ＣＯＤシフ
トレジスタによって出力に送り出すことを考えたが、第
２図に示すように複数個（ここでは２個）の水平ＣＯＤ
を使用してもよい。

第７図（ａ）において、１３１および１３２は水平ＣＣ
Ｄシフトレジスタであり、２Ｎ行の光ダイオードの信号
はシフトレジスタ１３２へ（矢印１５２）、２Ｎ−１行
の光ダイオードの信号はシフトレジスタ１３１（矢印１
５１）へ送り込まれ、出力端子１４１，１４２から２行
の信号が取シ出される。第７図（ｂ）は２個の水平ＣＣ
−Ｄシフトレジスタへ光信号を取り込む具体的手段を示
す図である。

１６０はレジスタ１３１と１３２の分離および１３２へ
の信号取り込みを行うスイッチゲート、１７０はスイッ
チゲートの開閉を行うゲートパルス発生器である。例え
ば２Ｎ行目の信号は内側のシフ）ｌ／レジスタ３１から
発生器１７０により制電圧の印加された（４通状態にお
かれた）スイッチ１６０を介して／フトレジスタ１３２
に送り込まれる。続いて、例えば２Ｎ−１行目の信号が
シフトレジスタ１３１に送りこまれるが、この時スイッ
チには低砥圧が印加されスイッチは非導通状態にあるの
で信号がシフトレジスタ１３２まで入シ込むことはない
。これら信号の７フトレジスタ１３２．１３１への送り
込みは第３図の場合と同じく水平帰線ルリ間内で行われ
る。

第８図は垂直ＣＯＤシフトレジスタ２０と水平〇ＣＤ３
の間に信号の一時蓄積メモＩＪ　１９０を設けた例であ
る。ここで、メモリはＣＯＤ電極と同じ第１層〜第３層
目までの電極で構成され（勿論第１層目だけで、あるい
は第３層目だけで、あるいは第１層目と第２層目によシ
構成してもよい）、それぞれの電極には１８１，１８２
，１８３・・・・・・で作うれたパルスが印加される。

このパルス動作により、例えば水平帰線期間内の時間ｔ
ｘｔにおいて２Ｎ行の信号はシフトレジスタ１３２へ、
２Ｎ−１行の信号は１９０内に一時畜積される、時間ｔ
１２において１９０に蓄積されていた２Ｎ−１行目の信
号がシフトレジスタ１３１へ送り込まれる。

この様に一桁分又は二桁分の信号用メモリを設けること
により水平ＣＯＤシフトレジスタへの送り込ミタイミン
グに自由度を持たせることができる（言い換えれば、本
メモリの設置により垂直クロックパルスφｌ　、φ２．
φ３ｉＣ加わるタイミング上の制約をゆるくすることが
できる）。本例においてはメモリを介して２個の水平Ｃ
ＯＤシフトレジスタに信号を送り込む例を述べたが、こ
の様なメモリを介して１個の水平ＣＯＤシフトレジスタ
の隣シ合うビット内に隣接２行の信号を送り込むように
しても構わない。

本発明のインターライン型ＣＣＤ撮像素子にお　　　　
　　（いては、前述のように一本の垂ＭＣＣ’Ｄシフト
レジスタにより２行分の信号を送ることができるように
なったため素子にスペース的な余裕を持たせることが可
能となる。この余裕を光ダイオード領域として利用すれ
ばｍ１口率を上げることができる。

一方、この余裕領域にもう一列Ｃ−ＣＤシフトレジスタ
を配列しスメア電荷を集めるようにしてもよい。スメア
収集用ＣＯＤを設けた本発明のインターライン型ＣＣＤ
撮像素子を第９図に示す。第９図（ａ）において２００
は絶縁分離帯２０１を挾んで垂直ＣＯＤシフトレジスタ
２０の横に設けたスメア用ＣＣＤシフトレジスタ、２１
３はスメア用ＣＣＤ２００、垂直ＣＣＤ２０および転送
ゲート７０を覆うように設けた第３層目の電極、２０１
はＣＣＤ２００を構成する第１層目の電極、２０２はＣ
ＣＤ２００を構成する第２層目の電極であり、電極２０
１と２１には例えばクロックパルスφｌが、２０２と２
２には例えばクロックパルスφ２が、２０３と２３ａに
は例えばクロックパルスφ３が印加される。第９図（ｂ
）は同図（ａ）に示した素子の単一絵素の平面構成を示
す図である。第９図（Ｃ）は同図（ｂ）（Ｃ示した絵素
の構造を示す図であり、２００ｄはスメア用ＣＣＤ２０
０を何故する埋め込みチャンネル層である。２行同時に
読み出した信号は前述と同様の動作により１本の垂直Ｃ
ＯＤシフトレジスタ２０によって各々水平ＣＯＤシフト
レジスタ１３１および１３２に送られる。入射光によっ
て発生した電荷は本来光ダイオードに収集されて信号電
荷となるが、他の領域へ拡散する成分が存在する。これ
がスメア電荷でおシ、これによってモニタ上には白い縦
縞が現われる。スメア電荷は垂直ＣＯＤシフトレジスタ
２０ｉ／こも混入するが、スメア用ＣＣＤ　２００にも
混入する。

ＣＣＤ２００に混入したスメア電荷はスメア用水平ＣＣ
Ｄ１３３に送られる。垂直ＣＣＤ２０に混入する量をｑ
Ｖｓスメア用ＣＣＤ２００に混入するｉを９８とすると
、垂直ＣＯＤシフトレジスタ２０によシ送られる電荷は
Ｑ＋ｑｙ　（Ｑは信号電荷）、スメア用ＣＣＤ　２００
により送られる電荷はｑ６となるｏ　ｑＶｒ　ｑ８の大
小は垂直ＣＯＤ。

スメア用ＣＣＤと光ダイオードとの幾何学的配置、各Ｃ
ＯＤのチャンネル幅などによって一義的に決まり、素子
のレイアウト設計に依存してｑｖ）ｑｇ。

ｑ　ｖ　（ｑ　！＋あるいはｑ　ｖ　＝　ｑ　ｎとなっ
たシする。

ｑｖ＞ｑｇ（ｑｖ＝αｑ５＋α〉１）となる場合は水平
ＣＣＤ１３３から得られるスメア出力をα倍増幅して出
力端子１４１，１４２に得られる信号と１４３に得られ
るスメアの差（引算）をとればスメアを除去した信号成
分（Ｑ）のみを得ることができる。一方、ｑｖ＜ｑｓと
なる場合は水平ＣＯＤ　１３３から得られるスメア出力
を１／αに減衰して、端子１４１，１４２に得られる信
号とスメアの差をとればスメアを除去した信号成分（Ｑ
）を得ることができる。ここで、増幅、減衰は出力回路
として一般に使用されるＭ　Ｏ３ソ一スホロア回路１４
５，１４６，１４７の利得を１４１゜１４２と１４３の
間で異なる値に設計してもよいし、出力端子１４１，１
４２，１４３の後に設ける引き算器（差動増幅器などが
考えられる）の各入力に対する利得が異なる値になるよ
う設計しても構わない。また、本笑施例においては、ス
メア用ＣＣＤシフトレジスタのチャンネル幅Ｗｓあるイ
ｆｉ　Ｗ　ｍ■を垂直ＣＣＤ２０のチャンネル幅Ｗｖ１
あるいは水平ＣＣＤ１３１，１３２のチャンネル幅Ｗ）
！より狭くする構成とした。これは、一般にスメア電荷
量が信号電荷量に較べると１１５０〜１／１００と小さ
く、不必要にスメア用ＣＯＤのチャンネル幅Ｗ８を大き
くして光ダイオードの面積（あるいは開口率）が減少に
つながるのを防止するようにしたものである（勿論、素
子の用途あるいは性能仕様に応じてＷ　ａ　”　Ｗ　Ｖ
　％さらにはＷ　ｓ　）　Ｗ　ｖとなるよう設計しても
構わない）。

最近、スメアを低減するためにフレーム・インターライ
ン型のＣＣＤ撮像素子が提案されている（黒田ほか、“
ＦＩＴ−ＣＣＤ撮像素子”１９８２年テレビジョン学会
全国大会予稿集ｐｐ３５−３６）。これは撮像領域の下
に蓄積領域を設け、撮像領域で検出した信号電荷を本蓄
積領域に転送し一時的に記憶するようにした方式で、撮
像領域から蓄積領域への転送を通常の速度の数十倍の速
さで行うことによりスメアを第１図に示したような従来
素子の数十分の１に低減するようにした素子でおる。こ
のフレーム・インターライン魂のＣＣＤ撮像素子に本発
明を採用した実施例を第１０図に示す。２３０は撮像領
域、２４０は蓄積領域、３０は水平ＣＣＤシフトレジス
タである。

撮像領域には第３図に示したような３層の電極で構成さ
れ、３相のクロックパルスで駆動される垂直ＣＯＤシフ
トレジスタおよび光ダイオードが設けられる。一方、蓄
積領域には一時メモリ用のＣＯＤシフトレジスタが設け
られ（光ダイオードは不要）、本レジスタの構成および
駆動は前述の撮像領域に合わせて３層の電極、３相のク
ロックパルスであってもよいし、あるいは２層の電極、
２相のクロック（または４相のクロックパルス）であっ
てもよい。その意味でクロックパルス発生器２５０を示
すＮはクロックの相数（Ｎ＝１．１、３．４，５．・・
・・・・）を表わしている。蓄積領域に一時的に記憶さ
れていた信号電荷は第３図の実施例と同様の動作により
水平ＣＯＤシフトレジスタに送り込まれ出力端子４０に
一行ずれた二行−組の信号を順次取り出すことができる
。

〔発明の効果〕

以上説明したように、本発明によれば、２行同時読み出
しが可能な３相駆動、３層電極講造の垂直ＣＣＤシフト
レジスタによシ溝成したインターライン型ＣＣＤ撮像素
子が得られる。このような素子を用いるときには以下に
掲げるような効果をあげることができる。

（１）２行同時読み出しによシフイールド内で総ての行
の光ダイオードの読み出しが行われるため、残像の発生
を防止することができる。

（２）垂直解像度の低下を防ぐことができ、元来、素子
が備えている絵素数に相当する解像度を得ることができ
るため画質が向上する。

（３）開口率が大きく感度が向上する。さらに、補色フ
ィルタの開用が可能になるので（モワＶを発生しないた
め）、さらに高い感度を得ることができる。

（４）第３層目のＣＯＤ電極が遮光膜を兼用し、さらに
、本電極の配線は垂直方向に極めて単純な形で走るので
加工形状のむらが小さく、感度のばらつきを抑えること
ができる（絵素間で均一性の良い感度か得られる）。ま
た、前述の遮光性電極によりスメアも低減することがで
きる。

【図面の簡単な説明】

第１図は従来のＣＣＤＣ倣形素子の構成および構造を示
す図、第２図は改良型ＣＣＤ撮像素子の構成を示す図、
第３図は本発明のＣＣＤＣ倣形素子の構成、構造および
動作を示す図、第４図、第５図、第６図、第９図および
第１０図は本発明のＣＣＤＣ倣形素子の第３図とは異な
る実施例を示す図、また第７図および第８図は本発明の
ＣＣＤ形撮饋素子の一部を構成する水平ＣＯＤの第３図
とは異なる実施例を示す図である。 １・・・光ダイオード、２０・・・垂直ＣＣＤシフトレ
ジスタ、２１，２２．２３・・・垂直ＣＣＤシフトレジ
スタの第１層目、第２層目、第３層目の電極、５１．５
２．５３・・・垂直ＣＣＤシフトレジスタを駆動するク
ロックパルス発生器、７０・・・伝送ゲート、３０・・
・水平ＣＣＤシフトレジスタ、６１゜６２．６３・・・
水平ＣＣＤシフトレジスタを駆動するクロックパルス発
生器。 第　　１　　図 茗　　２　　図 第　４７ ？３ 〜　７−〜−“ ■　５　口 （ｅ）　　　　　　　　　　　　　　　　　　　　　　
　　　（イ）■ｚ図 （こ） 第　７　　図 舅　８　　図

Claims (1)

1. 【特許請求の範囲】 １、同一半導体基板上に光電変換素子群、該素子の蓄積
   した信号電荷を読み出す転送ゲート、該電荷を出力に向
   けて移送する垂直方向の電荷転送素子群および水平方向
   の電荷転送素子を集積化したインターライン型電荷転送
   撮像素子において、該垂直方向の電荷転送素子を３相の
   クロックパルスを印加する互いに絶縁された３層の電極
   によつて構成し該３層電極の内２電極の配線は水平方向
   に走らせ、残る１電極の配線は垂直方向に走らせるよう
   に設けたことを特徴とするインターライン型電荷転送撮
   像素子。 ２、同一半導体基板上に光電変換素子群、該素子の蓄積
   した信号電荷を読み出す転送ゲート、該電荷を出力に向
   けて移送する垂直方向の電荷転送素子群および水平方向
   の電荷転送素子を集積化したインターライン型電荷転送
   撮像素子において、該垂直方向の電荷転送素子を３相の
   クロックパルスを印加する互いに絶縁された３層の電極
   によつて構成し該３層電極の内２電極の配線は水平方向
   に走らせ、残る１電極の配線は垂直方向に走らせ、かつ
   、転送ゲートに印加するフィールドパルスにより第１、
   第２フィールドともに全行の光電変換素子に属する転送
   ゲートを導通して全行の光電変換素子の信号電荷を該垂
   直方向の電荷転送素子各段の対応する電極下に送り込み
   、水平方向の電荷転送素子を介して第１フイールドでは
   ２行１組（２Ｎ−１、２Ｎ行）の信号を出力に取り出し
   、続く第２フイールドでは第１フィールドに対し１行ず
   れた２行１組〔２Ｎ−２、２Ｎ−１行〕あるいは〔２Ｎ
   、２Ｎ＋１行〕の信号を出力に取り出すことを特徴とし
   たインターライン型電荷転送撮像素子。 ３、第２フィールドでは該垂直方向の電荷転送素子内に
   読み出した全行の光電変換素子の信号電荷のうち最初の
   行の信号電荷を該垂直方向の電荷転送素子を逆方向に（
   水平方向の電荷転送素子から離れる方向に）駆動するこ
   とにより、あるいは最終行の信号電荷を該垂直方向の電
   荷転送素子を順方向に（水平方向の電荷転送素子に近づ
   く方向に）駆動することにより外部へ掃き出し、第２フ
   ィールドで第１フィールドに対し１行ずれた２行１組の
   信号を出力に取り出すようにしたことを特徴とする特許
   請求の範囲第２項記載のインターライン型電荷転送撮像
   素子。 ４、垂直方向に走る該３層目の電極を遮光力のあるＭｏ
   、Ｗ等の金属材料、あるいはこれら金属とＳｉの合金材
   料（シリオイド）、あるいはＳｉの上部に直接Ｍｏ、Ｗ
   、Ａｌ等の金属を重ね合わせた積層材料で形成したこと
   を特徴とする特許請求の範囲第１項もしくは第２項記載
   のインターライン型電荷転送撮像素子。 ５、転送ゲート電極を該垂直方向の電荷転送素子を構成
   する第３層目の電極と共有した第３層目単独の電極によ
   り、あるいは該垂直方向の電荷転送素子の構成電極と共
   有した第３層と第１層目の両電極により、あるいは該垂
   直方向の電荷転送素子の構成電極と共有した第３層と第
   ２層目の両電極により形成したことを特徴とする特許請
   求の範囲第１項もしくは第２項記載のインターライン型
   電荷転送撮像素子。